JP2020521393A

JP2020521393A - 遮蔽されたマイクロ波伝送線路

Info

Publication number: JP2020521393A
Application number: JP2019564451A
Authority: JP
Inventors: ライトン，クリストファー．エム．; トルッリ，スーザン，シー．; ハーパー，エリシア，ケー．
Original assignee: Raytheon Co
Current assignee: Raytheon Co
Priority date: 2017-06-07
Filing date: 2018-05-30
Publication date: 2020-07-16
Anticipated expiration: 2038-05-30
Also published as: EP3635812B1; KR102288588B1; US20180358675A1; EP3635812A1; KR20200006119A; US10218045B2; WO2018226464A1; JP6937387B2

Abstract

マイクロ波伝送線路構造は、誘電体基板構造の表面上の一対のグランドストリップ導体を有する。一対のグランドストリップ導体の間で誘電体基板構造の表面上に、信号ストリップ導体が配置される。信号ストリップ導体と、前記グランドストリップ導体の各々の側面と前記信号ストリップ導体の側面との間の前記誘電体基板構造の上面と、の上に固体誘電体層が配置される。固体誘電体層上に、及び一対のグランドストリップ導体の上面と直に接触して該上面上に、導電性シールド部材が配置される。伝送線路を電気的にアイソレートするために、この構造が、基板構造上に形成された複数の近接したマイクロ波伝送線路の各々に使用される。

Description

本開示は、概して、マイクロ波伝送線路に関し、より具体的には、遮蔽されたマイクロ波伝送線路に関する。

技術的に知られているように、数多くの用途において、電気デバイスを電気的に相互接続するために複数のマイクロ波伝送線路を設けることが必要とされる。１つのそのような用途は、図１に示すようなモノリシックマイクロ波集積回路（Monolithic Microwave Integrated Circuit；ＭＭＩＣ）として形成される電気デバイスを相互接続することにおけるものである。マイクロ波伝送線路は、複数の、図１Ａａ及び図１Ａｂに示すような共平面導波路（coplanar waveguide；ＣＰＷ）伝送線路とすることがあり、それにおいては、信号ストリップ導体が一対のグランドストリップ導体の間に配置され、これら全てがモノリシックマイクロ波集積回路（ＭＭＩＣ）用の誘電体の上面に形成され、そして、ベクトルｅの矢印で表される電界が信号ストリップ導体と一対のグランドストリップ導体との間にあり、あるいは、複数の、図１Ｂａ及び図１Ｂｂに示すようなマイクロストリップ伝送線路とすることがあり、それにおいては、誘電体の上面上の信号ストリップ導体が、その下に位置する該誘電体の底面上のグランドプレーン導体から隔てられ、そして、電界ｅが信号ストリップ導体とグランドプレーン導体との間の誘電体を貫く。

これらのマイクロ波伝送線路によって相互接続されてＭＭＩＣ内で使用される様々な能動及び受動デバイスのためにＭＭＩＣの表面の利用を最大化するには、一般的に、これらのマイクロ波伝送線路間の間隔Ｘ（図１）が最小化されながら、なおも、これら近接した伝送線路が互いに電気的に遮蔽されることが必要とされる。

一対のマイクロストリップ伝送線路間のアイソレーションを改善するために提案された１つの技術が、S.Huang、K.Xiao、及びX.Yeによる“Improved Electrical Performance of Interconnects Using Inkjet Printing”というタイトルの論文（2016 IEEE International Symposium on Electromagnetic Compatibility (EMC)，Ottawa，ON，2016，pp.256-260）（非特許文献１）に記載されており、図２Ａに示す。これにおいては、ストリップ導体の各々を覆って及びストリップ導体の対の間に吸収材料が印刷される。一対のＣＰＷ伝送線路のアイソレーションを改善するために使用される一技術を図２Ｂに示す。これにおいては、一対のＣＰＷ伝送線路が各々、誘電体基板の上面上の一対のグランドストリップ導体（Ｇ）の間に配置された信号ストリップ導体（Ｓ）を有する。これにおいては、ＣＰＷ伝送線路の各々が、誘電体を貫通してグランドストリップ導体（Ｇ）を誘電体基板の底面上のグランドプレーン導体（ＧＰ）に電気的に接続する導電ビア（Ｖ）を含んでいる。ＣＰＷ伝送線路の対（ペア）間の遮蔽が、図示のように、信号ストリップ導体の上に浮かされたワイヤボンド（ＷＢ）を形成するボンドワイヤ又はリボンによって提供され、それらワイヤボンドが、両端がグランドストリップ導体の対にボンディングされるとともに、典型的に、マイクロ波伝送線路構造の公称動作波長の１／８波長毎よりも小さく離間されて、無線周波数（ＲＦ）ケージを形成する。

S.Huang、K.Xiao、X.Ye，"Improved Electrical Performance of Interconnects Using Inkjet Printing"，2016 IEEE International Symposium on Electromagnetic Compatibility (EMC)，Ottawa，ON，2016，pp.256-260

本開示によれば、誘電体基板構造の表面上の一対のグランドストリップ導体を有するマイクロ波伝送線路構造が提供される。前記一対のグランドストリップ導体の間で前記誘電体基板構造の前記表面上に、信号ストリップ導体が配置される。前記信号ストリップ導体と、前記グランドストリップ導体の各々の側面と前記信号ストリップ導体の側面との間の前記誘電体基板構造の上面と、の上に固体誘電体層が配置される。前記固体誘電体層上に、及び前記一対のグランドストリップ導体の上面と直に接触して該上面上に、導電性シールド部材が配置される。伝送線路を電気的にアイソレートするために、この構造が、基板構造上に形成された複数の近接したマイクロ波伝送線路の各々に使用される。

一実施形態において、前記導電性シールド部材は、前記信号ストリップ導体の第１の部分の上に配置され、前記信号ストリップ導体の第２の部分は、前記導電性シールド部材によって覆われず、前記信号ストリップ導体の前記第１の部分は、前記信号ストリップ導体の前記第２の部分よりも幅広である。

一実施形態において、前記誘電体基板構造の底面上にグランドプレーン導体が配置され、前記導電性シールド部材は、前記グランドプレーン導体に電気的に接続される。

一実施形態において、マイクロ波伝送線路構造は、誘電体基板構造の表面上の一対のグランドストリップ導体と、前記一対のグランドストリップ導体の間で前記誘電体基板構造の前記表面上に配置された信号ストリップ導体と、前記信号ストリップ導体と、前記グランドストリップ導体の各々の側面と前記信号ストリップ導体の側面との間の前記誘電体基板構造の上面と、の上に配置された固体誘電体層とを含む。当該マイクロ波伝送線路構造に沿って複数の導電性シールド部材が配置され、該複数の導電性シールド部材の各々が、前記固体誘電体層上に配置され、且つ前記一対のグランドストリップ導体の上面と直に接触して該上面上に配置される。

一実施形態において、直列接続された複数のマイクロ波伝送線路構造セクションを有するマイクロ波伝送線路構造が提供される。前記セクションの各々が、誘電体基板構造の表面上の一対のグランドストリップ導体と、前記一対のグランドストリップ導体の間で前記誘電体基板構造の前記表面上に配置された信号ストリップ導体と、前記信号ストリップ導体と、前記グランドストリップ導体の各々の側面と前記信号ストリップ導体の側面との間の前記誘電体基板構造の上面と、の上に配置された固体誘電体層とを含む。前記固体誘電体層上に、及び前記一対のグランドストリップ導体の上面と直に接触して該上面上に、導電性シールド部材が配置される。前記導電性シールド部材は、前記信号ストリップ導体の第１の部分の上に配置され、前記信号ストリップ導体の複数の第２の部分は、前記導電性シールド部材によって覆われず、前記信号ストリップ導体の前記第１の部分は、前記信号ストリップ導体の前記第２の部分同士の間に配置される。前記信号ストリップ導体の前記第１の部分は、前記信号ストリップ導体の前記第２の部分よりも幅広である。

一実施形態において、前記複数のマイクロ波伝送線路構造セクションの各々が、同じ所定の入力インピーダンスを有する。

一実施形態において、前記複数のマイクロ波伝送線路構造セクションは、当該マイクロ波伝送線路構造に沿った所定の位置で離間されている。

一実施形態において、前記固体誘電体層は、前記一対のグランドストリップ導体の前記上面の上に配置された外側面を有し、前記導電性シールド部材が、前記固体誘電体層の前記外側面上に配置される。

本開示の１つ以上の実施形態の細部が、添付の図面及び以下の記載にて説明される。本開示のその他の特徴、目的及び利点が、これらの記載及び図面並びに請求項から明らかになる。

従来技術に従った、マイクロ波伝送線路構造で相互接続された複数のデバイスを有するモノリシックマイクロ波集積回路（ＭＭＩＣ）の平面図である。（ＦＩＧ．１Ａ’）従来技術に従った、図１のＭＭＩＣにおいて、その中に含まれる複数のデバイスを相互接続するマイクロ波伝送線路構造として使用される共平面導波路（ＣＰＷ）伝送線路構造の概略断面図である。（ＦＩＧ．１Ａ”）従来技術に従った、図１のＭＭＩＣにおいて、その中に含まれる複数のデバイスを相互接続するマイクロ波伝送線路構造として使用される共平面導波路（ＣＰＷ）伝送線路構造の概略平面図である。（ＦＩＧ．１Ｂ’）従来技術に従った、図１のＭＭＩＣにおいて、その中に含まれる複数のデバイスを相互接続するマイクロ波伝送線路構造として使用されるマイクロストリップ伝送線路構造の概略断面図である。（ＦＩＧ．１Ｂ”）従来技術に従った、図１のＭＭＩＣにおいて、その中に含まれる複数のデバイスを相互接続するマイクロ波伝送線路構造として使用されるマイクロストリップ伝送線路構造の概略平面図である。従来技術に従った、印刷された吸収材料によって互いに電子的にアイソレートされた一対のマイクロストリップ伝送線路の概略斜視図である。従来技術に従った、ワイヤボンドによって互いに電子的にアイソレートされた一対のＣＰＷ伝送線路構造の概略斜視図である。本開示に従った、互いに電子的にアイソレートされた一対のマイクロストリップ伝送線路構造の概略斜視図である。図３の一対のマイクロストリップ伝送線路構造の複数の直列接続されたマイクロストリップ伝送線路構造セクションのうちの例示的な１つの拡大した概略斜視図であり、図３において矢印４Ａ−４Ａで囲んだ部分である。本開示に従った、複数の直列接続されたセクションのうちの図４Ａの例示的な１つ平面図である。図４Ｂの直線４Ｃ−４Ｃに沿って取られた、複数の直列接続されたセクションのうちの図４Ａの例示的な１つ断面図である。（ＦＩＧ．４Ｃ’）本開示の他の一実施形態に従った、マイクロストリップ伝送線路構造の複数の直列接続されたセクションのうちの例示的な１つの断面図である。図４Ｂの直線４Ｄ−４Ｄに沿って取られた、複数の直列接続されたセクションのうちの図４Ａの例示的な１つ断面図である。図４Ｂの直線４Ｅ−４Ｅに沿って取られた、複数の直列接続されたセクションのうちの図４Ａの例示的な１つ断面図である。図５Ａ−５Ｄは、本開示に従った、図３のマイクロストリップ伝送線路セクションの対の、その製造における様々な段階における概略斜視図である。図５Ａ−５Ｄは、本開示に従った、図３のマイクロストリップ伝送線路セクションの対の、その製造における様々な段階における概略斜視図である。図５Ａ−５Ｄは、本開示に従った、図３のマイクロストリップ伝送線路セクションの対の、その製造における様々な段階における概略斜視図である。図５Ａ−５Ｄは、本開示に従った、図３のマイクロストリップ伝送線路セクションの対の、その製造における様々な段階における概略斜視図である。本開示に従った、図５Ｄのマイクロストリップマイクロ波伝送セクションの対のうちの１つの複数の直列接続されたセクションのうちの例示的な１つの概略断面図である。本開示の他の一実施形態に従った、図５Ｄのマイクロストリップマイクロ波伝送線路セクションの対のうちの１つの複数の直列接続されたセクションのうちの例示的な１つの概略断面図である。本開示の更なる他の一実施形態に従った、図５Ｄのマイクロストリップマイクロ波伝送線路構造の対のうちの１つの複数の直列接続されたセクションのうちの例示的な１つの概略断面図である。本開示に従った、互いに電子的にアイソレートされた一対のＣＰＷ伝送線路構造の概略斜視図である。図７のＣＰＷ伝送線路構造の対のうちの１つの一部の拡大した概略斜視図であり、図７において矢印７Ａ−７Ａで囲んだ部分である。

様々な図中の似通った参照符号は同様の要素を指し示している。

次に、図３を参照するに、誘電体基板構造１４上に、ここでは２つである複数の、ここでは例えばマイクロストリップ伝送線路構造であるマイクロ波伝送線路構造１２ａ、１２ｂを有する構造１０が示されており、構造１０の拡大した一部が図４Ａ−４Ｅに示されている。誘電体基板構造１４の底面上にグランドプレーン導体１５が配置されている。マイクロ波伝送線路構造１２ａ、１２ｂの各々が、誘電体基板構造１４の上面上に配置された一対の細長いグランドストリップ導体１６ａ、１６ｂと、一対のグランドストリップ導体１６ａ、１６ｂの間で誘電体基板構造１４の上面上に配置された細長い信号ストリップ導体１６ｃと、（ａ）信号ストリップ導体１６ｃ、（ｂ）グランドストリップ導体１６ａ、１６ｂ、及び（ｃ）グランドストリップ導体１６ａ、１６ｂの各々の側面と信号ストリップ導体１６ｃとの間の誘電体基板構造１４の上面の一部、の上に配置された固体誘電体層１８（図４Ａ）（なお、ここでは例えば、固体誘電体層１８がグランドストリップ導体１６ａ、１６ｂの一部に重なる）と、固体誘電体層１８の外側面１３（図４Ｃ）を含め、固体誘電体層１８上に配置された導電性シールド部材２０とを含んでいる。導電性シールド部材２０は、複数の幅広部分２０Ｗを有し、これら複数の幅広部分２０Ｗは、マイクロ波伝送線路構造の長手方向軸に沿って離間され、幅狭部分２０Ｎによって接続され、マイクロ波伝送線路構造の長手方向軸に沿って、典型的にはマイクロ波伝送線路構造１２ａ、１２ｂの公称動作波長の１／８波長毎（又は、より近く）である所定の距離だけ互いに離間される。幅広部分２０Ｗは、ここでは、導電パッド２４を介して一対のグランドストリップ導体１６ａ、１６ｂに電気的に接続された端部又は外側面２２（理解されるべきことには、パッド２４はグランドストリップ導体１６ａ、１６ｂの一部であり、グランドストリップ導体１６ａ、１６ｂが形成されるのと同時に形成され得る）と、信号ストリップ導体１６ｃの上に配置され、固体誘電体層１８によって信号ストリップ導体１６ｃから電気絶縁された、端部２２間の部分とを有している。より具体的には、導電性シールド部材２０の幅広部分２０Ｗは、対応して離間された信号ストリップ導体１６ｃの幅狭部分１６ｃＮの上に配置され、導電性シールド部材２０の幅狭部分２０Ｎは、信号ストリップ導体１６ｃの第２の部分１６ｃＷの上に配置される。理解されるべきことには、部分２０Ｎ及び２０Ｗは、同じ幅であってもよい。構造１０はまた、マイクロ波伝送線路構造１２ａ、１２ｂの長手方向軸に沿って、典型的にマイクロ波伝送線路構造１２ａ、１２ｂの公称動作波長の１／８波長毎に離間された複数対の導電ビア２６を含んでおり、導電ビア２６の対の各々が、導電パッド２４のうちの対応する１つからグランドプレーン導体１５まで、下に位置する誘電体基板構造１４の部分を貫通し、それにより、導電性シールド部材２０及びグランドストリップ導体１６ａ、１６ｂをグランドプレーン導体１５に電気的に接続する。理解されるべきことには、導電性シールド部材２０及びグランドストリップ導体１６ａ、１６ｂは、グランドプレーン導体１５とパッド２４（ここでは、上述のようにグランドストリップ導体１６ａ、１６ｂと共に形成されるとして示される）との間で基板１４の側面上に印刷される又は他の方法で形成される導電部材１７ａ、１７ｂ（図４Ｃａ）によって、グランドプレーン導体１５に接続されてもよい。これまた留意されたいことには、導電性シールド部材２０は、固体誘電体層１８の上に、及び一対のグランドストリップ導体１６ａ、１６ｂの上面と直に接触して該上面上に配置される。さらに留意されたいことには、導電性シールド部材２０は、固体誘電体層１８の外側面１３（図４Ｃ）上に配置される。

従って、マイクロ波伝送線路構造１２ａ、１２ｂの各々が、一連の、相等しい、電気的に接続された、マイクロ波伝送線路構造セクション１２’ａ、１２’ｂを含み、複数のマイクロ波伝送線路構造セクション１２’ａ、１２’ｂの各々が、ここでは例えば５０オームである同じ所定の入力インピーダンスを持ち、それらのうちの例示的な１つ（ここでは、１２ａ’）が図４Ａに更に詳細に示されている。

図４Ａ−４Ｅを参照するに、上述のように、信号ストリップ導体の第１の部分１６ｃＮは、後述する理由により、信号ストリップ導体１６ｃの第２の部分１６ｃＷよりも幅狭である。これまた留意されたいことには、導電性シールド２０の幅狭部分２０Ｎは、信号ストリップ導体１６ｃの長手方向軸に沿っており、幅広部分２０Ｗは、幅狭部分２０Ｎに対して垂直であるとともに、信号ストリップ導体１６ｃの幅狭部分１６ｃＮの上に配置され、ここでは、幅狭部分１６ｃＮは、信号ストリップ導体１６ｃの側壁に形成されたノッチ１９によって形成されている。従って、図４Ｃを参照するに、５０オームの入力インピーダンスを持つために必要な幅Ｗ_ＷＩＤＥを決定するために、（図４Ｄに示される断面を持つ構造に取り付けられることなく）図４Ｃに示される断面を持つ構造のコンピュータモデルが作成される。次に、５０オームの入力インピーダンスを持つために必要な幅Ｗ_{ＮＡＲＲＯＷ}を決定するために、（図４Ｃに示される断面を持つ構造に取り付けられることなく）図４Ｄに示される断面を持つ構造のコンピュータモデルが作成される。故に、図４Ａ−図４Ｅに示されるマイクロ波伝送線路構造セクション１２ａ’、１２ｂ’は、この例では、５０オームの入力インピーダンスを持つことになり、従って、マイクロ波伝送線路構造１２ａ、１２ｂの各々が、この例では、５０オームの入力インピーダンスを持つことになる。

マイクロ波伝送線路構造１２ａ、１２ｂは、図５Ａ−５Ｄに示す以下のプロセスステップのシーケンスにて製造される：任意の従来からのフォトリソグラフィエッチングプロセスを用いて、誘電体基板１４上の導電パッド２４及びグランドプレーン導体１５と、誘電体基板１４を貫くビア２６とを形成して、図５Ａに示す構造を形成した後に、誘電体基板構造１４の上面上に、従来からのフォトリソグラフィエッチングプロセスを用いて、一対のグランドストリップ導体１６ａ、１６ｂ及び信号ストリップ導体１６ｃを形成して、図５Ｂに示す構造を形成する。理解されるべきことには、３Ｄプリンティング又は積層造形法が使用されてもよい。

次に、図５Ｃを参照するに、信号ストリップ導体１６ｃ上に、グランドストリップ導体１６ａ、１６ｂと信号ストリップ導体１６ｃとの間の誘電体基板構造１４の上面の部分（信号ストリップ導体１６ｃの側壁内のノッチ１９によって露出された表面の部分を含む）の上に、及びここでは例えば図４Ｃ及び４Ｄに示されるようなグランドストリップ導体１６ａ、１６ｂの小さい内側表面部分の上に、ここでは例えばＣｒｅａｔｉｖｅＭａｔｅｒｉａｌｓ社からのエポキシ系誘電体インク１１８−１２である誘電体材料を、ここでは例えば印刷することによって、固体誘電体層１８が形成される。理解されるべきことには、固体誘電体層１８は、固体誘電体層１８が覆う信号ストリップ導体１６ｃ部分の幅と同じ幅とし得る。

印刷された誘電体材料が硬化されて固体誘電体層１８を形成した後、ここでは例えばＰａｒｕナノシルバーＰＧ−００７である導電しインクを用いて、図５Ｄに示すような、また、図４Ａ−４Ｅに関連して上述したような、導電性シールド２０（部分２０Ｗ及び２０Ｎ）を形成する。

次に、図６Ａを参照するに、他の一実施形態が示されている。ここでは、一対のマイクロストリップマイクロ波伝送線路構造セクション１１２ａ、１１２ｂの一部が示されており、留意されたいことに、電界（ｅ）が、信号ストリップ導体１６ｃとグランドプレーン導体１５との間の基板１４を貫いている。セクション１１２ａ、１１２ｂの各々が、誘電体基板構造１４の表面上に配置された一対のグランドストリップ導体１６ａ、１６ｂと、一対のグランドストリップ導体１６ａ、１６ｂの間で誘電体基板構造１４の表面上に配置された信号ストリップ導体１６ｃと、信号ストリップ導体１６ｃ、及びグランドストリップ導体１６ａ、１６ｂの各々の側面と信号ストリップ導体１６ｃの側面との間の誘電体基板構造１４の上面の上に配置された固体誘電体層１８と、固体誘電体層１８上に配置されるとともに、一対のグランドストリップ導体１６ａ、１６ｂの上面と直に接触して該上面上に配置された導電性シールド部材２０とを含んでいる。グランドプレーン導体１５は、誘電体基板構造１４の底面上に配置され、導電性シールド部材２０がグランドプレーン導体１５に電気的に接続される。固体誘電体層１８は、一対のグランドストリップ導体１６ａ、１６ｂの上面の上に配置された外側面を有し、導電性シールド部材２０が固体誘電体層１８の外側面上に配置される。なお、図６Ａに示す実施形態では、グランドストリップ導体１６ａ、１６ｂをグランドプレーン導体１５に接続するために導電ビア１１８が使用されており、図６Ｂでは、グランドストリップ導体１６ａ、１６ｂをグランドプレーン導体１５に接続するために、基板構造１４の外側面上に導電体１１７が形成されている。なお、図６Ｂの実施形態では、一対のマイクロストリップマイクロ波伝送線路構造セクションのうち一方１１４ａの１つのグランドストリップ導体１６ｂが、一対のマイクロストリップマイクロ波伝送線路構造セクションのうち他方１１４ｂの１つのグランドストリップ導体１６ａに接続されている。図６Ｃに示す実施形態では、各々が一対のマイクロストリップマイクロ波伝送線路構造セクション１１６ａ、１１６ｂのうちの対応する１つを有するここでは２つの基板１４ａ、１４ｂが共に接合されており、留意されたいことに、一対のマイクロストリップマイクロ波伝送線路構造セクション１１６ａ、１１６ｂのうちの少なくとも一方の外側面上の導電層１１７’が、セクション１１６ａのグランドストリップ導体１６ｂとセクション１１６ｂのグランドストリップ導体１６ａとの間をグランドプレーン導体１５ａ、１５ｂまで通る垂直グランド接続構造を提供して、一対のマイクロストリップマイクロ波伝送線路構造セクション１１６ａ、１１６ｂを更に電気的にアイソレートする。

もはや理解されるはずのことには、本開示に従ったマイクロ波伝送線路構造は、誘電体基板構造の表面上の一対のグランドストリップ導体と、前記一対のグランドストリップ導体の間で前記誘電体基板構造の前記表面上に配置された信号ストリップ導体と、前記信号ストリップ導体と、前記グランドストリップ導体の各々の側面と前記信号ストリップ導体の側面との間の前記誘電体基板構造の上面と、の上に配置された固体誘電体層と、前記固体誘電体層上に配置され、且つ前記一対のグランドストリップ導体の上面と直に接触して該上面上に配置された導電性シールド部材とを含む。当該マイクロ波伝送線路構造は、以下の特徴のうちの１つ以上を、独立に、又は他の特徴と組み合わせて含み得る：前記導電性シールド部材は、前記信号ストリップ導体の第１の部分の上に配置され、前記信号ストリップ導体の第２の部分は、前記導電性シールド部材によって覆われず、前記信号ストリップ導体の前記第１の部分は、前記信号ストリップ導体の前記第２の部分よりも幅広である；前記誘電体基板構造の底面上に配置されたグランドプレーン導体であり、前記導電性シールド部材が当該グランドプレーン導体に電気的に接続されている、グランドプレーン導体；又は前記固体誘電体層は、前記一対のグランドストリップ導体の前記上面の上に配置された外側面を有し、前記導電性シールド部材が、前記固体誘電体層の前記外側面上に配置されている。

もはや理解されるはずのことには、本開示に従ったマイクロ波伝送線路構造は、誘電体基板構造の表面上の一対のグランドストリップ導体と、前記一対のグランドストリップ導体の間で前記誘電体基板構造の前記表面上に配置された信号ストリップ導体と、前記信号ストリップ導体と、前記グランドストリップ導体の各々の側面と前記信号ストリップ導体の側面との間の前記誘電体基板構造の上面と、の上に配置された固体誘電体層と、マイクロ波伝送線路構造に沿って配置された複数の導電性シールド部材であり、当該複数の導電性シールド部材の各々が、前記固体誘電体層上に配置され、且つ前記一対のグランドストリップ導体の上面と直に接触して該上面上に配置される、複数の導電性シールド部材とを含む。当該マイクロ波伝送線路構造は、以下の特徴のうちの１つ以上を、独立に、又は他の特徴と組み合わせて含み得る：前記導電性シールド部材は、前記信号ストリップ導体の第１の部分の上に配置され、前記信号ストリップ導体の第２の部分は、前記導電性シールド部材によって覆われず、前記信号ストリップ導体の前記第１の部分は、前記信号ストリップ導体の前記第２の部分よりも幅広である。前記誘電体基板構造の底面上に配置されたグランドプレーン導体であり、前記導電性シールド部材が当該グランドプレーン導体に電気的に接続されている、グランドプレーン導体；又は前記固体誘電体層は、前記一対のグランドストリップ導体の前記上面の上に配置された外側面を有し、前記導電性シールド部材が、前記固体誘電体層の前記外側面上に配置されている。

もはや理解されるはずのことには、本開示に従ったマイクロ波伝送線路構造は、直列接続された複数のマイクロ波伝送線路構造セクションであって、各セクションが、誘電体基板構造の表面上の一対のグランドストリップ導体と、前記一対のグランドストリップ導体の間で前記誘電体基板構造の前記表面上に配置された信号ストリップ導体と、前記信号ストリップ導体と、前記グランドストリップ導体の各々の側面と前記信号ストリップ導体の側面との間の前記誘電体基板構造の上面と、の上に配置された固体誘電体層と、前記固体誘電体層上に配置され、且つ前記一対のグランドストリップ導体の上面と直に接触して該上面上に配置された導電性シールド部材と、を有する、複数のマイクロ波伝送線路構造セクション、を含み、前記導電性シールド部材は、前記信号ストリップ導体の第１の部分の上に配置され、前記信号ストリップ導体の複数の第２の部分は、前記導電性シールド部材によって覆われず、前記信号ストリップ導体の前記第１の部分は、前記信号ストリップ導体の前記第２の部分同士の間に配置され、前記信号ストリップ導体の前記第１の部分は、前記信号ストリップ導体の前記第２の部分よりも幅広である。当該マイクロ波伝送線路構造は、以下の特徴のうちの１つ以上を、独立に、又は他の特徴と組み合わせて含み得る：前記複数のマイクロ波伝送線路構造セクションの各々が、同じ所定の入力インピーダンスを有する；前記複数のマイクロ波伝送線路構造セクションは、当該マイクロ波伝送線路構造に沿った所定の位置で離間されている；又は前記固体誘電体層は、前記一対のグランドストリップ導体の前記上面の上に配置された外側面を有し、前記導電性シールド部材が、前記固体誘電体層の前記外側面上に配置されている。

本開示の多数の実施形態を説明してきた。そうとはいえ、理解されるように、本開示の精神及び範囲を逸脱することなく、様々な変更が為され得る。例えば、図７及び７Ａを参照するに、上述のプロセスが、共平面導波路（ＣＰＷ）伝送線路構造に適用されてもよい。従って、一対のＣＰＷ伝送線路構造１００ａ、１００ｂの各々が、図示のように、一対のグランドプレーン導体１０４の間に配置された信号ストリップ導体１０２と、信号ストリップ導体１０２の上の誘電体層１０６と、信号ストリップ導体１０２を覆って、誘電体層１０６の上及び一対のグランドプレーン導体１０４の上に導電性シールド１０８を形成する導電体とを有する。従って、その他の実施形態も以下の請求項の範囲内にある。

Claims

誘電体基板構造の表面上の一対のグランドストリップ導体と、
前記一対のグランドストリップ導体の間で前記誘電体基板構造の前記表面上に配置された信号ストリップ導体と、
前記信号ストリップ導体と、前記グランドストリップ導体の各々の側面と前記信号ストリップ導体の側面との間の前記誘電体基板構造の上面と、の上に配置された固体誘電体層と、
前記固体誘電体層上に配置され、且つ前記一対のグランドストリップ導体の上面と直に接触して該上面上に配置された導電性シールド部材と、
を有するマイクロ波伝送線路構造。
前記導電性シールド部材は、前記信号ストリップ導体の第１の部分の上に配置され、前記信号ストリップ導体の第２の部分は、前記導電性シールド部材によって覆われず、前記信号ストリップ導体の前記第１の部分は、前記信号ストリップ導体の前記第２の部分よりも幅広である、請求項１に記載のマイクロ波伝送線路構造。
当該マイクロ波伝送線路構造は、前記誘電体基板構造の底面上に配置されたグランドプレーン導体を含み、
前記導電性シールド部材は、前記グランドプレーン導体に電気的に接続されている、
請求項１に記載のマイクロ波伝送線路構造。
当該マイクロ波伝送線路構造は、前記誘電体基板構造の底面上に配置されたグランドプレーン導体を含み、
前記導電性シールド部材は、前記グランドプレーン導体に電気的に接続されている、
請求項２に記載のマイクロ波伝送線路構造。
誘電体基板構造の表面上の一対のグランドストリップ導体と、
前記一対のグランドストリップ導体の間で前記誘電体基板構造の前記表面上に配置された信号ストリップ導体と、
前記信号ストリップ導体と、前記グランドストリップ導体の各々の側面と前記信号ストリップ導体の側面との間の前記誘電体基板構造の上面と、の上に配置された固体誘電体層と、
マイクロ波伝送線路構造に沿って配置された複数の導電性シールド部材であり、当該複数の導電性シールド部材の各々が、前記固体誘電体層上に配置され、且つ前記一対のグランドストリップ導体の上面と直に接触して該上面上に配置される、複数の導電性シールド部材と、
を有するマイクロ波伝送線路構造。
前記導電性シールド部材は、前記信号ストリップ導体の第１の部分の上に配置され、前記信号ストリップ導体の第２の部分は、前記導電性シールド部材によって覆われず、前記信号ストリップ導体の前記第１の部分は、前記信号ストリップ導体の前記第２の部分よりも幅広である、請求項５に記載のマイクロ波伝送線路構造。
当該マイクロ波伝送線路構造は、前記誘電体基板構造の底面上に配置されたグランドプレーン導体を含み、
前記導電性シールド部材は、前記グランドプレーン導体に電気的に接続されている、
請求項５に記載のマイクロ波伝送線路構造。
当該マイクロ波伝送線路構造は、前記誘電体基板構造の底面上に配置されたグランドプレーン導体を含み、
前記導電性シールド部材は、前記グランドプレーン導体に電気的に接続されている、
請求項６に記載のマイクロ波伝送線路構造。
直列接続された複数のマイクロ波伝送線路構造セクションであって、各セクションが、
誘電体基板構造の表面上の一対のグランドストリップ導体と、
前記一対のグランドストリップ導体の間で前記誘電体基板構造の前記表面上に配置された信号ストリップ導体と、
前記信号ストリップ導体と、前記グランドストリップ導体の各々の側面と前記信号ストリップ導体の側面との間の前記誘電体基板構造の上面と、の上に配置された固体誘電体層と、
前記固体誘電体層上に配置され、且つ前記一対のグランドストリップ導体の上面と直に接触して該上面上に配置された導電性シールド部材と、
を有する、複数のマイクロ波伝送線路構造セクション、
を有し、
前記導電性シールド部材は、前記信号ストリップ導体の第１の部分の上に配置され、前記信号ストリップ導体の複数の第２の部分は、前記導電性シールド部材によって覆われず、前記信号ストリップ導体の前記第１の部分は、前記信号ストリップ導体の前記第２の部分同士の間に配置され、
前記信号ストリップ導体の前記第１の部分は、前記信号ストリップ導体の前記第２の部分よりも幅広である、
マイクロ波伝送線路構造。
前記複数のマイクロ波伝送線路構造セクションの各々が、同じ所定の入力インピーダンスを有する、請求項９に記載のマイクロ波伝送線路構造。
前記複数のマイクロ波伝送線路構造セクションは、当該マイクロ波伝送線路構造に沿った所定の位置で離間されている、請求項１０に記載のマイクロ波伝送線路構造。
前記固体誘電体層は、前記一対のグランドストリップ導体の前記上面の上に配置された外側面を有し、前記導電性シールド部材が、前記固体誘電体層の前記外側面上に配置されている、請求項１に記載のマイクロ波伝送線路構造。
前記固体誘電体層は、前記一対のグランドストリップ導体の前記上面の上に配置された外側面を有し、前記導電性シールド部材が、前記固体誘電体層の前記外側面上に配置されている、請求項５に記載のマイクロ波伝送線路構造。
前記固体誘電体層は、前記一対のグランドストリップ導体の前記上面の上に配置された外側面を有し、前記導電性シールド部材が、前記固体誘電体層の前記外側面上に配置されている、請求項９に記載のマイクロ波伝送線路構造。