JP6320167B2 - ウィルキンソン型分配器及び高周波回路 - Google Patents
ウィルキンソン型分配器及び高周波回路 Download PDFInfo
- Publication number
- JP6320167B2 JP6320167B2 JP2014105398A JP2014105398A JP6320167B2 JP 6320167 B2 JP6320167 B2 JP 6320167B2 JP 2014105398 A JP2014105398 A JP 2014105398A JP 2014105398 A JP2014105398 A JP 2014105398A JP 6320167 B2 JP6320167 B2 JP 6320167B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- output terminal
- resistor
- transmission line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
また、集積回路に形成される伝送線路は微細であるため、伝送線路の直列抵抗等に起因する挿入損失が増加してしまう課題があった。
さらに、抵抗体と伝送線路が同一の製造プロセスで集積回路に形成されるため、抵抗体における抵抗値のばらつきや、寄生リアクタンスが現れる場合、高周波特性が不安定になってしまう課題があった。
図1はこの発明の実施の形態1によるウィルキンソン型分配器を示す構成図であり、図2は図1のウィルキンソン型分配器の集積回路1及び再配線層4を側面から見た透過図である。
また、図3は図2の集積回路1における第一層3を示す上面図であり、図4は図2の再配線層4における第二層5を示す上面図である。
図1のウィルキンソン型分配器は、積層されている集積回路1及び再配線層4に形成される。
再配線層4は集積回路1の上部に形成されており、図中、2は回路が形成される集積回路1の回路形成領域、3は集積回路1における第一層、5は再配線層4における第二層である。
接続部材12は外部回路接続端子11と伝送線路14a,14b間を接続しており、途中に分岐部13を備えている。
伝送線路14aは再配線層4における第二層5に形成されており、一端が接続部材12の分岐部13と接続され、他端が信号線端子15aと接続されている第1の伝送線路である。伝送線路14aは高周波信号の4分の1波長の長さを有し、特性インピーダンスがZcである。
伝送線路14bは再配線層4における第二層5に形成されており、一端が接続部材12の分岐部13と接続され、他端が信号線端子15bと接続されている第2の伝送線路である。伝送線路14bは高周波信号の4分の1波長の長さを有し、特性インピーダンスがZcである。
図2では、伝送線路14aと伝送線路14bの両方を描画することができないので、伝送線路14aと伝送線路14bを区別せずに、伝送線路14として描画している。
特性検出用パッド17aは信号線端子15aと接続されている信号線端子18aと、接地導体端子19a,20aとから構成され、集積回路1の第一層3に形成されている。抵抗体23の電気的な特性を検出する際に、例えば、高周波プローブ(図示せず)の接地用の針が接地導体端子19a,20aに当てられ、信号用の針が信号線端子18aに当てられる。
接続部材16bは一端が伝送線路14bと接続され、他端が抵抗体23の他端と接続されており、途中に特性検出用パッド17bを備えている。
特性検出用パッド17bは信号線端子15bと接続されている信号線端子18bと、接地導体端子19b,20bとから構成され、集積回路1の第一層3に形成されている。抵抗体23の電気的な特性を検出する際に、例えば、高周波プローブ(図示せず)の接地用の針が接地導体端子19b,20bに当てられ、信号用の針が信号線端子18bに当てられる。
図2では、接続部材16aと接続部材16bの両方を描画することができないので、接続部材16aと接続部材16bを区別せずに、接続部材16として描画している。また、特性検出用パッド17aと特性検出用パッド17bの両方を描画することができないので、特性検出用パッド17aと特性検出用パッド17bを区別せずに、特性検出用パッド17として描画している。
分岐部21bは特性検出用パッド17bの信号線端子18b及び信号線端子22bと接続され、また、接続部材24bと接続されている。
抵抗体23は集積回路1の回路形成領域2に形成されており、一端が信号線端子22aと接続され、他端が信号線端子22bと接続されている。
接続部材24bは一端が分岐部21bと接続され、他端が出力端子25bと接続されている。
出力端子25aはインピーダンスZ2の出力側負荷26aと接続されている第1の出力端子であり、高周波信号の電力30aを出力する。
出力端子25bはインピーダンスZ2の出力側負荷26bと接続されている第2の出力端子であり、高周波信号の電力30bを出力する。
外部回路接続端子11から入力された高周波信号の電力10は、分岐部13で伝送線路14aと伝送線路14bに分配される。
これにより、伝送線路14aを通る高周波信号の電力30aは出力側負荷26aに供給され、伝送線路14bを通る高周波信号の電力30bは出力側負荷26bに供給される。
従来のウィルキンソン型分配器では、伝送線路が集積回路に形成されているが、この実施の形態1のウィルキンソン型分配器では、伝送線路14a,14bが再配線層4に形成されている点で違いがある。
また、絶縁膜となる再配線層4の厚さは、集積回路1の回路形成領域2より厚くすることができる。具体的には、再配線層4の厚さは10um以上で形成することが可能であるが、回路形成領域2は最大10um程度である。
このため、伝送線路が集積回路に形成されている従来のウィルキンソン型分配器より、伝送線路14a,14bが再配線層4に形成されている実施の形態1のウィルキンソン型分配器の方が、挿入損失が小さいものとなる。
このため、集積回路1が形成されたのち、再配線層4を形成する前の段階で、抵抗体23の電気的な特性を確認することができる。
例えば、抵抗体23を製造する際に、抵抗体23の抵抗値Rやリアクタンス成分にばらつきが生じて設計値と異なる特性となってしまった場合や、接続部材16a,16bにおけるリアクタンス成分が無視できない場合には、特性検出用パッド17a,17bを用いて、抵抗体23の電気的な特性を確認した上で、伝送線路14a,14bや再配線層4に整合回路を設けるなどの方策を施すことで、所望の特性を実現することができる。特にGHz帯以上の高周波数領域で、その効果はより高いものとなる。
即ち、この実施の形態1では、分配比が1:1である等分配のウィルキンソン型分配器の例を示しているが、不等分配のウィルキンソン型分配器であってもよい。
不等分配の場合は、入力側負荷7のインピーダンスZ1や出力側負荷26a,26bのインピーダンスZ2に応じて、抵抗体23の抵抗値Rや伝送線路14a,14bの特性インピーダンスZcを適切に選択すればよい。
この実施の形態1では、外部回路接続端子11から入力された高周波信号の電力10を2つに分配して、2つの電力30a,30bを出力しているが、2つの電力30a,30bを入力して、2つの電力30a,30bを合成し、合成した1つの電力10を出力する合成器であっても、同様の効果を得ることができる。
また、抵抗体23及び接続部材16a,16bのリアクタンス成分(不整合分)と同じリアクタンス成分を有する整合回路を分岐部13に設けるようにしてもよい。このような整合回路を設けた場合、伝送線路14a,14bの長さが4分の1波長であるため適切に整合され、さらに分配特性を安定化させることができるとともに、再配線層4におけるレイアウトの自由度を高くすることができる。
例えば、抵抗体23を製造する際に、抵抗体23の抵抗値Rが数十%の範囲でばらつくことが考えられる場合、設計値から数十%の範囲にある複数の抵抗体が集積回路1に形成されるようにする。
複数の抵抗体が集積回路1に形成された後、各抵抗体の電気的な特性を確認し、複数の抵抗体の中で、設計値と最も近い抵抗体を選択して、信号線端子22aと信号線端子22bの間に接続するようにすれば、抵抗体23の製造時のばらつきの影響を回避することができる。
図5はこの発明の実施の形態2によるウィルキンソン型分配器の集積回路1及び再配線層4を側面から見た透過図である。
また、図6は図5の集積回路1における第一層3を示す上面図であり、図7は図5の再配線層4における第二層5を示す上面図である。
図8は図5の再配線層4における第三層8を示す上面図である。
図5から図8において、図1から図4と同一符号は同一または相当部分を示すので説明を省略する。
この実施の形態2では、接地導体41が再配線層4における第三層8に形成されている例を説明するが、集積回路1の回路形成領域2と、伝送線路14a,14b等との間を電磁的に遮蔽することができればよく、例えば、接地導体41が集積回路1に形成されていてもよい。
即ち、接地導体41において、抵抗体23の上部の領域43(上下方向で重なる領域)を含む領域には抜きパターン42が施されている。
信号線端子44aは抜きパターン42の一部に形成されており、再配線層4の第二層5に形成されている信号線端子15aと接続され、また、集積回路1の第一層3に形成されている信号線端子18aと接続されている。
信号線端子44bは抜きパターン42の一部に形成されており、再配線層4の第二層5に形成されている信号線端子15bと接続され、また、集積回路1の第一層3に形成されている信号線端子18bと接続されている。
なお、集積回路1と再配線層4の領域45は、再配線層4の回路である。
この実施の形態2のウィルキンソン型分配器についても、上記実施の形態1のウィルキンソン型分配器と同様の効果が得られるが、集積回路1の回路形成領域2と、伝送線路14a,14b、接続部材12及び外部回路接続端子11との間を電磁的に遮蔽する接地導体41が、再配線層4における第三層8に形成されているので、接地導体41の下層の領域には、他の回路を自由に形成することが可能になり、回路レイアウトの柔軟性と集積回路1の小形化を図ることができる。
また、この実施の形態2では、抵抗体23の近傍の接地導体41に抜きパターン42を施しているので、抵抗体23及び接続部材16a,16bと接地導体41における並列容量に起因するリアクタンス成分を小さな値に抑えることができる。
図9はこの発明の実施の形態3による高周波回路を示す構成図であり、図10は図9の高周波回路の集積回路1A,1B及び再配線層4を側面から見た透過図である。
また、図11は図10の集積回路1A,1Bにおける第一層3を示す上面図であり、図12は図10の再配線層4における第二層5を示す上面図である。
図9から図12において、図1から図8と同一符号は同一または相当部分を示すので説明を省略する。
また、高周波回路領域50,60における集積回路1A,1Bの上部には再配線層4が形成されており、上記実施の形態1,2のウィルキンソン型分配器が高周波回路領域50に形成されている。
ウィルキンソン型分配器により分配された電力30aは、高周波回路領域50内の出力端子25aから出力され、ウィルキンソン型分配器により分配された電力30bは、高周波回路領域60内の出力端子25bから出力される。
信号線端子52aは接続部材24a,53aと接続され、信号線端子52bは接続部材24b,53bと接続されている。
接続部材53aは一端が信号線端子71aを介して信号線端子52aと接続され、他端が信号線端子72aを介して信号線端子55と接続されている。
接続部材53bは2つの高周波回路領域50,60に亘るように再配線層4に形成されており、一端が信号線端子71bを介して信号線端子52bと接続され、他端が信号線端子72bを介して集積回路1B内の信号線端子64と接続されている。
信号線端子55は接続部材53a,56と接続されている。
接続部材56は一端が信号線端子55と接続され、他端が出力端子25aと接続されている。
信号線端子62aは接続部材24aと接続され、信号線端子62bは接続部材24bと接続されている。
信号線端子64は接続部材53a,65と接続されている。
接続部材65は一端が信号線端子64と接続され、他端が出力端子25bと接続されている。
外部回路接続端子11から入力された高周波信号の電力10は、分岐部13で伝送線路14aと伝送線路14bに分配される。
これにより、伝送線路14aを通る高周波信号の電力30aは、集積回路1A内の出力負荷部54に供給され、伝送線路14bを通る高周波信号の電力30bは、集積回路1B内の出力負荷部63に供給される。
集積回路1Aにおける抵抗部51と集積回路1Bにおける抵抗部61は同じ構造であり、また、集積回路1Aにおける出力負荷部54と集積回路1Bにおける出力負荷部63は同じ構造であるが、再配線層4からの接続のされ方が異なっている。
この実施の形態3の高周波回路は、上記実施の形態1,2のウィルキンソン型分配器を実装しているため、上記実施の形態1,2のウィルキンソン型分配器と同様の効果が得られる。
また、この実施の形態3の高周波回路では、ウィルキンソン型分配器により分配された電力30a,30bを集積回路1A内の出力負荷部54と集積回路1B内の出力負荷部63に供給しているが、集積回路毎に基板に実装している従来構造や、集積回路毎にパッケージングした後に基板に実装している従来構造と比べて小形である。
また、この実施の形態3では、集積回路1Aと集積回路1Bがモールド樹脂70によって固定されているものを示したが、集積回路1Aと集積回路1Bが同一の半導体ウェハで作られていてもよい。その場合は、通常のプロセスで製造される半導体ウェハに対し、個別の集積回路にダイシングするのではなく、複数の集積回路が残るようダイシングすればなお良い。
また、この実施の形態3では、高周波回路が集積回路1Aと集積回路1Bを備えているものを示したが、集積回路1Aと集積回路1Bは同一回路であってもよいし、異なる回路であってもよい。
Claims (9)
- 一端が入力端子と接続され、他端が第1の出力端子と接続されており、前記入力端子から入力される信号の4分の1波長の長さを有する第1の伝送線路と、
一端が前記入力端子と接続され、他端が第2の出力端子と接続されており、前記信号の4分の1波長の長さを有する第2の伝送線路と、
前記第1の出力端子と前記第2の出力端子の間に接続される抵抗体とを備え、
前記抵抗体は集積回路に形成され、
前記第1及び第2の伝送線路は、前記集積回路の上部に形成される再配線層に形成され、
前記抵抗体の電気的な特性を検出する際に用いられる特性検出用パッドが前記集積回路の表層に形成され、
前記特性検出用パッドは、前記第1の伝送線路と前記抵抗体の間、前記第2の伝送線路と前記抵抗体の間のうち、少なくとも一方の間に接続されることを特徴とするウィルキンソン型分配器。 - 一端が入力端子と接続され、他端が第1の出力端子と接続されており、前記入力端子から入力される信号の4分の1波長の長さを有する第1の伝送線路と、
一端が前記入力端子と接続され、他端が第2の出力端子と接続されており、前記信号の4分の1波長の長さを有する第2の伝送線路と、
前記第1の出力端子と前記第2の出力端子の間に接続される抵抗体とを備え、
前記抵抗体は集積回路に形成され、
前記第1及び第2の伝送線路は、前記集積回路の上部に形成される再配線層に形成され、
前記第1の出力端子と前記第2の出力端子の間に接続され得る抵抗体として、抵抗値が異なる複数の抵抗体が前記集積回路に形成され、
前記複数の抵抗体のうち、いずれか1つの抵抗体が前記第1の出力端子と前記第2の出力端子の間に接続されることを特徴とするウィルキンソン型分配器。 - 前記第1の出力端子と前記第2の出力端子の間に接続され得る抵抗体として、抵抗値が異なる複数の抵抗体が前記集積回路に形成され、
前記複数の抵抗体のうち、いずれか1つの抵抗体が前記第1の出力端子と前記第2の出力端子の間に接続されることを特徴とする請求項1記載のウィルキンソン型分配器。 - 回路が形成される前記集積回路の回路形成領域と、前記第1及び第2の伝送線路との間を電磁的に遮蔽する接地導体が前記再配線層又は前記集積回路に形成され、
前記接地導体において、前記第1及び第2の伝送線路と前記抵抗体の接続部位には抜きパターンが施されていることを特徴とする請求項1から請求項3のうちのいずれか1項記載のウィルキンソン型分配器。 - 前記抜きパターンは、前記抵抗体と上下方向で重なる領域を含む領域に施されていることを特徴とする請求項4記載のウィルキンソン型分配器。
- 一端が入力端子と接続され、他端が第1の出力端子と接続されており、前記入力端子から入力される信号の4分の1波長の長さを有する第1の伝送線路と、
一端が前記入力端子と接続され、他端が第2の出力端子と接続されており、前記信号の4分の1波長の長さを有する第2の伝送線路と、
前記第1の出力端子と前記第2の出力端子の間に接続される抵抗体とを備え、
前記抵抗体は集積回路に形成され、
前記第1及び第2の伝送線路は、前記集積回路の上部に形成される再配線層に形成され、
回路が形成される前記集積回路の回路形成領域と、前記第1及び第2の伝送線路との間を電磁的に遮蔽する接地導体が前記再配線層又は前記集積回路に形成され、
前記接地導体において、前記第1及び第2の伝送線路と前記抵抗体の接続部位には抜きパターンが施され、
前記抜きパターンは、前記抵抗体と上下方向で重なる領域を含む領域に施されていることを特徴とするウィルキンソン型分配器。 - 上部が揃うように配置される複数の集積回路と、
前記複数の集積回路の上部に形成される再配線層とを備え、
請求項1から請求項6のうちのいずれか1項記載のウィルキンソン型分配器が、前記複数の集積回路における1つの集積回路と前記再配線層に形成され、
前記ウィルキンソン型分配器における前記第2の伝送線路と、前記ウィルキンソン型分配器が形成される集積回路と異なる集積回路に形成される第2の出力端子とが、前記再配線層を介して接続されることを特徴とする高周波回路。 - 上部が揃うように配置される複数の集積回路と、
前記複数の集積回路の上部に形成される再配線層とを備え、
一端が入力端子と接続され、他端が第1の出力端子と接続されており、前記入力端子から入力される信号の4分の1波長の長さを有する第1の伝送線路と、一端が前記入力端子と接続され、他端が第2の出力端子と接続されており、前記信号の4分の1波長の長さを有する第2の伝送線路と、前記第1の出力端子と前記第2の出力端子の間に接続される抵抗体とを備え、前記抵抗体は集積回路に形成され、前記第1及び第2の伝送線路は、前記集積回路の上部に形成される再配線層に形成されることを特徴とするウィルキンソン型分配器が、前記複数の集積回路における1つの集積回路と前記再配線層に形成され、
前記ウィルキンソン型分配器における前記第2の伝送線路と、前記ウィルキンソン型分配器が形成される集積回路と異なる集積回路に形成される第2の出力端子とが、前記再配線層を介して接続されることを特徴とする高周波回路。 - 前記複数の集積回路が同一回路であることを特徴とする請求項7又は請求項8記載の高周波回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014105398A JP6320167B2 (ja) | 2014-05-21 | 2014-05-21 | ウィルキンソン型分配器及び高周波回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014105398A JP6320167B2 (ja) | 2014-05-21 | 2014-05-21 | ウィルキンソン型分配器及び高周波回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015220727A JP2015220727A (ja) | 2015-12-07 |
JP6320167B2 true JP6320167B2 (ja) | 2018-05-09 |
Family
ID=54779754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014105398A Active JP6320167B2 (ja) | 2014-05-21 | 2014-05-21 | ウィルキンソン型分配器及び高周波回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6320167B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6222609B2 (ja) * | 2015-04-20 | 2017-11-01 | 株式会社東芝 | モノリシックマイクロ波集積回路 |
KR102554415B1 (ko) * | 2016-11-18 | 2023-07-11 | 삼성전자주식회사 | 반도체 패키지 |
JP7115222B2 (ja) * | 2018-11-01 | 2022-08-09 | 富士通株式会社 | 半導体装置及び増幅器 |
CN116941125A (zh) * | 2021-02-26 | 2023-10-24 | 京瓷Avx元器件公司 | 高频率和高功率的薄膜组件 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0595071U (ja) * | 1992-05-28 | 1993-12-24 | 京セラ株式会社 | 厚膜回路基板 |
JPH07254811A (ja) * | 1994-03-14 | 1995-10-03 | Matsushita Electric Ind Co Ltd | 多層回路基板で形成する分配素子装置 |
JP2000278011A (ja) * | 1999-03-19 | 2000-10-06 | Nec Corp | 電力分配合成回路 |
JP2008016508A (ja) * | 2006-07-03 | 2008-01-24 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2010245819A (ja) * | 2009-04-06 | 2010-10-28 | Panasonic Corp | 増幅回路 |
KR20120126364A (ko) * | 2011-05-11 | 2012-11-21 | 에스케이하이닉스 주식회사 | 반도체 칩 모듈 및 이를 갖는 플래나 스택 패키지 |
JP5870626B2 (ja) * | 2011-11-01 | 2016-03-01 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2015069999A (ja) * | 2013-09-26 | 2015-04-13 | 住友電気工業株式会社 | 半導体装置 |
-
2014
- 2014-05-21 JP JP2014105398A patent/JP6320167B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015220727A (ja) | 2015-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10269729B2 (en) | Semiconductor packages having wire bond wall to reduce coupling | |
US9401342B2 (en) | Semiconductor package having wire bond wall to reduce coupling | |
US9030369B2 (en) | Terminationless power splitter/combiner | |
US10832989B2 (en) | 3D-microstrip branchline coupler | |
JP6320167B2 (ja) | ウィルキンソン型分配器及び高周波回路 | |
US20150117862A1 (en) | System and Method for a Millimeter Wave Circuit Board | |
US8643191B2 (en) | On-chip radial cavity power divider/combiner | |
US9712142B2 (en) | High frequency semiconductor device | |
JP6289355B2 (ja) | 高周波回路及びアンテナ装置 | |
JP2015050678A (ja) | 高周波伝送線路 | |
JP7151456B2 (ja) | インピーダンス補償回路 | |
Zhu et al. | Co-design of high-isolation chip-package-board in eWLB package for 77 GHz automotive radar application | |
JP2010245819A (ja) | 増幅回路 | |
JP6426498B2 (ja) | 高周波半導体装置 | |
JP6252015B2 (ja) | 半導体装置 | |
JP6428218B2 (ja) | 電力分配器 | |
US8975737B2 (en) | Transmission line for electronic circuits | |
JP5910963B2 (ja) | カプラおよび半導体装置 | |
US10862185B2 (en) | Integrated circuit with capacitor in different layer than transmission line | |
JP6734750B2 (ja) | 高周波パッケージ | |
CN117316915A (zh) | 具有多个管芯的半导体器件 | |
JP2013175575A (ja) | 入力または出力回路および受信または送信回路 | |
US20150255842A1 (en) | Microwave coupling structure for suppressing common mode signals while passing differential mode signals between a pair of coplanar waveguide (cpw) transmission lines | |
JP2018157409A (ja) | 接続構造及び回路基板 | |
US20150371961A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180403 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6320167 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |