CN116941125A - 高频率和高功率的薄膜组件 - Google Patents

高频率和高功率的薄膜组件 Download PDF

Info

Publication number
CN116941125A
CN116941125A CN202280017148.9A CN202280017148A CN116941125A CN 116941125 A CN116941125 A CN 116941125A CN 202280017148 A CN202280017148 A CN 202280017148A CN 116941125 A CN116941125 A CN 116941125A
Authority
CN
China
Prior art keywords
terminal
resistive
shunt
patterned
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280017148.9A
Other languages
English (en)
Inventor
科里·内尔森
乔戈·科罗尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Avx Components Co ltd
Original Assignee
Kyocera Avx Components Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Avx Components Co ltd filed Critical Kyocera Avx Components Co ltd
Publication of CN116941125A publication Critical patent/CN116941125A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q5/00—Arrangements for simultaneous operation of antennas on two or more different wavebands, e.g. dual-band or multi-band arrangements
    • H01Q5/30—Arrangements for providing operation on different wavebands
    • H01Q5/307—Individual or coupled radiating elements, each element being fed in an unspecified way
    • H01Q5/314—Individual or coupled radiating elements, each element being fed in an unspecified way using frequency dependent circuits or components, e.g. trap circuits or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

电阻分路器可以包括单片衬底和图案化电阻层，该图案化电阻层形成在该单片衬底上。该电阻分路器可以包括第一端子、第二端子和第三端子，第一端子、第二端子和第三端子中的每个端子均与该图案化电阻层连接。该电阻分路器可以包括至少一个频率补偿导电层，该至少一个频率补偿导电层形成在该图案化电阻层的一部分上。在一些实施例中，对于从约0GHz至约30GHz范围内的频率，电阻分路器可以在第一端子和第二端子之间表现出大于约‑10dB的第一插入损耗响应。

Description

高频率和高功率的薄膜组件
相关申请的交叉引用
本申请要求递交日为2021年2月26日、序列号为63/154,045的美国临时专利申请的递交权益，该申请通过引用以其全文并入本文。
背景技术
高频率无线电信号通信日益普及。例如，对提高无线连接的数据传输速度的需求推动了对高频组件(包括配置为在5G频谱频率下运行的那些组件)的需求。同时，小型化的趋势增加了对更小的无源组件的需求。
高频率无线电信号通信可以包括各种信号处理，诸如信号分路。信号分路器可以接收输入信号，并将该输入信号均匀地分成第一输出信号和第二输出信号。能够在高频率(包括5G频率)下运行的紧凑型分路器将在本领域受到欢迎。
发明内容
根据本公开的一个实施例，电阻分路器可以包括单片衬底(monolithicsubstrate)以及图案化电阻层，该图案化电阻层形成在该单片衬底上。该电阻分路器可以包括第一端子、第二端子和第三端子，第一端子、第二端子和第三端子均与该图案化电阻层连接。该电阻分路器可以包括至少一个频率补偿导电层，该至少一个频率补偿导电层形成在该图案化电阻层的一部分上。
根据本公开的另一实施例，电阻分路器可以包括单片衬底以及图案化电阻层，该图案化电阻层形成在该单片衬底上。该电阻分路器可以包括第一端子、第二端子和第三端子，所述第一端子、第二端子和第三端子均与该图案化电阻层连接。对于从约0GHz至约30GHz范围内的频率，该电阻分路器可以在所述第一端子和所述第二端子之间表现出大于约-10dB的第一插入损耗响应。
根据本公开的另一实施例，用于形成电阻分路器的方法可以包括：在单片衬底的表面上形成图案化电阻层；在该单片衬底的表面上沉积第一端子、第二端子和第三端子，使得第一端子、第二端子和第三端子中的每个端子与该图案化电阻层连接；以及在该图案化电阻层的一部分上沉积至少一个频率补偿导电层。
附图说明
针对本领域普通技术人员，在说明书的剩余部分中，参考附图更具体地阐述了本发明的完整且可行的公开内容(包括其最佳方式)，在附图中：
图1是根据当前所公开主题的多个方面的电阻分路器的一个实施例的立体图；
图2A是根据当前所公开主题的多个方面的电阻分路器的另一实施例的立体图；
图2B是根据当前所公开主题的多个方面的图1的电阻分路器的俯视图；
图3A是根据当前所公开主题的多个方面的电阻分路器的另一实施例的立体图；
图3B是根据当前所公开主题的多个方面的图3A的电阻分路器的俯视图；
图3C是根据当前所公开主题的多个方面的电阻分路器的另一实施例的俯视图；
图3D是根据当前所公开主题的多个方面的电阻分路器的另一实施例的俯视图；
图4A是根据当前所公开主题的多个方面的电阻分路器的另一实施例的立体图；
图4B是根据当前所公开主题的多个方面的图4A的电阻分路器的俯视图；
图5A是根据当前所公开主题的多个方面的电阻分路器的又一实施例的立体图；
图5B是根据当前所公开主题的多个方面的图5A的电阻分路器的俯视图；
图6A是根据当前所公开主题的多个方面的电阻分路器的再一实施例的立体图；
图6B是根据当前所公开主题的多个方面的图6A的电阻分路器俯视图；
图7示出了图1的电阻分路器的模拟插入损耗响应曲线；
图8示出了图2A和图2B的电阻分路器的模拟插入损耗响应曲线；以及
图9是根据当前所公开主题的多个方面的用于形成电阻分路器的方法的流程图。
在本说明书和附图中重复使用的附图标记旨在表示本发明的相同或相似的特征或元件。
具体实施方式
本领域的普通技术人员将理解，本论述仅是示例性实施例的描述，且不旨在限制本发明的更广泛的方面，本发明的更广泛的方面被体现在示例性结构中。
一般而言，本发明涉及表面安装电阻分路器，该电阻分路器在高频率下具有优异的性能特性。电阻分路器可以采用如下配置：该配置将施加到第一端子的输入信号均匀地分路成在第二端子处的第一输出信号和在第三端子处的第二输出信号。
电阻分路器可以在第一端子和第二端子之间表现出第一插入损耗响应，以及在第一端子和第三端子之间表现出第二插入损耗响应。针对从约0GHz至约30GHz范围内的频率，在第一端子和第二端子之间的第一插入损耗响应和/或第二插入损耗响应可以大于约-10dB，在一些实施例中大于约-9dB，并且在一些实施例中大于-8dB，在一些实施例中大于约-7dB，在一些实施例中大于约-6db。
插入损耗响应曲线大致可以紧密匹配为使得，将输入信号在第二端子和第三端子之间进行均匀地分路。例如，针对从约0GHz至约30GHz范围内的频率，第二插入损耗响应与第一插入损耗的变化可以小于3dB，在一些实施例中小于约2dB，在一些实施例中小于约1dB，在一些实施例中小于约0.5dB，在一些实施例中小于约0.3dB，并且在一些实施例中小于约0.1db。
电阻分路器可以包括单片衬底和图案化电阻层，该图案化电阻层形成在该单片衬底上。单片衬底可以是或包括各种合适的材料。例如，单片衬底可以是或包括各种陶瓷材料，诸如铝氧化物(氧化铝)、氮化铝、铍氧化物、氮化硼、氮化硅、镁氧化物、锌氧化物、碳化硅、任何合适的陶瓷材料、及他们的混合物。单片衬底可以是或包括硅(silicon，Si)、玻璃和玻璃-陶瓷材料。
可以使用各种薄膜技术来形成电阻层，该薄膜技术包括光刻或任何其它合适的图案化技术、蚀刻、等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition，PECVD)工艺、或其它添加和/或减去技术。电阻层可以由各种合适的电阻材料形成。例如，电阻层可以包括氮化钽(tantalum nitride，TaN)、镍铬(nickel chromium，NiCr)、铝化钽、铬硅、氮化钛、钛钨、钽钨、此类材料的氧化物和/或氮化物、和/或任何其它合适的薄膜电阻材料。电阻层可以具有任何合适的厚度。例如，在一些实施例中，电阻层的厚度的范围可以为从约0.001μm至约1,000μm，在一些实施例中为从约0.01μm至约100μm，在一些实施例中从约0.1μm至约50μm，在一些实施例中从约0.5μm至约20μm。
电阻分路器可以包括第一端子、第二端子和第三端子。第一端子、第二端子和第三端子中的每个端子可以与图案化电阻层连接。可以在图案化电阻层上形成一个或多个频率补偿导电层。频率补偿导电层可以有助于电阻分路器具有优异的高频率响应特性。
在一些实施例中，可以使用薄膜方法来形成频率补偿导电层。例如，使用各种薄膜技术来形成频率补偿导电层，该薄膜技术包括光刻或任何其它合适的图案化技术、蚀刻、等离子体增强化学气相沉积(PECVD)工艺、或其它添加和/或减去技术。然而，可以使用任何合适的技术(诸如印刷、浸渍、剥离或用于形成导电层的其它技术)来形成频率补偿导电层。
频率补偿导电层可以由各种合适的导电材料形成。例如，频率补偿导电层可以包括铝、铜、金、银、镍、他们的混合物、和/或任何其它合适的金属、金属填充的聚合物材料、或任何其它合适的导电材料。
(一个或多个)频率补偿导电层可以具有任何合适的厚度。例如，在一些实施例中，频率补偿导电层的厚度的范围可以为从约0.001μm至约1,000μm，在一些实施例中从约0.01μm至约100μm，在一些实施例中从约0.1μm至约50μm，在一些实施例中从约0.5μm至约20μm。
图案化电阻层可以在第一端子和第二端子之间形成第一电阻路径。图案化电阻层可以在第一端子和第三端子之间形成第二电阻路径。第一电阻路径的长度与第二电阻路径的长度的比例的范围为从0.9至1.1，在一些实施例中从约0.95至约1.05，且在一些实施例中从约0.97至约1.03，并且在一些实施例中从约0.98至约1.02。
图案化电阻层可以包括中央部分、第一分支、第二分支和第三分支，该第一分支是细长的并连接在第一端子和图案化电阻层的中央部分之间，该第二分支是细长的并连接在第二端子和图案化电阻层的中央部分之间，该第三分支是细长的并连接在第三端子和图案化电阻层的中央部分之间。
在一些实施例中，第一分支、第二分支和第三分支可以围绕中央点等距离隔开。例如，可以相对于中央点在这些端子之间形成对应的角度。
在一些实施例中，第一分支、第二分支和第三分支大致可以形成T形形状。在一些实施例中，第一分支、第二分支和第三分支大致可以形成三角形形状。
第一频率补偿导电层可以形成在第一分支上。第二频率补偿导电层可以形成在第二分支上。第三频率补偿导电层可以形成在第三分支上。可以不在图案化电阻层的中央部分上形成任何导电层。
在一些实施例中，两个或多个频率补偿导电层可以具有相同或相似的表面面积。例如，第一频率补偿导电层可以具有第一表面面积。第二频率补偿导电层可以具有近似等于第一表面面积的第二表面面积。例如，第一表面面积与第二表面面积的比值的范围可以为从约0.9至约1.1，在一些实施例中从约0.95至约1.05，且在一些实施例中从约0.97至约1.03，并且在一些实施例中从约0.98至约1.02。
第三频率补偿导电层可以具有近似等于第一表面的第三表面面积。例如，第一表面面积与第三表面面积的比值的范围可以为从约0.9至约1.1，在一些实施例中从约0.95至约1.05，且在一些实施例中从约0.97至约1.03，并且在一些实施例中从约0.98至约1.02。
根据本公开的多个方面，电阻分路器可以包括第一端子、第二端子和第三端子，第一端子、第二端子和第三端子围绕中央点等距离隔开。例如，可以相对于中央点在这些端子之间形成对应的角度。
频率补偿导电层可以形成在中央点上。频率补偿导电层可以具有如下形状：该形状看起来与从每个端子流向中央点的电流的形状相同。作为一个示例，频率补偿导电层可以具有圆形形状，该圆形形状的中心与中央点对齐。作为一个示例，频率补偿导电层可以具有三角形形状。电阻分路器可以包括单片衬底和图案化电阻层，该图案化电阻层形成在该单片衬底上。频率补偿导电层可以形成在图案化电阻层上并且可以具有任何合适的形状。
在一些实施例中，频率补偿导电层可以以中央点为中心，但在中央点上形成。即，频率补偿导电层可以形成在图案化电阻层上，使得频率补偿导电层以中央点为中心但不覆盖中央点。在此类实施例中，频率补偿导电层可以具有如下形状：该形状看起来与从每个端子流向中央点的电流的形状相同。作为一个示例，频率补偿导电层可以具有圆形或环形形状，该圆形或环形形状的中心与中央点对齐。作为另一示例，频率补偿导电层可以具有六边形形状。
一个或多个保护层或钝化层可以形成在电阻层和/或频率补偿结构上。(一个或多个)钝化层可以包括各种合适的材料，诸如苯并环丁烯(benzocyclobutene，BCB)聚酰亚胺、氮氧化硅、Al2O3、SiO2、Si3N4、环氧树脂、玻璃或另一合适的材料。多个端子可以包括对应的过孔，这些过孔穿过(一个或多个)钝化层而形成。
在一些实施例中，薄膜组件可以具有紧凑的尺寸(例如，占用面积(footprint))。例如，在一些实施例中，薄膜组件的总长度可以为从约0.1mm至约5mm，在一些实施例中从约0.2mm至约4mm，在一些实施例中从约0.3mm至约3mm，在一些实施例中从约0.4mm至约2mm，例如约1mm。
在一些实施例中，薄膜组件的总宽度可以为从约0.05mm至约2.5mm，在一些实施例中从约0.1mm至约2mm，在一些实施例中从约0.15mm至约1.5mm，在一些实施例中从约0.2mm至约1.3mm，并且在一些实施例中从约0.3mm至约1mm，例如，约0.5mm。
在一些实施例中，薄膜组件的总厚度可以为从约0.05mm至约2.5mm，在一些实施例中从约0.1mm至约2mm，在一些实施例中从约0.15mm至约1.5mm，在一些实施例中从约0.2mm至约1.3mm，并且在一些实施例中从约0.3mm至约1mm，例如，约0.5mm。
电阻分路器可以被配置为各种表面安装配置。例如，电阻分路器可以被配置为用于栅格阵列型安装，该栅格阵列诸如为焊盘栅格阵列(land grid array)、球栅阵列(ballgrid array)等。然而，在其它实施例中，外部端子可以部分或全部形成在衬底的侧表面上，诸如雉堞(castellations)等。可以提供任何合适种类的外部端子用于表面安装电阻分路器。
图1是电阻分路器100的一个实施例的立体图。电阻分路器100可以包括单片衬底102和图案化电阻层104，该图案化电阻层104形成在单片衬底102上。电阻分路器100可以包括第一端子106、第二端子108和第三端子110。第一端子106、第二端子108和第三端子110中的每个端子可以与图案化电阻层104连接。一个或多个频率补偿导电层112、114、116可以形成在图案化电阻层104上。(一个或多个)频率补偿导电层112、114、116可以包括各种合适的导电材料，例如铝、铜、金、银、镍或他们的混合物。
图案化电阻层104可以在第一端子106和第二端子108之间形成第一电阻路径。图案化电阻层104可以在第一端子106和第三端子108之间形成第二电阻路径。第一电阻路径的长度与第二电阻路径的长度的比例的范围为从0.9至1.1。
图案化电阻层104可以包括中央部分118、第一分支120以及第二分支122，该第一分支120是细长的并连接在第一端子106和图案化电阻层104的中央部分118之间，该第二分支122是细长的并连接在第二端子108和图案化电阻层104的中央部分118之间。
第一频率补偿导电层112可以形成在第一分支120上。第二频率补偿导电层114可以形成在第二分支122上。第三频率补偿导电层116可以形成在第三分支124上。可以不在图案化电阻层104的中央部分118上形成任何导电层。
在一些实施例中，频率补偿导电层112、114、116中的两个或多个频率补偿导电层可以具有相同或相似的表面面积。例如，第一频率补偿导电层112可以具有第一表面面积。第二频率补偿导电层114可以具有近似等于第一表面面积的第二表面面积。例如，第一表面面积与第二表面面积的比值的范围可以为从约0.9至约1.1。第三频率补偿导电层116可以具有近似等于第一表面面积的第三表面面积。例如，第一表面面积与第三表面面积的比值的范围为从约0.9至约1.1。
可以在(一个或多个)电阻层104和/或频率补偿导电层112、114、116上形成一个或多个保护层或钝化层。多个端子106、108、110可以包括对应的过孔126、128、130，这些过孔穿过(一个或多个)钝化层而形成并暴露以用于电阻分路器100的表面安装。
图2A是电阻分路器200的一个实施例的立体图。图2B是图2A的电阻分路器200的俯视图。电阻分路器200可以包括单片衬底202和图案化电阻层204，该图案化电阻层204形成在该单片衬底202上。电阻分路器200可以包括第一端子206、第二端子208和第三端子210。第一端子206、第二端子208和第三端子210中的每个端子可以与图案化电阻层204连接。
在一些实施例中，端子206、208、210可以围绕中央点212等距离隔开。例如，可以相对于中央点212在端子206、208、210之间形成对应的角度214、216、218。
可以在中央点212上形成频率补偿导电层220。可以在(一个或多个)电阻层204和/或频率补偿导电层220上形成一个或多个保护层或钝化层。端子206、208、210可以包括对应的过孔226、228、230，这些过孔穿过一个或多个钝化层而形成并暴露以用于电阻分路器200的表面安装。
频率补偿导电层220可以具有如下形状：该形状看起来与从每个端子206、208、210流向中央点212的电流的形状相同。作为一个示例，频率补偿导电层220可以具有圆形形状，该圆形形状的中心与中央点212对齐。
作为另一示例，参照图3A和图3B，频率补偿导电层320可以具有三角形形状。在图3A和图3B中使用了与图2A和图2B类似的附图标记。例如，图3A和图3B的电阻分路器300可以包括单片衬底302和图案化电阻层304，该图案化电阻层304形成在该单片衬底302上。电阻分路器300可以包括第一端子306、第二端子308和第三端子310。第一端子306、第二端子308和第三端子310中的每个端子可以与图案化电阻层304连接。
图3C示出了频率补偿导电层360的附加示例形状。图3D示出了频率补偿导电层380的另一示例形状。然而，可以采用如下任何合适的形状：该形状同样影响从每个端子306、308、310流向中央点312的对应电流。
现在参照图4A、图4B、图5A和图5B，在一些实施例中，电阻分路器可以具有其它配置。例如，图4A是电阻分路器400的一个实施例的立体图，并且图4B是图4A的电阻分路器400的俯视图。电阻分路器400可以包括单片衬底402和图案化电阻层404，该图案化电阻层404形成在该单片衬底402上。电阻分路器400可以包括第一端子406、第二端子408和第三端子410。第一端子406、第二端子408和第三端子410中的每个端子可以与图案化电阻层404连接。
此外，如图4A和图4B所示，图案化电阻层404可以包括第一分支404A、第二分支404B和第三分支404C，该第一分支404A从第一端子406延伸至中央点412，该第二分支404B从第二端子408延伸至中央点412，该第三分支404C从第三端子410延伸至中央点412。如图4B所示，在一些实施例中，第一分支404A、第二分支404B和第三分支404C可以围绕中央点412等距离隔开。例如，可以相对于中央点412在分支404A、404B、404C之间形成对应的角度414、416、418。
此外，在一些实施例中，图案化电阻层404可以包括中央部分419，该中央部分419以中央点412为中心。第一分支404A可以是细长的并连接在第一端子406和图案化电阻层404的中央部分419之间，第二分支404B可以是细长的并连接在第二端子408和图案化电阻层404的中央部分419之间，第三分支404C可以是细长的并连接在第三端子410和图案化电阻层404的中央部分419之间。
频率补偿导电层420可以围绕中央点412而形成，即频率补偿导电层420可以相对于中央点412居中。如图4A和图4B所描绘的实施例中所示的，频率补偿导电层420的形状为六边形。在一些实施例中，诸如图4A和图4B所示，六边形的频率补偿导电层420可以仅由六边形轮廓的材料组成，使得频率补偿导电层420不覆盖中央点412。即，在一些实施例中，频率补偿导电层420不是从一个边缘到相对边缘的一块连续的材料，而是频率补偿导电层420仅由邻近其边缘且不在形状中心处的材料组成。
可以在(一个或多个)电阻层404和/或频率补偿导电层420上形成一个或多个保护层或钝化层。端子406、408、410可以包括对应的过孔426、428、430，这些过孔穿过(一个或多个)钝化层而形成并暴露以用于电阻分路器400的表面安装。
将图4A和图4B的实施例与图1至图3D所示的实施例相比，端子406、408、410可以具有与端子106、108、110、206、208、210、306、308、310不同的形状，和/或过孔426、428、430可以具有与过孔126、128、130、226、228、230、326、328、330不同的形状。例如，图1至图3D所示的端子106、108、110、206、208、210、306、308、310的形状大致为正方形，这些端子具有形状大致为八边形或圆形的过孔126、128、130、226、228、230、326、328、330，但电阻分路器400的端子406、408、410和过孔426、428、430的形状大致为矩形。
图5A和图5B示出了根据本主题的另一实施例的电阻分路器500。电阻分路器500大致类似于图4A和图4B的实施例中所示的电阻分路器400，但是电阻分路器500具有圆形的而不是六边形的频率补偿导电层520。更具体地，电阻分路器500可以包括单片衬底502和图案化电阻层504，该图案化电阻层504形成在该单片衬底502上。电阻分路器500可以包括第一端子506、第二端子508和第三端子510。第一端子506、第二端子508和第三端子510中的每个端子可以与图案化电阻层504连接。可以在图案化电阻层504上形成频率补偿导电层520。可以在(一个或多个)电阻层504和/或频率补偿导电层520上形成一个或多个保护层或钝化层。端子506、508、510可以包括对应的过孔526、528、530，这些过孔穿过(一个或多个)钝化层而形成并暴露以用于电阻分路器500的表面安装。如关于图4A和图4B中所示的电阻分路器400所描述的，端子506、508、510和/或过孔526、528、530可以具有与图1至图3D所示的端子106、108、110、206、208、210、306、308、310和/或过孔126、128、130、226、228、230、326、328、330不同的形状。在其它实施例中，端子406、408、410、506、508、510中的一个或多个端子和/或过孔426、428、430、526、528、530中的一个或多个过孔可以具有与端子106、108、110、206、208、210、306、308、310和/或过孔126、128、130、226、228、230、326、328、330相同的形状。
此外，如图5A和图5B所示，图案化电阻层504可以包括第一分支504A、第二分支504B和第三分支504C，该第一分支504A从第一端子506延伸至中央点512，该第二分支504B从第二端子508延伸至中央点512，该第三分支504C从第三端子510延伸至中央点512。如图5B所示，在一些实施例中，第一分支504A、第二分支504B和第三分支504C可以围绕中央点512等距离隔开。例如，可以相对于中央点512在分支504A、504B、504C之间形成对应的角度514、516、518。
此外，在一些实施例中，图案化电阻层504可以包括中央部分519，该中央部分519以中央点512为中心。第一分支504A可以是细长的并连接在第一端子506和图案化电阻层504的中央部分519之间，第二分支504B可以是细长的并连接在第二端子508和图案化电阻层504的中央部分519之间，第三分支504C可以是细长的并连接在第三端子510和图案化电阻层504的中央部分519之间。
频率补偿导电层520可以围绕中央点512而形成，即频率补偿导电层520可以相对于中央点512居中。如图5A和图5B所描绘的实施例中所示的，频率补偿导电层520的形状为圆形。在一些实施例中，诸如图5A和图5B中所示，圆形的频率补偿导电层520可以仅由材料的圆形轮廓组成，使得频率补偿导电层520不覆盖中央点512。即，在一些实施例中，频率补偿导电层520可以是以中央点512为中心的材料环，使得频率补偿导电层520的形状大致为环形，并且不是从一个边缘到相对边缘的一块连续的材料，而是频率补偿导电层520仅由邻近其边缘而不在形状中心处的材料组成。
现在转到图6A和图6B，在立体图(图6A)和俯视图(图6B)中示出了根据本主题的另一实施例的电阻分路器600。电阻分路器600大致具有如下配置：该配置类似于图1中示出的示例性电阻分路器100，但为三角形配置而不是如图1的实施例中所示的大致为T形配置。更具体地，电阻分路器600可以包括单片衬底602和图案化电阻层604，该图案化电阻层604形成在单片衬底602上。电阻分路器600可以包括第一端子606、第二端子608和第三端子610。第一端子606、第二端子608和第三端子610中的每个端子可以与图案化电阻层604连接。
图案化电阻层604可以在第一端子606和第二端子608之间形成第一电阻路径。图案化电阻层604可以在第一端子606和第三端子608之间形成第二电阻路径。第一电阻路径的长度与第二电阻路径的长度的比值的范围为从0.9至1.1。
一个或多个频率补偿导电层612、614、616可以形成在图案化电阻层604上。例如，第一频率补偿导电层612可以形成在第一分支620上。第二频率补偿导电层614可以形成在第二分支622上。第三频率补偿导电层616可以形成在第三分支624上。如图6A和图6B所示，第一分支620、第二分支622和第三分支624形成大致三角形的形状，而图1中所示实施例的第一分支120、第二分支122和第三分支124形成大致T形的形状。
如图6A和图6B所示，在一些实施例中，第一分支620可以是细长的并连接在第一端子606和第二端子608之间，第二分支622可以是细长的并连接在第二端子608和第三端子610之间，并且第三分支624可以是细长的并连接在第三端子610和第一端子606之间。如前所述，在所描绘的实施例中，端子606、608、610和分支620、622、624被布置成使得分支620、622、624形成大致三角形的形状。
在一些实施例中，频率补偿导电层612、614、616中的两个或多个频率补偿导电层可以具有相同或相似的表面面积。例如，第一频率补偿导电层612可以具有第一表面面积。第二频率补偿导电层614可以具有近似等于第一表面面积的第二表面面积。例如，第一表面面积与第二表面面积的比值的范围可以为从约0.9至约1.1。第三频率补偿导电层616可以具有近似等于第一表面面积的第三表面面积。例如，第一表面面积与第三表面面积的比值的范围为从约0.9至约1.1。
可以在(一个或多个)电阻层604和/或频率补偿导电层612、614、616上形成一个或多个保护层或钝化层。端子606、608、610可以包括对应的过孔626、628、630，这些过孔穿过一个或多个钝化层而形成并暴露以用于电阻分路器600的表面安装。
图7示出了图1的电阻分路器100的模拟插入损耗响应曲线700。针对从约0GHz至约30GHz范围内的频率，电阻分路器100在第一端子106和第二端子108之间表现出大于约-10dB的第一插入损耗响应702。针对从约0GHz至约30GHz范围内的频率，电阻分路器100在第一端子106和第三端子110之间表现出大于约-10dB的第二插入损耗响应704。针对从约0GHz至约30GHz范围内的频率，第二插入损耗响应704与第一插入损耗702的变化可以小于3dB。
图8示出了图2A和图2B的电阻分路器200的模拟插入损耗响应曲线800。针对从约0GHz至约30GHz范围内的频率，电阻分路器200在第一端子206和第二端子208之间表现出大于约-10dB的第一插入损耗响应802。针对从约0GHz至约30GHz范围内的频率，电阻分路器200在第一端子206和第三端子210之间表现出大于约-10dB的第二插入损耗响应804。针对从约0GHz至约30GHz范围内的频率，第二插入损耗响应804与第一插入损耗802的变化可以小于3dB。
参照图9，本公开的各方面涉及一种用于形成电阻分路器的方法900。总体上，本文将参考在上文参考图1至图6B描述的电阻分路器100、200、300、400、500、60来描述方法900。然而，应当理解的是，所公开的方法900可以使用任何电阻分路器来实现。此外，尽管图9出于说明和论述的目的描绘了以特定顺序执行的步骤，但是本文所论述的方法不被限制为任何特定顺序或布置。本领域技术人员使用本文所提供的公开内容将理解，可以在不脱离本公开的范围的情况下，以各种方式省略、重新布置、组合和/或修改本文所公开的方法的各个步骤。
方法900可以包括在902处，在单片衬底102、202、302、402、502、602的表面上形成图案化电阻层104、204、304、404、504、604。例如，可以使用本文描述的各种薄膜技术来沉积电阻材料。可以蚀刻该电阻材料以对该电阻层104、204、304、404、504、604进行图案化。
方法900可包括在904处，在单片衬底102、202、302、402、502、602的表面上形成第一端子106、206、306、406、606、第二端子108、208、308、408、508、608和第三端子110、210、310、410、510、610，使得第一端子106、206、306、406、606、第二端子108、208、308、408、508、608和第三端子110、210、310、410、510、610中的每个端子与图案化电阻层204、304、344连接。在一些实施例中，端子106、206、306、406、606、108、208、308、408、508、608、110、210、310、410、510、610可以布置在相应的单片衬底102、202、302、402、502、602的同一表面上，使得电阻分路器100、200、300、400、500、600被配置为用于栅格阵列型安装，该栅格阵列诸如为焊盘栅格阵列(land grid array)、球栅阵列(ball grid array)等。
方法900可以包括在906处，在图案化电阻层104、204、304、404、504、604的一部分上沉积至少一个频率补偿导电层。例如，参照图1，可以在图案化电阻层104的第一分支120上形成第一频率补偿导电层112。可以在图案化电阻层104的第二分支122上形成第二频率补偿导电层114。可以在图案化电阻层104的第三分支124上形成第三频率补偿导电层116。可以不在图案化电阻层104的中央部分118上形成任何导电层。作为另一示例，类似地，图6描绘了在图案化电阻层604的相应分支620、622、624上沉积多个频率补偿导电层612、614、616中的一个频率补偿导电层。
在其它实施例中，沉积(一个或多个)频率补偿导电层可以包括在图案化电阻层204、304、404、504上沉积单个频率补偿导电层220、320、360、380、420、520，例如，如以上参照图2A至5B所述。
测试方法
下一节提供了测试电阻分路器的插入损耗的示例方法。可以使用Keithley 2400系列源测量单元(Source Measure Unit，SMU)(例如，Keithley 2410-C SMU)来测量电阻分路器的插入损耗响应曲线。可以在第一端子和第二端子之间测量第一插入损耗曲线。可以在第一端子和第三端子之间测量第二插入损耗曲线。
本领域普通技术人员可以在不脱离本发明的精神和范围的情况下，对本发明的这些和其它修改和变型进行实践。此外，应当理解的是，各种实施例的各方面可以整体地或部分地互换。此外，本领域普通技术人员将理解，前述描述仅是示例性的，并不旨在对在所附权利要求中进一步描述的本发明进行限制。

Claims (29)

1.一种电阻分路器，包括：
单片衬底；
图案化电阻层，所述图案化电阻层形成在所述单片衬底上；
第一端子、第二端子和第三端子，所述第一端子、所述第二端子和所述第三端子均与所述图案化电阻层连接；
至少一个频率补偿导电层，所述至少一个频率补偿导电层形成在所述图案化电阻层的一部分上。
2.根据权利要求1所述的电阻分路器，其中，所述图案化电阻层在所述第一端子和所述第二端子之间形成第一电阻路径，以及在所述第一端子和所述第三端子之间形成第二电阻路径，并且其中，所述第一电阻路径的长度与所述第二电阻路径的长度的比值的范围为从0.9至1.1。
3.根据权利要求1或2所述的电阻分路器，其中，所述至少一个频率补偿导电层包括铝、铜、金、银、镍或以上的混合物。
4.根据权利要求1或2所述的电阻分路器，其中，所述图案化电阻层包括：
中央部分；
第一分支，所述第一分支是细长的并连接在所述第一端子和所述图案化电阻层的中央部分之间；
第二分支，所述第二分支是细长的并连接在所述第二端子和所述图案化电阻层的中央部分之间；以及
第三分支，所述第三分支是细长的并连接在所述第三端子和所述图案化电阻层的中央部分之间。
5.根据权利要求4所述的电阻分路器，其中，所述至少一个频率补偿导电层包括：
第一频率补偿导电层，所述第一频率补偿导电层形成在所述第一分支上；
第二频率补偿导电层，所述第二频率补偿导电层形成在所述第二分支上；
第三频率补偿导电层，所述第三频率补偿导电层形成在所述第三分支上。
6.根据权利要求5所述的电阻分路器，其中，在所述图案化电阻层的中央部分上未形成任何导电层。
7.根据权利要求5所述的电阻分路器，其中：
所述第一频率补偿导电层具有第一表面面积，并且所述第二频率补偿导电层具有第二表面面积；
所述第一表面面积与所述第二表面面积的比值的范围为从约0.9至约1.1。
8.根据权利要求7所述的电阻分路器，其中，所述第三频率补偿导电层具有第三表面面积，并且所述第一表面面积与所述第三表面面积的比值的范围为从约0.9至约1.1。
9.根据权利要求5所述的电阻分路器，其中，所述第一分支、所述第二分支和所述第三分支形成大致三角形的形状。
10.根据权利要求4所述的电阻分路器，其中，所述中央部分以中央点为中心。
11.根据权利要求4所述的电阻分路器，其中，所述频率补偿导电层以所述中央点为中心，并且其中，所述频率补偿导电层不覆盖所述中央点。
12.根据权利要求11所述的电阻分路器，其中，所述频率补偿导电层具有六边形形状。
13.根据权利要求11所述的电阻分路器，其中，所述频率补偿导电层具有环形形状。
14.根据权利要求1、2或3所述的电阻分路器，其中，所述第一端子、所述第二端子和所述第三端子围绕中央点等距离隔开。
15.根据权利要求14所述的电阻分路器，其中，所述图案化电阻层形成在所述中央点上，并且其中，所述至少一个频率补偿导电层形成在所述中央点上。
16.根据权利要求15所述的电阻分路器，其中，所述图案化电阻层的形状具有圆形形状，所述圆形形状的中心与所述中央点对齐。
17.根据权利要求15的电阻分路器，其中，所述图案化电阻层具有三角形形状，所述三角形形状的中心与所述中央点对齐。
18.根据权利要求1、2或3所述的电阻分路器，其中，所述图案化电阻层具有六边形形状。
19.根据权利要求1所述的电阻分路器，其中，针对从约0GHz至约30GHz范围内的频率，所述电阻分路器在所述第一端子和所述第二端子之间表现出大于约-10dB的第一插入损耗响应。
20.根据权利要求19所述的电阻分路器，其中，针对从约0GHz至约30GHz范围内的频率，所述电阻分路器在所述第一端子和所述第三端子之间表现出大于约-10dB的第二插入损耗响应。
21.根据权利要求19所述的电阻分路器，其中，针对从约0GHz至约30GHz范围内的频率，所述第二插入损耗响应与第一插入损耗的变化小于3dB。
22.根据权利要求1所述的电阻分路器，其中，所述第一端子、所述第二端子和所述第三端子布置在所述单片衬底的同一侧，用于所述电阻分路器的栅格阵列型安装到安装表面。
23.一种电阻分路器，包括：
单片衬底；
图案化电阻层，所述图案化电阻层形成在所述单片衬底上；
第一端子、第二端子和第三端子，所述第一端子、所述第二端子和所述第三端子均与所述图案化电阻层连接；
其中，针对从约0GHz至约30GHz范围内的频率，所述电阻分路器在所述第一端子和所述第二端子之间表现出大于约-10dB的第一插入损耗响应。
24.根据权利要求23所述的电阻分路器，其中，针对从约0GHz至约30GHz范围内的频率，所述电阻分路器在所述第一端子和所述第三端子之间表现出大于约-10dB的第二插入损耗响应。
25.根据权利要求23所述的电阻分路器，其中，针对从约0GHz至约30GHz范围内的频率，所述第二插入损耗响应与所述第一插入损耗的变化小于3dB。
26.根据权利要求23所述的电阻分路器，其中：
所述第一端子、所述第二端子和所述第三端子围绕中央点等距离隔开；
所述图案化电阻层形成在所述中央点上；并且
所述至少一个频率补偿导电层形成在所述中央点上。
27.根据权利要求23所述的电阻分路器，其中，所述图案化电阻层包括第一分支、第二分支和第三分支，所述第一分支从所述第一端子延伸，所述第二分支从所述第二端子延伸和所述第三分支从所述第三端子延伸，
其中，所述第一分支、所述第二分支和所述第三分支中的每个分支相对于中央点居中，并且
其中，所述至少一个频率补偿导电层相对于所述中央点居中。
28.一种用于形成电阻分路器的方法，包括：
在单片衬底的表面上形成图案化电阻层；
在所述单片衬底的表面上沉积第一端子、第二端子和第三端子，使得所述第一端子、所述第二端子和所述第三端子中的每个端子与所述图案化电阻层连接；以及
在所述图案化电阻层的一部分上沉积至少一个频率补偿导电层。
29.一种电阻分路器，包括：
单片衬底；
图案化电阻层，所述图案化电阻层形成在所述单片衬底上；
第一端子、第二端子和第三端子，所述第一端子、所述第二端子和所述第三端子中的每个端子均与所述图案化电阻层连接；
其中，所述电阻分路器在所述第一端子和所述第二端子之间表现出第一插入损耗响应，并且在所述第一端子和所述第三端子之间表现出第二插入损耗响应；
其中，针对从约0GHz至约30GHz范围内的频率，所述第二插入损耗响应与所述第一插入损耗的变化小于约3dB。
CN202280017148.9A 2021-02-26 2022-02-22 高频率和高功率的薄膜组件 Pending CN116941125A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163154045P 2021-02-26 2021-02-26
US63/154,045 2021-02-26
PCT/US2022/017208 WO2022182620A1 (en) 2021-02-26 2022-02-22 High frequency and high power thin-film component

Publications (1)

Publication Number Publication Date
CN116941125A true CN116941125A (zh) 2023-10-24

Family

ID=83007240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280017148.9A Pending CN116941125A (zh) 2021-02-26 2022-02-22 高频率和高功率的薄膜组件

Country Status (5)

Country Link
US (1) US11949169B2 (zh)
JP (1) JP2024508836A (zh)
CN (1) CN116941125A (zh)
DE (1) DE112022001244T5 (zh)
WO (1) WO2022182620A1 (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4120744A (en) * 1971-06-25 1978-10-17 Texas Instruments Incorporated Method of fabricating a thermal display device
US4285001A (en) * 1978-12-26 1981-08-18 Board Of Trustees Of Leland Stanford Jr. University Monolithic distributed resistor-capacitor device and circuit utilizing polycrystalline semiconductor material
FR2681978B1 (fr) * 1991-09-26 1993-12-24 Sgs Thomson Microelectronics Sa Resistance de precision et procede de fabrication.
US6365483B1 (en) * 2000-04-11 2002-04-02 Viking Technology Corporation Method for forming a thin film resistor
US6570466B1 (en) * 2000-09-01 2003-05-27 Tyco Electronics Logistics Ag Ultra broadband traveling wave divider/combiner
US6709944B1 (en) * 2002-09-30 2004-03-23 General Electric Company Techniques for fabricating a resistor on a flexible base material
JP2012195755A (ja) * 2011-03-16 2012-10-11 Mitsubishi Electric Corp 電力分配器及び電力分配器体
US9148114B2 (en) * 2011-04-29 2015-09-29 Cyntec Co., Ltd. Monolithic power splitter for differential signal
JP5755546B2 (ja) 2011-10-18 2015-07-29 古野電気株式会社 電力合成分配器、電力増幅回路および無線装置
US8665059B2 (en) 2011-11-18 2014-03-04 Avx Corporation High frequency resistor
JP6320167B2 (ja) * 2014-05-21 2018-05-09 三菱電機株式会社 ウィルキンソン型分配器及び高周波回路
WO2018125224A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Monolithic splitter using re-entrant poly silicon waveguides
WO2020185560A1 (en) * 2019-03-13 2020-09-17 Avx Corporation Compact thin film surface mountable coupler having wide-band performance

Also Published As

Publication number Publication date
JP2024508836A (ja) 2024-02-28
DE112022001244T5 (de) 2023-12-07
US11949169B2 (en) 2024-04-02
WO2022182620A1 (en) 2022-09-01
US20220278453A1 (en) 2022-09-01

Similar Documents

Publication Publication Date Title
US20070046393A1 (en) Power divider
US20030133279A1 (en) High-frequency wiring board
US7504911B2 (en) Surface acoustic wave resonator, surface acoustic wave device, and communications equipment
JP7425084B2 (ja) 広帯域性能を有するコンパクトな薄膜表面実装可能結合器
KR20030043645A (ko) 인덕터부품 및 그 인덕턴스값 조정방법
US8143969B2 (en) Multiple tap attenuator microchip device
US7852171B2 (en) Filter-attenuator chip device
JP4502609B2 (ja) 可変コンデンサ
CN116941125A (zh) 高频率和高功率的薄膜组件
CN111244592A (zh) 一种电阻式功率分配器及其制作工艺
US7567143B2 (en) Balanced-unbalanced transformation device and method for manufacturing balanced-unbalanced transformation device
US20110273263A1 (en) Near Zero TCR Resistor Configurations
US7202760B2 (en) Resistive voltage divider
US7271682B1 (en) Wideband temperature-variable attenuator
KR100366927B1 (ko) 3단자형 가변 인덕턴스 소자
US7119632B2 (en) High-frequency temperature-variable attenuator
US7202759B2 (en) Wideband temperature-variable attenuator
KR19990031577A (ko) 윌켄슨 전력분배기
US10996958B2 (en) Test board and a device testing apparatus using the test board
JP2003151425A (ja) チップ型電流ヒューズ及びその製造方法
CN116601869A (zh) 紧凑型高功率薄膜滤波器
JP2023550774A (ja) コンパクトな薄膜表面実装可能結合器
JP2650721B2 (ja) 高周波用高電力形薄膜抵抗器
KR100706612B1 (ko) 박막저항의 저항값 보정 기능을 가진 50 오옴 단락 장치 및 그를 이용한 무선주파수 회로용 가변 저항 장치
CN117203726A (zh) 传输线电容器、以及包括嵌入其中的传输线电容器的电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40101222

Country of ref document: HK