JPH07254811A - 多層回路基板で形成する分配素子装置 - Google Patents
多層回路基板で形成する分配素子装置Info
- Publication number
- JPH07254811A JPH07254811A JP4286794A JP4286794A JPH07254811A JP H07254811 A JPH07254811 A JP H07254811A JP 4286794 A JP4286794 A JP 4286794A JP 4286794 A JP4286794 A JP 4286794A JP H07254811 A JPH07254811 A JP H07254811A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- signal
- circuit board
- patterns
- signal pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 回路基板の材質や製造上のばらつきによるア
イソレーションやＳＷＲ等の特性の劣化を解決し、高周
波電力の高い分配効率を得る。 【構成】 多層回路基板に形成される信号パターン１１
を回路網の特性インピーダンスに整合させ、その平方根
となるインピーダンスを有する２本のジクザク状の信号
パターン１２に分岐し、そのパターン折り返し角部１３
を円弧で形成し、隣接する間隙ｈをパターン幅ｊの３倍
以上にし、パターン間の間隙ｉをパターン幅ｊの２倍に
し、分岐点から実効波長の４分の１の長さの位置で、特
性インピーダンスの２．４倍以上の定数を有する抵抗体
１４によって結合させる。
イソレーションやＳＷＲ等の特性の劣化を解決し、高周
波電力の高い分配効率を得る。 【構成】 多層回路基板に形成される信号パターン１１
を回路網の特性インピーダンスに整合させ、その平方根
となるインピーダンスを有する２本のジクザク状の信号
パターン１２に分岐し、そのパターン折り返し角部１３
を円弧で形成し、隣接する間隙ｈをパターン幅ｊの３倍
以上にし、パターン間の間隙ｉをパターン幅ｊの２倍に
し、分岐点から実効波長の４分の１の長さの位置で、特
性インピーダンスの２．４倍以上の定数を有する抵抗体
１４によって結合させる。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器の高周波回路
に使用する多層回路基板で形成する分配素子装置に関す
るものである。
に使用する多層回路基板で形成する分配素子装置に関す
るものである。
【０００２】
【従来の技術】近年、多層回路基板で形成する分配素子
は、電子機器における高周波回路の応用範囲の拡大と製
品の小型化、低コスト化の要求に伴い、その活用頻度が
高まると予想される。この多層基板で形成する分配素子
は、高周波理論の中で広く知られているが、安定した特
性を得る構成のものは確立されていない。
は、電子機器における高周波回路の応用範囲の拡大と製
品の小型化、低コスト化の要求に伴い、その活用頻度が
高まると予想される。この多層基板で形成する分配素子
は、高周波理論の中で広く知られているが、安定した特
性を得る構成のものは確立されていない。
【０００３】従来の多層回路基板で形成する分配素子に
ついて、以下図面を参照して説明する。図４は従来の多
層回路基板で形成する分配素子の一般的な構成である。
図４において、１は高周波信号が入力される信号パター
ン、ａは高周波信号が入力される信号パターン１のイン
ピーダンス、２は分岐された信号パターン、ｂは分岐さ
れた信号パターン２の長さ、ｃは分岐された信号パター
ン２のインピーダンス、３は抵抗体、ｄは抵抗体３の定
数、４は分配された高周波信号が出力される信号パター
ン、ｅは分配された高周波信号が出力される信号パター
ン４のインピーダンスである。
ついて、以下図面を参照して説明する。図４は従来の多
層回路基板で形成する分配素子の一般的な構成である。
図４において、１は高周波信号が入力される信号パター
ン、ａは高周波信号が入力される信号パターン１のイン
ピーダンス、２は分岐された信号パターン、ｂは分岐さ
れた信号パターン２の長さ、ｃは分岐された信号パター
ン２のインピーダンス、３は抵抗体、ｄは抵抗体３の定
数、４は分配された高周波信号が出力される信号パター
ン、ｅは分配された高周波信号が出力される信号パター
ン４のインピーダンスである。
【０００４】以上のように構成された従来の分配素子に
おける高周波信号の分配の仕方について説明する。ま
ず、回路網の特性インピーダンスをｆとすると、高周波
信号が入力される信号パターン１は、 ａ＝ｆ となる幅で形成される。また、２本に分岐される信号パ
ターン２は、入力される高周波信号の実効波長をｇとす
ると、 ｂ＝ｇ／４ となる長さと、 ｃ＝√２・ｆ となる幅で形成される。そして分岐された２本の信号パ
ターンの終端が、 ｄ＝２・ｆ の定数を有する抵抗体３で結合され、分配された高周波
信号が出力される信号パターン４を、そのインピーダン
スをｅとすると、 ｅ＝ｆ となる幅で形成することで高周波電力を均等に分配する
ことができる。
おける高周波信号の分配の仕方について説明する。ま
ず、回路網の特性インピーダンスをｆとすると、高周波
信号が入力される信号パターン１は、 ａ＝ｆ となる幅で形成される。また、２本に分岐される信号パ
ターン２は、入力される高周波信号の実効波長をｇとす
ると、 ｂ＝ｇ／４ となる長さと、 ｃ＝√２・ｆ となる幅で形成される。そして分岐された２本の信号パ
ターンの終端が、 ｄ＝２・ｆ の定数を有する抵抗体３で結合され、分配された高周波
信号が出力される信号パターン４を、そのインピーダン
スをｅとすると、 ｅ＝ｆ となる幅で形成することで高周波電力を均等に分配する
ことができる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
従来の多層回路基板で形成する分配素子では、分岐した
信号パターンが直線であることを前提としており、小型
化のために分岐した信号パターンを変形させると、アイ
ソレーションやＳＷＲ等の特性に劣化が生じる。しかも
高周波信号の実効波長ｇが基板の材質や構成により変動
するため、回路基板の材質や製造上のばらつきによって
もその劣化が大きくなるという問題を有していた。
従来の多層回路基板で形成する分配素子では、分岐した
信号パターンが直線であることを前提としており、小型
化のために分岐した信号パターンを変形させると、アイ
ソレーションやＳＷＲ等の特性に劣化が生じる。しかも
高周波信号の実効波長ｇが基板の材質や構成により変動
するため、回路基板の材質や製造上のばらつきによって
もその劣化が大きくなるという問題を有していた。
【０００６】本発明は、上記従来の問題を解決するもの
で、小型で回路基板の材質や製造上のばらつきに対して
安定した特性を有し、しかも基本機能である高周波電力
の分配効率が極めて高く、高周波電力の均等な分配がで
きる多層回路基板で形成する分配素子装置を提供するこ
とを目的とする。
で、小型で回路基板の材質や製造上のばらつきに対して
安定した特性を有し、しかも基本機能である高周波電力
の分配効率が極めて高く、高周波電力の均等な分配がで
きる多層回路基板で形成する分配素子装置を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するために、多層回路基板に形成される信号パターン
を回路網の特性インピーダンスに整合させ、この信号パ
ターンを特性インピーダンスの平方根となるインピーダ
ンスを有した２本の信号パターンに分岐し、その分岐し
た信号パターンをジグザグ状にした時のパターン折り返
しの各コーナー部を円弧で形成し、パターン間のクリア
ランスをパターン幅の３倍以上の寸法にし、分岐した２
本の信号パターンが最も近づくクリアランスをパターン
幅の２倍の寸法で形成し、さらに分岐した２本の信号パ
ターンを分岐点から実効波長の４分の１の長さの点で特
性インピーダンスの２．４倍以上の定数を有する抵抗体
によって結合させた構成を有している。
成するために、多層回路基板に形成される信号パターン
を回路網の特性インピーダンスに整合させ、この信号パ
ターンを特性インピーダンスの平方根となるインピーダ
ンスを有した２本の信号パターンに分岐し、その分岐し
た信号パターンをジグザグ状にした時のパターン折り返
しの各コーナー部を円弧で形成し、パターン間のクリア
ランスをパターン幅の３倍以上の寸法にし、分岐した２
本の信号パターンが最も近づくクリアランスをパターン
幅の２倍の寸法で形成し、さらに分岐した２本の信号パ
ターンを分岐点から実効波長の４分の１の長さの点で特
性インピーダンスの２．４倍以上の定数を有する抵抗体
によって結合させた構成を有している。
【０００８】
【作用】本発明は、上記構成によって、分配素子の大部
分を占める分岐された信号パターンの占有面積を小さく
できるので、さらに回路基板の材質や製造上のばらつき
によるアイソレーションやＳＷＲ等の特性の劣化が少な
くなるので、高周波電力を高い分配効率で、しかも均等
に分配することができる。
分を占める分岐された信号パターンの占有面積を小さく
できるので、さらに回路基板の材質や製造上のばらつき
によるアイソレーションやＳＷＲ等の特性の劣化が少な
くなるので、高周波電力を高い分配効率で、しかも均等
に分配することができる。
【０００９】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１（ａ）は４層構造から成る回路
基板で形成される分配素子の第一層の平面図、図１
（ｂ）は第二層の平面図、図１（ｃ）は第三層の平面
図、図１（ｄ）は第四層の平面図である。そして図２は
その断面図である。図１および図２において、１１は回
路網の特性インピーダンスに整合された高周波信号が入
力される信号パターン、ａは高周波信号が入力される信
号パターン１１のインピーダンス、１２は分岐された信
号パターン、ｂは分岐された信号パターン１２の長さ、
ｃは分岐された信号パターン１２のインピーダンスであ
る。１３は分岐された信号パターン１２の各折り返しの
コーナー部である。ｈは分岐された信号パターン１２間
のクリアランス、ｉは分岐された二本の信号パターン１
２が最も近づくパターン間のクリアランス、ｊは分岐さ
れた信号パターン１２の幅である。１４は抵抗体、ｄは
抵抗体１４の定数、１５は分配された高周波信号が出力
される信号パターン、ｅは分配された高周波信号が出力
される信号パターンのインピーダンス、１６はアースパ
ターン、１７は信号パターン１２、１５とアースパター
ン１６とを接続するためのスルーホール、Ａは信号パタ
ーン１１の縦方向の最大外形寸法、Ｂは信号パターン１
１の横方向の最大外形寸法、Ｃはアースパターン１６の
縦方向の外形寸法、Ｄはアースパターン１６の横方向の
外形寸法である。
しながら説明する。図１（ａ）は４層構造から成る回路
基板で形成される分配素子の第一層の平面図、図１
（ｂ）は第二層の平面図、図１（ｃ）は第三層の平面
図、図１（ｄ）は第四層の平面図である。そして図２は
その断面図である。図１および図２において、１１は回
路網の特性インピーダンスに整合された高周波信号が入
力される信号パターン、ａは高周波信号が入力される信
号パターン１１のインピーダンス、１２は分岐された信
号パターン、ｂは分岐された信号パターン１２の長さ、
ｃは分岐された信号パターン１２のインピーダンスであ
る。１３は分岐された信号パターン１２の各折り返しの
コーナー部である。ｈは分岐された信号パターン１２間
のクリアランス、ｉは分岐された二本の信号パターン１
２が最も近づくパターン間のクリアランス、ｊは分岐さ
れた信号パターン１２の幅である。１４は抵抗体、ｄは
抵抗体１４の定数、１５は分配された高周波信号が出力
される信号パターン、ｅは分配された高周波信号が出力
される信号パターンのインピーダンス、１６はアースパ
ターン、１７は信号パターン１２、１５とアースパター
ン１６とを接続するためのスルーホール、Ａは信号パタ
ーン１１の縦方向の最大外形寸法、Ｂは信号パターン１
１の横方向の最大外形寸法、Ｃはアースパターン１６の
縦方向の外形寸法、Ｄはアースパターン１６の横方向の
外形寸法である。
【００１０】このように、本実施例の多層回路基板は、
図１の（ａ）のように第一層に抵抗体１４と信号パター
ン１５、（ｂ）のように第二層にアースパターン１６、
（ｃ）のように第三層に信号パターン１１、１２、
（ｄ）のように第四層にアースパターン１６が形成され
ており、第一層の信号パターン１５と第二および第四層
のアースパターン１６と第三層の分岐された信号パター
ン１２とがスルーホール１７で接続されている。
図１の（ａ）のように第一層に抵抗体１４と信号パター
ン１５、（ｂ）のように第二層にアースパターン１６、
（ｃ）のように第三層に信号パターン１１、１２、
（ｄ）のように第四層にアースパターン１６が形成され
ており、第一層の信号パターン１５と第二および第四層
のアースパターン１６と第三層の分岐された信号パター
ン１２とがスルーホール１７で接続されている。
【００１１】次に本実施例における高周波信号の分配の
仕方について説明する。第三層に形成される高周波信号
が入力される信号パターン１１は、回路網の特性インピ
ーダンスをｆとすると、 ａ＝ｆ となる幅で形成され、２本に分岐される信号パターン１
２は、入力される高周波信号の実効波長をｇとすると、 ｂ＝ｇ／４ となる長さと、 ｃ＝√２・ｆ となる幅ｊで形成される。また、分岐された信号パター
ン１２間のクリアランスｈは、 ｈ≧３・ｊ で形成され、分岐された信号パターン１２の各折り返し
のコーナー部１３は、 ｒ＝ｈ＋ｊ を半径（半径＝ｒ）とする円弧で形成される。また、分
岐された２本の信号パターン１２が最も近づくパターン
間のクリアランスｉは、 ｉ＝２・ｊ で形成され、分岐された２本の信号パターンの終端はス
ルーホール１７によって第一層に引き出され、 ｄ≧２．４・ｆ となる定数を有する抵抗体１４で接続される。そして抵
抗体１４の両電極から引き出される信号パターン１５
が、分岐された高周波信号の出力口になり、この信号パ
ターンは、 ｅ＝ｆ となる幅で形成される。
仕方について説明する。第三層に形成される高周波信号
が入力される信号パターン１１は、回路網の特性インピ
ーダンスをｆとすると、 ａ＝ｆ となる幅で形成され、２本に分岐される信号パターン１
２は、入力される高周波信号の実効波長をｇとすると、 ｂ＝ｇ／４ となる長さと、 ｃ＝√２・ｆ となる幅ｊで形成される。また、分岐された信号パター
ン１２間のクリアランスｈは、 ｈ≧３・ｊ で形成され、分岐された信号パターン１２の各折り返し
のコーナー部１３は、 ｒ＝ｈ＋ｊ を半径（半径＝ｒ）とする円弧で形成される。また、分
岐された２本の信号パターン１２が最も近づくパターン
間のクリアランスｉは、 ｉ＝２・ｊ で形成され、分岐された２本の信号パターンの終端はス
ルーホール１７によって第一層に引き出され、 ｄ≧２．４・ｆ となる定数を有する抵抗体１４で接続される。そして抵
抗体１４の両電極から引き出される信号パターン１５
が、分岐された高周波信号の出力口になり、この信号パ
ターンは、 ｅ＝ｆ となる幅で形成される。
【００１２】第二層と第四層に形成されるアースパター
ン１６は、第三層に形成される信号パターン１１、１２
の最大外形寸法以上で形成され、 Ｃ≧Ａ Ｄ≧Ｂ となる。このアースパターン１６はスルーホール１７に
よって信号パターン１２、１５と接続されている。
ン１６は、第三層に形成される信号パターン１１、１２
の最大外形寸法以上で形成され、 Ｃ≧Ａ Ｄ≧Ｂ となる。このアースパターン１６はスルーホール１７に
よって信号パターン１２、１５と接続されている。
【００１３】図３は本実施例による多層回路基板で形成
する分配素子の特性と従来から使用されている表面実装
型の分配素子の特性とを比較して示している。この図か
ら明らかなように、本実施例による分配素子は、分岐さ
れた信号パターン１２から出力される高周波電力が、従
来から使用されている表面実装型の分配素子と比較して
約３０％増加する優れた効果が得られる。
する分配素子の特性と従来から使用されている表面実装
型の分配素子の特性とを比較して示している。この図か
ら明らかなように、本実施例による分配素子は、分岐さ
れた信号パターン１２から出力される高周波電力が、従
来から使用されている表面実装型の分配素子と比較して
約３０％増加する優れた効果が得られる。
【００１４】
【発明の効果】以上のように本発明は、多層回路基板に
形成される信号パターンを回路網の特性インピーダンス
に整合させ、この信号パターンを特性インピーダンスの
平方根となるインピーダンスを有した２本の信号パター
ンに分岐し、その分岐した信号パターンをジグザグ状に
した時のパターン折り返しの各コーナー部を円弧で形成
し、パターン間のクリアランスをパターン幅の３倍以上
の寸法にし、分岐した２本の信号パターンが最も近づく
クリアランスをパターン幅の２倍の寸法で形成し、さら
に分岐した２本の信号パターンを分岐点から実効波長の
４分の１の長さの点で特性インピーダンスの２．４倍以
上の定数を有する抵抗体によって結合させた構成を設け
ることにより、小型で回路基板の材質や製造上のばらつ
きによるアイソレーションやＳＷＲ等の特性の劣化が少
ない、高い分配効率を有する優れた多層回路基板で形成
した分配素子を実現できるものである。
形成される信号パターンを回路網の特性インピーダンス
に整合させ、この信号パターンを特性インピーダンスの
平方根となるインピーダンスを有した２本の信号パター
ンに分岐し、その分岐した信号パターンをジグザグ状に
した時のパターン折り返しの各コーナー部を円弧で形成
し、パターン間のクリアランスをパターン幅の３倍以上
の寸法にし、分岐した２本の信号パターンが最も近づく
クリアランスをパターン幅の２倍の寸法で形成し、さら
に分岐した２本の信号パターンを分岐点から実効波長の
４分の１の長さの点で特性インピーダンスの２．４倍以
上の定数を有する抵抗体によって結合させた構成を設け
ることにより、小型で回路基板の材質や製造上のばらつ
きによるアイソレーションやＳＷＲ等の特性の劣化が少
ない、高い分配効率を有する優れた多層回路基板で形成
した分配素子を実現できるものである。
【図１】（ａ）本発明の一実施例における４層回路基板
で形成する分配素子の第一層の平面図 （ｂ）同分配素子における第二層の平面図 （ｃ）同分配素子における第三層の平面図 （ｄ）同分配素子における第四層の平面図
で形成する分配素子の第一層の平面図 （ｂ）同分配素子における第二層の平面図 （ｃ）同分配素子における第三層の平面図 （ｄ）同分配素子における第四層の平面図
【図２】本実施例の４層回路基板で形成する分配素子の
断面図
断面図
【図３】本実施例における４層回路基板で形成する分配
素子と従来の表面実装型の分配素子の特性比較図
素子と従来の表面実装型の分配素子の特性比較図
【図４】従来の多層回路基板で形成する分配素子の構成
を示す平面図
を示す平面図
１１ 高周波信号が入力される信号パターン １２ 分岐された信号パターン １３ 分岐された信号パターン折り返しのコーナー部 １４ 抵抗体 １５ 分配された高周波信号が出力される信号パターン １６ アースパターン １７ スルーホール ａ 高周波信号が入力される信号パターンのインピーダ
ンス ｂ 分岐された信号パターンの長さ ｃ 分岐された信号パターンのインピーダンス ｄ 抵抗体の定数 ｅ 分配された高周波信号が出力される信号パターンの
インピーダンス ｈ 分岐された信号パターン間のクリアランス ｉ 分岐された二本の信号パターンが最も近づくパター
ン間のクリアランス ｊ 分岐された信号パターンの幅 Ａ 信号パターンの縦方向の最大外形寸法 Ｂ 信号パターンの横方向の最大外形寸法 Ｃ アースパターンの縦方向の外形寸法 Ｄ アースパターンの横方向の外形寸法
ンス ｂ 分岐された信号パターンの長さ ｃ 分岐された信号パターンのインピーダンス ｄ 抵抗体の定数 ｅ 分配された高周波信号が出力される信号パターンの
インピーダンス ｈ 分岐された信号パターン間のクリアランス ｉ 分岐された二本の信号パターンが最も近づくパター
ン間のクリアランス ｊ 分岐された信号パターンの幅 Ａ 信号パターンの縦方向の最大外形寸法 Ｂ 信号パターンの横方向の最大外形寸法 Ｃ アースパターンの縦方向の外形寸法 Ｄ アースパターンの横方向の外形寸法
Claims (2)
- 【請求項１】 多層回路基板に形成される信号パターン
を回路網の特性インピーダンスに整合させ、この信号パ
ターンを特性インピーダンスの平方根となるインピーダ
ンスを有した２本の信号パターンに分岐し、その分岐し
た信号パターンをジグザグ状にした時のパターン折り返
しの各コーナー部を円弧で形成し、パターン間のクリア
ランスをパターン幅の３倍以上の寸法にし、分岐した２
本のパターンが最も近づくクリアランスをパターン幅の
２倍の寸法で形成し、さらに分岐した２本の信号パター
ンを分岐点から実効波長の４分の１の長さの点で特性イ
ンピーダンスの２．４倍以上の定数を有する抵抗体によ
って結合させた多層回路基板で形成する分配素子装置。 - 【請求項２】 第一層に抵抗体および分配された高周波
信号が出力される信号パターンを形成し、第二層および
第４層にアースパターンを形成し、第三層に高周波信号
が入力される信号パターンおよび分岐された信号パター
ンを形成し、第一層の信号パターンと第二および第四層
のアースパターンと第三層の分岐された信号パターンと
をスルーホールで接続した請求項１記載の多層回路基板
で形成する分配素子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4286794A JPH07254811A (ja) | 1994-03-14 | 1994-03-14 | 多層回路基板で形成する分配素子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4286794A JPH07254811A (ja) | 1994-03-14 | 1994-03-14 | 多層回路基板で形成する分配素子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07254811A true JPH07254811A (ja) | 1995-10-03 |
Family
ID=12647993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4286794A Pending JPH07254811A (ja) | 1994-03-14 | 1994-03-14 | 多層回路基板で形成する分配素子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07254811A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7528687B2 (en) | 2004-04-30 | 2009-05-05 | Fujitsu Component Limited | Filtering device and circuit module |
| JP2011044847A (ja) * | 2009-08-20 | 2011-03-03 | Oki Electric Industry Co Ltd | 多層回路及びパッケージ |
| JP2011199368A (ja) * | 2010-03-17 | 2011-10-06 | Hitachi Cable Ltd | 電力分配器 |
| JP2015220727A (ja) * | 2014-05-21 | 2015-12-07 | 三菱電機株式会社 | ウィルキンソン型分配器及び高周波回路 |
-
1994
- 1994-03-14 JP JP4286794A patent/JPH07254811A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7528687B2 (en) | 2004-04-30 | 2009-05-05 | Fujitsu Component Limited | Filtering device and circuit module |
| JP2011044847A (ja) * | 2009-08-20 | 2011-03-03 | Oki Electric Industry Co Ltd | 多層回路及びパッケージ |
| JP2011199368A (ja) * | 2010-03-17 | 2011-10-06 | Hitachi Cable Ltd | 電力分配器 |
| JP2015220727A (ja) * | 2014-05-21 | 2015-12-07 | 三菱電機株式会社 | ウィルキンソン型分配器及び高周波回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100283508B1 (ko) | 양방향 임피던스가 제어된 비고형 기준면 | |
| EP1232679B1 (en) | Printed circuit board employing lossy power distribution network to reduce power plane resonances | |
| US6765298B2 (en) | Substrate pads with reduced impedance mismatch and methods to fabricate substrate pads | |
| US7741929B2 (en) | Miniature quadrature hybrid | |
| US5818315A (en) | Signal trace impedance control using a grid-like ground plane | |
| US6525622B1 (en) | Adding electrical resistance in series with bypass capacitors to achieve a desired value of electrical impedance between conducts of an electrical power distribution structure | |
| JP2688531B2 (ja) | 電力分配／合成器 | |
| JPS6313503A (ja) | マイクロ波フイルタ装置 | |
| US5431987A (en) | Noise filter | |
| JPH09199818A (ja) | グランド間接続構造 | |
| JPH08242079A (ja) | プリント回路アセンブリ | |
| US6800939B2 (en) | Apparatus and method for providing low-loss transmission lines in interconnected mesh plane systems | |
| JP2009124072A (ja) | 高周波モジュール | |
| JPH07254811A (ja) | 多層回路基板で形成する分配素子装置 | |
| US7525397B2 (en) | Stripline directional coupler having a wide coupling gap | |
| US8536960B2 (en) | Filter structure | |
| JP2603022Y2 (ja) | プリント基板伝送路 | |
| JPH0680964B2 (ja) | ストリップラインを有する回路装置 | |
| US20040085150A1 (en) | Terminations for shielded transmission lines fabricated on a substrate | |
| JPH07131159A (ja) | 多層配線基板 | |
| JPS60253303A (ja) | マイクロストリツプ線路 | |
| JP2004014834A (ja) | 印刷抵抗付きマイクロ波回路 | |
| JPS6297416A (ja) | チツプ形遅延素子の構成方法 | |
| JPH05152768A (ja) | 多層構造基板 | |
| JPH07240483A (ja) | 高周波半導体装置のパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20031224 Free format text: JAPANESE INTERMEDIATE CODE: A02 |