JPH07240483A - 高周波半導体装置のパッケージ - Google Patents

Abstract

(57)【要約】 【目的】 スルーホールのもつインダクタンスによって
生じるインピーダンスの不整合をなくし、良好な周波数
特性が得られる高周波半導体装置のパッケージを提供す
る。 【構成】 表面に形成された接地パターン２およびこの
接地パターン２との間に隙間Ｓを有した信号線路３とに
よってコプレーナ線路が形成され、かつ隙間Ｓより薄い
板厚を有した基板１を積層することにより形成され、基
板１各々は、最上段の基板１の接地パターン２から最下
段の基板１の接地パターン２までをスルーホール４によ
り電気的に接続され、かつ最上段の基板１の信号線路３
から最下段の基板１の信号線路３までをスルーホール５
により電気的に接続された高周波半導体装置のパッケー
ジであり、最上段の基板１に高周波集積回路６が電気的
に接続されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は高周波半導体装置のパッ
ケージに関し、特にマイクロ波以上の高周波回路部品に
おける半導体装置のパッケージに関するものである。

【０００２】

【従来の技術】従来この種のパッケージとしては、例え
ば特開昭６１−２５１０５９号公報に開示されるものが
あった。以下にその構成について図を用いて説明する。
図４はマイクロ波集積回路を載せた半導体装置の従来の
パッケージ構造を示す斜視図であり、特に入力または出
力端子の一部を示している。キャリア基板３１の表面に
は集積回路３２が設けられるとともに、その集積回路３
２と電気的に接続されたマイクロストリップ伝送路３３
が形成されている。一方、キャリア基板３１の裏面には
共面伝送路３４が形成され、この共面伝送路３４は金属
で被覆されたスルーホール３５によりマイクロストリッ
プ伝送路３３と接続されている。共面伝送路３４の端部
３６にはリード３７が設けられ、このリード３７はプリ
ント基板３８のマイクロストリップ線３９に接続され
る。またキャリア基板３１の裏面には共面伝送路３４と
の間に隙間４０を有した接地パターン４１が形成され、
この接地パターン４１はその端部４２に設けられたリー
ド４３によりプリント基板３８の接地片４４に接続され
る。

【０００３】上記構成のパッケージにおいては、スルー
ホール３５がもつインダクタンスによって信号伝送路に
インピーダンスの不整合が生じる。このため、スルーホ
ール３５と接地パターン４１との間の隙間４０を調整
し、この隙間４０に生じる静電容量を利用して信号伝送
路のインピーダンスの整合をとることにより上記半導体
装置の周波数特性を向上させている。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置のパッケージ構造においては、スルーホ
ール３５のもつインダクタンスによるインピーダンスの
不整合を上記静電容量により等価的に補正しているた
め、周波数が高くなるにしたがってスルーホール３５に
よるインダクタンスの影響を受けるようになり、ある周
波数以上になると、半導体装置の伝送路のインピーダン
スの整合がとれなくなるばかりか、伝送路上を流れる高
周波信号が伝播しにくくなり、良好な周波数特性が得ら
れないという問題があった。

【０００５】それに加えて上記インピーダンスの補正は
難しく、インピーダンスの整合がとれるまで接地パター
ン４１との隙間４０を再度補正しなければならないとい
う、設計的な面からも難しく非常に手間のかかる作業を
必要とした。

【０００６】本発明は、上記問題を解決するためになさ
れたもので、マイクロ波以上の高周波帯域においても伝
送路上に存在するスルーホールのもつインダクタンスに
よるインピーダンスの不整合をなくし、良好な周波数特
性が得られると共に、インピーダンスの設計を容易にし
た高周波半導体装置のパッケージを提供することを目的
とする。

【０００７】

【課題を解決するための手段】本発明の高周波半導体装
置のパッケージは、上記目的を達成するためになされた
もので、矩形状の基板を多段に積層することにより形成
され、最上段の基板の表面に集積回路が設けられたもの
である。前記基板は、少なくとも表面側に形成された接
地パターンと、その接地パターンを裏面側と電気的に接
続する第一のスルーホール部と、前記接地パターンと同
一面に形成され、かつその接地パターンとの間に隙間を
有した信号線路と、その信号線路を裏面側と電気的に接
続する第二のスルーホール部とを備え、かつ信号線路と
接地パターンとの隙間より薄い板厚を有したものであ
り、この基板の各々は、最上段の基板の接地パターンか
ら最下段の基板の接地パターンまでを前記第一のスルー
ホール部により電気的に接続され、かつ最上段の基板の
信号線路から最下段の基板の信号線路までを前記第二の
スルーホール部により電気的に接続されており、最上段
の基板の信号線路および接地パターンにはそれぞれ前記
集積回路が電気的に接続されている。

【０００８】

【作用】本発明の高周波半導体装置のパッケージにおい
ては、基板上に接地パターンと信号線路とからなるコプ
レーナ線路を形成し、基板の板厚を信号線路と接地パタ
ーンとの隙間より薄くしたことにより、その基板の信号
線路上に設けられた第二のスルーホール部のインダクタ
ンス成分は、信号線路のもつインダクタンスに対して非
常に小さな値となる。そのため、基板一枚当たりのイン
ダクタンス成分は信号線路のもつインダクタンスとほぼ
等しくなり、この基板の第二のスルーホール部のインダ
クタンスの影響は除去される。

【０００９】そして、上記のように第二のスルーホール
部のインダクタンスの影響が除去された基板の各々を積
層し、各接地パターンを第一の接続部により電気的に接
続し、同様に各信号線路を第二の接続部により電気的に
接続した半導体装置のパッケージを形成することによ
り、各基板ごとに第二の接続部のインダクタンスの影響
を除去しながら信号伝送路を形成できるようになる。よ
って、この信号線路上に設けられた第二のスルーホール
部によるインダクタンスは、信号伝送路全体のインピー
ダンスに比べて非常に小さくなる。

【００１０】

【実施例】以下、本発明に係る高周波半導体装置のパッ
ケージの実施例を図を用いて説明する。図１は本発明に
係る高周波半導体装置のパッケージの全体図であり、図
２は本発明に係る高周波半導体装置のパッケージの構造
を示す詳細図である。図示した高周波半導体装置のパッ
ケージＡは基板１を多段に積層した構造になっている。
本実施例においては５段に積層したものとし、最上段か
ら最下段に向かってそれぞれａ層、ｂ層、ｃ層、ｄ層、
ｅ層とする。

【００１１】まず基板１の構成について説明する。図１
および図２に示す如く、基板１の表面には基板１の長手
方向に向かってコの字型の接地パターン２がパターニン
グされている。接地パターン２のコの字の内側には信号
線路３がパターニングされ、両者の間には所定の隙間Ｓ
が設けられている。これにより、基板１の表面には信号
線路３と接地パターン２を同一面に配置した線路構造、
即ちコプレーナ線路が形成される。

【００１２】基板１には、接地パターン２の領域内に基
板１の長手方向に沿ってスルーホール４が等間隔に穿設
されている。スルーホール４は、その内面に周知の導電
材料によるめっき処理や、導電ペーストを内面に埋め込
むなどの処理が施こされることにより、基板１の表面の
接地パターン２を基板１の裏面側と電気的に接続する第
一のスルーホール部を構成している。

【００１３】また信号線路３の一端には、接地パターン
２と同様にスルーホール５が穿設されている。スルーホ
ール５は、スルーホール４と同様に、その内面に周知の
導電材料によるめっき処理や、導電ペーストを内面に埋
め込むなどの処理が施こされることにより、信号線路３
を基板１の裏面側と電気的に接続する第二のスルーホー
ル部を構成している。

【００１４】さらに基板１は、その板厚が信号線路３と
接地パターン２との隙間Ｓよりも薄く設定され、スルー
ホール５の深さが可能な限り短くなるように構成されて
いる。これにより、スルーホール５のもつインダクタン
スの増加を抑えることができるようになる。それによ
り、このインダクタンスは信号線路３によるインダクタ
ンスに対して非常に小さな値となり、スルーホール５の
もつインダクタンスの影響を除去できるようになる。よ
って、基板１の全体のインダクタンスは信号線路３によ
るインダクタンスとほぼ等しくなる。

【００１５】尚、基板１一枚当たりのスルーホール５の
径は、信号線路３によるインダクタンスに対し影響を与
えず、かつ基板１の接地パターン２とのインピーダンス
のバランスを崩さないように信号線路３の幅Ｗにほぼ等
しい大きさにすることが望ましい。

【００１６】上記の如くスルーホール５のもつインダク
タンスを減少させると、基板１一枚当たりのインピーダ
ンスは、信号線路３によるインダクタンスと、信号線路
３と接地パターン２との間の静電容量によって調整でき
るようになる。この静電容量の調整は、例えば信号線路
３の幅Ｗを増減することによって信号線路３と接地パタ
ーン２との隙間Ｓを調整することにより行う。これによ
り、基板１には任意のインピーダンスに調整したコプレ
ーナ線路が形成される。

【００１７】本発明に係る高周波半導体装置のパッケー
ジＡにおいては、上記のようにスルーホール５によるイ
ンダクタンスの影響を除去してインピーダンスの補正を
行った基板１（コプレーナ線路）を積層した構成となっ
ている。図示したように、積層された基板１のうち、最
上段の基板１ａの表面には高周波集積回路６が設けられ
ている。高周波集積回路６の内部の接地パターン（図示
せず）は基板１ａの接地パターン２ａと電気的な手段に
よって接続されており、同様に高周波集積回路６の信号
線路（図示せず）はボンディングワイヤ７を介して信号
線路３ａの端部８ａに接続されている。最下段に位置す
る基板１の裏面には、その一端部に接地パターン２、お
よび信号線路３の取り出し口としてリード９およびリー
ド１０がそれぞれ設けられている。そのため上記基板の
裏面には、図示はしないがその基板の表面の接地パター
ン２と同様の接地パターンが表裏対照にパターニングさ
れており、その接地パターンの端部にリード９が設けら
れている。また上記接地パターンと同様に、この基板の
裏面には表面の信号線路３とスルーホール５を介して接
続された信号線路がパターニングされており、その信号
線路の一端にはリード１０が設けられている。

【００１８】次に本発明に係る高周波半導体装置のパッ
ケージＡの積層構造および各層の接続状態を図２を用い
て説明する。基板１を積層した場合には、前述の如く最
上段の基板１の表面には高周波集積回路６が設けられて
おり、この高周波集積回路６は上記基板１の接地パター
ン２、および信号線路３とそれぞれ電気的に接続されて
いる。また前述の如く、最下段の基板１ｅ裏面に設けら
れた裏面接地パターンの端部（図示せず）にはリード９
が、また裏面信号線路の端部（図示せず）にはリード１
０がそれぞれ設けられている。尚、高周波集積回路６を
接続する端部８ａからリード１０までの信号線路、即ち
各信号線路３（３ａ〜３ｅ）とそれらを接続する各スル
ーホール５（５ａ〜５ｅ）、および端部８（８ａ〜８
ｅ）を含めて信号伝送路Ｂと記述する。

【００１９】高周波集積回路６の信号線路と接続された
最上段の基板１ａ（以後ａ層と記述する）の信号線路３
ａは、スルーホール５ａにより４段目の基板１ｂ（以後
ｂ層と記述する）の端部８ｂに接続される。それにより
ａ層の信号線路３ａとｂ層の信号線路３ｂとが接続され
る。上記ｂ層の信号線路３ｂは、スルーホール５ｂによ
り３段目の基板１ｃ（以後ｃ層と記述する）の端部８ｃ
に接続される。それによりｂ層の信号線路３ｂとｃ層の
信号線路３ｃとが接続される。上記ｃ層の信号線路３ｃ
は、スルーホール５ｃにより２段目の基板１ｄ（以後ｄ
層と記述する）の端部８ｄに接続される。それによりｃ
層の信号線路３ｃとｄ層の信号線路３ｄとが接続され
る。上記ｄ層の信号線路３ｄは、スルーホール５ｄによ
り最下段の基板１ｅ（以後ｅ層と記述する）の端部８ｅ
に接続される。それによりｄ層の信号線路３ｄとｅ層の
信号線路３ｅとが接続される。ｅ層の信号線路３ｅはス
ルーホール５ｅを介して裏面の信号線路の端部に設けら
れたリード１１に接続される。これにより高周波集積回
路６の信号線路からリード１０に至るまでの信号伝送路
Ｂが構成される。

【００２０】一方、各層を構成する基板１ａ〜１ｅのそ
れぞれの接地パターン２ａ〜２ｅにおいては、ａ層の接
地パターン２ａからｅ層、即ち基板１ｅの裏面の接地パ
ターンまで、各基板１ａ〜１ｅごとにそれぞれ設けられ
たスルーホール４ａ〜４ｅを介して接続され、基板１ｅ
の裏面の接地パターンの端部に設けられたリード１０に
接続される。

【００２１】図３は高周波半導体装置のパッケージの横
断面概略図である。図示したように基板１を積層した状
態（図中においてはａ層とｂ層の２層分のみ示す。）に
おいては、それぞれの基板１ａ、１ｂの接地パターン２
ａ、２ｂは全ての層が各スルーホール４（４ａ、４ｂ）
により接続されているため、各基板１ａ、１ｂの信号線
路３ａ、３ｂの両側には接地パターン２による壁が形成
されている。そして基板１それぞれに形成された信号伝
送路はインピーダンスの整合のとれた信号線路３ａ、３
ｂと、インピーダンスの整合のとれていないスルーホー
ル５ａ、５ｂのめっき部５０ａ、５０ｂとから形成され
ている。したがって、基板１を積層した状態において
は、基板１を横断面視した場合はインピーダンスの整合
のとれていないコプレーナ線路と考えられる。

【００２２】しかしながら、前述の如く本発明における
高周波半導体装置のパッケージＡにおいては、各基板１
ごとにインピータダンスを調整したコプレーナ線路を形
成し、それらを積層したことにより、例えば従来のパッ
ケージ構造のように信号伝送路Ｂを一つのスルーホール
により接続した場合と異なり、信号伝送路Ｂのスルーホ
ール５を細かく分割し、それぞれの基板１ａ、１ｂごと
にそのスルーホール５ａ、５ｂのもつインダクタンスの
影響を除去しながら、それぞれの基板の信号線路３ａと
３ｂを接続することができるようになる。よって、半導
体装置の信号伝送路Ｂを一つのスルーホールにより接続
した場合に比べて、スルーホール５の長さは同一であっ
ても高周波信号伝送路として見た場合には、各基板１上
に形成されたコプレーナ線路のインピーダンスの値に対
して非常に小さなものとなる。そのため、高周波半導体
装置の信号伝送路Ｂ上に存在するスルーホール５による
インダクタンスの影響は除去されることになる。よっ
て、このインダクタンスにより生じるインピーダンスの
不整合はおこらなくなるので、周波数帯域の変化に対す
る信号伝送路Ｂのインピーダンスの補正を必要としなく
なる。したがって、高周波半導体装置のパッケージＡは
周波数帯域の制限を受けにくくなる。

【００２３】また、本発明に係る高周波半導体装置のパ
ッケージＡの構成においては、前述の如く信号伝送路Ｂ
上のスルーホール５によるインダクタンス成分を除去で
きるようになるので、基板１のコプレーナ線路は信号線
路３とスルーホール５のもつ信号伝送路上に生じるイン
ダクタンスと、それらと接地パターン２との間に生じる
静電容量とからなる等価回路として置き換えることがで
きる。よって、高周波半導体装置の信号伝送路のインピ
ーダンスは基板１一枚当たりの信号線路３の幅Ｗと、信
号線路３と接地パターン２との隙間Ｓにより決定できる
ようになる。よってパッケージ上の信号伝送路の設計が
容易になる。

【００２４】尚、本実施例の基板の構成においては、一
本の信号線路を接地パターンで挟み込むことによりコプ
レーナ線路を形成したが、本発明はこれに限られるもの
ではなく、例えば複数の信号線路を有する高周波半導体
装置においても、上記同様に各々の信号線路を接地パタ
ーンで挟み込むようにコプレーナ線路を形成することに
より上記と同様の効果を得ることができる。

【００２５】

【発明の効果】以上、説明したように本発明の高周波半
導体装置のパッケージよれば、コプレーナ線路を形成し
た基板を多段に積層することにより形成され、最上段の
基板の表面に集積回路が設けられたものとし、かつ基板
一枚当たりの板厚を信号線路と接地パターンとの隙間よ
り薄くしたことにより、その基板一枚当たりの信号線路
と電気的に接続された第二のスルーホール部によるイン
ダクタンス成分は、その基板の信号線路のもつインダク
タンスに対して非常に小さな値となるため、この第二の
スルーホール部のもつインダクタンスの影響は除去され
る。

【００２６】そして上記インピーダンスを補正した基板
の各々を積層し、各基板ごとに形成された接地パターン
を各々の第一のスルーホール部により、同様に各基板ご
とに形成された信号線路を各々の第二のスルーホール部
によりそれぞれ電気的に接続したことにより、各基板ご
とに第二のスルーホール部のインダクタンスの影響を除
去しながら信号伝送路を形成できるようになる。従っ
て、この信号伝送路上に存在する第二のスルーホール部
によるインダクタンスは信号伝送路全体のインピーダン
スに比べて非常に小さくなるため、従来のパッケージ構
造で問題とされていた信号線路上の第二のスルーホール
部のもつインダクタンスによるインピーダンスの不整合
はなくなり、それに対するインピーダンスの補正を行う
必要はなくなる。よって周波数の制限を受けにくくな
り、その結果信号として線路上を伝播する高周波信号に
悪い影響を与えることもなくなるので、良好な周波数特
性が得られるようになる。

【００２７】更に基板一枚のインピーダンスは、信号線
路と接地パターンの間の隙間と信号線路の幅により決定
できるので、設計も従来のパッケージ構造にくらべて格
段に容易になる。

【図面の簡単な説明】

【図１】本発明に係る高周波半導体装置のパッケージの
全体図である。

【図２】本発明に係る高周波半導体装置のパッケージの
構造を示す詳細図である。

【図３】高周波半導体装置のパッケージの横断面概略図
である。

【図４】マイクロ波集積回路を載せた半導体装置の従来
のパッケージ構造を示す斜視図である。

【符号の説明】

１ 基板 ２ 接地パ
ターン ３ 信号線路 ４ スルーホール（第一のスルーホール部） ５ スルーホール（第二のスルーホール部） ６ 高周波集積回路（集積回路） Ａ 高周波半導体装置のパッケージ Ｓ 隙間

Claims (1)

【特許請求の範囲】
1. 【請求項１】 矩形状の基板を多段に積層することによ
   り形成され、最上段の基板の表面に集積回路が設けられ
   た高周波半導体装置のパッケージであって、 前記基板は、少なくとも表面側に形成された接地パター
   ンと、前記接地パターンを裏面側と電気的に接続する第
   一のスルーホール部と、前記接地パターンと同一面に形
   成され、かつその接地パターンとの間に隙間を有した信
   号線路と、前記信号線路を裏面側と電気的に接続する第
   二のスルーホール部とを備え、かつ前記信号線路と前記
   接地パターンとの隙間より薄い板厚を有したものであ
   り、 前記基板の各々は、最上段の基板の接地パターンから最
   下段の基板の接地パターンまでを前記第一のスルーホー
   ル部により電気的に接続され、かつ最上段の基板の信号
   線路から最下段の基板の信号線路までを前記第二のスル
   ーホール部により電気的に接続されており、 前記最上段の基板の信号線路および接地パターンにはそ
   れぞれ前記集積回路が電気的に接続されていることを特
   徴とする高周波半導体装置のパッケージ。