JPH0936616A - マイクロ波回路装置 - Google Patents
マイクロ波回路装置Info
- Publication number
- JPH0936616A JPH0936616A JP7177763A JP17776395A JPH0936616A JP H0936616 A JPH0936616 A JP H0936616A JP 7177763 A JP7177763 A JP 7177763A JP 17776395 A JP17776395 A JP 17776395A JP H0936616 A JPH0936616 A JP H0936616A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ground
- microwave
- pad
- radio frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】
【課題】 装置本体が大型化してしまうと共に、各基板
の接続部分に段差を生じ、この結果、無線周波特性を劣
化させるという課題があった。 【解決手段】 グランドパッド８および基板７の裏面前
面に設けられた裏面グランドパターン１８に連通するビ
アホール１１を、上記グランドパッド８の外周付近に使
用周波数の上限の管内波長に比べて小さい間隔以下のピ
ッチで上記基板７に貫通形成する。
の接続部分に段差を生じ、この結果、無線周波特性を劣
化させるという課題があった。 【解決手段】 グランドパッド８および基板７の裏面前
面に設けられた裏面グランドパターン１８に連通するビ
アホール１１を、上記グランドパッド８の外周付近に使
用周波数の上限の管内波長に比べて小さい間隔以下のピ
ッチで上記基板７に貫通形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、マイクロ波信号
に増幅などの信号処理を行って出力するマイクロ波回路
装置に関するものである。
に増幅などの信号処理を行って出力するマイクロ波回路
装置に関するものである。
【０００２】
【従来の技術】図１９は例えば「レーダハンドブッ
ク」、メリール アイ・ スコルニック（Ｍｅｒｒｉｌ
ｌ Ｉ． Ｓｋｏｌｎｉｋ）他著、マグローヒル ブッ
ク カンパニー、１９７０に示された従来のマイクロ波
回路装置を示す平面図であり、図において、１はキャリ
ア３１の上面中央に設置されたモノリシックマイクロウ
ェーブインテグレーテッドサーキットチップ（以下、Ｍ
ＭＩＣチップという）である。
ク」、メリール アイ・ スコルニック（Ｍｅｒｒｉｌ
ｌ Ｉ． Ｓｋｏｌｎｉｋ）他著、マグローヒル ブッ
ク カンパニー、１９７０に示された従来のマイクロ波
回路装置を示す平面図であり、図において、１はキャリ
ア３１の上面中央に設置されたモノリシックマイクロウ
ェーブインテグレーテッドサーキットチップ（以下、Ｍ
ＭＩＣチップという）である。
【０００３】また、２−１，２−２は図２０に示すよう
なキャリア３１上面の基板７−１，７−２上に印刷によ
って設けられた各一のマイクロストリップ線路、３−
１，３−２はＭＭＩＣチップ１上に設けられた無線周波
信号パッドである。
なキャリア３１上面の基板７−１，７−２上に印刷によ
って設けられた各一のマイクロストリップ線路、３−
１，３−２はＭＭＩＣチップ１上に設けられた無線周波
信号パッドである。
【０００４】さらに、４−１，４−２はＭＭＩＣチップ
１上に設けられた電源制御信号パッド、５−１，５−２
は基板７−３，７−４上にそれぞれパターン印刷によっ
て設けられた電源制御信号端子である。
１上に設けられた電源制御信号パッド、５−１，５−２
は基板７−３，７−４上にそれぞれパターン印刷によっ
て設けられた電源制御信号端子である。
【０００５】また、９−１，９−２は上記電源制御信号
パッド４−１，４−２付近のキャリア３１上に接合によ
って設けられたチップコンデンサ、５−３，５−４はイ
ンダクタ接続端子である。
パッド４−１，４−２付近のキャリア３１上に接合によ
って設けられたチップコンデンサ、５−３，５−４はイ
ンダクタ接続端子である。
【０００６】３０−１，３０−２は電源制御信号端子５
−１，５−２とインダクタ接続端子５−３，５−４との
間にそれぞれ接続されたチップインダクタ、Ｐ１，Ｐ２
は無線周波信号端子である。
−１，５−２とインダクタ接続端子５−３，５−４との
間にそれぞれ接続されたチップインダクタ、Ｐ１，Ｐ２
は無線周波信号端子である。
【０００７】さらに、６は電源制御信号パッド４−１，
４−２とチップコンデンサ９−１，９−２、およびマイ
クロストリップ線路２−１，２−２と無線周波信号パッ
ド３−１，３−２をそれぞれ接続するボンディングワイ
ヤである。
４−２とチップコンデンサ９−１，９−２、およびマイ
クロストリップ線路２−１，２−２と無線周波信号パッ
ド３−１，３−２をそれぞれ接続するボンディングワイ
ヤである。
【０００８】次に動作について説明する。まず、無線周
波信号端子Ｐ１より入力されたマイクロ波信号は、マイ
クロストリップ線路２−１を通り、ＭＭＩＣチップ１の
無線周波信号パッド３−１に入力される。ＭＭＩＣチッ
プ１では上記マイクロ波信号の増幅等を行った後、無線
周波信号パッド３−２に出力し、さらにそのマイクロ波
信号は同様にマイクロストリップ線路２−２を通り無線
周波信号端子Ｐ２に出力される。
波信号端子Ｐ１より入力されたマイクロ波信号は、マイ
クロストリップ線路２−１を通り、ＭＭＩＣチップ１の
無線周波信号パッド３−１に入力される。ＭＭＩＣチッ
プ１では上記マイクロ波信号の増幅等を行った後、無線
周波信号パッド３−２に出力し、さらにそのマイクロ波
信号は同様にマイクロストリップ線路２−２を通り無線
周波信号端子Ｐ２に出力される。
【０００９】また、電源制御信号端子５−１，５−２よ
り加えられた電源制御信号は、チップインダクタ３０−
１，３０−２およびチップコンデンサ９−１，９−２を
通ってＭＭＩＣチップ１の電源制御信号パッド４−１，
４−２にそれぞれ加えられる。
り加えられた電源制御信号は、チップインダクタ３０−
１，３０−２およびチップコンデンサ９−１，９−２を
通ってＭＭＩＣチップ１の電源制御信号パッド４−１，
４−２にそれぞれ加えられる。
【００１０】
【発明が解決しようとする課題】従来のマイクロ波回路
装置は以上のように構成されているので、厚みの大きい
キャリア３１上においてＭＭＩＣチップ１やチップイン
ダクタ３０−１，３０−２を含む複数の部品を実装して
接続する必要があり、このため部品点数が多くなって、
回路装置本体のサイズが大型になるほか、ＭＭＩＣチッ
プ１に比べて各基板７−１，７−２の基板厚が厚いため
ＭＭＩＣチップ１の無線周波信号パッド３−１，３−２
の表面高さとマイクロストリップ線路２−１，２−２の
表面高さが大きく異なり、ボンディングワイヤ６による
接続部分において段差を生じ、この結果、無線周波特性
を劣化させるなどの課題があった。
装置は以上のように構成されているので、厚みの大きい
キャリア３１上においてＭＭＩＣチップ１やチップイン
ダクタ３０−１，３０−２を含む複数の部品を実装して
接続する必要があり、このため部品点数が多くなって、
回路装置本体のサイズが大型になるほか、ＭＭＩＣチッ
プ１に比べて各基板７−１，７−２の基板厚が厚いため
ＭＭＩＣチップ１の無線周波信号パッド３−１，３−２
の表面高さとマイクロストリップ線路２−１，２−２の
表面高さが大きく異なり、ボンディングワイヤ６による
接続部分において段差を生じ、この結果、無線周波特性
を劣化させるなどの課題があった。
【００１１】この発明は上記のような課題を解決するた
めになされたもので、キャリアを不要とすることにより
使用する部品点数を削減でき、マイクロストリップ線路
とＭＭＩＣチップの無線周波信号パッドとの段差を小さ
く抑えることができるとともに、これにより、無線周波
特性を改善できるマイクロ波回路装置を得ることを目的
とする。
めになされたもので、キャリアを不要とすることにより
使用する部品点数を削減でき、マイクロストリップ線路
とＭＭＩＣチップの無線周波信号パッドとの段差を小さ
く抑えることができるとともに、これにより、無線周波
特性を改善できるマイクロ波回路装置を得ることを目的
とする。
【００１２】また、この発明はＭＭＩＣチップのグラン
ドのインピーダンスを下げることで、無線周波特性を向
上できるマイクロ波回路装置を得ることを目的とする。
ドのインピーダンスを下げることで、無線周波特性を向
上できるマイクロ波回路装置を得ることを目的とする。
【００１３】また、この発明はグランドパッド端面付近
の細長キャビティに施した側面メタライズを用いてＭＭ
ＩＣチップのグランドのインピーダンスを下げること
で、無線周波特性を改善できるほか、ＭＭＩＣチップを
グランドパッドに接合する接合材によって、そのグラン
ドパッドとマイクロストリップ線路とがショートするの
を防止できるマイクロ波回路装置を得ることを目的とす
る。
の細長キャビティに施した側面メタライズを用いてＭＭ
ＩＣチップのグランドのインピーダンスを下げること
で、無線周波特性を改善できるほか、ＭＭＩＣチップを
グランドパッドに接合する接合材によって、そのグラン
ドパッドとマイクロストリップ線路とがショートするの
を防止できるマイクロ波回路装置を得ることを目的とす
る。
【００１４】また、この発明はコプレナ線路およびコプ
レナグランドパッドを用いてボンディングワイヤによる
各接続部の無線周波特性を改善できるマイクロ波回路装
置を得ることを目的とする。
レナグランドパッドを用いてボンディングワイヤによる
各接続部の無線周波特性を改善できるマイクロ波回路装
置を得ることを目的とする。
【００１５】また、この発明は多層基板化した第２層グ
ランドパターンと裏面グランドパターンとのマイクロ波
レベルの電位差をなくすることで、無線周波特性を改善
でき、かつ内層パターン配線の設置を実現できるマイク
ロ波回路装置を得ることを目的とする。
ランドパターンと裏面グランドパターンとのマイクロ波
レベルの電位差をなくすることで、無線周波特性を改善
でき、かつ内層パターン配線の設置を実現できるマイク
ロ波回路装置を得ることを目的とする。
【００１６】また、この発明はマイクロストリップ線路
の入出力部端における基板側面の側面メタライズによ
り、その入出力部のグランドのインピーダンスを下げ、
これにより無線周波特性を改善することができるマイク
ロ波回路装置を得ることを目的とする。
の入出力部端における基板側面の側面メタライズによ
り、その入出力部のグランドのインピーダンスを下げ、
これにより無線周波特性を改善することができるマイク
ロ波回路装置を得ることを目的とする。
【００１７】また、この発明はコンデンサ回路およびイ
ンダクタ回路を多層基板内に配置することで、使用する
部品の削減と回路装置本体の小型化，簡素化を図ること
ができるマイクロ波回路装置を得ることを目的とする。
ンダクタ回路を多層基板内に配置することで、使用する
部品の削減と回路装置本体の小型化，簡素化を図ること
ができるマイクロ波回路装置を得ることを目的とする。
【００１８】また、この発明は導波管モード共振を抑え
ることができるとともに、電源制御信号路に無線周波成
分が混入するのを防止できるマイクロ波回路装置を得る
ことを目的とする。
ることができるとともに、電源制御信号路に無線周波成
分が混入するのを防止できるマイクロ波回路装置を得る
ことを目的とする。
【００１９】また、この発明は量産性にすぐれ、かつ小
型で無線周波特性を向上できるマイクロ波回路装置を得
ることを目的とする。
型で無線周波特性を向上できるマイクロ波回路装置を得
ることを目的とする。
【００２０】
【課題を解決するための手段】請求項１の発明に係るマ
イクロ波回路装置は、基板に載せたグランドパッド上
に、マイクロストリップ線路に対して無線周波信号パッ
ドがボンディングワイヤにて接続されたマイクロウェー
ブインテグレーテッドサーキットチップを設けたもので
ある。
イクロ波回路装置は、基板に載せたグランドパッド上
に、マイクロストリップ線路に対して無線周波信号パッ
ドがボンディングワイヤにて接続されたマイクロウェー
ブインテグレーテッドサーキットチップを設けたもので
ある。
【００２１】請求項２の発明に係るマイクロ波回路装置
は、基板に載せたグランドパッド上に、マイクロストリ
ップ線路に対して無線周波信号パッドがボンディングワ
イヤにて接続されたマイクロウェーブインテグレーテッ
ドサーキットチップを設け、上記グランドパッドおよび
上記基板の裏面全面に設けられた裏面グランドパターン
にそれぞれ連通するビアホールを、上記グランドパッド
の外周付近に使用周波数の上限の管内波長に比べて小さ
い間隔以下のピッチで上記基板に設けたものである。
は、基板に載せたグランドパッド上に、マイクロストリ
ップ線路に対して無線周波信号パッドがボンディングワ
イヤにて接続されたマイクロウェーブインテグレーテッ
ドサーキットチップを設け、上記グランドパッドおよび
上記基板の裏面全面に設けられた裏面グランドパターン
にそれぞれ連通するビアホールを、上記グランドパッド
の外周付近に使用周波数の上限の管内波長に比べて小さ
い間隔以下のピッチで上記基板に設けたものである。
【００２２】請求項３の発明に係るマイクロ波回路装置
は、マイクロウェーブインテグレーテッドサーキットチ
ップの無線周波信号パッドとマイクロストリップ線路と
を接続する部分のグランドパッドの端面に臨む位置にお
いて、上記裏面グランドパターンに及ぶように上記基板
に貫通形成された細長キャビティと、該細長キャビティ
内に上記裏面グランドパターンおよびグランドパッドを
接続する側面メタライズを設けたものである。
は、マイクロウェーブインテグレーテッドサーキットチ
ップの無線周波信号パッドとマイクロストリップ線路と
を接続する部分のグランドパッドの端面に臨む位置にお
いて、上記裏面グランドパターンに及ぶように上記基板
に貫通形成された細長キャビティと、該細長キャビティ
内に上記裏面グランドパターンおよびグランドパッドを
接続する側面メタライズを設けたものである。
【００２３】請求項４の発明に係るマイクロ波回路装置
は、グランドパッドの一部をマイクロストリップ線路の
両側に臨むように位置させ、かつビアホールを上記マイ
クロストリップ線路の両側に沿うように設けてコプレナ
線路を形成し、マイクロウェーブインテグレーテッドサ
ーキットチップに設けられた無線周波信号パッドの両側
にコプレナグランドパッドを設けて、上記グランドパッ
ドと上記コプレナグランドパッドとをボンディングワイ
ヤにて接続したものである。
は、グランドパッドの一部をマイクロストリップ線路の
両側に臨むように位置させ、かつビアホールを上記マイ
クロストリップ線路の両側に沿うように設けてコプレナ
線路を形成し、マイクロウェーブインテグレーテッドサ
ーキットチップに設けられた無線周波信号パッドの両側
にコプレナグランドパッドを設けて、上記グランドパッ
ドと上記コプレナグランドパッドとをボンディングワイ
ヤにて接続したものである。
【００２４】請求項５の発明に係るマイクロ波回路装置
は、基板を多層化した多層基板として、最上層の上記基
板の裏面に、上面のグランドパッドに接続される第２層
グランドパターンを設け、該第２層グランドパターンか
ら最下層の上記基板の裏面にある裏面グランドパターン
に、上記基板の外周部付近に一定の間隙以下のピッチに
貫通形成されたビアホールを連通させたものである。
は、基板を多層化した多層基板として、最上層の上記基
板の裏面に、上面のグランドパッドに接続される第２層
グランドパターンを設け、該第２層グランドパターンか
ら最下層の上記基板の裏面にある裏面グランドパターン
に、上記基板の外周部付近に一定の間隙以下のピッチに
貫通形成されたビアホールを連通させたものである。
【００２５】請求項６の発明に係るマイクロ波回路装置
は、マイクロストリップ線路の無線周波信号端子端面側
において、上記第２層グランドパターンから上記裏面グ
ランドパターンまでの上記基板の側面に側面メタライズ
を設けたものである。
は、マイクロストリップ線路の無線周波信号端子端面側
において、上記第２層グランドパターンから上記裏面グ
ランドパターンまでの上記基板の側面に側面メタライズ
を設けたものである。
【００２６】請求項７の発明に係るマイクロ波回路装置
は、第３層以下の基板を挟むようにコンデンサパターン
電極および内層グランドパターンとからなるコンデンサ
回路を設け、上記第３層以下の基板間に、上記基板に設
けたビアホールを介して電源制御信号端子および上記コ
ンデンサパターン電極に接続された幅の狭いインダクタ
線路を設けたものである。
は、第３層以下の基板を挟むようにコンデンサパターン
電極および内層グランドパターンとからなるコンデンサ
回路を設け、上記第３層以下の基板間に、上記基板に設
けたビアホールを介して電源制御信号端子および上記コ
ンデンサパターン電極に接続された幅の狭いインダクタ
線路を設けたものである。
【００２７】請求項８の発明に係るマイクロ波回路装置
は、最上層から第３層以下の基板間に設けられた上記コ
ンデンサパターン電極および上記インダクタ線路を特定
の寸法以下で囲むように上記内層グランドパターンを配
置し、該内層グランドパターンの周辺の上記基板に、上
記第２層グランドパターンから上記裏面グランドパター
ンに連通するビアホールを設けたものである。
は、最上層から第３層以下の基板間に設けられた上記コ
ンデンサパターン電極および上記インダクタ線路を特定
の寸法以下で囲むように上記内層グランドパターンを配
置し、該内層グランドパターンの周辺の上記基板に、上
記第２層グランドパターンから上記裏面グランドパター
ンに連通するビアホールを設けたものである。
【００２８】請求項９の発明に係るマイクロ波回路装置
は、基板に設けた複数のマイクロウェーブインテグレー
テッドサーキットチップ，コンデンサ回路，インダクタ
回路からなるマイクロ波回路をパッケージ化またはモジ
ュール化したものである。
は、基板に設けた複数のマイクロウェーブインテグレー
テッドサーキットチップ，コンデンサ回路，インダクタ
回路からなるマイクロ波回路をパッケージ化またはモジ
ュール化したものである。
【００２９】
実施形態１．以下、この発明の実施の形態を説明する。
図１において、２−１，２−２はマイクロストリップ線
路、３−１，３−２は無線周波信号パッド、５−１，５
−２は電源制御信号端子、８はグランドパッド、１０−
１，１０−２はインダクタ線路で、これらは同一の基板
７上面にパターン印刷されている。
図１において、２−１，２−２はマイクロストリップ線
路、３−１，３−２は無線周波信号パッド、５−１，５
−２は電源制御信号端子、８はグランドパッド、１０−
１，１０−２はインダクタ線路で、これらは同一の基板
７上面にパターン印刷されている。
【００３０】また、１８は基板７の裏面全面に図２に示
すように印刷された裏面グランドパターンで、これがグ
ランドパッド８の外周部に沿うように、使用周波数の上
限の管内波長に比べて充分に小さい間隔以下のピッチで
設けたビアホール１１によって、このグランドパッド８
と相互に接続されている。
すように印刷された裏面グランドパターンで、これがグ
ランドパッド８の外周部に沿うように、使用周波数の上
限の管内波長に比べて充分に小さい間隔以下のピッチで
設けたビアホール１１によって、このグランドパッド８
と相互に接続されている。
【００３１】そして、このグランドパッド８の上にマイ
クロウェーブインテグレーテッドサーキットチップであ
る上記モノリシックマイクロウェーブインテグレーテッ
ドサーキットチップ（以下、ＭＭＩＣチップという）
１，チップコンデンサ９−１，９−２が接合されてお
り、そのＭＭＩＣチップ１に設けられた無線周波信号パ
ッド３−１，３−２とマイクロストリップ線路２−１，
２−２がボンディングワイヤ６で接続されている。
クロウェーブインテグレーテッドサーキットチップであ
る上記モノリシックマイクロウェーブインテグレーテッ
ドサーキットチップ（以下、ＭＭＩＣチップという）
１，チップコンデンサ９−１，９−２が接合されてお
り、そのＭＭＩＣチップ１に設けられた無線周波信号パ
ッド３−１，３−２とマイクロストリップ線路２−１，
２−２がボンディングワイヤ６で接続されている。
【００３２】また、ＭＭＩＣチップ１に設けられた電源
制御信号パッド４−１，４−２はチップコンデンサ９−
１，９−２を介し、インダクタ線路１０−１，１０−２
にボンディングワイヤ６で接続されている。
制御信号パッド４−１，４−２はチップコンデンサ９−
１，９−２を介し、インダクタ線路１０−１，１０−２
にボンディングワイヤ６で接続されている。
【００３３】次に動作について説明する。無線周波信号
端子Ｐ１より入力されたマイクロ波信号は、マイクロス
トリップ線路２−１を通りＭＭＩＣチップ１の無線周波
信号パッド３−１に入力される。
端子Ｐ１より入力されたマイクロ波信号は、マイクロス
トリップ線路２−１を通りＭＭＩＣチップ１の無線周波
信号パッド３−１に入力される。
【００３４】ＭＭＩＣチップ１ではマイクロ波信号の増
幅等の処理を行った後、無線周波信号パッド３−２に出
力され、この出力信号はさらにマイクロストリップ線路
２−２を通り無線周波信号端子Ｐ２に出力される。
幅等の処理を行った後、無線周波信号パッド３−２に出
力され、この出力信号はさらにマイクロストリップ線路
２−２を通り無線周波信号端子Ｐ２に出力される。
【００３５】一方、電源制御信号端子５−１，５−２よ
り加えられた電源制御信号は、インダクタ線路１０−
１，１０−２およびチップコンデンサ９−１，９−２を
通ってＭＭＩＣチップ１の電源制御信号パッド４−１，
４−２にそれぞれ加えられる。
り加えられた電源制御信号は、インダクタ線路１０−
１，１０−２およびチップコンデンサ９−１，９−２を
通ってＭＭＩＣチップ１の電源制御信号パッド４−１，
４−２にそれぞれ加えられる。
【００３６】このようなマイクロ波回路装置では、同一
基板７の表面にマイクロストリップ線路２−１，２−
２、グランドパッド８およびインダクタ線路１０−１，
１０−２をパターンで構成することにより部品点数を削
減できる。
基板７の表面にマイクロストリップ線路２−１，２−
２、グランドパッド８およびインダクタ線路１０−１，
１０−２をパターンで構成することにより部品点数を削
減できる。
【００３７】また、基板７のグランドパッド８上にＭＭ
ＩＣチップ１を直接実装することにより、マイクロスト
リップ線路２−１，２−２とＭＭＩＣチップ１との接続
部分の段差を少なくでき、これによりマイクロ波信号の
伝播が円滑となり、無線周波特性が向上する。
ＩＣチップ１を直接実装することにより、マイクロスト
リップ線路２−１，２−２とＭＭＩＣチップ１との接続
部分の段差を少なくでき、これによりマイクロ波信号の
伝播が円滑となり、無線周波特性が向上する。
【００３８】さらに、グランドパッド８から裏面グラン
ドパターン１８に貫通するビアホール１１を基板７に設
けることによって、ＭＭＩＣチップ１のグランドを強化
し、さらに無線周波特性を向上することができる。
ドパターン１８に貫通するビアホール１１を基板７に設
けることによって、ＭＭＩＣチップ１のグランドを強化
し、さらに無線周波特性を向上することができる。
【００３９】実施形態２．図３はこの発明の他の実施形
態を示す。この実施形態ではＭＭＩＣチップ１の無線周
波信号パッド３−１，３−２とマイクロストリップ線路
２−１，２−２を接続する部分のグランドパッド８の端
面に、裏面グランドパターン１８にまで貫通するように
細長キャビティ１２を設けてある。
態を示す。この実施形態ではＭＭＩＣチップ１の無線周
波信号パッド３−１，３−２とマイクロストリップ線路
２−１，２−２を接続する部分のグランドパッド８の端
面に、裏面グランドパターン１８にまで貫通するように
細長キャビティ１２を設けてある。
【００４０】また、図４にも示すようにグランドパッド
８と接する細長キャビティ１２の側面には側面メタライ
ズ１３を施してあり、これによりマイクロ波回路を構成
している。
８と接する細長キャビティ１２の側面には側面メタライ
ズ１３を施してあり、これによりマイクロ波回路を構成
している。
【００４１】この構成のマイクロ波回路装置では、グラ
ンドパッド８上に実装したＭＭＩＣチップ１のグランド
を強化することができ、従って無線周波特性を向上する
ことができるとともに、ＭＭＩＣチップ１をグランドパ
ッド８に接合する際に接合材によってグランドパッド８
とマイクロストリップ線路２−１，２−２とがショート
するのを確実に防止できる。
ンドパッド８上に実装したＭＭＩＣチップ１のグランド
を強化することができ、従って無線周波特性を向上する
ことができるとともに、ＭＭＩＣチップ１をグランドパ
ッド８に接合する際に接合材によってグランドパッド８
とマイクロストリップ線路２−１，２−２とがショート
するのを確実に防止できる。
【００４２】実施形態３．図５はこの発明の他の実施形
態を示す。この実施形態ではグランドパッド８をマイク
ロストリップ線路２−１，２−２の両側まで延長して設
け、マイクロストリップ線路２−１，２−２の両側に沿
うように裏面グランドパターン１８に貫通するビアホー
ル１１を設けることで、コプレナ線路１４−１，１４−
２を形成している。
態を示す。この実施形態ではグランドパッド８をマイク
ロストリップ線路２−１，２−２の両側まで延長して設
け、マイクロストリップ線路２−１，２−２の両側に沿
うように裏面グランドパターン１８に貫通するビアホー
ル１１を設けることで、コプレナ線路１４−１，１４−
２を形成している。
【００４３】そして、さらに上記ＭＭＩＣチップ１に設
けた無線周波信号パッド３−１，３−２の両側にコプレ
ナグランドパッド１５を設け、コプレナ線路１４−１，
１４−２を形成するグランドパッド８とＭＭＩＣチップ
１に設けたコプレナグランドパッド１５をボンディング
ワイヤ６にて接続してある。なお、図６は図５に示すマ
イクロ波回路装置の縦断面図である。
けた無線周波信号パッド３−１，３−２の両側にコプレ
ナグランドパッド１５を設け、コプレナ線路１４−１，
１４−２を形成するグランドパッド８とＭＭＩＣチップ
１に設けたコプレナグランドパッド１５をボンディング
ワイヤ６にて接続してある。なお、図６は図５に示すマ
イクロ波回路装置の縦断面図である。
【００４４】このような構成になるマイクロ波回路装置
では、ＭＭＩＣチップ１を実装するグランドパッド８で
コプレナ線路１４−１，１４−２のグランドを形成する
ことにより、マイクロストリップ線路２−１，２−２と
無線周波信号パッド３−１，３−２の間にコプレナ線路
１４が形成され、さらにＭＭＩＣチップ１に設けたコプ
レナグランドパッド１５とグランドパッド８をボンディ
ングワイヤ６にて接続することにより、接続の際の上記
角ボンディングワイヤ６の接続部の無線周波特性を改善
することができる。
では、ＭＭＩＣチップ１を実装するグランドパッド８で
コプレナ線路１４−１，１４−２のグランドを形成する
ことにより、マイクロストリップ線路２−１，２−２と
無線周波信号パッド３−１，３−２の間にコプレナ線路
１４が形成され、さらにＭＭＩＣチップ１に設けたコプ
レナグランドパッド１５とグランドパッド８をボンディ
ングワイヤ６にて接続することにより、接続の際の上記
角ボンディングワイヤ６の接続部の無線周波特性を改善
することができる。
【００４５】実施形態４．図７はこの発明の他の実施形
態を示す。この実施形態では基板７を図８に示すように
多層に構成し、第２層である最上部とその直下の各基板
７間に第２層グランドパターン１９を設け、この第２層
グランドパターン１９から裏面グランドパターン１８に
貫通するビアホール１１を各基板７の外周部分に使用周
波数の上限の管内波長に比べて充分に小さい間隔以下の
ピッチで設けている。
態を示す。この実施形態では基板７を図８に示すように
多層に構成し、第２層である最上部とその直下の各基板
７間に第２層グランドパターン１９を設け、この第２層
グランドパターン１９から裏面グランドパターン１８に
貫通するビアホール１１を各基板７の外周部分に使用周
波数の上限の管内波長に比べて充分に小さい間隔以下の
ピッチで設けている。
【００４６】すなわち、この実施形態では第２層グラン
ドパターン１９と裏面グランドパターン１８のマイクロ
波の電位を同一にし、第２層グランドパターン１９をマ
イクロストリップ線路２−１，２−２のグランドパター
ンとして用いる。
ドパターン１９と裏面グランドパターン１８のマイクロ
波の電位を同一にし、第２層グランドパターン１９をマ
イクロストリップ線路２−１，２−２のグランドパター
ンとして用いる。
【００４７】この実施形態によれば、グランドを強化し
無線周波特性を改善できるとともに、基板７を多層に一
体形成した多層基板とすることにより、内層パターンに
配線を設けることが可能となり、配線の自由度を高める
ことができる。
無線周波特性を改善できるとともに、基板７を多層に一
体形成した多層基板とすることにより、内層パターンに
配線を設けることが可能となり、配線の自由度を高める
ことができる。
【００４８】実施形態５．図９はこの発明の他の実施形
態を示す。この実施形態では、基板７を図１０に示すよ
うに多層に構成し、第２層である最上部とその直下の各
基板７間に第２層グランドパターン１９を設け、第２層
グランドパターン１９から裏面グランドパターン１８に
貫通するビアホール１１をグランドパッド８の外周部分
に使用周波数の上限の管内波長に比べて充分に小さい間
隔以下のピッチで設けている。
態を示す。この実施形態では、基板７を図１０に示すよ
うに多層に構成し、第２層である最上部とその直下の各
基板７間に第２層グランドパターン１９を設け、第２層
グランドパターン１９から裏面グランドパターン１８に
貫通するビアホール１１をグランドパッド８の外周部分
に使用周波数の上限の管内波長に比べて充分に小さい間
隔以下のピッチで設けている。
【００４９】さらに、無線周波信号端子Ｐ１，Ｐ２のマ
イクロストリップ線路２−１，２−２の端面において、
第２層グランドパターン１９から下層部を裏面グランド
パターン１８まで側面で導通させるような側面メタライ
ズ１３を設けた構成としてある。
イクロストリップ線路２−１，２−２の端面において、
第２層グランドパターン１９から下層部を裏面グランド
パターン１８まで側面で導通させるような側面メタライ
ズ１３を設けた構成としてある。
【００５０】従って、この実施形態によればマイクロ波
の入出力部付近のグランドを強化することができ、これ
により無線周波特性を改善することができるとともに、
基板７を多層に一体形成した多層基板とすることによ
り、内層パターンに配線を設けることが可能となり、配
線の自由度を高めることができる。
の入出力部付近のグランドを強化することができ、これ
により無線周波特性を改善することができるとともに、
基板７を多層に一体形成した多層基板とすることによ
り、内層パターンに配線を設けることが可能となり、配
線の自由度を高めることができる。
【００５１】実施形態６．図１１はこの発明の他の実施
形態を示す。この実施形態では、多層に構成した基板７
の内層に矩形のコンデンサパターン電極１６を図１２に
も示すように第３層と第５層に構成してある。
形態を示す。この実施形態では、多層に構成した基板７
の内層に矩形のコンデンサパターン電極１６を図１２に
も示すように第３層と第５層に構成してある。
【００５２】また、内層グランドパターン１７を第４層
と第６層に構成し、さらに、第２層グランドパターン１
９を加え、これらコンデンサパターン電極１６，内層グ
ランドパターン１７の間の誘電体でコンデンサ回路を構
成してある。
と第６層に構成し、さらに、第２層グランドパターン１
９を加え、これらコンデンサパターン電極１６，内層グ
ランドパターン１７の間の誘電体でコンデンサ回路を構
成してある。
【００５３】さらに、第７層には狭い線路パターンで構
成するインダクタ線路１０が設けられている。そして、
これらのパターンを各層を接続するビアホール１１（図
１２ではパターンとしてのインダクタ線路１０と電源制
御信号端子５−２と結ぶビアホール）で接続して、基板
７の内層部にコンデンサ回路およびインダクタ回路を構
成している。
成するインダクタ線路１０が設けられている。そして、
これらのパターンを各層を接続するビアホール１１（図
１２ではパターンとしてのインダクタ線路１０と電源制
御信号端子５−２と結ぶビアホール）で接続して、基板
７の内層部にコンデンサ回路およびインダクタ回路を構
成している。
【００５４】かかる実施形態によれば、多層基板の内層
で構成した基板７自体の誘電体，インダクタ線路１０，
コンデンサパターン電極１６，内層グランドパターン１
７およびビアホール１１でコンデンサ回路およびインダ
クタ回路を構成でき、チップコンデンサ，チップインダ
クタ，ワイヤ接続を省略できて、基板７上の上面におけ
る部品点数を削減できるとともに回路を小型に構成でき
る。
で構成した基板７自体の誘電体，インダクタ線路１０，
コンデンサパターン電極１６，内層グランドパターン１
７およびビアホール１１でコンデンサ回路およびインダ
クタ回路を構成でき、チップコンデンサ，チップインダ
クタ，ワイヤ接続を省略できて、基板７上の上面におけ
る部品点数を削減できるとともに回路を小型に構成でき
る。
【００５５】なお、図１３（ａ）は最上部の上記基板７
上面における電源制御信号端子５−２を含むパターンを
示し、図１３（ｂ）は上記第２層，第４層，第６層のパ
ターンを示し、図１３（ｃ）は第３層，第５層のパター
ンを示し、図１３（ｄ）は第７層のパターンを示してい
る。
上面における電源制御信号端子５−２を含むパターンを
示し、図１３（ｂ）は上記第２層，第４層，第６層のパ
ターンを示し、図１３（ｃ）は第３層，第５層のパター
ンを示し、図１３（ｄ）は第７層のパターンを示してい
る。
【００５６】実施形態７．図１４はこの発明の他の実施
形態を示す。この実施形態では、第３層以下の層に構成
するコンデンサパターン電極１６およびインダクタ線路
１０を、図１５に示すように、ＭＩＮ（Ａ，Ｂ）＜λg
／２の寸法条件で囲むように、矩形の内層グランドパタ
ーン１７を配置してある。ここでλg は使用する最大周
波数における管内波長である。
形態を示す。この実施形態では、第３層以下の層に構成
するコンデンサパターン電極１６およびインダクタ線路
１０を、図１５に示すように、ＭＩＮ（Ａ，Ｂ）＜λg
／２の寸法条件で囲むように、矩形の内層グランドパタ
ーン１７を配置してある。ここでλg は使用する最大周
波数における管内波長である。
【００５７】また、各層の内層グランドパターン１７の
内周に沿って使用周波数の上限の管内波長に比べて充分
に小さい間隔以下のピッチで、裏面グランドパターン１
８に貫通するビアホール１１Ａを設けるように構成して
ある。
内周に沿って使用周波数の上限の管内波長に比べて充分
に小さい間隔以下のピッチで、裏面グランドパターン１
８に貫通するビアホール１１Ａを設けるように構成して
ある。
【００５８】この実施形態によれば、上記内層グランド
パターン１７およびビアホール１１Ａにより導波管モー
ド共振を抑えることができ、コンデンサおよびインダク
タ回路を介して電源制御信号路に無線周波信号が混入す
るのを防止でき、これにより無線周波特性を改善するこ
とができる。
パターン１７およびビアホール１１Ａにより導波管モー
ド共振を抑えることができ、コンデンサおよびインダク
タ回路を介して電源制御信号路に無線周波信号が混入す
るのを防止でき、これにより無線周波特性を改善するこ
とができる。
【００５９】なお、図１６（ａ）は最上部の上記基板７
上における電源制御信号端子を含む上記のような各パタ
ーンを示し、図１６（ｂ）は上記第２層，第４層，第６
層のパターンを示し、図１６（ｃ）は第３層，第５層の
パターンを示し、図１６（ｄ）は第７層のパターンを示
す。
上における電源制御信号端子を含む上記のような各パタ
ーンを示し、図１６（ｂ）は上記第２層，第４層，第６
層のパターンを示し、図１６（ｃ）は第３層，第５層の
パターンを示し、図１６（ｄ）は第７層のパターンを示
す。
【００６０】実施形態８．図１７はこの発明の他の実施
形態を示し、この実施形態では、複数のグランドパッド
８、マイクロストリップ線路２、コンデンサパターン電
極１６を含むコンデンサ回路、インダクタ線路１０を含
むインダクタ回路等を多層の基板７に構成し、さらに複
数のＭＭＩＣチップ１を実装してある。
形態を示し、この実施形態では、複数のグランドパッド
８、マイクロストリップ線路２、コンデンサパターン電
極１６を含むコンデンサ回路、インダクタ線路１０を含
むインダクタ回路等を多層の基板７に構成し、さらに複
数のＭＭＩＣチップ１を実装してある。
【００６１】また、図１８にも示すように、上記グラン
ドパッド８などを囲むようにシールリング２０を基板７
上に構成し、このシールリング２０上に蓋体２１を被せ
て、上記グランドパッド８などをこれらの内部に封止す
る気密構造として、全体をパッケージ化またはモジュー
ル化した構成としてある。
ドパッド８などを囲むようにシールリング２０を基板７
上に構成し、このシールリング２０上に蓋体２１を被せ
て、上記グランドパッド８などをこれらの内部に封止す
る気密構造として、全体をパッケージ化またはモジュー
ル化した構成としてある。
【００６２】従って、この実施形態によれば上記ＭＭＩ
Ｃチップ等を含む回路部分を密封状態にして複パッケー
ジ化またはモジュール化することにより、その回路部分
の保護を図るとともに、量産性に優れ、小型で無線周波
特性のすぐれたマイクロ波回路装置を実現できる。
Ｃチップ等を含む回路部分を密封状態にして複パッケー
ジ化またはモジュール化することにより、その回路部分
の保護を図るとともに、量産性に優れ、小型で無線周波
特性のすぐれたマイクロ波回路装置を実現できる。
【００６３】
【発明の効果】以上のように、請求項１記載の発明によ
れば、基板に載せたグランドパッド上に、マイクロスト
リップ線路に対して無線周波信号パッドがボンディング
ワイヤにて接続されたマイクロウェーブインテグレーテ
ッドサーキットチップを設けるように構成したので、キ
ャリアを不要にすることにより使用する部品点数を削減
でき、マイクロストリップ線路とマイクロウェーブイン
テグレーテッドサーキットチップの無線周波信号パッド
との段差を少なく抑えることができ、従って無線周波特
性を改善できる効果がある。
れば、基板に載せたグランドパッド上に、マイクロスト
リップ線路に対して無線周波信号パッドがボンディング
ワイヤにて接続されたマイクロウェーブインテグレーテ
ッドサーキットチップを設けるように構成したので、キ
ャリアを不要にすることにより使用する部品点数を削減
でき、マイクロストリップ線路とマイクロウェーブイン
テグレーテッドサーキットチップの無線周波信号パッド
との段差を少なく抑えることができ、従って無線周波特
性を改善できる効果がある。
【００６４】請求項２記載の発明によれば、基板に載せ
たグランドパッド上に、マイクロストリップ線路に対し
て無線周波信号パッドがボンディングワイヤにて接続さ
れたマイクロウェーブインテグレーテッドサーキットチ
ップを設け、上記グランドパッドおよび上記基板の裏面
全面に設けられた裏面グランドパターンにそれぞれ連通
するビアホールを、上記グランドパッドの外周付近に使
用周波数の上限の管内波長に比べて小さい間隔以下のピ
ッチで上記基板に設けるように構成したので、マイクロ
ウェーブインテグレーテッドサーキットチップのグラン
ドのインピーダンスを下げることで無線周波特性を向上
できる効果がある。
たグランドパッド上に、マイクロストリップ線路に対し
て無線周波信号パッドがボンディングワイヤにて接続さ
れたマイクロウェーブインテグレーテッドサーキットチ
ップを設け、上記グランドパッドおよび上記基板の裏面
全面に設けられた裏面グランドパターンにそれぞれ連通
するビアホールを、上記グランドパッドの外周付近に使
用周波数の上限の管内波長に比べて小さい間隔以下のピ
ッチで上記基板に設けるように構成したので、マイクロ
ウェーブインテグレーテッドサーキットチップのグラン
ドのインピーダンスを下げることで無線周波特性を向上
できる効果がある。
【００６５】請求項３記載の発明によれば、マイクロウ
ェーブインテグレーテッドサーキットチップの無線周波
信号パッドとマイクロストリップ線路とを接続する部分
のグランドパッドの端面に臨む位置において、上記裏面
グランドパターンに及ぶように上記基板に貫通形成され
た細長キャビティと、該細長キャビティ内に上記裏面グ
ランドパターンおよびグランドパッドを接続する側面メ
タライズを設けるように構成したので、グランドパッド
端面付近の細長キャビティに施した側面メタライズを用
いてマイクロウェーブインテグレーテッドサーキットチ
ップグランドのインピーダンスを下げることができ、こ
れにより無線周波特性を改善できるほか、マイクロウェ
ーブインテグレーテッドサーキットチップをグランドパ
ッドに接合する接合材によって、そのグランドパッドと
マイクロストリップ線路とがショートするのを防止でき
る効果がある。
ェーブインテグレーテッドサーキットチップの無線周波
信号パッドとマイクロストリップ線路とを接続する部分
のグランドパッドの端面に臨む位置において、上記裏面
グランドパターンに及ぶように上記基板に貫通形成され
た細長キャビティと、該細長キャビティ内に上記裏面グ
ランドパターンおよびグランドパッドを接続する側面メ
タライズを設けるように構成したので、グランドパッド
端面付近の細長キャビティに施した側面メタライズを用
いてマイクロウェーブインテグレーテッドサーキットチ
ップグランドのインピーダンスを下げることができ、こ
れにより無線周波特性を改善できるほか、マイクロウェ
ーブインテグレーテッドサーキットチップをグランドパ
ッドに接合する接合材によって、そのグランドパッドと
マイクロストリップ線路とがショートするのを防止でき
る効果がある。
【００６６】請求項４記載の発明によれば、グランドパ
ッドの一部をマイクロストリップ線路の両側に臨むよう
に位置させ、かつビアホールを上記マイクロストリップ
線路の両側に沿うように設けてコプレナ線路を形成し、
マイクロウェーブインテグレーテッドサーキットチップ
に設けられた無線周波信号パッドの両側にコプレナグラ
ンドパッドを設けて、上記グランドパッドと上記コプレ
ナグランドパッドとをボンディングワイヤにて接続する
ように構成したので、コプレナ線路およびコプレナグラ
ンドパッドを用いてボンディングワイヤの各接続部の無
線周波特性を改善できる効果がある。
ッドの一部をマイクロストリップ線路の両側に臨むよう
に位置させ、かつビアホールを上記マイクロストリップ
線路の両側に沿うように設けてコプレナ線路を形成し、
マイクロウェーブインテグレーテッドサーキットチップ
に設けられた無線周波信号パッドの両側にコプレナグラ
ンドパッドを設けて、上記グランドパッドと上記コプレ
ナグランドパッドとをボンディングワイヤにて接続する
ように構成したので、コプレナ線路およびコプレナグラ
ンドパッドを用いてボンディングワイヤの各接続部の無
線周波特性を改善できる効果がある。
【００６７】請求項５記載の発明によれば、基板を多層
化した多層基板として、最上層の上記基板の裏面に、上
面のグランドパッドに接続される第２層グランドパター
ンを設け、該第２層グランドパターンから最下層の上記
基板の裏面にある裏面グランドパターンに、上記基板の
外周部付近に一定の間隙以下のピッチに貫通形成された
ビアホールを連通させるように構成したので、多層基板
化した第２層グランドパターンと裏面グランドパターン
とのマイクロ波レベルの電位差をなくすることができ、
無線周波特性を改善でき、かつ内層パターン配線の設置
を実現できる効果がある。
化した多層基板として、最上層の上記基板の裏面に、上
面のグランドパッドに接続される第２層グランドパター
ンを設け、該第２層グランドパターンから最下層の上記
基板の裏面にある裏面グランドパターンに、上記基板の
外周部付近に一定の間隙以下のピッチに貫通形成された
ビアホールを連通させるように構成したので、多層基板
化した第２層グランドパターンと裏面グランドパターン
とのマイクロ波レベルの電位差をなくすることができ、
無線周波特性を改善でき、かつ内層パターン配線の設置
を実現できる効果がある。
【００６８】請求項６記載の発明によれば、マイクロス
トリップ線路の無線周波信号端子端面側において、上記
第２層グランドパターンから上記裏面グランドパターン
までの上記基板の側面に側面メタライズを設けるように
構成したので、マイクロストリップ線路の入出力部端に
おける基板側面の側面メタライズにより、その入出力部
のグランドのインピーダンスを下げ、これにより無線周
波特性を改善することができる効果がある。
トリップ線路の無線周波信号端子端面側において、上記
第２層グランドパターンから上記裏面グランドパターン
までの上記基板の側面に側面メタライズを設けるように
構成したので、マイクロストリップ線路の入出力部端に
おける基板側面の側面メタライズにより、その入出力部
のグランドのインピーダンスを下げ、これにより無線周
波特性を改善することができる効果がある。
【００６９】請求項７記載の発明によれば、第３層以下
の基板を挟むようにコンデンサパターン電極および内層
グランドパターンとからなるコンデンサ回路を設け、上
記第３層以下の基板間に、上記基板に設けたビアホール
を介して電源制御信号端子および上記コンデンサパター
ン電極に接続された幅の狭いインダクタ線路を設けるよ
うに構成したので、コンデンサ回路およびインダクタ回
路を多層基板内に配置して使用する部品の削減と回路装
置本体の小型化，簡素化を実現できる効果がある。
の基板を挟むようにコンデンサパターン電極および内層
グランドパターンとからなるコンデンサ回路を設け、上
記第３層以下の基板間に、上記基板に設けたビアホール
を介して電源制御信号端子および上記コンデンサパター
ン電極に接続された幅の狭いインダクタ線路を設けるよ
うに構成したので、コンデンサ回路およびインダクタ回
路を多層基板内に配置して使用する部品の削減と回路装
置本体の小型化，簡素化を実現できる効果がある。
【００７０】請求項８記載の発明によれば、最上層から
第３層以下の基板間に設けられた上記コンデンサパター
ン電極および上記インダクタ線路を特定の寸法以下で囲
むように上記内層グランドパターンを配置し、該内層グ
ランドパターンの周辺の上記基板に、上記第２層グラン
ドパターンから上記裏面グランドパターンに連通するビ
アホールを設けるよう構成したので、導波管モード共振
を抑えることができるとともに、電源制御信号路に無線
周波が混入するのを防止できる効果がある。
第３層以下の基板間に設けられた上記コンデンサパター
ン電極および上記インダクタ線路を特定の寸法以下で囲
むように上記内層グランドパターンを配置し、該内層グ
ランドパターンの周辺の上記基板に、上記第２層グラン
ドパターンから上記裏面グランドパターンに連通するビ
アホールを設けるよう構成したので、導波管モード共振
を抑えることができるとともに、電源制御信号路に無線
周波が混入するのを防止できる効果がある。
【００７１】請求項９記載の発明によれば、基板に設け
た複数のマイクロウェーブインテグレーテッドサーキッ
トチップ，コンデンサ回路，インダクタ回路からなるマ
イクロ波回路をパッケージ化またはモジュール化するよ
うに構成したので、量産性にすぐれ、かつ小型で無線周
波特性を向上できる効果がある。
た複数のマイクロウェーブインテグレーテッドサーキッ
トチップ，コンデンサ回路，インダクタ回路からなるマ
イクロ波回路をパッケージ化またはモジュール化するよ
うに構成したので、量産性にすぐれ、かつ小型で無線周
波特性を向上できる効果がある。
【図１】 この発明の一実施形態によるマイクロ波回路
装置を示す平面図である。
装置を示す平面図である。
【図２】 図１に示すマイクロ波回路装置のＡ−Ａ線断
面図である。
面図である。
【図３】 この発明の他の実施形態によるマイクロ波回
路装置を示す平面図である。
路装置を示す平面図である。
【図４】 図３に示すマイクロ波回路装置のＢ−Ｂ線断
面図である。
面図である。
【図５】 この発明の他の実施形態によるマイクロ波回
路装置を示す平面図である。
路装置を示す平面図である。
【図６】 図５に示すマイクロ波回路装置のＣ−Ｃ線断
面図である。
面図である。
【図７】 この発明の他の実施形態によるマイクロ波回
路装置を示す平面図である。
路装置を示す平面図である。
【図８】 図７に示すマイクロ波回路装置のＤ−Ｄ線断
面図である。
面図である。
【図９】 この発明の他の実施形態によるマイクロ波回
路装置を示す平面図である。
路装置を示す平面図である。
【図１０】 図９に示すマイクロ波回路装置のＥ−Ｅ線
断面図である。
断面図である。
【図１１】 この発明の他の実施形態によるマイクロ波
回路装置を示す平面図である。
回路装置を示す平面図である。
【図１２】 図１１に示すマイクロ波回路装置のＦ−Ｆ
線断面図である。
線断面図である。
【図１３】 図１２における各層の基板間における回路
パターンを示す説明図である。
パターンを示す説明図である。
【図１４】 この発明の他の実施形態によるマイクロ波
回路装置を示す平面図である。
回路装置を示す平面図である。
【図１５】 図１４に示すマイクロ波回路装置のＧ−Ｇ
線断面図である。
線断面図である。
【図１６】 図１５における各層の基板間における回路
パターンを示す説明図である。
パターンを示す説明図である。
【図１７】 この発明の他の実施形態によるマイクロ波
回路装置を示す平面図である。
回路装置を示す平面図である。
【図１８】 図１７のマイクロ波回路装置に蓋体を装着
して示したＨ−Ｈ線断面図である。
して示したＨ−Ｈ線断面図である。
【図１９】 従来のマイクロ波回路装置を示す平面図で
ある。
ある。
【図２０】 図１９に示すマイクロ波回路装置のＩ−Ｉ
線断面図である。
線断面図である。
１ モノリシックマイクロウェーブインテグレーテッド
サーキットチップ（マイクロウェーブインテグレーテッ
ドサーキットチップ）、２，２−１，２−２マイクロス
トリップ線路、３−１，３−２ 無線周波信号パッド、
５−１，５−２ 電源制御信号端子、６ ボンディング
ワイヤ、７ 基板、８ グランドパッド、９−１，９−
２ チップコンデンサ、１０，１０−１，１０−２ イ
ンダクタ線路、１１，１１Ａ ビアホール、１２ 細長
キャビティ、１３ 側面メタライズ、１４−１，１４−
２ コプレナ線路、１５ コプレナグランドパッド、１
６ コンデンサパターン電極、１７ 内層グランドパタ
ーン、１８ 裏面グランドパターン、１９ 第２層グラ
ンドパターン、Ｐ１，Ｐ２ 無線周波信号端子。
サーキットチップ（マイクロウェーブインテグレーテッ
ドサーキットチップ）、２，２−１，２−２マイクロス
トリップ線路、３−１，３−２ 無線周波信号パッド、
５−１，５−２ 電源制御信号端子、６ ボンディング
ワイヤ、７ 基板、８ グランドパッド、９−１，９−
２ チップコンデンサ、１０，１０−１，１０−２ イ
ンダクタ線路、１１，１１Ａ ビアホール、１２ 細長
キャビティ、１３ 側面メタライズ、１４−１，１４−
２ コプレナ線路、１５ コプレナグランドパッド、１
６ コンデンサパターン電極、１７ 内層グランドパタ
ーン、１８ 裏面グランドパターン、１９ 第２層グラ
ンドパターン、Ｐ１，Ｐ２ 無線周波信号端子。
Claims (9)
- 【請求項１】 マイクロ波信号入力用およびマイクロ波
信号出力用の各一のマイクロストリップ線路およびこれ
らの各マイクロストリップ線路間に配置されるグランド
パッドがそれぞれ上面にパターン構成された基板と、上
記グランドパッド上に設けられて、上記マイクロストリ
ップ線路に対して無線周波信号パッドがボンディングワ
イヤにて接続されたマイクロウェーブインテグレーテッ
ドサーキットチップとを備えたマイクロ波回路装置。 - 【請求項２】 マイクロ波信号入力用およびマイクロ波
信号出力用の各一のマイクロストリップ線路およびこれ
らの各マイクロストリップ線路間に配置されるグランド
パッドがそれぞれ上面にパターン構成された基板と、上
記グランドパッド上に設けられて、上記マイクロストリ
ップ線路に対して無線周波信号パッドがボンディングワ
イヤにて接続されたマイクロウェーブインテグレーテッ
ドサーキットチップと、上記グランドパッドおよび上記
基板の裏面全面に設けられた裏面グランドパターンにそ
れぞれ連通し、かつ上記グランドパッドの外周付近に使
用周波数の上限の管内波長に比べて小さい間隔以下のピ
ッチで上記基板に設けられたビアホールとを備えたマイ
クロ波回路装置。 - 【請求項３】 上記マイクロウェーブインテグレーテッ
ドサーキットチップの無線周波信号パッドと上記マイク
ロストリップ線路とを接続する部分の上記グランドパッ
ドの端面に臨む位置において、上記裏面グランドパター
ンに及ぶように上記基板に貫通形成された細長キャビテ
ィと、該細長キャビティ内に設けられて、上記裏面グラ
ンドパターンおよびグランドパッドを接続する側面メタ
ライズとを備えたことを特徴とする請求項１記載のマイ
クロ波回路装置。 - 【請求項４】 上記グランドパッドの一部を上記マイク
ロストリップ線路の両側に臨むように位置させ、かつ上
記ビアホールを上記マイクロストリップ線路の両側に沿
うように設けてコプレナ線路を形成し、上記マイクロウ
ェーブインテグレーテッドサーキットチップに設けられ
た上記無線周波信号パッドの両側にコプレナグランドパ
ッドを設けて、上記グランドパッドと上記コプレナグラ
ンドパッドとをボンディングワイヤにて接続したことを
特徴とする請求項２または請求項３記載のマイクロ波回
路装置。 - 【請求項５】 上記基板を多層化した多層基板として、
最上層の上記基板の裏面に、上面の上記グランドパッド
に接続されるように設けられた第２層グランドパターン
と、該第２層グランドパターンから最下層の上記基板の
裏面にある上記裏面グランドパターンに連通し、かつ上
記基板の外周部付近に一定の間隙以下のピッチに貫通形
成されたビアホールとを備えたことを特徴とする請求項
１から請求項４のうちいずれか１項記載のマイクロ波回
路装置。 - 【請求項６】 上記マイクロストリップ線路の無線周波
信号端子端面側において、上記第２層グランドパターン
から上記裏面グランドパターンまでの上記基板の側面に
側面メタライズを設けたことを特徴とする請求項１から
請求項５のうちいずれか１項記載のマイクロ波回路装
置。 - 【請求項７】 第３層以下の基板を挟むように設けられ
たコンデンサパターン電極および内層グランドパターン
からなるコンデンサ回路と、上記第３層以下の基板間に
設けられて、上記基板に設けたビアホールを介して電源
制御信号端子および上記コンデンサパターン電極に接続
された幅の狭いインダクタ線路とを備えた請求項５また
は請求項６記載のマイクロ波回路装置。 - 【請求項８】 第３層以下の基板間に設けられた上記コ
ンデンサパターン電極および上記インダクタ線路を特定
の寸法以下で囲むように上記内層グランドパターンを配
置し、該内層グランドパターンの周辺の上記基板に、上
記第２層グランドパターンから上記裏面グランドパター
ンに連通するビアホールを設けたことを特徴とする請求
項５から請求項７のうちいずれか１項記載のマイクロ波
回路装置。 - 【請求項９】 上記基板に設けた複数の上記マイクロウ
ェーブインテグレーテッドサーキットチップ，コンデン
サ回路，インダクタ回路からなるマイクロ波回路をパッ
ケージ化またはモジュール化したことを特徴とする請求
項１から請求項８のうちいずれか１項記載のマイクロ波
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17776395A JP3242817B2 (ja) | 1995-07-13 | 1995-07-13 | マイクロ波回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17776395A JP3242817B2 (ja) | 1995-07-13 | 1995-07-13 | マイクロ波回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936616A true JPH0936616A (ja) | 1997-02-07 |
| JP3242817B2 JP3242817B2 (ja) | 2001-12-25 |
Family
ID=16036708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17776395A Expired - Fee Related JP3242817B2 (ja) | 1995-07-13 | 1995-07-13 | マイクロ波回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3242817B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002198606A (ja) * | 2000-12-27 | 2002-07-12 | Kyocera Corp | 配線基板 |
| JP2003506878A (ja) * | 1999-08-03 | 2003-02-18 | エクストゥーワイ、アテニュエイタズ、エル、エル、シー | 回路アーキテクチャーを備えたユニバーサルエネルギー調整インターポーザー |
| JP2009099766A (ja) * | 2007-10-17 | 2009-05-07 | Murata Mfg Co Ltd | コイル部品及びその実装構造 |
| JP2010041714A (ja) * | 2009-05-28 | 2010-02-18 | Kyocera Corp | 高周波基板および高周波モジュール |
| JP2015080018A (ja) * | 2013-10-15 | 2015-04-23 | 富士通株式会社 | 半導体装置 |
| JP2015103833A (ja) * | 2013-11-21 | 2015-06-04 | 日本電信電話株式会社 | マイクロストリップ線路 |
| CN107742622A (zh) * | 2017-09-14 | 2018-02-27 | 中国电子科技集团公司第五十五研究所 | 一种新型的微波三维集成系统级封装互连结构 |
| CN114520212A (zh) * | 2022-04-20 | 2022-05-20 | 之江实验室 | 一种支持高速信号传输的宽频芯片封装结构 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107949154A (zh) * | 2017-12-15 | 2018-04-20 | 京信通信系统（中国）有限公司 | 一种射频pcb的连接方法及连接结构 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6380608A (ja) * | 1986-09-24 | 1988-04-11 | Mitsubishi Electric Corp | マイクロ波半導体増幅器 |
| JPS63131204U (ja) * | 1987-02-09 | 1988-08-26 | ||
| JPH01212456A (ja) * | 1988-02-19 | 1989-08-25 | Nec Corp | 半導体装置用パッケージ |
| JPH01270326A (ja) * | 1988-04-22 | 1989-10-27 | Nippon Telegr & Teleph Corp <Ntt> | 導波路形フィルムキャリアおよびその端子接続方法 |
| JPH01179459U (ja) * | 1988-06-07 | 1989-12-22 | ||
| JPH02135802A (ja) * | 1988-11-16 | 1990-05-24 | Mitsubishi Electric Corp | 混成集積回路装置 |
| JPH06232287A (ja) * | 1993-02-08 | 1994-08-19 | Nec Corp | ハイブリッドｉｃ |
| JPH07240483A (ja) * | 1994-02-25 | 1995-09-12 | Oki Electric Ind Co Ltd | 高周波半導体装置のパッケージ |
| JPH07307605A (ja) * | 1994-05-13 | 1995-11-21 | Nec Corp | 複合高周波回路モジュール |
| JPH08181253A (ja) * | 1994-12-22 | 1996-07-12 | Toshiba Corp | マイクロ波集積回路装置 |
| JPH08186198A (ja) * | 1994-12-21 | 1996-07-16 | Ind Technol Res Inst | 表面取付可能なマイクロ波パッケージ |
| JPH0922964A (ja) * | 1995-07-05 | 1997-01-21 | Mitsubishi Electric Corp | マイクロ波回路基板 |
-
1995
- 1995-07-13 JP JP17776395A patent/JP3242817B2/ja not_active Expired - Fee Related
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6380608A (ja) * | 1986-09-24 | 1988-04-11 | Mitsubishi Electric Corp | マイクロ波半導体増幅器 |
| JPS63131204U (ja) * | 1987-02-09 | 1988-08-26 | ||
| JPH01212456A (ja) * | 1988-02-19 | 1989-08-25 | Nec Corp | 半導体装置用パッケージ |
| JPH01270326A (ja) * | 1988-04-22 | 1989-10-27 | Nippon Telegr & Teleph Corp <Ntt> | 導波路形フィルムキャリアおよびその端子接続方法 |
| JPH01179459U (ja) * | 1988-06-07 | 1989-12-22 | ||
| JPH02135802A (ja) * | 1988-11-16 | 1990-05-24 | Mitsubishi Electric Corp | 混成集積回路装置 |
| JPH06232287A (ja) * | 1993-02-08 | 1994-08-19 | Nec Corp | ハイブリッドｉｃ |
| JPH07240483A (ja) * | 1994-02-25 | 1995-09-12 | Oki Electric Ind Co Ltd | 高周波半導体装置のパッケージ |
| JPH07307605A (ja) * | 1994-05-13 | 1995-11-21 | Nec Corp | 複合高周波回路モジュール |
| JPH08186198A (ja) * | 1994-12-21 | 1996-07-16 | Ind Technol Res Inst | 表面取付可能なマイクロ波パッケージ |
| JPH08181253A (ja) * | 1994-12-22 | 1996-07-12 | Toshiba Corp | マイクロ波集積回路装置 |
| JPH0922964A (ja) * | 1995-07-05 | 1997-01-21 | Mitsubishi Electric Corp | マイクロ波回路基板 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003506878A (ja) * | 1999-08-03 | 2003-02-18 | エクストゥーワイ、アテニュエイタズ、エル、エル、シー | 回路アーキテクチャーを備えたユニバーサルエネルギー調整インターポーザー |
| JP2002198606A (ja) * | 2000-12-27 | 2002-07-12 | Kyocera Corp | 配線基板 |
| JP4638025B2 (ja) * | 2000-12-27 | 2011-02-23 | 京セラ株式会社 | 配線基板 |
| JP2009099766A (ja) * | 2007-10-17 | 2009-05-07 | Murata Mfg Co Ltd | コイル部品及びその実装構造 |
| JP2010041714A (ja) * | 2009-05-28 | 2010-02-18 | Kyocera Corp | 高周波基板および高周波モジュール |
| JP2015080018A (ja) * | 2013-10-15 | 2015-04-23 | 富士通株式会社 | 半導体装置 |
| JP2015103833A (ja) * | 2013-11-21 | 2015-06-04 | 日本電信電話株式会社 | マイクロストリップ線路 |
| CN107742622A (zh) * | 2017-09-14 | 2018-02-27 | 中国电子科技集团公司第五十五研究所 | 一种新型的微波三维集成系统级封装互连结构 |
| CN107742622B (zh) * | 2017-09-14 | 2020-06-19 | 中国电子科技集团公司第五十五研究所 | 一种新型的微波三维集成系统级封装互连结构 |
| CN114520212A (zh) * | 2022-04-20 | 2022-05-20 | 之江实验室 | 一种支持高速信号传输的宽频芯片封装结构 |
| CN114520212B (zh) * | 2022-04-20 | 2022-08-23 | 之江实验室 | 一种支持高速信号传输的宽频芯片封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3242817B2 (ja) | 2001-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2011021328A1 (ja) | シールド層と素子側電源端子が容量結合した半導体装置 | |
| JPH09232513A (ja) | 半導体装置 | |
| US5451917A (en) | High-frequency choke circuit | |
| JPH0936616A (ja) | マイクロ波回路装置 | |
| JP2001085569A (ja) | 高周波回路装置 | |
| JP2002100698A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| US8791369B2 (en) | Electronic component | |
| JP2938344B2 (ja) | 半導体装置 | |
| JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
| US6712284B2 (en) | High frequency semiconductor device | |
| JPH11340630A (ja) | プリント配線基板 | |
| JP2001345419A (ja) | 一体型高周波無線回路モジュール | |
| JP2000031651A (ja) | 積層回路基板 | |
| JP2571029B2 (ja) | マイクロ波集積回路 | |
| JP2878043B2 (ja) | マイクロ波パッケージ | |
| JP2002185201A (ja) | 高周波用配線基板 | |
| JP2010183100A (ja) | 半導体増幅器 | |
| JPH0732227B2 (ja) | マイクロ波回路 | |
| JPH1168029A (ja) | 半導体装置 | |
| JP3526217B2 (ja) | 多層高周波回路装置 | |
| JP4060445B2 (ja) | アレーアンテナ給電装置 | |
| JPH06232608A (ja) | 複合マイクロ波回路モジュール | |
| JPH1093012A (ja) | 高周波集積回路装置 | |
| JP5070740B2 (ja) | マイクロ波モノリシック半導体集積回路 | |
| JP3569481B2 (ja) | ミリ波半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |