JPH02135802A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH02135802A JPH02135802A JP63290992A JP29099288A JPH02135802A JP H02135802 A JPH02135802 A JP H02135802A JP 63290992 A JP63290992 A JP 63290992A JP 29099288 A JP29099288 A JP 29099288A JP H02135802 A JPH02135802 A JP H02135802A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- circuit device
- dielectric
- metallized layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 12
- 239000004020 conductor Substances 0.000 abstract description 6
- 230000002411 adverse Effects 0.000 abstract description 4
- 238000001465 metallisation Methods 0.000 description 13
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
Landscapes
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は混成集積回路に関し、特に、高周波増幅特性
の良好な混成集積回路装置に関するものである。
の良好な混成集積回路装置に関するものである。
第２図は従来の混成集積回路装置を示す斜視図であり、
図において、１は誘電体基板、２はこの誘電体基板の裏
面全面に形成された裏面金属化層、３ａ、３ｂ＋ ３
ｃは前記誘電体基板１の表面に形成された第１の金属化
７１ ４ａ＋ ４ｂ、４ｃは誘電体基板１の表面に第
１の金属化層３ａ＋３ｂ。
図において、１は誘電体基板、２はこの誘電体基板の裏
面全面に形成された裏面金属化層、３ａ、３ｂ＋ ３
ｃは前記誘電体基板１の表面に形成された第１の金属化
７１ ４ａ＋ ４ｂ、４ｃは誘電体基板１の表面に第
１の金属化層３ａ＋３ｂ。
３ｃとは別に形成された接地金属化層、５ａ、５ｂ＋５
ｃはそれぞれ前記接地金属化層４ａ＋４ｂ。
ｃはそれぞれ前記接地金属化層４ａ＋４ｂ。
４ｃと裏面金属化層２とを電気的に導通させるスルーホ
ール、ｅａ、８ｂは前記第１の金属化層３ａ＋３ｂ間又
は、第１の金属化層３ｂと接地金属化層４ａ間に半田（
図示せず）等で接合されたチップコンデンサ、７は前記
第１の金属化層３ｃ上に半田等（図示せず）で接地され
た半導体素子、８は前記半導体素子７上の電極（図示せ
ず）と前記第１の金属化層３ｂとを導通する金属細線で
ある。
ール、ｅａ、８ｂは前記第１の金属化層３ａ＋３ｂ間又
は、第１の金属化層３ｂと接地金属化層４ａ間に半田（
図示せず）等で接合されたチップコンデンサ、７は前記
第１の金属化層３ｃ上に半田等（図示せず）で接地され
た半導体素子、８は前記半導体素子７上の電極（図示せ
ず）と前記第１の金属化層３ｂとを導通する金属細線で
ある。
次に動作について説明する。高周波電力は第１の金属化
層３ａより入力され、第１の金属化層３ａ＊３ｂ及び、
チップコンデンサ６とで構成されるインピーダンス変換
回路を経てかつ金属細線８を経由し、半導体素子７に印
加される。半導体素子７で増幅された信号は、第１の金
属化層３ｃを経て外部へ取り出される。
層３ａより入力され、第１の金属化層３ａ＊３ｂ及び、
チップコンデンサ６とで構成されるインピーダンス変換
回路を経てかつ金属細線８を経由し、半導体素子７に印
加される。半導体素子７で増幅された信号は、第１の金
属化層３ｃを経て外部へ取り出される。
従来の混成集積回路装置は以上のように構成されている
ので、高周波信号は第１の金属化層３ａ。
ので、高周波信号は第１の金属化層３ａ。
３ｂ＋３ｃの周囲に電磁波を放射しながら伝搬すること
になり、外部電磁波又は整合回路間の相互干渉等により
その高周波増幅特性が著しく悪化するという問題点があ
った。
になり、外部電磁波又は整合回路間の相互干渉等により
その高周波増幅特性が著しく悪化するという問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、外部からの電磁界の影響を極端に軽減できる
とともに、内部整合回路間の相互干渉をも軽減すること
ができる、超小型で高性能な高周波用の混成集積回路装
置を提供することを目的とする。
たもので、外部からの電磁界の影響を極端に軽減できる
とともに、内部整合回路間の相互干渉をも軽減すること
ができる、超小型で高性能な高周波用の混成集積回路装
置を提供することを目的とする。
この発明に係る混成集積回路装置は、マイクロ波ストリ
ップラインを第１及び第２の誘電体基板ではさみ込み、
第１．第２の誘電体基板の裏面と側面に金属化層を設け
、第２の誘電体基板に設けた穴部に露出した前記マイク
ロ波ストリップラインにチップコンデンサ等の受動素子
及び半導体素子を接合すると共に、前記チップコンデン
サの一部電極及び半導体素子からの金属細線を前記第２
の誘電体基板上に形成した金属化層に直接接合するよう
にしたものである。
ップラインを第１及び第２の誘電体基板ではさみ込み、
第１．第２の誘電体基板の裏面と側面に金属化層を設け
、第２の誘電体基板に設けた穴部に露出した前記マイク
ロ波ストリップラインにチップコンデンサ等の受動素子
及び半導体素子を接合すると共に、前記チップコンデン
サの一部電極及び半導体素子からの金属細線を前記第２
の誘電体基板上に形成した金属化層に直接接合するよう
にしたものである。
この発明による混成集積回路装置は、マイクロ波ストリ
ップラインを誘電体基板ではさみ込むと共に、その周囲
をほとんど金属化された層で形成し、誘電体基板に穴部
を設け、チップコンデンサ。
ップラインを誘電体基板ではさみ込むと共に、その周囲
をほとんど金属化された層で形成し、誘電体基板に穴部
を設け、チップコンデンサ。
半導体素子等を穴部に接合するようにしたので、シール
ド効果が高まり、しかもチップコンデンサ。
ド効果が高まり、しかもチップコンデンサ。
半導体素子を組み込む部分のみに穴を設けるので、スル
ーホールによるインダクタンスの悪影響を防止すること
ができ、小型で高周波特性のよい混成集積回路が実現で
きる。
ーホールによるインダクタンスの悪影響を防止すること
ができ、小型で高周波特性のよい混成集積回路が実現で
きる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による混成集積回路装置の斜
視図であり、図において、１０は第１の誘電体基板、２
０は第１の誘電体基板に積層された第２の誘電体基板、
３０は第１の誘電体基板１０の裏面に形成された第１の
裏面金属化層、４０は第２の誘電体基板２０の裏面に形
成された第２の裏面金属化層、５０ａ＋ ５０ｂ＊
５０ｃは第１の誘電体基板１０と第２の誘電体基板２
０の積層部分に形成されたストリップライン、６０ａ＋
６０ｂは前記ストリップライン５０ａ、５０ｂ間、又は
前記ストリップライン５０ｂと第２の裏面金属化層４０
とを半田（図示せず）で接合するチップコンデンサ、７
０は前記ストリップライン５０Ｃ上に半田で接合された
半導体素子、８０は前記半導体素子７０上の電極（図示
せず）と第２の裏面金属化層４０とを導通する金属細線
、９０ ａ１９０ｂは積層された第１の誘電体基板１０
と第２の誘電体基板２０の側面に形成され、かつ第１の
裏面金属化層３０と第２の裏面金属化層４０とを電気的
に導通する側面金属化層である。
視図であり、図において、１０は第１の誘電体基板、２
０は第１の誘電体基板に積層された第２の誘電体基板、
３０は第１の誘電体基板１０の裏面に形成された第１の
裏面金属化層、４０は第２の誘電体基板２０の裏面に形
成された第２の裏面金属化層、５０ａ＋ ５０ｂ＊
５０ｃは第１の誘電体基板１０と第２の誘電体基板２
０の積層部分に形成されたストリップライン、６０ａ＋
６０ｂは前記ストリップライン５０ａ、５０ｂ間、又は
前記ストリップライン５０ｂと第２の裏面金属化層４０
とを半田（図示せず）で接合するチップコンデンサ、７
０は前記ストリップライン５０Ｃ上に半田で接合された
半導体素子、８０は前記半導体素子７０上の電極（図示
せず）と第２の裏面金属化層４０とを導通する金属細線
、９０ ａ１９０ｂは積層された第１の誘電体基板１０
と第２の誘電体基板２０の側面に形成され、かつ第１の
裏面金属化層３０と第２の裏面金属化層４０とを電気的
に導通する側面金属化層である。
次に動作について説明する。高周波電力はストリップラ
イン５０ａより入力され、ストリップライン５０ａ、５
０ｂ及びチップコンデンサ６０ａで構成されるインピー
ダンス変換回路を経て、かつ金属細線８０を経由して半
導体素子７０へ印加される。半導体素子７０で増幅され
た高周波電力はストリップライン５０ｃを経由して外部
へ取り出される。
イン５０ａより入力され、ストリップライン５０ａ、５
０ｂ及びチップコンデンサ６０ａで構成されるインピー
ダンス変換回路を経て、かつ金属細線８０を経由して半
導体素子７０へ印加される。半導体素子７０で増幅され
た高周波電力はストリップライン５０ｃを経由して外部
へ取り出される。
以上のように本実施例によれば、金属線路であるストリ
ップライン５０ ａｌ ５０ ｂ＋ ５０ ｃを上
下から誘電体基板１０．２０ではさみ込むとともに、誘
電体基板１０．２０の側面に金属化した側面金属化層９
０ ａ、 ９０ ｂを設けるようにしたので、高いシ
ールド効果を得ることができ、外部からの電磁波の影響
や内部ストリップライン間の相互干渉を軽減できる。又
、チップコンデンサ６０ｂを直接に接地導体である裏面
金属化層４０へ、また、半導体素子７０の接地電極を金
属細線８０を介して直接に接地導体４０へ接合するよう
にしたので、スルーホールによるインダクタンスの悪影
響をも無くすことができ、超小形で高性能の高周波増幅
特性を有する混成集積回路装置が実現できる。
ップライン５０ ａｌ ５０ ｂ＋ ５０ ｃを上
下から誘電体基板１０．２０ではさみ込むとともに、誘
電体基板１０．２０の側面に金属化した側面金属化層９
０ ａ、 ９０ ｂを設けるようにしたので、高いシ
ールド効果を得ることができ、外部からの電磁波の影響
や内部ストリップライン間の相互干渉を軽減できる。又
、チップコンデンサ６０ｂを直接に接地導体である裏面
金属化層４０へ、また、半導体素子７０の接地電極を金
属細線８０を介して直接に接地導体４０へ接合するよう
にしたので、スルーホールによるインダクタンスの悪影
響をも無くすことができ、超小形で高性能の高周波増幅
特性を有する混成集積回路装置が実現できる。
以上のようにこの発明によれば、マイクロ波ストリップ
ラインを誘電体基板で両側からはさみ込むと共にその周
囲をほとんど金属化したので、シールド効果が高まり、
外部からの電磁波の影響。
ラインを誘電体基板で両側からはさみ込むと共にその周
囲をほとんど金属化したので、シールド効果が高まり、
外部からの電磁波の影響。
内部ストリップライン間の相互干渉を軽減できる。
また、チップコンデンサ、半導体素子を組み込む部分の
みに誘電体基板に穴部を設け、直接、チップコンデンサ
の一部電極を接地導体へ、半導体素子の接地電極を金属
細線を介して接地導体へ接続するようにしたので、スル
ーホールによるインダクタンスの悪影響を防止すること
ができ、超小型で高性能の高周波特性を有する混成集積
回路を提供できる効果がある。
みに誘電体基板に穴部を設け、直接、チップコンデンサ
の一部電極を接地導体へ、半導体素子の接地電極を金属
細線を介して接地導体へ接続するようにしたので、スル
ーホールによるインダクタンスの悪影響を防止すること
ができ、超小型で高性能の高周波特性を有する混成集積
回路を提供できる効果がある。
第１図はこの発明の一実施例による混成集積回路装置を
示す斜視図、第２図は従来の混成集積回路装置を示す斜
視図である。 １０・・・第１の誘電体基板、２０・・・第２の誘電体
基板、３０・・・第１の裏面金属化層、４０・・・第２
の裏面金属化層、５０ａ＋ ５０ｂ＋ ５０ｃはス
トリップライン、６０ａ、Ｓｏｂはチップコンデンサ、
７０は半導体素子、８０は金属細線、９０ａｔ９０ｂは
側面金属化層である。 なお図中同一符号は同−又は相当部分を示す。
示す斜視図、第２図は従来の混成集積回路装置を示す斜
視図である。 １０・・・第１の誘電体基板、２０・・・第２の誘電体
基板、３０・・・第１の裏面金属化層、４０・・・第２
の裏面金属化層、５０ａ＋ ５０ｂ＋ ５０ｃはス
トリップライン、６０ａ、Ｓｏｂはチップコンデンサ、
７０は半導体素子、８０は金属細線、９０ａｔ９０ｂは
側面金属化層である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １）マイクロ波ストリップラインをはさみ込むように設
けた第１，第２の誘電体基板と、 該第１，第２の誘電体基板の裏面にそれぞれ設けた第１
，第２の裏面金属化層と、 上記第１，第２の誘電体基板の両側面に設けた側面金属
化層と、 上記第２の誘電体基板に形成した穴部に露出した上記マ
イクロ波ストリップラインに接合して設られ、その一部
電極が直接上記第２の裏面金属化層と接合された受動素
子と、 上記第２の誘電体基板に形成した穴部に露出した上記マ
イクロ波ストリップラインに接合して設られ、その電極
が金属細線を介して上記第２の裏面金属化層と接合され
た半導体素子とを備えたことを特徴とする混成集積回路
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63290992A JPH02135802A (ja) | 1988-11-16 | 1988-11-16 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63290992A JPH02135802A (ja) | 1988-11-16 | 1988-11-16 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02135802A true JPH02135802A (ja) | 1990-05-24 |
Family
ID=17763058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63290992A Pending JPH02135802A (ja) | 1988-11-16 | 1988-11-16 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02135802A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0595212A (ja) * | 1991-10-01 | 1993-04-16 | Mitsubishi Electric Corp | 高周波半導体混成集積回路装置 |
| JPH0918205A (ja) * | 1995-06-27 | 1997-01-17 | Toshiba Corp | マイクロ波回路 |
| JPH0936616A (ja) * | 1995-07-13 | 1997-02-07 | Mitsubishi Electric Corp | マイクロ波回路装置 |
| US6087912A (en) * | 1997-04-14 | 2000-07-11 | Murata Manufacturing Co., Ltd. | High frequency multi-layer module comprising a dielectric resonator |
| US6166613A (en) * | 1996-07-18 | 2000-12-26 | Matsushita Electric Industrial Co., Ltd. | Voltage-controlled resonator, method of fabricating the same, method of tuning the same, and mobile communication apparatus |
-
1988
- 1988-11-16 JP JP63290992A patent/JPH02135802A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0595212A (ja) * | 1991-10-01 | 1993-04-16 | Mitsubishi Electric Corp | 高周波半導体混成集積回路装置 |
| JPH0918205A (ja) * | 1995-06-27 | 1997-01-17 | Toshiba Corp | マイクロ波回路 |
| JPH0936616A (ja) * | 1995-07-13 | 1997-02-07 | Mitsubishi Electric Corp | マイクロ波回路装置 |
| US6166613A (en) * | 1996-07-18 | 2000-12-26 | Matsushita Electric Industrial Co., Ltd. | Voltage-controlled resonator, method of fabricating the same, method of tuning the same, and mobile communication apparatus |
| US6087912A (en) * | 1997-04-14 | 2000-07-11 | Murata Manufacturing Co., Ltd. | High frequency multi-layer module comprising a dielectric resonator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229727A (en) | Hermetically sealed microstrip to microstrip transition for printed circuit fabrication | |
| JP3500335B2 (ja) | 高周波回路装置 | |
| GB2307102A (en) | High frequency module package | |
| JPH02135802A (ja) | 混成集積回路装置 | |
| JP3242817B2 (ja) | マイクロ波回路装置 | |
| JP3420913B2 (ja) | 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス | |
| JP2603310B2 (ja) | 高周波集積回路用パッケージ | |
| JP2003152124A (ja) | 高周波用パッケージ | |
| JPH0575313A (ja) | 混成集積回路装置 | |
| JP2002124592A (ja) | 高周波装置 | |
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| JPH08274248A (ja) | 超広帯域集積回路装置 | |
| JP3383203B2 (ja) | マイクロ波回路用パッケージ | |
| JPH08274512A (ja) | マイクロ波半導体集積回路装置 | |
| JPH01273404A (ja) | 高周波半導体デバイス | |
| JP3395290B2 (ja) | 高周波用回路基板 | |
| JPH06244602A (ja) | マイクロ波集積回路およびそのパッケージ | |
| JP3506647B2 (ja) | 整合回路およびそれを用いた高周波高出力半導体装置 | |
| JP3448216B2 (ja) | マイクロ波ｆｅｔ増幅器 | |
| JP3237398B2 (ja) | マイクロ波半導体集積回路モジュール | |
| CN113938101A (zh) | 一种w波段微封装倍频器模块 | |
| JPS60233911A (ja) | モノリシツク増幅器 | |
| JPH03276745A (ja) | 半導体装置 | |
| JPH027201B2 (ja) | ||
| JPH02140969A (ja) | 半導体集積回路装置 |