JP3383203B2 - マイクロ波回路用パッケージ - Google Patents

マイクロ波回路用パッケージ

Info

Publication number
JP3383203B2
JP3383203B2 JP33291597A JP33291597A JP3383203B2 JP 3383203 B2 JP3383203 B2 JP 3383203B2 JP 33291597 A JP33291597 A JP 33291597A JP 33291597 A JP33291597 A JP 33291597A JP 3383203 B2 JP3383203 B2 JP 3383203B2
Authority
JP
Japan
Prior art keywords
line
dielectric
coplanar line
microwave circuit
ground conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33291597A
Other languages
English (en)
Other versions
JPH11168151A (ja
Inventor
和彦 中原
康之 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP33291597A priority Critical patent/JP3383203B2/ja
Publication of JPH11168151A publication Critical patent/JPH11168151A/ja
Application granted granted Critical
Publication of JP3383203B2 publication Critical patent/JP3383203B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Waveguides (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はマイクロ波やミリ
波等の超高周波数帯で使用されるマイクロ波回路用のパ
ッケージに関するものである。
【０００２】
【従来の技術】図１０の(ａ)および(ｂ)は、従来の技術
として示した、ＩＥＥＥ、１９８４年、マイクロウェー
ブ・セオリー・アンド・テクニックス、第３２巻、第５
号、第５４４〜５４７頁に開示されたマイクロストリッ
プ線路を形成した誘電体基板上に導体を設けたマイクロ
波回路の一例である。
【０００３】図１０の(ａ)において、１は誘電体基板、
２７はマイクロストリップ線路、１０は誘電体基板１の
裏面に形成された接地導体板、１２は誘電体基板１上の
導体板である。また１０図の(ｂ)には、マイクロストリ
ップ線路で構成したバンドパスフィルタを誘電体基板上
に形成した実際の回路の、図１０の(ａ)に示した導体板
１２の有無による周波数特性の変化が示されている。
【０００４】図１０の(ｂ)より、バンドパスフィルタを
構成するマイクロストリップ線路上に導体板１２がある
場合は、導体板１２が無い場合と比較すると通過帯域が
約２分の１になっていることがわかる。これは導体板１
２の有無によりバンドパスフィルタを構成するマイクロ
ストリップ線路の特性が変化するためである。
【０００５】従来、マイクロストリップ線路は、マイク
ロストリップ線路の導体と誘電体基板の裏面に形成した
接地導体板間に生じる電磁界により動作している。その
場合、電磁界はマイクロストリップ線路の導体と誘電体
基板の裏面に形成した接地導体板間の誘電体に閉じこめ
られるものとマイクロストリップ線路上の空間を介して
誘電体基板の裏面に形成した接地導体板との間に生じる
ものの両方がある。
【０００６】
【発明が解決しようとする課題】従来のマイクロ波回路
は以上のように構成されていた。マイクロストリップ線
路の動作において生じる電磁界のうち、空間を介して誘
電体基板の裏面に形成した接地導体板との間に生じるも
のは空間に占める領域が大きい。マイクロ波回路はメタ
ルパッケージヘマウントされるため、誘電体基板の裏面
に形成した接地導体板と同電位のメタルパッケージの蓋
(図１０の導体板１２に相当する)がマイクロストリップ
線路に近づけられる。
【０００７】この状態では、メタルパッケージの蓋とマ
イクロストリップ線路間にも電磁界を生じ、マイクロ波
の伝搬モードが変化し、本来のマイクロストリップ線路
の動作ではなくなるため、マイクロストリップ線路とし
て動作させるためには、メタルパッケージの蓋とマイク
ロストリップ線路の間隔をマイクロストリップ線路の動
作に影響のない距離だけ離さなければならず、これによ
りマイクロ波回路用のパッケージ全体が大きくなってし
まうという問題があった。
【０００８】この発明は、伝送線路が基本モード(DOMIN
ANTモード)で動作する周波数帯域においてマイクロ波の
伝送線路とその上に形成する接地導体と同電位の導体板
の間隔を従来より近づけることを可能にした、薄型、小
型化を図ったマイクロ波回路用パッケージを得ることを
目的とする。
【０００９】
【課題を解決するための手段】上記の目的に鑑み、この
発明は、おもて面に主線路と接地導体からなるコプレー
ナ線路が形成されると共に裏面に第１の接地導体板を設
けた誘電体基板と、この誘電体基板上にコプレーナ線路
を覆うように設けられると共に上面に第２の接地導体板
を設けた誘電体部材と、上記誘電体基板を貫通して上記
コプレーナ線路の接地導体と第１の接地導体板を電気的
に接続する第１の導電部材と、上記誘電体部材を貫通し
て上記コプレーナ線路の接地導体と第２の接地導体板を
電気的に接続する第２の導電部材とを備え、上記誘電体
部材が、これの外周縁を構成する枠状誘電体と、その内
側に上記コプレーナ線路上を２種類以上の誘電体で層状
に覆うようにして設けられた層状誘電体とを有したマイ
クロ波回路用パッケージにある。
【００１０】またこの発明は、上記コプレーナ線路の上
記枠状誘電体で覆われる線路部分がマイクロストリップ
線路で形成され、その外側にマイクロストリップ線路で
形成された端子が設けられていることを特徴とするマイ
クロ波回路用パッケージにある。
【００１１】またこの発明は、上記コプレーナ線路の上
記枠状誘電体で覆われる線路部分が同じ構造のコプレー
ナ線路で形成され、その外側にマイクロストリップ線路
で形成された端子が設けられていることを特徴とするマ
イクロ波回路用パッケージにある。
【００１２】またこの発明は、上記誘電体基板がこれを
貫通する貫通穴を有し、この貫通穴の部分にコプレーナ
線路を採用したＭＭＩＣが実装され上記誘電体基板上の
コプレーナ線路とワイヤで電気的に接続されていること
を特徴とするマイクロ波回路用パッケージにある。
【００１３】またこの発明は、上記誘電体基板のコプレ
ーナ線路および上記貫通穴に実装されたＭＭＩＣのコプ
レーナ線路の少なくとも一方が集中定数素子を含むこと
を特徴とするマイクロ波回路用パッケージにある。
【００１４】またこの発明は、上記集中定数素子がスパ
イラルインダクタンスからなり、このスパイラルインダ
クタンスが部分的に低誘電率の誘電体で覆われることを
特徴とするマイクロ波回路用パッケージにある。
【００１５】またこの発明は、上記誘電体基板上のコプ
レーナ線路の曲がり部分について、コプレーナ線路の主
線路の内側のパターン面積を増やしたことを特徴とする
マイクロ波回路用パッケージにある。
【００１６】またこの発明は、上記誘電体基板上のコプ
レーナ線路の曲がり部分について、コプレーナ線路の内
側の接地導体のパターン面積を増やしたことを特徴とす
るマイクロ波回路用パッケージにある。
【００１７】またこの発明は、上記誘電体基板上に上記
貫通穴を複数設けてそれぞれにＭＭＩＣを実装し、これ
に従って上記コプレーナ線路を複数に分割し、それぞれ
をコプレーナ線路またはマイクロストリップ線路と枠状
誘電体を含む上記端子への接続構造と同じ構造で接続し
たことを特徴とするマイクロ波回路用パッケージにあ
る。
【００１８】またこの発明は、上記貫通穴にＭＭＩＣを
フリップチップ実装したことを特徴とするマイクロ波回
路用パッケージにある。
【００１９】
【発明の実施の形態】実施の形態１．図１はこの発明の
一実施の形態によるマイクロ波回路用パッケージの構成
を示す分解斜視図である。また、図２の(ａ)は図１のパ
ッケージを透視して示した上面図、(ｂ)はＡ−Ａ線に沿
った断面図である。各図において、１００はマイクロ波
回路用パッケージで、１は誘電体基板、２は枠状誘電体
２ａとその内側の層状誘電体２ｂからなる誘電体部材、
３は入力端子、４は出力端子、５０は主線路５と接地導
体６からなるコプレーナ線路、７はバイアス端子、８は
貫通穴、９ａは第１の導電部材、９ｂは第２の導電部
材、１０は第１の接地導体板、１２は第２の接地導体板
である。
【００２０】誘電体基板１には、基板を貫通する長方形
の貫通穴８が設けられ、上面には主線路５とこれと同一
面上に形成される接地導体６で構成されるコプレーナ線
路５０、外周に設けられたマイクロストリップ線路で形
成された各端子３、４、７、およびコプレーナ線路５０
とマイクロストリンプ線路で形成された上記各端子３、
４、７との変換部２９が形成されている。ここでは変換
部２９はマイクロストリップ線路で形成されている。ま
た裏面には第１の接地導体板１０が設けられいる。
【００２１】入力端子３と出力端子４は対向する辺に、
バイアス端子７はその両側の辺に設けられ、それぞれ変
換部２９とコプレーナ線路５０によってＭＭＩＣ等を搭
載するための貫通穴８の縁まで導かれている。また接地
導体６の外側の端と基板１の裏面の接地導体板１０が基
板１を貫通する第１の導電部材９ａで電気的に接続され
ている。
【００２２】基板１上には内側が接地導体６の外側の端
と面一になり、外側は変換部２９の外縁の各端子３、
４、７の手前までとする枠状誘電体２ａが積層され、そ
の内側の壁面には接地導体６と第２の接地導体板１２を
接続する第２の導電部材９ｂが形成されている。また枠
状誘電体２ａの内側には、コプレーナ線路５０上を２種
類以上の層状の誘電体で覆う層状誘電体２ｂが設けられ
る。そして枠状誘電体２ａと層状誘電体２ｂからなる誘
電体部材２の上面が接地導体板１２で覆われている。
【００２３】コプレーナ線路５０を伝送線路としている
ので、その動作においてコプレーナ線路５０を構成する
誘電体基板１上の主線路５と同誘電体面上の接地導体６
間に電磁界が生じる。この場合、生じる電磁界はコプレ
ーナ線路５０を形成している誘電体基板１を介するもの
と、コプレーナ線路５０上を覆った誘電体部材２を介す
るものがあるが、共に誘電体を介すこととコプレーナ線
路５０を構成する誘電体基板１上の主線路５と同誘電体
面上の接地導体６との間隔を主線路５の線路幅との関係
とによって狭くできるので、従来のマイクロストリップ
線路で構成した場合の空間に広がる電磁界よりコプレー
ナ線路５０の動作で生じる電磁界の方が狭い範囲に閉じ
込めることができる。
【００２４】ここでは、コプレーナ線路５０を構成する
接地導体６と誘電体基板１の裏面に形成した接地導体板
１０間を、接地導体６の外側の端面で導体膜等からなる
第１の導電部材９ａで接続し、同じ端面で接地導体６と
コプレーナ線路５０上の誘電体部材２を覆う第１の接地
導体板１２も第２の導電部材９ａで接続することにより
それぞれ接地導体として、電磁界を閉じこめている。
【００２５】実施の形態２．図３はこの発明の別の実施
の形態によるマイクロ波回路用パッケージの構成を示す
図で、(ａ)は透視して示した上面図、(ｂ)はＢ−Ｂ線に
沿った断面図である。上記実施の形態と同一もしくは相
当する部分は同一符号で示し説明を省略する。この実施
の形態ではコプレーナ線路５０とマイクロストリップ線
路からなる各端子３、４、７の間のそれぞれの変換部２
９をコプレーナ線路５０と同じ構造で構成した。
【００２６】図３の(ｂ)において、５１は主線路１６と
接地導体１７からなるコプレーナ線路、１８は第３の導
電部材である。各変換部２９は、主線路１６とこれと同
一面上に形成される接地導体１７からなるコプレーナ線
路５１で構成され、接地導体１７がその両側の端で、誘
電体基板１および枠状誘電体２ａの内部に形成された導
電部材１８で基板１の裏面の接地導体板１０と誘電体部
材２の最上面の接地導体板１２にそれぞれ接続した構成
になっており、このようにすると変換部２９での電磁界
も容易に閉じ込めることができる。
【００２７】実施の形態３．また図４には上記各実施の
形態によるマイクロ波回路用パッケージ１００内部の貫
通穴８の部分に、実際のマイクロ波用の回路素子を実装
した状態を示す。貫通穴８には、トランジスタ１５を構
成要素に持つコプレーナ線路で形成されたＭＭＩＣ１３
およびバイパスコンデンサ１４が実装され、回路素子同
士および回路素子とコプレーナ線路５０との間がワイ
ヤ、例えば金ワイヤ３１で接続される。これにより、実
際の機能を果たすことになる。
【００２８】実施の形態４．図５はこの発明の別の実施
の形態によるマイクロ波回路用パッケージの構成を示す
図で、この実施の形態では、コプレーナ線路５０の主線
路５が集中定数素子であるスパイラルインダクタ１９で
構成されている。また、ＭＭＩＣ１３もスパイラルイン
ダクタ２０とＭＩＭキャパシタ２１を構成要素として含
むものとしてもよい。
【００２９】集中定数素子であるスパイラルインダクタ
１９、２０は共に、素子の周囲近傍に接地導体(例えば
接地導体６)が形成されているので、その動作において
集中定数素子を形成する導体あるいは電極と同誘電体面
上の接地導体間に電磁界が生じる。この場合、生じる電
磁界は集中定数素子を形成している誘電体基板１を介す
るものと、集中定数素子上を覆った誘電体部材２を介す
るものがあるが、共に誘電体を介すことと、集中定数素
子を形成する導体あるいは電極と同誘電体面上の接地導
体との間を近接させることにより、従来の集中定数素子
で構成した場合の空間に広がる電磁界より集中定数素子
近傍に電磁界を狭い範囲に閉じ込めることができる。
【００３０】なお特に図示しないが、誘電体部材２につ
いてスパイラルインダクタ１９、２０上に部分的あるい
は選択的に誘電率の特に低い材質のものを用いることで
電磁界をさらに狭い範囲に閉じ込めることができる。
【００３１】実施の形態５．図６はこの発明の別の実施
の形態によるマイクロ波回路用パッケージの特にコプレ
ーナ線路５０の構成を示すもので、誘電体基板１上に形
成されたコプレーナ線路５０の９０度の曲がり部分２２
において、主線路５の内側にパターン２３を増やした。
なおパターン２３の形状はこれに限られるものではな
い。
【００３２】コプレーナ線路５０の９０度の曲がり部分
２２において、主線路５の内側のパターン面積を増やし
で容量成分を増やし、主線路５の９０度の曲がり部分２
２の内側を伝搬する電波を遅らせることで、曲がり部分
２２の外側を伝搬する電波との速度差を緩和することに
より、９０度曲がり部分２２で発生する放射・反射を抑
制し、従来に比べて空間に広がる電磁界を狭い範囲に閉
じこめることができる。
【００３３】実施の形態６．図７はこの発明の別の実施
の形態によるマイクロ波回路用パッケージの特にコプレ
ーナ線路５０の構成を示すもので、誘電体基板１上に形
成されたコプレーナ線路５０の９０度の曲がり部分２２
において、内側の接地導体６のパターン２４を増やし
た。なおパターン２４の形状はこれに限られるものでは
ない。
【００３４】コプレーナ線路５０の９０度の曲がり部分
２２において、主線路５の内側の接地導体６のパターン
面積を増やして容量成分を増やし、主線路５の９０度の
曲がり部分２２の内側を伝搬する電波を遅らせること
で、曲がり部分２２の外側を伝搬する電波との速度差を
緩和することにより、９０度曲がり部分２２で発生する
放射・反射を抑制し、従来に比べて空間に広がる電磁界
を狭い範囲に閉じこめることができる。
【００３５】実施の形態７．図８はこの発明の別の実施
の形態によるマイクロ波回路用パッケージの構成を示す
図で、この実施の形態では、誘電体基板１上に貫通穴８
を２箇所に設け、その２箇所の間を、変換部２９と同じ
ようにコプレーナ線路またはマイクロストリップ線路で
接続し、その上を枠状誘電体２ａと同じような導電部材
が両側の壁に設けられている誘電体２ｃで覆うようにす
る。
【００３６】２箇所の間をコプレーナ線路またはマイク
ロストリップ線路で接続し、かつ両側の壁面に導電部材
が接着された誘電体２ｃで覆うため、パッケージの内部
から外部へ線路を引き出す変換部２９の構造と同じ構造
の線路を有する構造により２分割したので、２つの貫通
穴８に実装されたＭＭＩＣ間のアイソレーションを向上
させることができる。
【００３７】なお、これは上記のような２分割に限ら
ず、３個以上に分割した場合にも同様の構造でそれぞれ
分割することにより、同様の効果が得られる。
【００３８】実施の形態８．図９はこの発明の別の実施
の形態によるマイクロ波回路用パッケージの構成を示す
図で、この実施の形態では、貫通穴８に実装されるＭＭ
ＩＣ１３の少なくとも１つをフリップチップ実装したＭ
ＭＩＣ２６としたものである。
【００３９】このようにＭＭＩＣをフリップチップ実装
したので、放熱の悪いコプレーナ線路を採用したＭＭＩ
Ｃに対して、パッケージのコプレーナ線路５０の接地導
体６を介して放熱を行わせることができる。
【００４０】
【発明の効果】以上のように、この発明では、おもて面
に主線路と接地導体からなるコプレーナ線路が形成され
ると共に裏面に第１の接地導体板を設けた誘電体基板
と、この誘電体基板上にコプレーナ線路を覆うように設
けられると共に上面に第２の接地導体板を設けた誘電体
部材と、上記誘電体基板を貫通して上記コプレーナ線路
の接地導体と第１の接地導体板を電気的に接続する第１
の導電部材と、上記誘電体部材を貫通して上記コプレー
ナ線路の接地導体と第２の接地導体板を電気的に接続す
る第２の導電部材と、を備えたマイクロ波回路用パッケ
ージとした。また、上記誘電体部材が、これの外周縁を
構成する枠状誘電体とその内側に上記コプレーナ線路上
を２種類以上の誘電体で層状に覆うようにして設けられ
た層状誘電体とからなり、上記コプレーナ線路の上記枠
状誘電体で覆われる線路部分がマイクロストリップ線路
または上記と同じ構造のコプレーナ線路で形成され、そ
の外側にマイクロストリップ線路で形成された端子が設
けられているものとした。さらに、上記誘電体基板がこ
れを貫通する貫通穴を有し、この貫通穴の部分にコプレ
ーナ線路を採用したＭＭＩＣが実装され上記誘電体基板
上のコプレーナ線路とワイヤで電気的に接続されている
ものとした。従って、従来のマイクロストリップ線路お
よびコプレーナ線路の線路上の誘電体が空気であるのに
比べて、線路上にも空気より誘電率の低い誘電体が設け
られており、さらに誘電体基板上の線路をコプレーナ線
路にすることで、線路上に接地導体を近づけることが可
能になり、ひいてはマイクロ波回路用パッケージ全体の
薄型化および小型化が図れる。
【００４１】また、上記誘電体基板のコプレーナ線路お
よび上記貫通穴に実装されたＭＭＩＣのコプレーナ線路
の少なくとも一方が集中定数素子を含むようにしたの
で、集中定数素子上の誘電体が空気の場合より、線路上
に接地導体を近づけることが可能になり、ひいてはマイ
クロ波回路用パッケージ全体の薄型化および小型化が図
れる。
【００４２】また、上記集中定数素子がスパイラルイン
ダクタンスからなり、このスパイラルインダクタンスが
部分的に誘電率の特に低い誘電体で覆われるようにした
ので、電磁界をさらに狭い範囲に閉じ込めることがで
き、マイクロ波回路用パッケージ全体のさらなる薄型化
および小型化が図れる。
【００４３】また、上記誘電体基板上のコプレーナ線路
の曲がり部分について、コプレーナ線路の主線路の内側
のパターン面積を増やすように、またはコプレーナ線路
の内側の接地導体のパターン面積を増やすようにしたの
で、曲がり部分で発生する放射・反射を抑制でき、電磁
界をより狭い範囲に閉じ込めることができ、マイクロ波
回路用パッケージ全体のさらなる薄型化および小型化が
図れる。
【００４４】また、上記誘電体基板上に上記貫通穴を複
数設けてそれぞれにＭＭＩＣを実装し、これに従って上
記コプレーナ線路を複数に分割し、それぞれをコプレー
ナ線路またはマイクロストリップ線路と枠状誘電体を含
む上記端子への接続構造と同じ構造で接続するようにし
たので、実装されるＭＭＩＣ間のアイソレーションを向
上させることができ発振を防止することができる。
【００４５】また、上記貫通穴にＭＭＩＣをフリップチ
ップ実装するようにしたので、パッケージのコプレーナ
線路の接地導体を介して放熱を行うことができ、放熱効
率が改善され、ＭＭＩＣの特性が向上する。
【図面の簡単な説明】
【図１】 この発明の一実施の形態によるマイクロ波回
路用パッケージの構成を示す分解斜視図である。
【図２】 (ａ)は図１のパッケージを透視して示した上
面図、(ｂ)はＡ−Ａ線に沿った断面図である。
【図３】 (ａ)はこの発明の別の実施の形態によるマイ
クロ波回路用パッケージの透視して示した上面図、(ｂ)
はＢ−Ｂ線に沿った断面図である。
【図４】 この発明の別の実施の形態によるマイクロ波
回路用パッケージの構成を示す図である。
【図５】 この発明の別の実施の形態によるマイクロ波
回路用パッケージの構成を示す図である。
【図６】 この発明の別の実施の形態によるマイクロ波
回路用パッケージの特にコプレーナ線路の構成を示す図
である。
【図７】 この発明の別の実施の形態によるマイクロ波
回路用パッケージの特にコプレーナ線路の構成を示す図
である。
【図８】 この発明の別の実施の形態によるマイクロ波
回路用パッケージの構成を示す図である。
【図９】 この発明の別の実施の形態によるマイクロ波
回路用パッケージの構成を示す図である。
【図１０】 (ａ)は従来の装置としてのマイクロストリ
ップ線路を形成した誘電体基板上に導体を設けたマイク
ロ波回路の一例を示す図、(ｂ)は(ａ)に示した導体の有
無による周波数特性の変化を示す図である。
【符号の説明】
１ 誘電体基板、２ 誘電体部材、２ａ 枠状誘電体、
２ｂ 層状誘電体、２ｃ 誘電体、３ 入力端子、４
出力端子、５，１６ 主線路、６，１７ 接地導体、７
バイアス端子、８ 貫通穴、９ａ 第１の導電部材、
９ｂ 第２の導電部材、１０ 第１の接地導体板、１２
第２の接地導体板、１３ ＭＭＩＣ、１４ バイパス
コンデンサ、１５ トランジスタ、１８ 第３の導電部
材、１９，２０ スパイラルインダクタンス、２１ Ｍ
ＩＭキャパシタ、２２ 曲がり部分、２３，２４ パタ
ーン、２６ フリップチップ実装したＭＭＩＣ、２９
変換部、３１ 金ワイヤ、５０，５１ コプレーナ線
路、１００ マイクロ波回路用パッケージ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 301

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 おもて面に主線路と接地導体からなるコ
    プレーナ線路が形成されると共に裏面に第１の接地導体
    板を設けた誘電体基板と、 この誘電体基板上にコプレーナ線路を覆うように設けら
    れると共に上面に第２の接地導体板を設けた誘電体部材
    と、 上記誘電体基板を貫通して上記コプレーナ線路の接地導
    体と第１の接地導体板を電気的に接続する第１の導電部
    材と、 上記誘電体部材を貫通して上記コプレーナ線路の接地導
    体と第２の接地導体板を電気的に接続する第２の導電部
    材とを備え、上記誘電体部材が、これの外周縁を構成する枠状誘電体
    と、その内側に上記コプレーナ線路上を２種類以上の誘
    電体で層状に覆うようにして設けられた層状誘電体とを
    有した マイクロ波回路用パッケージ。
  2. 【請求項２】 上記コプレーナ線路の上記枠状誘電体で
    覆われる線路部分がマイクロストリップ線路で形成さ
    れ、その外側にマイクロストリップ線路で形成された端
    子が設けられていることを特徴とする請求項１に記載の
    マイクロ波回路用パッケージ。
  3. 【請求項３】 上記コプレーナ線路の上記枠状誘電体で
    覆われる線路部分が同じ構造のコプレーナ線路で形成さ
    れ、その外側にマイクロストリップ線路で形成された端
    子が設けられていることを特徴とする請求項１に記載の
    マイクロ波回路用パッケージ。
  4. 【請求項４】 上記誘電体基板がこれを貫通する貫通穴
    を有し、この貫通穴の部分にコプレーナ線路を採用した
    ＭＭＩＣが実装され上記誘電体基板上のコプレーナ線路
    とワイヤで電気的に接続されていることを特徴とする請
    求項１ないし３のいずれかに記載のマイクロ波回路用パ
    ッケージ。
  5. 【請求項５】 上記誘電体基板のコプレーナ線路および
    上記貫通穴に実装されたＭＭＩＣのコプレーナ線路の少
    なくとも一方が集中定数素子を含むことを特徴とする請
    求項１ないし４のいずれかに記載のマイクロ波回路用パ
    ッケージ。
  6. 【請求項６】 上記集中定数素子がスパイラルインダク
    タンスからなり、このスパイラルインダクタンスが部分
    的に低誘電率の誘電体で覆われることを特徴とする請求
    項５に記載のマイクロ波回路用パッケージ。
  7. 【請求項７】 上記誘電体基板上のコプレーナ線路の曲
    がり部分について、コプレーナ線路の主線路の内側のパ
    ターン面積を増やしたことを特徴とする請求項１ないし
    ６のいずれかに記載のマイクロ波回路用パッケージ。
  8. 【請求項８】 上記誘電体基板上のコプレーナ線路の曲
    がり部分について、コプレーナ線路の内側の接地導体の
    パターン面積を増やしたことを特徴とする請求項１ない
    し６のいずれかに記載のマイクロ波回路用パッケージ。
  9. 【請求項９】 上記誘電体基板上に上記貫通穴を複数設
    けてそれぞれにＭＭＩＣを実装し、これに従って上記コ
    プレーナ線路を複数に分割し、それぞれをコプレーナ線
    路またはマイクロストリップ線路と枠状誘電体を含む上
    記端子への接続構造と同じ構造で接続したことを特徴と
    する請求項４ないし８のいずれかに記載のマイクロ波回
    路用パッケージ。
  10. 【請求項１０】 上記貫通穴にＭＭＩＣをフリップチッ
    プ実装したことを特徴とする請求項４ないし９のいずれ
    かに記載のマイクロ波回路用パッケージ。
JP33291597A 1997-12-03 1997-12-03 マイクロ波回路用パッケージ Expired - Fee Related JP3383203B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33291597A JP3383203B2 (ja) 1997-12-03 1997-12-03 マイクロ波回路用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33291597A JP3383203B2 (ja) 1997-12-03 1997-12-03 マイクロ波回路用パッケージ

Publications (2)

Publication Number Publication Date
JPH11168151A JPH11168151A (ja) 1999-06-22
JP3383203B2 true JP3383203B2 (ja) 2003-03-04

Family

ID=18260234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33291597A Expired - Fee Related JP3383203B2 (ja) 1997-12-03 1997-12-03 マイクロ波回路用パッケージ

Country Status (1)

Country Link
JP (1) JP3383203B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6282944B2 (ja) * 2014-06-27 2018-02-21 京セラ株式会社 配線基板およびこれを用いた高周波装置
JP6494474B2 (ja) * 2015-09-08 2019-04-03 株式会社東芝 高周波半導体装置

Also Published As

Publication number Publication date
JPH11168151A (ja) 1999-06-22

Similar Documents

Publication Publication Date Title
US7136029B2 (en) Frequency selective high impedance surface
JP2895005B2 (ja) ドップラーレーダモジュール
US7136028B2 (en) Applications of a high impedance surface
EP0660433B1 (en) High-frequency choke circuit
JP3457802B2 (ja) 高周波用半導体装置
JP2001085569A (ja) 高周波回路装置
US6717492B2 (en) Planar dielectric integrated circuit with line conversion conductor patterns
JP3383203B2 (ja) マイクロ波回路用パッケージ
US6169301B1 (en) Planar dielectric integrated circuit
JP3398282B2 (ja) 高周波用半導体装置
JPH07307605A (ja) 複合高周波回路モジュール
JPH0287701A (ja) 高周波集積回路用パッケージ
JPH03211870A (ja) モノリシックマイクロ波集積回路
JPH02156702A (ja) マイクロ波デバイス用パッケージ
JPH02135802A (ja) 混成集積回路装置
JP3448216B2 (ja) マイクロ波ｆｅｔ増幅器
JP4542531B2 (ja) 伝送モードの変換構造
JPS5927122B2 (ja) マイクロ波集積回路装置
JP2666094B2 (ja) 誘電体帯域阻止フィルタ
JPS61183948A (ja) マイクロ波集積回路用外囲器の接続基板
JP2643858B2 (ja) 複合マイクロ波集積回路
JP3772513B2 (ja) 高周波モジュール
JPH01165203A (ja) マイクロ波集積回路用受動回路装置
JPH07240607A (ja) 高周波回路
JPH05327325A (ja) マイクロ波遅波回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees