JP3457802B2 - 高周波用半導体装置 - Google Patents
高周波用半導体装置Info
- Publication number
- JP3457802B2 JP3457802B2 JP10713996A JP10713996A JP3457802B2 JP 3457802 B2 JP3457802 B2 JP 3457802B2 JP 10713996 A JP10713996 A JP 10713996A JP 10713996 A JP10713996 A JP 10713996A JP 3457802 B2 JP3457802 B2 JP 3457802B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- transmission line
- insulating substrate
- frequency
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波帯から
ミリ波帯領域の高周波用として用いられる半導体装置に
関し、特に、高周波信号の特性を劣化させることなく半
導体素子や回路部品に信号を伝送することが出来、さら
には特定周波数の信号のみを伝送することが出来るフィ
ルター回路を内蔵した高周波用半導体装置に関する。
ミリ波帯領域の高周波用として用いられる半導体装置に
関し、特に、高周波信号の特性を劣化させることなく半
導体素子や回路部品に信号を伝送することが出来、さら
には特定周波数の信号のみを伝送することが出来るフィ
ルター回路を内蔵した高周波用半導体装置に関する。
【０００２】
【従来技術】従来、マイクロ波やミリ波の信号を取り扱
う半導体装置では、図１１（ａ）に示すように、誘電体
からなる絶縁基板４０と蓋体４１により形成されたキャ
ビティ４２内に半導体素子（ＩＣ）４３を搭載して気密
に封止している。そして、信号等の入出力は、絶縁基板
４０表面にストリップ線路等の高周波用伝送線路４４を
形成し、この伝送線路４４とＩＣ４３とをワイヤボンデ
ィングやリボン等によって接続されている。また、他の
方法として図１１（ｂ）に示すように、絶縁基板４０の
底面に高周波用伝送線路４４を形成し、この伝送線路４
４とＩＣ４３とをスルーホール４５を通じて接続したも
のも提案されている。さらに、図１１（ｃ）に示すよう
に、半導体装置の底面に形成した伝送線路４４を半導体
装置の側面を経由して表面の伝送線路に接続して信号等
を伝送するものも提案されている。（特開昭６１−１６
８９３９号）。
う半導体装置では、図１１（ａ）に示すように、誘電体
からなる絶縁基板４０と蓋体４１により形成されたキャ
ビティ４２内に半導体素子（ＩＣ）４３を搭載して気密
に封止している。そして、信号等の入出力は、絶縁基板
４０表面にストリップ線路等の高周波用伝送線路４４を
形成し、この伝送線路４４とＩＣ４３とをワイヤボンデ
ィングやリボン等によって接続されている。また、他の
方法として図１１（ｂ）に示すように、絶縁基板４０の
底面に高周波用伝送線路４４を形成し、この伝送線路４
４とＩＣ４３とをスルーホール４５を通じて接続したも
のも提案されている。さらに、図１１（ｃ）に示すよう
に、半導体装置の底面に形成した伝送線路４４を半導体
装置の側面を経由して表面の伝送線路に接続して信号等
を伝送するものも提案されている。（特開昭６１−１６
８９３９号）。
【０００３】また、最近では、内部回路（ＭＭＩＣ）を
保護するための入力フィルターや内部回路（ＭＭＩＣ）
から発生されるノイズを遮断するための出力フィルター
が要求されつつあるが、このような場合には、半導体装
置の外部にバンドパスフィルタを別途設けたり、あるい
は、図１１（ａ）〜（ｃ）半導体装置の絶縁基板４０の
キャビティ外の伝送線路４４の一部、例えば側壁内に形
成することも提案されている（特開平７−２７３２７３
号）。
保護するための入力フィルターや内部回路（ＭＭＩＣ）
から発生されるノイズを遮断するための出力フィルター
が要求されつつあるが、このような場合には、半導体装
置の外部にバンドパスフィルタを別途設けたり、あるい
は、図１１（ａ）〜（ｃ）半導体装置の絶縁基板４０の
キャビティ外の伝送線路４４の一部、例えば側壁内に形
成することも提案されている（特開平７−２７３２７３
号）。
【０００４】
【発明が解決しようとする課題】しかしながら、図１１
（ａ）、（ｃ）に示されるように、ＩＣ搭載面に伝送線
路４４を形成し、伝送線路４４が蓋体４１を通過する場
合、側壁通過部で信号線路がマイクロストリップ線路か
らストリップ線路へと変換されるため、信号線路幅を狭
くする必要がある。その結果、この変換部で反射損、放
射損が発生しやすいため高周波信号の特性劣化が起こり
やすくなるという問題がある。また、ＩＣ搭載面の側面
に伝送線路を形成する関係上、半導体装置自体が必然的
に大きくなるため回路基板の小型化が困難であった。
（ａ）、（ｃ）に示されるように、ＩＣ搭載面に伝送線
路４４を形成し、伝送線路４４が蓋体４１を通過する場
合、側壁通過部で信号線路がマイクロストリップ線路か
らストリップ線路へと変換されるため、信号線路幅を狭
くする必要がある。その結果、この変換部で反射損、放
射損が発生しやすいため高周波信号の特性劣化が起こり
やすくなるという問題がある。また、ＩＣ搭載面の側面
に伝送線路を形成する関係上、半導体装置自体が必然的
に大きくなるため回路基板の小型化が困難であった。
【０００５】図１１（ｂ）は、この問題に対して、スル
ーホール４５を用いて底面の伝送線路と電気的に接続し
て、外部回路基板に面実装を可能としたものである。し
かし、この図１１（ｂ）の構造においては、伝送する信
号の使用周波数が１０ＧＨｚ以上になるとスルーホール
４５での透過損失が急激に大きくなるために、マイクロ
波帯からミリ波帯領域の信号を特性劣化なく伝送するこ
とが困難であった。
ーホール４５を用いて底面の伝送線路と電気的に接続し
て、外部回路基板に面実装を可能としたものである。し
かし、この図１１（ｂ）の構造においては、伝送する信
号の使用周波数が１０ＧＨｚ以上になるとスルーホール
４５での透過損失が急激に大きくなるために、マイクロ
波帯からミリ波帯領域の信号を特性劣化なく伝送するこ
とが困難であった。
【０００６】また、特定周波数のみを通過させる機能を
具備する半導体装置において、図１１（ａ）の外部にフ
ィルターを設けた装置では、装置全体の小型化には寄与
できず、さらにバンドパスフィルタ回路を伝送線路の一
部に形成した装置でも、伝送線路形成面の面積が大きく
なり、特に、絶縁基板の側壁に形成する場合は絶縁基板
の側壁は非常に小さいために線路を印刷することが難し
く、且つ共振線路間がショートする等の危険性があっ
た。
具備する半導体装置において、図１１（ａ）の外部にフ
ィルターを設けた装置では、装置全体の小型化には寄与
できず、さらにバンドパスフィルタ回路を伝送線路の一
部に形成した装置でも、伝送線路形成面の面積が大きく
なり、特に、絶縁基板の側壁に形成する場合は絶縁基板
の側壁は非常に小さいために線路を印刷することが難し
く、且つ共振線路間がショートする等の危険性があっ
た。
【０００７】従って、本発明は、マイクロ波からミリ波
帯領域でも使用可能で信号の特性劣化が非常に小さい高
周波用半導体装置を提供すること、さらには、フィルタ
ーを内蔵した小型化が可能な高周波用半導体装置を提供
することを目的とするものである。
帯領域でも使用可能で信号の特性劣化が非常に小さい高
周波用半導体装置を提供すること、さらには、フィルタ
ーを内蔵した小型化が可能な高周波用半導体装置を提供
することを目的とするものである。
【０００８】
【課題を解決するための手段】本発明者等は、マイクロ
波やミリ波等の高周波用としての半導体装置において、
信号の特性の劣化なく、かつ特定周波数の信号のみを通
過させることができるフィルターを具備する半導体装置
の構造について検討を重ねた結果、誘電体材料からなる
絶縁基板と蓋体により形成されるキャビティ内部に半導
体素子が搭載された半導体装置において、前記キャビテ
ィ内部の前記絶縁基板の表面に、前記半導体素子と電気
的に接続された第１の高周波用伝送線路と、前記絶縁基
板の底面に第２の高周波用伝送線路と形成し、さらに前
記絶縁基板内に特定周波数の信号のみを通過させるため
のフィルター回路を備え、前記絶縁基板内にスロット孔
が形成された第１のアース層を形成するとともに、該ス
ロット孔を介して前記第１の高周波用伝送線路と前記フ
ィルター回路とを結合し、前記絶縁基板内にスロット孔
が形成された第２のアース層を形成するとともに、該ス
ロット孔を介して前記第２の高周波用伝送線路と前記フ
ィルター回路とを結合することによって、上記目的が達
成されることを見出した。
波やミリ波等の高周波用としての半導体装置において、
信号の特性の劣化なく、かつ特定周波数の信号のみを通
過させることができるフィルターを具備する半導体装置
の構造について検討を重ねた結果、誘電体材料からなる
絶縁基板と蓋体により形成されるキャビティ内部に半導
体素子が搭載された半導体装置において、前記キャビテ
ィ内部の前記絶縁基板の表面に、前記半導体素子と電気
的に接続された第１の高周波用伝送線路と、前記絶縁基
板の底面に第２の高周波用伝送線路と形成し、さらに前
記絶縁基板内に特定周波数の信号のみを通過させるため
のフィルター回路を備え、前記絶縁基板内にスロット孔
が形成された第１のアース層を形成するとともに、該ス
ロット孔を介して前記第１の高周波用伝送線路と前記フ
ィルター回路とを結合し、前記絶縁基板内にスロット孔
が形成された第２のアース層を形成するとともに、該ス
ロット孔を介して前記第２の高周波用伝送線路と前記フ
ィルター回路とを結合することによって、上記目的が達
成されることを見出した。
【０００９】また、前記第２の高周波用伝送線路の一部
が外部回路基板に直接半田実装されることが望ましい。
さらに、前記フィルター回路は、ストリップ結合線路に
より形成されたことを特徴とするものである。
が外部回路基板に直接半田実装されることが望ましい。
さらに、前記フィルター回路は、ストリップ結合線路に
より形成されたことを特徴とするものである。
【００１０】本発明の上記の構成によれば、誘電体材料
からなる絶縁基板と蓋体により形成されるキャビティ内
部においてＩＣ素子と電気的に接続された第１の高周波
用伝送線路と、前記絶縁基板の底面に第２の高周波用伝
送線路とを、前記絶縁基板を介して対峙する位置に形成
して電磁結合させることにより、伝送線路が蓋体の側壁
を通過することなく結合できるために、側壁通過部にお
いて信号線路がマイクロストリップ線路からストリップ
線路へと変換されるための反射損、放射損の発生がな
く、またスルーホールやビアホール等による透過損失の
影響を受けることがないため、高周波信号を伝送損失を
抑制し、かつ必要な周波数の信号を通過伝送することが
できる。
からなる絶縁基板と蓋体により形成されるキャビティ内
部においてＩＣ素子と電気的に接続された第１の高周波
用伝送線路と、前記絶縁基板の底面に第２の高周波用伝
送線路とを、前記絶縁基板を介して対峙する位置に形成
して電磁結合させることにより、伝送線路が蓋体の側壁
を通過することなく結合できるために、側壁通過部にお
いて信号線路がマイクロストリップ線路からストリップ
線路へと変換されるための反射損、放射損の発生がな
く、またスルーホールやビアホール等による透過損失の
影響を受けることがないため、高周波信号を伝送損失を
抑制し、かつ必要な周波数の信号を通過伝送することが
できる。
【００１１】また、高周波用伝送線路間の電磁結合構造
としては、前記絶縁基板内にアース層を形成するととも
に、該アース層にスロット孔を形成し、前記第１の高周
波用伝送線路と、前記第２の高周波用伝送線路とを前記
スロット孔を介して電磁結合させることにより、伝送線
路間での信号の損失なく信号の伝達が可能となる。
としては、前記絶縁基板内にアース層を形成するととも
に、該アース層にスロット孔を形成し、前記第１の高周
波用伝送線路と、前記第２の高周波用伝送線路とを前記
スロット孔を介して電磁結合させることにより、伝送線
路間での信号の損失なく信号の伝達が可能となる。
【００１２】また狭帯域の信号を授受させたい時は、前
記第１の高周波用伝送線路と前記第２の高周波用伝送線
路間に平面型または数層からなるストリップ共振線路等
のフィルター回路を形成することで低損失な信号の伝達
を可能とすることができる。
記第１の高周波用伝送線路と前記第２の高周波用伝送線
路間に平面型または数層からなるストリップ共振線路等
のフィルター回路を形成することで低損失な信号の伝達
を可能とすることができる。
【００１３】
【発明の実施の形態】高周波用半導体装置の一例を図１
に示した。図１によれば、高周波用半導体装置１は、誘
電体材料からなる絶縁基板２と蓋体３によりキャビティ
４が形成されており、そのキャビティ４内には、ＩＣ等
の半導体素子５が搭載されている。絶縁基板２を構成す
る誘電体材料としては誘電率が１０以下、特に６以下の
セラミックス、ガラスセラミックス、セラミック金属複
合材料、ガラス有機樹脂系複合材料等が使用できる。
に示した。図１によれば、高周波用半導体装置１は、誘
電体材料からなる絶縁基板２と蓋体３によりキャビティ
４が形成されており、そのキャビティ４内には、ＩＣ等
の半導体素子５が搭載されている。絶縁基板２を構成す
る誘電体材料としては誘電率が１０以下、特に６以下の
セラミックス、ガラスセラミックス、セラミック金属複
合材料、ガラス有機樹脂系複合材料等が使用できる。
【００１４】一方、蓋体３は、キャビティからの電磁波
が外部に漏洩するのを防止できる材料から構成すること
が望ましく、セラミックス、セラミック金属複合材料、
ガラスセラミックス等が使用できるが、これらの材料中
に電磁波を吸収させることのできるカーボン等の電磁波
吸収物質を分散させたり、蓋体の表面にこれらの電磁波
吸収物質を塗布することもできる。また、電磁波の漏洩
を防止するため、蓋体３で封止する際のＡｕ−Ｓｎ、Ａ
ｕ−Ｓｉなどのシール部を後述するアース層と壁内をス
ルーホール等で接続して同電位とすることが望ましい。
が外部に漏洩するのを防止できる材料から構成すること
が望ましく、セラミックス、セラミック金属複合材料、
ガラスセラミックス等が使用できるが、これらの材料中
に電磁波を吸収させることのできるカーボン等の電磁波
吸収物質を分散させたり、蓋体の表面にこれらの電磁波
吸収物質を塗布することもできる。また、電磁波の漏洩
を防止するため、蓋体３で封止する際のＡｕ−Ｓｎ、Ａ
ｕ−Ｓｉなどのシール部を後述するアース層と壁内をス
ルーホール等で接続して同電位とすることが望ましい。
【００１５】上記の半導体装置において、半導体素子５
に信号を伝送する線路として、マイクロストリップ線
路、ストリップ線路、グランド付コプレーナ線路のうち
から選ばれる１種の高周波用伝送線路がキャビティ４内
の絶縁基板２の表面に形成されている。図１は、伝送線
路がマイクロストリップ線路の場合の構造を示すもので
ある。図１によれば、絶縁基板２内には導体層からなる
アース層６がほぼ全面にわたり形成され、絶縁基板２表
面に形成されたストリップ導体路７によりマイクロスト
リップ線路８が形成されている。また、半導体装置１の
底面にも、ストリップ導体路９が形成され、アース層６
間においてマイクロストリップ線路１０が形成されてい
る。
に信号を伝送する線路として、マイクロストリップ線
路、ストリップ線路、グランド付コプレーナ線路のうち
から選ばれる１種の高周波用伝送線路がキャビティ４内
の絶縁基板２の表面に形成されている。図１は、伝送線
路がマイクロストリップ線路の場合の構造を示すもので
ある。図１によれば、絶縁基板２内には導体層からなる
アース層６がほぼ全面にわたり形成され、絶縁基板２表
面に形成されたストリップ導体路７によりマイクロスト
リップ線路８が形成されている。また、半導体装置１の
底面にも、ストリップ導体路９が形成され、アース層６
間においてマイクロストリップ線路１０が形成されてい
る。
【００１６】そして、アース層６内には、導体層が形成
されないスロット孔１１が形成されており、マイクロス
トリップ線路８とマイクロストリップ線路１０とは、こ
のスロット孔１１を介して、各線路の端部が対峙するよ
うに形成することにより電磁結合され、損失のない信号
の伝送が行われる。なお、このスロット孔１１は複数個
形成されていてもよい。
されないスロット孔１１が形成されており、マイクロス
トリップ線路８とマイクロストリップ線路１０とは、こ
のスロット孔１１を介して、各線路の端部が対峙するよ
うに形成することにより電磁結合され、損失のない信号
の伝送が行われる。なお、このスロット孔１１は複数個
形成されていてもよい。
【００１７】このスロット孔１１を介して形成されたス
トリップ導体路７、９は、導体路間の電磁結合構造を説
明するための斜視図を示す図２から明らかなように、ア
ース層６に形成されたスロット孔１１を挟んで、それぞ
れの線路の端部が平面的に必要な伝送信号周波数の１／
２波長相当長さで重なるように位置に形成されることが
望ましく、スロット孔１１の形状は、長辺と短辺とから
なる長方形の孔であり、スロット穴の形状は、使用周波
数の特定と周波数の帯域幅を特定することができる。そ
のためスロット孔の長辺は伝送信号周波数の１／２波長
相当長さにするのが望ましく、スロット孔の短辺は１／
５波長相当長さから１／５０波長相当長さに設定する
と、帯域幅は３ＧＨｚ〜２０ＧＨｚに制御することが出
来る。
トリップ導体路７、９は、導体路間の電磁結合構造を説
明するための斜視図を示す図２から明らかなように、ア
ース層６に形成されたスロット孔１１を挟んで、それぞ
れの線路の端部が平面的に必要な伝送信号周波数の１／
２波長相当長さで重なるように位置に形成されることが
望ましく、スロット孔１１の形状は、長辺と短辺とから
なる長方形の孔であり、スロット穴の形状は、使用周波
数の特定と周波数の帯域幅を特定することができる。そ
のためスロット孔の長辺は伝送信号周波数の１／２波長
相当長さにするのが望ましく、スロット孔の短辺は１／
５波長相当長さから１／５０波長相当長さに設定する
と、帯域幅は３ＧＨｚ〜２０ＧＨｚに制御することが出
来る。
【００１８】また、配置構造において、ストリップ導体
路７、９の端部１２、１３は、高周波信号の反射を少な
く終端させるために、導体路幅を多段にあるいは扇状に
拡げた形状とすることが望ましい。さらに、装置の小型
化を図るためはストリップ導体路の端部をスロット孔に
沿って９０度曲げた形状することが望ましい。また、端
部１２、１３において、さらに高周波信号の特性を向上
させ、かつ伝送線路端部及びスロット孔周辺からの漏れ
波を防御するには、図３の伝送線路の終端部の一例に示
されるように、スロット孔１１周辺と導体路７，９の端
部１２、１３の周辺にアース層１４を半円状に配置し、
そのアース層１４と絶縁基板２内のアース層６とを複数
のビアホール１５により、端部１２、１３またはスロッ
ト孔１１の周期を取り囲むように形成することが望まし
い。この時のビアホール１５間の間隔は、伝送信号周波
数の１／４波長相当長さ以下に設定される。
路７、９の端部１２、１３は、高周波信号の反射を少な
く終端させるために、導体路幅を多段にあるいは扇状に
拡げた形状とすることが望ましい。さらに、装置の小型
化を図るためはストリップ導体路の端部をスロット孔に
沿って９０度曲げた形状することが望ましい。また、端
部１２、１３において、さらに高周波信号の特性を向上
させ、かつ伝送線路端部及びスロット孔周辺からの漏れ
波を防御するには、図３の伝送線路の終端部の一例に示
されるように、スロット孔１１周辺と導体路７，９の端
部１２、１３の周辺にアース層１４を半円状に配置し、
そのアース層１４と絶縁基板２内のアース層６とを複数
のビアホール１５により、端部１２、１３またはスロッ
ト孔１１の周期を取り囲むように形成することが望まし
い。この時のビアホール１５間の間隔は、伝送信号周波
数の１／４波長相当長さ以下に設定される。
【００１９】なお、半導体装置１を外部回路基板（図示
せず）に実装する場合には、半導体装置１の底面に形成
されたストリップ導体路９の一部を外部回路基板表面の
導体回路に対して直接半田等を用いて接続することが望
ましい。外部回路基板への他の接続方法としては、従来
より底面に形成されたストリップ導体路９の一部に接続
端子を形成し、この接続端子を介して外部電気回路基板
と半田により接続するのが一般的であるが、かかる方法
では、接続端子部でインピーダンス不整合が生じて反射
損が生じやすいという問題がある。さらに、上記以外の
好ましい接続方法としては、半田接続部においてもイン
ピーダンス不整合が生じる場合があるため、前記ストリ
ップ導体路９と外部回路基板上の伝送線路を重ねて接触
させることで実装し、線路以外の部分で半田固定するこ
とが望ましい。
せず）に実装する場合には、半導体装置１の底面に形成
されたストリップ導体路９の一部を外部回路基板表面の
導体回路に対して直接半田等を用いて接続することが望
ましい。外部回路基板への他の接続方法としては、従来
より底面に形成されたストリップ導体路９の一部に接続
端子を形成し、この接続端子を介して外部電気回路基板
と半田により接続するのが一般的であるが、かかる方法
では、接続端子部でインピーダンス不整合が生じて反射
損が生じやすいという問題がある。さらに、上記以外の
好ましい接続方法としては、半田接続部においてもイン
ピーダンス不整合が生じる場合があるため、前記ストリ
ップ導体路９と外部回路基板上の伝送線路を重ねて接触
させることで実装し、線路以外の部分で半田固定するこ
とが望ましい。
【００２０】なお、ＩＣ素子５は、ストリップ導体路７
の上に半田や金バンプ等により直接載置されることによ
り、伝送損失なく接続することができるが、導体路７と
ＩＣ素子５との接続方法としては、これに限られるもの
ではなく、例えば、金リボンや数本のワイヤボンディン
グにより接続したり、ポリイミド等の基板にＣｕ等の導
体を形成した導体板等により接続することもできる。
の上に半田や金バンプ等により直接載置されることによ
り、伝送損失なく接続することができるが、導体路７と
ＩＣ素子５との接続方法としては、これに限られるもの
ではなく、例えば、金リボンや数本のワイヤボンディン
グにより接続したり、ポリイミド等の基板にＣｕ等の導
体を形成した導体板等により接続することもできる。
【００２１】また、伝送線路を電磁結合させるための構
造としてコプレーナ線路の場合について図４、５にその
構造の概略配置図を示した。図４は半導体装置の概略図
であり、図５はその伝送線路間の結合構造の斜視図であ
る。図４によれば、キャビティ４内の絶縁基板２の表面
にＩＣ素子５と接続されたストリップ導体路１８を形成
し、また、絶縁基板２の底面にストリップ導体路１９が
ストリップ導体路１８と対峙する位置に形成されてい
る。この導体路１８および導体路１９の終端部では、い
ずれも終端部の線幅が小さくなるように形成され、その
線幅の狭い部分同士が平面的に見て重なる位置に形成さ
れている。重なる部分の長さは、伝送信号周波数の約１
／４波長から１／２波長相当長さであることが望まし
い。
造としてコプレーナ線路の場合について図４、５にその
構造の概略配置図を示した。図４は半導体装置の概略図
であり、図５はその伝送線路間の結合構造の斜視図であ
る。図４によれば、キャビティ４内の絶縁基板２の表面
にＩＣ素子５と接続されたストリップ導体路１８を形成
し、また、絶縁基板２の底面にストリップ導体路１９が
ストリップ導体路１８と対峙する位置に形成されてい
る。この導体路１８および導体路１９の終端部では、い
ずれも終端部の線幅が小さくなるように形成され、その
線幅の狭い部分同士が平面的に見て重なる位置に形成さ
れている。重なる部分の長さは、伝送信号周波数の約１
／４波長から１／２波長相当長さであることが望まし
い。
【００２２】また、導体路１８には、導体路１８形成面
において導体路１８を挟む位置に一対のアース帯２０が
導体路１８と平行して形成されており、また、底面に形
成された導体路１９においても同様にアース帯２１が形
成されている。そして、導体路１８とアース帯２０間
で、また導体路１９とアース帯２１間でコプレーナ線路
が形成され、また、これらのコプレーナ線路は、絶縁基
板２を介して上記のような位置に対峙させることにより
２つのコプレーナ線路間を電磁結合することができる。
なお、アース帯２０、２１はビアホール２２によって電
気的に接続することにより各アース帯を同電位に設定す
ることが可能となり、アースを強化することができる。
において導体路１８を挟む位置に一対のアース帯２０が
導体路１８と平行して形成されており、また、底面に形
成された導体路１９においても同様にアース帯２１が形
成されている。そして、導体路１８とアース帯２０間
で、また導体路１９とアース帯２１間でコプレーナ線路
が形成され、また、これらのコプレーナ線路は、絶縁基
板２を介して上記のような位置に対峙させることにより
２つのコプレーナ線路間を電磁結合することができる。
なお、アース帯２０、２１はビアホール２２によって電
気的に接続することにより各アース帯を同電位に設定す
ることが可能となり、アースを強化することができる。
【００２３】上記の図１および図２における半導体装置
においては、キャビティ４内に形成された高周波用伝送
線路と絶縁基板２の底面に形成された高周波用伝送線路
とを電磁結合させる構造によって、高周波用伝送線路に
より伝導される信号のうち、および３ＧＨｚ以下の低周
波数および直流信号（ＤＣ信号）を除く、いわゆる広帯
域フィルターとしての機能を具備するものである。
においては、キャビティ４内に形成された高周波用伝送
線路と絶縁基板２の底面に形成された高周波用伝送線路
とを電磁結合させる構造によって、高周波用伝送線路に
より伝導される信号のうち、および３ＧＨｚ以下の低周
波数および直流信号（ＤＣ信号）を除く、いわゆる広帯
域フィルターとしての機能を具備するものである。
【００２４】本発明によれば、狭帯域の特定周波数のみ
を通過させる場合の構造について図６に示した。図６の
半導体装置は、図１の高周波用伝送線路がマイクロスト
リップ線路により構成される半導体装置を改良した例で
ある。図６によれば、キャビティ４内の絶縁基板２の表
面には、ＩＣ素子５と接続されたストリップ導体路２３
が形成され、また絶縁基板２内にはアース層２４が形成
され、ストリップ導体路２３とアース層２４によってマ
イクロストリップ線路２５が形成されている。一方、絶
縁基板２の底面には、ストリップ導体路２６が形成さ
れ、また絶縁基板２内にはアース層２７が形成され、ス
トリップ導体路２６とアース層２７によってマイクロス
トリップ線路２８が形成されている。
を通過させる場合の構造について図６に示した。図６の
半導体装置は、図１の高周波用伝送線路がマイクロスト
リップ線路により構成される半導体装置を改良した例で
ある。図６によれば、キャビティ４内の絶縁基板２の表
面には、ＩＣ素子５と接続されたストリップ導体路２３
が形成され、また絶縁基板２内にはアース層２４が形成
され、ストリップ導体路２３とアース層２４によってマ
イクロストリップ線路２５が形成されている。一方、絶
縁基板２の底面には、ストリップ導体路２６が形成さ
れ、また絶縁基板２内にはアース層２７が形成され、ス
トリップ導体路２６とアース層２７によってマイクロス
トリップ線路２８が形成されている。
【００２５】そして、図６の半導体装置における大きな
特徴は、アース層２４とアース層２７との間に、フィル
ター回路２９が形成されている点にある。図６の装置に
おいては、フィルター回路２９は、図７に示すように伝
送信号周波数の１／２波長相当長さの同一形状の導体路
３０が等間隔で多段に配列した平面型ストリップ共振線
路によって形成される。なお、図７のストリップ共振線
路はその周囲に電磁波が漏洩しないように、フィルター
回路２９の周囲にアース帯３１形成され、このアース帯
３１は、ビアホール３２にてアース層２４およびアース
層２７と電気的に接続されている。
特徴は、アース層２４とアース層２７との間に、フィル
ター回路２９が形成されている点にある。図６の装置に
おいては、フィルター回路２９は、図７に示すように伝
送信号周波数の１／２波長相当長さの同一形状の導体路
３０が等間隔で多段に配列した平面型ストリップ共振線
路によって形成される。なお、図７のストリップ共振線
路はその周囲に電磁波が漏洩しないように、フィルター
回路２９の周囲にアース帯３１形成され、このアース帯
３１は、ビアホール３２にてアース層２４およびアース
層２７と電気的に接続されている。
【００２６】そして、このフィルター回路の端部３３と
ストリップ導体路２３の端部とがアース層２４に形成さ
れたスロット孔３４を介して対峙する位置に形成される
ことにより、フィルター回路２９はマイクロストリップ
線路２５と電磁結合し、また、フィルター回路の他端部
３５とストリップ導体路２６の端部とがアース層２７に
形成されたスロット孔３６を介して対峙する位置に形成
されることにより、フィルター回路２９は、マイクロス
トリップ線路２８と電磁結合されている。
ストリップ導体路２３の端部とがアース層２４に形成さ
れたスロット孔３４を介して対峙する位置に形成される
ことにより、フィルター回路２９はマイクロストリップ
線路２５と電磁結合し、また、フィルター回路の他端部
３５とストリップ導体路２６の端部とがアース層２７に
形成されたスロット孔３６を介して対峙する位置に形成
されることにより、フィルター回路２９は、マイクロス
トリップ線路２８と電磁結合されている。
【００２７】図１の高周波用半導体装置において、誘電
率５．５、誘電損失１５．０×１０-4（測定周波数１
３．２ＧＨｚ）の誘電体材料と、導体に銅を用いて半導
体装置を作製した。半導体装置の入出力部における伝送
特性をネットワークアナライザーにより測定した。図８
にその結果を示す。この図８から半導体装置は１６ＧＨ
ｚを中心周波数として、帯域幅５．５ＧＨｚ、Ｓ１１：
−１８〜−２８ｄＢ、Ｓ２１：−０．５ｄＢ以上の特性
が得られ、１６ＧＨｚ近傍では高周波信号の特性劣化が
ほとんど認められない。
率５．５、誘電損失１５．０×１０-4（測定周波数１
３．２ＧＨｚ）の誘電体材料と、導体に銅を用いて半導
体装置を作製した。半導体装置の入出力部における伝送
特性をネットワークアナライザーにより測定した。図８
にその結果を示す。この図８から半導体装置は１６ＧＨ
ｚを中心周波数として、帯域幅５．５ＧＨｚ、Ｓ１１：
−１８〜−２８ｄＢ、Ｓ２１：−０．５ｄＢ以上の特性
が得られ、１６ＧＨｚ近傍では高周波信号の特性劣化が
ほとんど認められない。
【００２８】また、本発明のフィルター回路を具備する
図６の高周波用半導体装置において、誘電率９．６、誘
電損失１３．０×１０-4（測定周波数１１．０ＧＨｚ）
の誘電体材料と、導体に銅を用いて半導体装置を作製し
た。半導体装置の入力部における伝送特性をネットワー
クアナライザーにより測定した。図９にその結果を示
す。図９から半導体装置は１６ＧＨｚを中心周波数とし
て、帯域幅０．８ＧＨｚ、Ｓ１１：−１５〜−２６ｄ
Ｂ、Ｓ２１：−０．５ｄＢ以上の特性が得られた。
図６の高周波用半導体装置において、誘電率９．６、誘
電損失１３．０×１０-4（測定周波数１１．０ＧＨｚ）
の誘電体材料と、導体に銅を用いて半導体装置を作製し
た。半導体装置の入力部における伝送特性をネットワー
クアナライザーにより測定した。図９にその結果を示
す。図９から半導体装置は１６ＧＨｚを中心周波数とし
て、帯域幅０．８ＧＨｚ、Ｓ１１：−１５〜−２６ｄ
Ｂ、Ｓ２１：−０．５ｄＢ以上の特性が得られた。
【００２９】比較のために、図１１（ｂ）で示される従
来の構造の半導体装置において、誘電率５．５、誘電損
失３０．０×１０-4（測定周波数６０．５ＧＨｚ）の誘
電体材料と底面に形成された伝送線路間を径２００μｍ
の銅導体からなるビアホールで接続した半導体装置をネ
ットワークアナライザーで同様にして入出力部を測定
し、図１０にその結果を示した。図１０の結果から、ビ
アホールにて伝送線路を接続した場合、周波数が２０Ｇ
Ｈｚ以上でＳ１１：−１０ｄＢ以上、Ｓ２１：−３０ｄ
Ｂ以下となることから、ミリ波帯域では高周波信号を半
導体素子に伝送することは不可能であることがわかっ
た。
来の構造の半導体装置において、誘電率５．５、誘電損
失３０．０×１０-4（測定周波数６０．５ＧＨｚ）の誘
電体材料と底面に形成された伝送線路間を径２００μｍ
の銅導体からなるビアホールで接続した半導体装置をネ
ットワークアナライザーで同様にして入出力部を測定
し、図１０にその結果を示した。図１０の結果から、ビ
アホールにて伝送線路を接続した場合、周波数が２０Ｇ
Ｈｚ以上でＳ１１：−１０ｄＢ以上、Ｓ２１：−３０ｄ
Ｂ以下となることから、ミリ波帯域では高周波信号を半
導体素子に伝送することは不可能であることがわかっ
た。
【００３０】
【発明の効果】以上詳述した通り、本発明の高周波用半
導体装置においては、キャビティ内に形成された高周波
用伝送線路と絶縁基板底面に形成された高周波用伝送線
路とを電磁結合させることにより、特性劣化の少ない高
周波信号を伝送することができ、しかも、上記高周波用
伝送線路間にフィルター回路を介在させることにより、
特定周波数の信号のみを入出力するとともに、半導体装
置の小型化を図ることができる。さらには、外部電気回
路基板に対して面実装することにより、実装時における
伝送信号の損失をも低減することができる。
導体装置においては、キャビティ内に形成された高周波
用伝送線路と絶縁基板底面に形成された高周波用伝送線
路とを電磁結合させることにより、特性劣化の少ない高
周波信号を伝送することができ、しかも、上記高周波用
伝送線路間にフィルター回路を介在させることにより、
特定周波数の信号のみを入出力するとともに、半導体装
置の小型化を図ることができる。さらには、外部電気回
路基板に対して面実装することにより、実装時における
伝送信号の損失をも低減することができる。
【図１】高周波用半導体装置の一例を示す概略配置図で
ある。
ある。
【図２】図１の半導体装置における伝送線路間の電磁結
合構造を説明するための斜視図である。
合構造を説明するための斜視図である。
【図３】図１の半導体装置における伝送線路の終端部構
造の一例の配置図である。
造の一例の配置図である。
【図４】高周波用半導体装置の他の例を示す概略配置図
である。
である。
【図５】図４の高周波用半導体装置における伝送線路間
の電磁結合構造を説明するための斜視図である。
の電磁結合構造を説明するための斜視図である。
【図６】本発明のフィルター回路を具備する高周波用半
導体装置の一例を示す概略配置図である。
導体装置の一例を示す概略配置図である。
【図７】図６の高周波用半導体装置におけるフィルター
回路を説明するための概略配置図である。
回路を説明するための概略配置図である。
【図８】図１の半導体装置における入出力部の伝送特性
を示す図である。
を示す図である。
【図９】図６の半導体装置における入出力部の伝送特性
を示す図である。
を示す図である。
【図１０】図１１（ｂ）の半導体装置における入出力部
の伝送特性を示す図である。
の伝送特性を示す図である。
【図１１】従来の高周波用半導体装置の構造を説明する
ための概略配置図である。
ための概略配置図である。
１ 高周波用半導体装置
２ 絶縁基板
３ 蓋体
４ キャビティ
５ 半導体素子
６，２４，２７ アース層
７，９，２３，２６ ストリップ導体路
８，１０，２５，２８ マイクロストリップ線路
１１，３４，３６ スロット孔
１２，１３ 端部
１４ 第２のアース層
１５，２２，３２ ビアホール
１８，１９ コプレーナ伝送線路
２９ フィルター回路
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
H01L 25/00
H01P 3/08
H01P 5/08
Claims (3)
- 【請求項１】誘電体材料からなる絶縁基板と蓋体により
形成されるキャビティ内部に半導体素子が搭載された半
導体装置において、前記キャビティ内部の前記絶縁基板
の表面に、前記半導体素子と電気的に接続された第１の
高周波用伝送線路と、前記絶縁基板の底面に第２の高周
波用伝送線路と、前記絶縁基板内に特定周波数の信号の
みを通過させるためのフィルター回路を備え、前記絶縁
基板内にスロット孔が形成された第１のアース層を形成
するとともに、該スロット孔を介して前記第１の高周波
用伝送線路と前記フィルター回路とを結合し、前記絶縁
基板内にスロット孔が形成された第２のアース層を形成
するとともに、該スロット孔を介して前記第２の高周波
用伝送線路と前記フィルター回路とを結合したことを特
徴とする高周波用半導体装置。 - 【請求項２】前記第２の高周波用伝送線路の一部が外部
回路基板に直接半田実装されることを特徴とする請求項
１記載の高周波用半導体装置。 - 【請求項３】前記フィルター回路は、ストリップ結合線
路により形成されたことを特徴とする請求項１または請
求項２記載の高周波用半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10713996A JP3457802B2 (ja) | 1996-04-26 | 1996-04-26 | 高周波用半導体装置 |
| US08/884,223 US5952709A (en) | 1995-12-28 | 1997-06-27 | High-frequency semiconductor device and mounted structure thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10713996A JP3457802B2 (ja) | 1996-04-26 | 1996-04-26 | 高周波用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09293826A JPH09293826A (ja) | 1997-11-11 |
| JP3457802B2 true JP3457802B2 (ja) | 2003-10-20 |
Family
ID=14451509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10713996A Expired - Lifetime JP3457802B2 (ja) | 1995-12-28 | 1996-04-26 | 高周波用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3457802B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3570887B2 (ja) * | 1998-04-28 | 2004-09-29 | 京セラ株式会社 | 高周波用配線基板 |
| JP3462062B2 (ja) * | 1997-12-22 | 2003-11-05 | 京セラ株式会社 | 高周波用伝送線路の接続構造および配線基板 |
| JP3859340B2 (ja) * | 1998-01-06 | 2006-12-20 | 三菱電機株式会社 | 半導体装置 |
| JP3540939B2 (ja) * | 1998-04-27 | 2004-07-07 | 京セラ株式会社 | 高周波用配線基板 |
| JP4060445B2 (ja) * | 1998-06-18 | 2008-03-12 | 三菱電機株式会社 | アレーアンテナ給電装置 |
| JP3556474B2 (ja) * | 1998-06-30 | 2004-08-18 | 京セラ株式会社 | 高周波素子搭載基板の実装構造および高周波用モジュール構造 |
| JP2000228461A (ja) * | 1998-09-29 | 2000-08-15 | Kyocera Corp | 高周波用配線基板 |
| JP3512668B2 (ja) * | 1999-03-15 | 2004-03-31 | シャープ株式会社 | 電磁界結合構造およびそれを用いた電気回路装置 |
| JP2000332511A (ja) * | 1999-05-20 | 2000-11-30 | Kyocera Corp | 高周波伝送線路の接続構造 |
| JP4154806B2 (ja) * | 1999-06-29 | 2008-09-24 | 三菱電機株式会社 | 高周波モジュール |
| JP3760877B2 (ja) * | 2002-03-19 | 2006-03-29 | 松下電器産業株式会社 | 高周波複合部品 |
| JP4009217B2 (ja) * | 2002-06-27 | 2007-11-14 | 京セラ株式会社 | 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ |
| JP2003204211A (ja) * | 2002-09-30 | 2003-07-18 | Nec Corp | マイクロ波・ミリ波回路装置 |
| JP2011193025A (ja) * | 2005-01-31 | 2011-09-29 | Sanyo Electric Co Ltd | 回路基板装置 |
| JP4957652B2 (ja) * | 2008-05-21 | 2012-06-20 | 三菱電機株式会社 | 高周波モジュール |
| JP5241591B2 (ja) * | 2009-04-24 | 2013-07-17 | 京セラ株式会社 | 高周波回路と高周波線路との接続構造 |
| CN109478537B (zh) * | 2016-07-28 | 2022-08-19 | 京瓷株式会社 | 半导体元件安装用基板以及半导体装置 |
| CN113540768B (zh) * | 2020-04-20 | 2024-04-05 | 成都恪赛科技有限公司 | 一种应用于微波系统的连接结构 |
-
1996
- 1996-04-26 JP JP10713996A patent/JP3457802B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09293826A (ja) | 1997-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3457802B2 (ja) | 高周波用半導体装置 | |
| US7498907B2 (en) | Transmission line substrate and semiconductor package | |
| JP3500268B2 (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
| US6483406B1 (en) | High-frequency module using slot coupling | |
| JPH08139504A (ja) | 導波管・平面線路変換器 | |
| JP3537626B2 (ja) | 高周波用パッケージ | |
| JP3217677B2 (ja) | 高周波用半導体装置 | |
| JP3398282B2 (ja) | 高周波用半導体装置 | |
| JP3305589B2 (ja) | 高周波用半導体装置の実装構造 | |
| JP2002185201A (ja) | 高周波用配線基板 | |
| JP3618046B2 (ja) | 高周波回路用パッケージ | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JP3556470B2 (ja) | 高周波用モジュール | |
| JP3140385B2 (ja) | 高周波用半導体装置 | |
| JP3704440B2 (ja) | 高周波用配線基板の接続構造 | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
| JPH05199019A (ja) | 高周波回路パッケージ | |
| JP3112253B2 (ja) | 高周波用半導体装置 | |
| JP2002190541A (ja) | 高周波回路用パッケージ | |
| JP2004297465A (ja) | 高周波用パッケージ | |
| JP3833426B2 (ja) | 高周波用配線基板 | |
| JP3145670B2 (ja) | 高周波用半導体パッケージの実装構造 | |
| JP2000164764A (ja) | 高周波用配線基板の実装構造 | |
| JP3176337B2 (ja) | 高周波用半導体パッケージの実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |