JP3537626B2 - 高周波用パッケージ - Google Patents
高周波用パッケージInfo
- Publication number
- JP3537626B2 JP3537626B2 JP10490997A JP10490997A JP3537626B2 JP 3537626 B2 JP3537626 B2 JP 3537626B2 JP 10490997 A JP10490997 A JP 10490997A JP 10490997 A JP10490997 A JP 10490997A JP 3537626 B2 JP3537626 B2 JP 3537626B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- dielectric substrate
- frequency
- ground
- coplanar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Waveguides (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、高周波用素子（Ｍ
ＩＣ、ＭＭＩＣ等）を収納するための高周波用パッケー
ジに関するものであり、特に、高周波信号の特性劣化を
低減して高周波用素子と外部電気回路基板との信号の伝
送が可能な高周波用パッケージの改良に関するものであ
る。
ＩＣ、ＭＭＩＣ等）を収納するための高周波用パッケー
ジに関するものであり、特に、高周波信号の特性劣化を
低減して高周波用素子と外部電気回路基板との信号の伝
送が可能な高周波用パッケージの改良に関するものであ
る。
【０００２】
【従来技術】従来、マイクロ波やミリ波を取り扱う半導
体装置では、図８（ａ）（ｂ）に示すように、誘電体材
料からなる誘電体基板４０と蓋４１により形成されたキ
ャビティ４２内に高周波用素子４３を搭載して気密に封
止されている。そして高周波信号の入出力および外部電
機回路基板への実装は、図８（ａ）に示されるように、
高周波用半導体素子４３とワイヤボンディングリボン等
で接続された、ストリップ線路等の信号伝送線路４４を
壁体４５を通過してキャビティ４２外に引き出し、これ
をさらに基板の側面を経由して底面に配設したパッケー
ジが特開昭６１−１６８９３９号にて提案され、その
他、図８（ｂ）に示すように、絶縁基板４０の底面に信
号伝送線路４６を形成し、この伝送線路４６と半導体素
子４３とをスル−ホ−ル４７を通じて接続したパッケー
ジも提案されている。これらの半導体装置は、通常、伝
送線路４６を外部電気回路基板の配線層と半田等によっ
て接続される。
体装置では、図８（ａ）（ｂ）に示すように、誘電体材
料からなる誘電体基板４０と蓋４１により形成されたキ
ャビティ４２内に高周波用素子４３を搭載して気密に封
止されている。そして高周波信号の入出力および外部電
機回路基板への実装は、図８（ａ）に示されるように、
高周波用半導体素子４３とワイヤボンディングリボン等
で接続された、ストリップ線路等の信号伝送線路４４を
壁体４５を通過してキャビティ４２外に引き出し、これ
をさらに基板の側面を経由して底面に配設したパッケー
ジが特開昭６１−１６８９３９号にて提案され、その
他、図８（ｂ）に示すように、絶縁基板４０の底面に信
号伝送線路４６を形成し、この伝送線路４６と半導体素
子４３とをスル−ホ−ル４７を通じて接続したパッケー
ジも提案されている。これらの半導体装置は、通常、伝
送線路４６を外部電気回路基板の配線層と半田等によっ
て接続される。
【０００３】また、パッケージ内に収納される高周波用
素子の入出力端子構造は、高周波信号を扱うために、信
号端子の両側にグランド端子を有するコプレーナ線路構
造からなる高周波用素子が一般的である。
素子の入出力端子構造は、高周波信号を扱うために、信
号端子の両側にグランド端子を有するコプレーナ線路構
造からなる高周波用素子が一般的である。
【０００４】
【発明が解決しようとする課題】しかしながら、図８
（ａ）のパッケージの場合、伝送線路４４が壁体４５を
通過する場合、壁体通過部で信号線路がマイクロストリ
ップ線路からストリップ線路へと変換されるため、信号
線路幅を狭くする必要がある。その結果、この通過部で
反射損、放射損が発生しやすいため高周波信号の特性劣
化が起こりやすくなるという問題がある。また、前記構
成の半導体装置を外部電気回路基板に実装する際、該半
導体装置の伝送線路４４と外部電気回路基板の配線層を
金属製のワイヤーあるいはリボン等で接続するため、モ
ジュール製造時の量産が困難であり及び低コスト化に問
題があった。また、伝送線路４４が基板の側面で曲折す
ることから、ミリ波帯で用いた場合、伝送線路が曲折す
ることにより反射が大きくなり信号を送受することが困
難となる。また、素子搭載面の側面に伝送線路を形成す
る関係上、半導体装置自体も必然的に大きくなるため回
路基板の小型化が困難であった。
（ａ）のパッケージの場合、伝送線路４４が壁体４５を
通過する場合、壁体通過部で信号線路がマイクロストリ
ップ線路からストリップ線路へと変換されるため、信号
線路幅を狭くする必要がある。その結果、この通過部で
反射損、放射損が発生しやすいため高周波信号の特性劣
化が起こりやすくなるという問題がある。また、前記構
成の半導体装置を外部電気回路基板に実装する際、該半
導体装置の伝送線路４４と外部電気回路基板の配線層を
金属製のワイヤーあるいはリボン等で接続するため、モ
ジュール製造時の量産が困難であり及び低コスト化に問
題があった。また、伝送線路４４が基板の側面で曲折す
ることから、ミリ波帯で用いた場合、伝送線路が曲折す
ることにより反射が大きくなり信号を送受することが困
難となる。また、素子搭載面の側面に伝送線路を形成す
る関係上、半導体装置自体も必然的に大きくなるため回
路基板の小型化が困難であった。
【０００５】これに対して、図８（ｂ）は、スルーホー
ル４７によって壁体を通過することなく、線路自体も曲
折されないために、信号の特性劣化は小さいが、伝送す
る信号の使用周波数が１０ＧＨｚ以上になるとスルーホ
ール４７での透過損失が急激に大きくなるために、マイ
クロ波帯からミリ波帯領域の信号を特性劣化なく伝送す
ることが困難であった。
ル４７によって壁体を通過することなく、線路自体も曲
折されないために、信号の特性劣化は小さいが、伝送す
る信号の使用周波数が１０ＧＨｚ以上になるとスルーホ
ール４７での透過損失が急激に大きくなるために、マイ
クロ波帯からミリ波帯領域の信号を特性劣化なく伝送す
ることが困難であった。
【０００６】また、本発明者らは、先にキャビティ内に
高周波用素子と接続されるマイクロストリップ線路を形
成し、またキャビティ外にマイクロストリップ線路を形
成し、それらを電磁結合することにより、線路が誘電体
基板内を通過する際の損失を低減し、かつ外部電気回路
基板に表面実装が可能な高周波用パッケージを提案した
が、マイクロストリップ線路や線路終端部から漏れる電
磁波がキャビティ内に設けられた電源用信号線路や低周
波用伝送線路にノイズを与えたり、共振現象を引き起こ
す可能性があり、これらの妨害のない構造を検討する必
要があった。また、前記提案では、高周波用素子の入出
力端子構造がコプレーナ線路構造からなる場合において
は適用しにくいという問題があった。
高周波用素子と接続されるマイクロストリップ線路を形
成し、またキャビティ外にマイクロストリップ線路を形
成し、それらを電磁結合することにより、線路が誘電体
基板内を通過する際の損失を低減し、かつ外部電気回路
基板に表面実装が可能な高周波用パッケージを提案した
が、マイクロストリップ線路や線路終端部から漏れる電
磁波がキャビティ内に設けられた電源用信号線路や低周
波用伝送線路にノイズを与えたり、共振現象を引き起こ
す可能性があり、これらの妨害のない構造を検討する必
要があった。また、前記提案では、高周波用素子の入出
力端子構造がコプレーナ線路構造からなる場合において
は適用しにくいという問題があった。
【０００７】
【課題を解決するための手段】本発明者等は、高周波用
パッケージとして、信号の特性の劣化が少なく、電源用
信号線路や低周波信号線路に妨害を与えない配線構造
と、入出力端子がコプレ−ナ線路構造で形成された高周
波用半導体素子との接続が可能な高周波用パッケージの
構造について検討を重ねた結果、高周波用素子の入出力
端子とをグランド付きコプレーナ線路によって接続する
とともに、外部電気回路基板と接続するための線路をマ
イクロストリップ線路によって構成し、このグランド付
きコプレーナ線路を一旦ストリップ線路に変換した後、
このストリップ線路とマイクロストリップ線路とを電磁
結合により接続することにより、上記目的が達成される
ことを見いだし、本発明に至った。
パッケージとして、信号の特性の劣化が少なく、電源用
信号線路や低周波信号線路に妨害を与えない配線構造
と、入出力端子がコプレ−ナ線路構造で形成された高周
波用半導体素子との接続が可能な高周波用パッケージの
構造について検討を重ねた結果、高周波用素子の入出力
端子とをグランド付きコプレーナ線路によって接続する
とともに、外部電気回路基板と接続するための線路をマ
イクロストリップ線路によって構成し、このグランド付
きコプレーナ線路を一旦ストリップ線路に変換した後、
このストリップ線路とマイクロストリップ線路とを電磁
結合により接続することにより、上記目的が達成される
ことを見いだし、本発明に至った。
【０００８】即ち、本発明の高周波用パッケージは、誘
電体材料からなる誘電体基板と、該誘電体基板と蓋体に
より形成され高周波用素子を収納するためのキャビティ
と、前記誘電体基板内に設けられた少なくとも１層のグ
ランド層と、該キャビティ内の前記誘電体基板の表面に
形成され前記高周波用素子と接続されたグランド付きコ
プレーナ線路と、前記誘電体基板の前記キャビティ領域
以外の誘電体基板表面に形成されたマイクロストリップ
線路とを少なくとも具備するものであり、前記グランド
付きコプレーナ線路を、変換部を介して前記誘電体基板
内に形成されたストリップ線路と接続し、そのストリッ
プ線路を前記マイクロストリップ線路と電磁的に結合し
たことを特徴とするものである。
電体材料からなる誘電体基板と、該誘電体基板と蓋体に
より形成され高周波用素子を収納するためのキャビティ
と、前記誘電体基板内に設けられた少なくとも１層のグ
ランド層と、該キャビティ内の前記誘電体基板の表面に
形成され前記高周波用素子と接続されたグランド付きコ
プレーナ線路と、前記誘電体基板の前記キャビティ領域
以外の誘電体基板表面に形成されたマイクロストリップ
線路とを少なくとも具備するものであり、前記グランド
付きコプレーナ線路を、変換部を介して前記誘電体基板
内に形成されたストリップ線路と接続し、そのストリッ
プ線路を前記マイクロストリップ線路と電磁的に結合し
たことを特徴とするものである。
【０００９】なお、前記ストリップ線路の終端部の開放
端側近傍に、少なくとも１つ以上のビアホールを形成す
るとともに、前記終端部を前記マイクロストリップ線路
の終端部と、前記誘電体基板内に設けられたグランド層
に形成されたスロット孔を介して対峙する位置に配置す
ることにより、電磁的に結合したことを特徴とするもの
である。
端側近傍に、少なくとも１つ以上のビアホールを形成す
るとともに、前記終端部を前記マイクロストリップ線路
の終端部と、前記誘電体基板内に設けられたグランド層
に形成されたスロット孔を介して対峙する位置に配置す
ることにより、電磁的に結合したことを特徴とするもの
である。
【００１０】また、前記変換部は、信号線路と、その両
側に形成された一対のグランド層とからなるコプレーナ
線路と、該コプレーナ線路の上下面に形成されたグラン
ド層を具備する上下グランド付きコプレーナ線路からな
るもので、その長さが、伝送信号の波長λの１／４未満
であること、さらには、前記変換部において、前記信号
線路両側のグランド層が、前記上下面に形成されたグラ
ンド層と、ビアホールおよび／またはキャスタレーショ
ンによって電気的に接続されてなることを特徴とするも
のである。
側に形成された一対のグランド層とからなるコプレーナ
線路と、該コプレーナ線路の上下面に形成されたグラン
ド層を具備する上下グランド付きコプレーナ線路からな
るもので、その長さが、伝送信号の波長λの１／４未満
であること、さらには、前記変換部において、前記信号
線路両側のグランド層が、前記上下面に形成されたグラ
ンド層と、ビアホールおよび／またはキャスタレーショ
ンによって電気的に接続されてなることを特徴とするも
のである。
【００１１】即ち、本発明の高周波用パッケージは、誘
電体材料からなる誘電体基板と、該誘電体基板と蓋体に
より形成され高周波用素子を収納するためのキャビティ
と、前記誘電体基板内に設けられた少なくとも１層のグ
ランド層と、該キャビティ内の前記誘電体基板の表面に
形成され前記高周波用素子とコプレーナ線路構造で接続
されるグランド付きコプレーナ線路と、前記誘電体基板
の前記キャビティ領域以外の誘電体基板表面に形成され
たマイクロストリップ線路とを少なくとも具備するもの
であり、前記グランド付きコプレーナ線路を、変換部を
介して前記誘電体基板内に形成されたストリップ線路と
接続し、そのストリップ線路を前記マイクロストリップ
線路と電磁的に結合したことを特徴とするものである。
電体材料からなる誘電体基板と、該誘電体基板と蓋体に
より形成され高周波用素子を収納するためのキャビティ
と、前記誘電体基板内に設けられた少なくとも１層のグ
ランド層と、該キャビティ内の前記誘電体基板の表面に
形成され前記高周波用素子とコプレーナ線路構造で接続
されるグランド付きコプレーナ線路と、前記誘電体基板
の前記キャビティ領域以外の誘電体基板表面に形成され
たマイクロストリップ線路とを少なくとも具備するもの
であり、前記グランド付きコプレーナ線路を、変換部を
介して前記誘電体基板内に形成されたストリップ線路と
接続し、そのストリップ線路を前記マイクロストリップ
線路と電磁的に結合したことを特徴とするものである。
【００１２】さらに、電磁的な結合構造としては、誘電
体基板内に設けたグランド層にスロット孔を形成し、ス
トリップ線路と、マイクロストリップ線路の終端部を線
路間に介在するグランド層に形成されたスロット孔を介
して対峙する位置に形成することにより電磁結合させる
ことにより、伝送線路間での信号の損失が少なく信号の
伝達が可能となる。
体基板内に設けたグランド層にスロット孔を形成し、ス
トリップ線路と、マイクロストリップ線路の終端部を線
路間に介在するグランド層に形成されたスロット孔を介
して対峙する位置に形成することにより電磁結合させる
ことにより、伝送線路間での信号の損失が少なく信号の
伝達が可能となる。
【００１３】また、キャビティ内における伝送線路とし
て、グランド付コプレ−ナ線路を用いることにより、コ
プレ−ナ線路構造からなる高周波用半導体素子に対して
マイクロストリップ線路からなる高周波用パッケージよ
りも反射損が少なく接続することが可能となるととも
に、信号線路の両側にグランド層が形成された構造から
なるために、電磁波がもれることなく、その結果、電源
信号線路や低周波信号線路に妨害を及ぼす危険を回避す
ることができる。
て、グランド付コプレ−ナ線路を用いることにより、コ
プレ−ナ線路構造からなる高周波用半導体素子に対して
マイクロストリップ線路からなる高周波用パッケージよ
りも反射損が少なく接続することが可能となるととも
に、信号線路の両側にグランド層が形成された構造から
なるために、電磁波がもれることなく、その結果、電源
信号線路や低周波信号線路に妨害を及ぼす危険を回避す
ることができる。
【００１４】さらに、キャビティ内のグランド付コプレ
−ナ線路を誘電体基板内でストリップ線路に変換するこ
とにより、これらの高周波用伝送線路からの放射を低減
し、電源信号線路や低周波信号線路に妨害を及ぼす危険
をも回避できる。
−ナ線路を誘電体基板内でストリップ線路に変換するこ
とにより、これらの高周波用伝送線路からの放射を低減
し、電源信号線路や低周波信号線路に妨害を及ぼす危険
をも回避できる。
【００１５】
【発明の実施の形態】本発明における高周波用パッケー
ジの一実施例を図１に示した。この図１の高周波用パッ
ケージは、その裏面に外部電気回路基板と直接接続でき
る伝送線路を具備し、外部電気回路基板に表面実装可能
なパッケージに係わるものである。図１によれば、高周
波用パッケージ１は、誘電体材料からなる誘電体基板２
と蓋体３によってキャビティ４が形成され、そのキャビ
ティ４内には、ＭＭＩＣ，ＭＩＣ等の高周波用素子５が
搭載収納され、気密に封止されている。
ジの一実施例を図１に示した。この図１の高周波用パッ
ケージは、その裏面に外部電気回路基板と直接接続でき
る伝送線路を具備し、外部電気回路基板に表面実装可能
なパッケージに係わるものである。図１によれば、高周
波用パッケージ１は、誘電体材料からなる誘電体基板２
と蓋体３によってキャビティ４が形成され、そのキャビ
ティ４内には、ＭＭＩＣ，ＭＩＣ等の高周波用素子５が
搭載収納され、気密に封止されている。
【００１６】誘電体基板２を構成する誘電体材料として
は、高周波信号の伝送効率を高める上で、低誘電損失の
材料からなることが望ましく、特に、誘電率が２０以下
で、誘電損失が３０×１０-4以下（ともに測定周波数６
０ＧＨｚ）のセラミックス、ガラスセラミックス、セラ
ミック金属複合材料、ガラス有機樹脂系複合材料等など
が望ましい。
は、高周波信号の伝送効率を高める上で、低誘電損失の
材料からなることが望ましく、特に、誘電率が２０以下
で、誘電損失が３０×１０-4以下（ともに測定周波数６
０ＧＨｚ）のセラミックス、ガラスセラミックス、セラ
ミック金属複合材料、ガラス有機樹脂系複合材料等など
が望ましい。
【００１７】蓋体３は、キャビティ４からの電磁波が外
部に漏洩するのを防止できる材料から構成され、セラミ
ックス、セラミック金属複合材料、ガラスセラミック
ス、金属等が使用できるが、これらの材料中に電磁波を
吸収させることのできるカーボン等の電磁波吸収物質を
分散させたり、蓋体の表面にこれらの電磁波吸収物質を
塗布することもできる。
部に漏洩するのを防止できる材料から構成され、セラミ
ックス、セラミック金属複合材料、ガラスセラミック
ス、金属等が使用できるが、これらの材料中に電磁波を
吸収させることのできるカーボン等の電磁波吸収物質を
分散させたり、蓋体の表面にこれらの電磁波吸収物質を
塗布することもできる。
【００１８】図１の高周波用パッケージは、基本的に
は、配線層として、Ａ，Ｂ，Ｃ，Ｄの４層から構成され
る。図２（ａ）は、配線層Ａの配線図、図２（ｂ）は、
配線層Ｂの配線図、図２（ｃ）は、配線層Ｃの配線図、
図２（ｄ）は、配線層Ｄの配線図である。
は、配線層として、Ａ，Ｂ，Ｃ，Ｄの４層から構成され
る。図２（ａ）は、配線層Ａの配線図、図２（ｂ）は、
配線層Ｂの配線図、図２（ｃ）は、配線層Ｃの配線図、
図２（ｄ）は、配線層Ｄの配線図である。
【００１９】本発明によれば、上記のパッケージのキャ
ビティ４内において、図２（ｂ）に示すように、高周波
用素子５に信号を伝送するための線路として、キャビテ
ィ４内の誘電体基板１表面に、配線層Ｂとして、伝送線
路７と、その両側に形成されたグランド層８によりコプ
レーナ線路９が形成されている。そして、このコプレー
ナ線路９の下層の配線層Ｃには、グランド層１０がほぼ
一面に形成され、このグランド層１０により、コプレー
ナ線路９は、グランド付きコプレーナ線路を形成してい
る。
ビティ４内において、図２（ｂ）に示すように、高周波
用素子５に信号を伝送するための線路として、キャビテ
ィ４内の誘電体基板１表面に、配線層Ｂとして、伝送線
路７と、その両側に形成されたグランド層８によりコプ
レーナ線路９が形成されている。そして、このコプレー
ナ線路９の下層の配線層Ｃには、グランド層１０がほぼ
一面に形成され、このグランド層１０により、コプレー
ナ線路９は、グランド付きコプレーナ線路を形成してい
る。
【００２０】また、この配線層Ｂには、高周波用素子５
に電力を供給するための電源用信号線路１１が形成され
ている。このコプレーナ線路９および電源用信号線路１
１の一端は、高周波用素子５と、リボン、ワイヤ、ＴＡ
Ｂ（Tape Automated Bonding) 等によってそれぞれ電気
的に接続されている。
に電力を供給するための電源用信号線路１１が形成され
ている。このコプレーナ線路９および電源用信号線路１
１の一端は、高周波用素子５と、リボン、ワイヤ、ＴＡ
Ｂ（Tape Automated Bonding) 等によってそれぞれ電気
的に接続されている。
【００２１】図２（ｂ）において、点線で囲まれた領域
は、キャビティ４内にて露出した領域であり、それ以外
の領域は、図１に示すように、誘電体基板２内部に配設
されるものである。キャビティ４内の誘電体基板２表面
に形成されたコプレーナ線路９は、誘電体基板２内部に
設けられた変換部１２を経由してストリップ線路１３と
接続される。このストリップ線路１３は、信号線路が、
その上層の配線層Ａに形成されたグランド層１４と、そ
の下層の配線層Ｃに形成されたグランド層１０によって
上下から挟まれた構造からなる。
は、キャビティ４内にて露出した領域であり、それ以外
の領域は、図１に示すように、誘電体基板２内部に配設
されるものである。キャビティ４内の誘電体基板２表面
に形成されたコプレーナ線路９は、誘電体基板２内部に
設けられた変換部１２を経由してストリップ線路１３と
接続される。このストリップ線路１３は、信号線路が、
その上層の配線層Ａに形成されたグランド層１４と、そ
の下層の配線層Ｃに形成されたグランド層１０によって
上下から挟まれた構造からなる。
【００２２】変換部１２は、図２（ｂ）に示すように、
前記グランド付きコプレーナ線路が、誘電体基板２内部
まで配置され、その上下には、配線層Ａのグランド層１
４と配線層Ｃのグランド層１０によって挟まれた構造か
らなり、これにより上下グランド付きコプレーナ線路を
形成している。なお、コプレーナ線路における信号線路
７の両側のグランド層８は、所定長さＬをもって終端と
なるように形成され、その結果、信号線路７は、ストリ
ップ線路に変換されることになる。この変換部１２にお
いて、信号線路７の両側のグランド層は、例えば、上下
のグランド層１４、１０とビアホール１５によって電気
的に接続され、等電位に保たれている。この変換部１２
の長さＬは、伝送信号の波長λの１／４未満であること
が必要であり、波長λの１／４以上の長さでは、変換部
で共振が生じるため、伝送信号を劣化させてしまう。
前記グランド付きコプレーナ線路が、誘電体基板２内部
まで配置され、その上下には、配線層Ａのグランド層１
４と配線層Ｃのグランド層１０によって挟まれた構造か
らなり、これにより上下グランド付きコプレーナ線路を
形成している。なお、コプレーナ線路における信号線路
７の両側のグランド層８は、所定長さＬをもって終端と
なるように形成され、その結果、信号線路７は、ストリ
ップ線路に変換されることになる。この変換部１２にお
いて、信号線路７の両側のグランド層は、例えば、上下
のグランド層１４、１０とビアホール１５によって電気
的に接続され、等電位に保たれている。この変換部１２
の長さＬは、伝送信号の波長λの１／４未満であること
が必要であり、波長λの１／４以上の長さでは、変換部
で共振が生じるため、伝送信号を劣化させてしまう。
【００２３】なお、配線層Ｂにおいて、上記のコプレー
ナ線路９、変換部１２、ストリップ線路１３、電源用信
号線路１１および高周波用素子５の周囲には、電磁波の
漏洩防止のためのグランド層１６が設けられ、グランド
層１６には、電位のばらつきを抑えるのと電磁波漏洩防
止のためのスルーホール１７が多数内設され、グランド
層１４、１０と電気的に接続されている。
ナ線路９、変換部１２、ストリップ線路１３、電源用信
号線路１１および高周波用素子５の周囲には、電磁波の
漏洩防止のためのグランド層１６が設けられ、グランド
層１６には、電位のばらつきを抑えるのと電磁波漏洩防
止のためのスルーホール１７が多数内設され、グランド
層１４、１０と電気的に接続されている。
【００２４】また、グランド層１０が形成された配線層
Ｃのさらに下層には、誘電体基板２の底面における配線
層Ｄとして、図２（Ｄ）に示すように、パッケージを外
部電気回路基板（図示せず）に表面実装する場合の接続
部としての機能を兼ね備えた信号線路１８が形成されて
いる。この線路は、配線層Ｃのグランド層１０とともに
マイクロストリップ線路を形成している。
Ｃのさらに下層には、誘電体基板２の底面における配線
層Ｄとして、図２（Ｄ）に示すように、パッケージを外
部電気回路基板（図示せず）に表面実装する場合の接続
部としての機能を兼ね備えた信号線路１８が形成されて
いる。この線路は、配線層Ｃのグランド層１０とともに
マイクロストリップ線路を形成している。
【００２５】そして、配線層Ｂに形成されたストリップ
線路１３と、誘電体基板２の底面に形成されたマイクロ
ストリップ線路１８とは、配線層Ｃのグランド層１０に
形成されたスロット孔１９を介して、互いの終端部が平
面的にみてスロット孔１９の中心から長さＭの分、突出
する位置にそれぞれ対峙して配置することにより、電磁
的に結合され、損失のない信号の伝達が行われる。
線路１３と、誘電体基板２の底面に形成されたマイクロ
ストリップ線路１８とは、配線層Ｃのグランド層１０に
形成されたスロット孔１９を介して、互いの終端部が平
面的にみてスロット孔１９の中心から長さＭの分、突出
する位置にそれぞれ対峙して配置することにより、電磁
的に結合され、損失のない信号の伝達が行われる。
【００２６】また、電源用信号線路１１の他端は、スル
ーホール２０を通じてパッケージの底面まで導出され、
接続用端子２１と接続されている。
ーホール２０を通じてパッケージの底面まで導出され、
接続用端子２１と接続されている。
【００２７】さらに、配線層Ｂに設けられたストリップ
線路１３の終端部からの電磁波の放射を防止するため
に、図３に示すように、ストリップ線路の終端部の開放
端側近傍に、配線層Ａのグランド層１４と配線層Ｃのグ
ランド層１０とを電気的に接続する少なくとも１つ以上
のビアホール２２を、望ましくは、終端部周辺に形成す
るのがよい。
線路１３の終端部からの電磁波の放射を防止するため
に、図３に示すように、ストリップ線路の終端部の開放
端側近傍に、配線層Ａのグランド層１４と配線層Ｃのグ
ランド層１０とを電気的に接続する少なくとも１つ以上
のビアホール２２を、望ましくは、終端部周辺に形成す
るのがよい。
【００２８】この態様のパッケージにおいては、高周波
用素子５の下面には、グランド層１０とこのグランド層
１０に接続されたサーマルビア２３が形成されて、底面
に形成された導体層２４と接続され、高周波用素子５か
らの発熱を半導体装置の下面に放熱する構造となってい
る。
用素子５の下面には、グランド層１０とこのグランド層
１０に接続されたサーマルビア２３が形成されて、底面
に形成された導体層２４と接続され、高周波用素子５か
らの発熱を半導体装置の下面に放熱する構造となってい
る。
【００２９】また、配線層Ｂにおける変換部１２の他の
構造としては、図４（ａ）に示すように、変換部１２に
おいて、コプレーナ線路における信号線路両側のグラン
ド層は、前記ビアホール以外に、誘電体基板２の壁面に
キャスタレ−ション２５を形成し、等電位に導通をとっ
てもよい。また、ビアホール１５とキャスタレーション
２５を併用してもよい。
構造としては、図４（ａ）に示すように、変換部１２に
おいて、コプレーナ線路における信号線路両側のグラン
ド層は、前記ビアホール以外に、誘電体基板２の壁面に
キャスタレ−ション２５を形成し、等電位に導通をとっ
てもよい。また、ビアホール１５とキャスタレーション
２５を併用してもよい。
【００３０】また、図４（ｂ）に示すように、誘電体基
板２の壁面にキャスタレ−ション２５を形成する際、伝
送線路の両側のグランド層側に切り欠き部２６を形成す
ることにより、キャスタレーション形成時の導体インク
のにじみを防止することができる。
板２の壁面にキャスタレ−ション２５を形成する際、伝
送線路の両側のグランド層側に切り欠き部２６を形成す
ることにより、キャスタレーション形成時の導体インク
のにじみを防止することができる。
【００３１】次に、図５は、本発明の他の実施態様を説
明するための断面図であり、誘電体基板２の上面に、ヒ
ートシンクが形成されたものである。説明において、図
１の態様と同一機能を有する箇所は、同一符号を付し
た。
明するための断面図であり、誘電体基板２の上面に、ヒ
ートシンクが形成されたものである。説明において、図
１の態様と同一機能を有する箇所は、同一符号を付し
た。
【００３２】図５のパッケージにおいては、誘電体基板
２、蓋体３およびヒートシンク２７によってキャビティ
４が形成され、そのキャビティ４内において、ヒートシ
ンク２７の表面に高周波用素子５が実装されており、高
周波用素子５から発生した熱が、直接ヒートシンクに伝
達され、放熱される構造からなる。
２、蓋体３およびヒートシンク２７によってキャビティ
４が形成され、そのキャビティ４内において、ヒートシ
ンク２７の表面に高周波用素子５が実装されており、高
周波用素子５から発生した熱が、直接ヒートシンクに伝
達され、放熱される構造からなる。
【００３３】この図５のパッケージにおいては、誘電体
基板２には、基本的にＥ，Ｆ，Ｇ，Ｈの４層の配線層を
具備する。この図５の態様においては、配線層Ｅは、図
１の配線層Ａに、配線層Ｆは配線層Ｂに、配線層Ｇは配
線層Ｃに、配線層Ｈは配線層Ｄにそれぞれ対応するもの
である。
基板２には、基本的にＥ，Ｆ，Ｇ，Ｈの４層の配線層を
具備する。この図５の態様においては、配線層Ｅは、図
１の配線層Ａに、配線層Ｆは配線層Ｂに、配線層Ｇは配
線層Ｃに、配線層Ｈは配線層Ｄにそれぞれ対応するもの
である。
【００３４】配線層Ｅには、全面に導体層からなるグラ
ンド層１４が形成されている。また、配線層Ｆには、グ
ランド層１４とコプレーナ線路６とからなるグランド付
きコプレーナ線路、誘電体基板２内部に形成された変換
部１２、そして、配線層Ｇとして形成されたグランド層
１０と、配線層Ｅにおけるグランド層１４によって信号
線路１３が挟まれた構造からなるストリップ線路が形成
されている。
ンド層１４が形成されている。また、配線層Ｆには、グ
ランド層１４とコプレーナ線路６とからなるグランド付
きコプレーナ線路、誘電体基板２内部に形成された変換
部１２、そして、配線層Ｇとして形成されたグランド層
１０と、配線層Ｅにおけるグランド層１４によって信号
線路１３が挟まれた構造からなるストリップ線路が形成
されている。
【００３５】また、配線層Ｈには、図１の配線層Ｄと同
様に、信号線路１８が外部電気回路基板との接続端子と
しての機能を兼ね備えて形成され、配線層Ｇにおけるグ
ランド層１０をもってマイクロストリップ線路が形成さ
れている。そして、配線層Ｈのマイクロストリップ線路
１８と、配線層Ｆにおけるストリップ線路とは、配線層
Ｇにおけるグランド層１０に形成されたスロット孔１９
を介して対峙させることにより、両者は電磁結合され
る。
様に、信号線路１８が外部電気回路基板との接続端子と
しての機能を兼ね備えて形成され、配線層Ｇにおけるグ
ランド層１０をもってマイクロストリップ線路が形成さ
れている。そして、配線層Ｈのマイクロストリップ線路
１８と、配線層Ｆにおけるストリップ線路とは、配線層
Ｇにおけるグランド層１０に形成されたスロット孔１９
を介して対峙させることにより、両者は電磁結合され
る。
【００３６】その結果、高周波用素子５は、グランド付
きコプレーナ線路、変換部、ストリップ線路に接続さ
れ、電磁結合によってストリップ線路とマイクロストリ
ップ線路が接続されることになる。
きコプレーナ線路、変換部、ストリップ線路に接続さ
れ、電磁結合によってストリップ線路とマイクロストリ
ップ線路が接続されることになる。
【００３７】なお、各配線層間は、図１〜図４で説明し
たのと同様にして、Ｅ，Ｆ，Ｇ，Ｈの各配線層間のグラ
ンド層間をビアホールおよび／またはキャスタレーショ
ン等によって電気的に接続することにより等電位とし
て、線路からの電磁波をもれや、電源用線路などへの影
響を低減することができる。また、図５の態様によれ
ば、ヒ−トシンクは誘電体基板２にろう付けされてお
り、ヒ−トシンクは、材質としては銅−モリブデン合
金、コバ−ル等のものが最適である。
たのと同様にして、Ｅ，Ｆ，Ｇ，Ｈの各配線層間のグラ
ンド層間をビアホールおよび／またはキャスタレーショ
ン等によって電気的に接続することにより等電位とし
て、線路からの電磁波をもれや、電源用線路などへの影
響を低減することができる。また、図５の態様によれ
ば、ヒ−トシンクは誘電体基板２にろう付けされてお
り、ヒ−トシンクは、材質としては銅−モリブデン合
金、コバ−ル等のものが最適である。
【００３８】図１の高周波用パッケージにおいて、例と
して誘電率８．８、誘電損失２５．０×１０-4（測定周
波数６０ＧＨｚ）の誘電体材料を用いて誘電体基板を作
製し、また、各線路、グランド層、ビアホールは、銅を
用いて形成した。なお、ストリップ線路と、マイクロス
トリップ線路とのスロット孔を介した電磁結合構造は、
６０ＧＨｚの信号を用い、ストリップ線路の開放端長さ
（スロット孔の中心から終端部までの距離）が０．４２
ｍｍ、マイクロストリップ線路の開放端長さ（スロット
孔の中心から終端部までの距離）が０．４８ｍｍ、スロ
ット穴長０．８５ｍｍ、スロット穴幅０．２０ｍｍとし
た。また、ストリップ線路の終端部の周辺には、０．５
ｍｍ間隔でビアホ−ル９本をグランド層１４とグランド
層１０を接続するように形成した。このときの配線基板
を図６に示す金属ブロック２８に載置し、評価用変換基
板２９とリボン３０によって電気的に接続した後、伝送
特性をネットワ−クアナライザ−により測定した。その
結果を図７に示した。
して誘電率８．８、誘電損失２５．０×１０-4（測定周
波数６０ＧＨｚ）の誘電体材料を用いて誘電体基板を作
製し、また、各線路、グランド層、ビアホールは、銅を
用いて形成した。なお、ストリップ線路と、マイクロス
トリップ線路とのスロット孔を介した電磁結合構造は、
６０ＧＨｚの信号を用い、ストリップ線路の開放端長さ
（スロット孔の中心から終端部までの距離）が０．４２
ｍｍ、マイクロストリップ線路の開放端長さ（スロット
孔の中心から終端部までの距離）が０．４８ｍｍ、スロ
ット穴長０．８５ｍｍ、スロット穴幅０．２０ｍｍとし
た。また、ストリップ線路の終端部の周辺には、０．５
ｍｍ間隔でビアホ−ル９本をグランド層１４とグランド
層１０を接続するように形成した。このときの配線基板
を図６に示す金属ブロック２８に載置し、評価用変換基
板２９とリボン３０によって電気的に接続した後、伝送
特性をネットワ−クアナライザ−により測定した。その
結果を図７に示した。
【００３９】また、ストリップ線路の終端部周辺にスル
−ホ−ルを全く形成しなかったものを図７（ｂ）、変換
部の長さＬを波長λ（６０ＧＨz ）の３／１０長さ
（０．４９ｍｍ）に設計したものを図７（ｃ）に示す。
−ホ−ルを全く形成しなかったものを図７（ｂ）、変換
部の長さＬを波長λ（６０ＧＨz ）の３／１０長さ
（０．４９ｍｍ）に設計したものを図７（ｃ）に示す。
【００４０】この結果から、高周波信号を低損失で伝送
させるには、ストリップ線路の終端部の周辺にスル−ホ
−ルを形成した場合がよいことがわかる。
させるには、ストリップ線路の終端部の周辺にスル−ホ
−ルを形成した場合がよいことがわかる。
【００４１】次に、比較例として、図８（ｂ）に示した
従来の高周波用パッケージにおいて、誘電率９．６、誘
電損失１８．０×１０-4（測定周波数６０ＧＨｚ）の誘
電体材料と底面に形成された伝送線路間を径２００μｍ
の銅導体からなるビアホ−ルで接続した半導体装置をネ
ットワ−クアナライザ−で同様に測定し図９にその結果
を示した。図９の結果から、ビアホ−ルにて伝送線路を
接続した場合、周波数が２０ＧＨｚ以上でＳ１１：−１
０ｄＢ以上、Ｓ２１：−３０ｄＢ以下となることから高
周波信号を半導体素子に伝送することは不可能であるこ
とがわかった。
従来の高周波用パッケージにおいて、誘電率９．６、誘
電損失１８．０×１０-4（測定周波数６０ＧＨｚ）の誘
電体材料と底面に形成された伝送線路間を径２００μｍ
の銅導体からなるビアホ−ルで接続した半導体装置をネ
ットワ−クアナライザ−で同様に測定し図９にその結果
を示した。図９の結果から、ビアホ−ルにて伝送線路を
接続した場合、周波数が２０ＧＨｚ以上でＳ１１：−１
０ｄＢ以上、Ｓ２１：−３０ｄＢ以下となることから高
周波信号を半導体素子に伝送することは不可能であるこ
とがわかった。
【００４２】
【発明の効果】以上詳述した通り、本発明の高周波用パ
ッケージは、信号の特性の劣化が少なく、高周波信号線
路からの電磁波のもれなどによって電源用信号線路や低
周波信号線路に妨害を与えることなく、入出力端子がコ
プレ−ナ線路構造で形成された高周波用半導体素子と低
損失で接続することができる。
ッケージは、信号の特性の劣化が少なく、高周波信号線
路からの電磁波のもれなどによって電源用信号線路や低
周波信号線路に妨害を与えることなく、入出力端子がコ
プレ−ナ線路構造で形成された高周波用半導体素子と低
損失で接続することができる。
【図１】本発明の高周波用パッケージの一実施態様を説
明するための概略断面図である。
明するための概略断面図である。
【図２】図１の高周波用パッケージの各配線層の配線図
であり、（ａ）は配線層Ａ，（ｂ）は配線層Ｂ、（ｃ）
は配線層Ｃ、（ｄ）は配線層Ｄをそれぞれ示す。
であり、（ａ）は配線層Ａ，（ｂ）は配線層Ｂ、（ｃ）
は配線層Ｃ、（ｄ）は配線層Ｄをそれぞれ示す。
【図３】図１の高周波用パッケージにおけるストリップ
線路の終端部の好適な構造を説明するための平面図であ
る。
線路の終端部の好適な構造を説明するための平面図であ
る。
【図４】変換部において、キャスタレーションを形成し
た場合の構造を説明するための要部斜視図であり、
（ａ）はその一態様、（ｂ）は他の態様である。
た場合の構造を説明するための要部斜視図であり、
（ａ）はその一態様、（ｂ）は他の態様である。
【図５】本発明の高周波用パッケージの他の態様を説明
するための概略断面図である。
するための概略断面図である。
【図６】本発明の実施例における伝送特性の測定方法を
説明するための図である。
説明するための図である。
【図７】本発明における高周波用パッケージの伝送特性
を示す図である。
を示す図である。
【図８】従来の高周波用パッケージを説明するための図
であり、（ａ）はその一態様、（ｂ）は他の態様であ
る。
であり、（ａ）はその一態様、（ｂ）は他の態様であ
る。
【図９】従来の高周波用パッケージの伝送特性を示す図
である。
である。
１ 高周波用パッケージ
２ 誘電体基板
３ 蓋体
４ キャビティ
５ 高周波用素子
１０、１４、１６、８ グランド層
９ グランド付きコプレーナ線路
１２ 変換部
１３ ストリップ線路
１５ ビアホール
１８ マイクロストリップ線路
１９ スロット孔
２２ ビアホール
２５ キャスタレーション
２６ 切り欠き部
Claims (5)
- 【請求項１】誘電体材料からなる誘電体基板と、該誘電
体基板と蓋体により形成され高周波用素子を収納するた
めのキャビティと、前記誘電体基板内に設けられた少な
くとも１層のグランド層と、該キャビティ内の前記誘電
体基板の表面に形成され前記高周波用素子とコプレーナ
線路構造で接続されるグランド付きコプレーナ線路と、
前記誘電体基板の前記キャビティ領域以外の誘電体基板
表面に形成されたマイクロストリップ線路とを具備し、
前記グランド付きコプレーナ線路を、変換部を介して前
記誘電体基板内に形成されたストリップ線路と接続し、
該ストリップ線路を、前記マイクロストリップ線路と電
磁的に結合してなることを特徴とする高周波用パッケー
ジ。 - 【請求項２】前記ストリップ線路の終端部の開放端側近
傍に、少なくとも１つ以上のビアホールを形成するとと
もに、前記終端部を前記マイクロストリップ線路の終端
部と、前記誘電体基板内に設けられたグランド層に形成
されたスロット孔を介して対峙する位置に配置すること
により、前記ストリップ線路と前記マイクロストリップ
線路とを電磁的に結合してなる請求項１記載の高周波用
パッケージ。 - 【請求項３】前記変換部を、信号線路と、その両側に形
成された一対のグランド層とからなるコプレーナ線路
と、該コプレーナ線路の上下面に形成されたグランド層
からなる上下グランド付きコプレーナ線路によって構成
する請求項１または請求項２記載の高周波用パッケー
ジ。 - 【請求項４】前記変換部の長さが、伝送信号の波長λの
１／４未満である請求項１乃至請求項３のいずれか記載
の高周波用パッケージ。 - 【請求項５】前記変換部において、前記信号線路両側の
グランド層を、前記上下面に形成されたグランド層と、
ビアホールおよび／またはキャスタレーションによって
電気的に接続してなる請求項３記載の高周波用パッケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10490997A JP3537626B2 (ja) | 1997-04-22 | 1997-04-22 | 高周波用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10490997A JP3537626B2 (ja) | 1997-04-22 | 1997-04-22 | 高周波用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303333A JPH10303333A (ja) | 1998-11-13 |
| JP3537626B2 true JP3537626B2 (ja) | 2004-06-14 |
Family
ID=14393255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10490997A Expired - Fee Related JP3537626B2 (ja) | 1997-04-22 | 1997-04-22 | 高周波用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3537626B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8455994B2 (en) | 2002-01-31 | 2013-06-04 | Imbera Electronics Oy | Electronic module with feed through conductor between wiring patterns |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3556474B2 (ja) * | 1998-06-30 | 2004-08-18 | 京セラ株式会社 | 高周波素子搭載基板の実装構造および高周波用モジュール構造 |
| JP3725983B2 (ja) * | 1998-12-17 | 2005-12-14 | 京セラ株式会社 | 高周波回路用パッケージ |
| JP3638479B2 (ja) * | 1999-08-31 | 2005-04-13 | 京セラ株式会社 | 高周波用配線基板およびその接続構造 |
| JP3346752B2 (ja) | 1999-11-15 | 2002-11-18 | 日本電気株式会社 | 高周波パッケージ |
| JP3780503B2 (ja) * | 2002-01-21 | 2006-05-31 | 京セラ株式会社 | 配線基板 |
| JP4081284B2 (ja) | 2002-03-14 | 2008-04-23 | 富士通株式会社 | 高周波集積回路モジュール |
| JP2004153367A (ja) | 2002-10-29 | 2004-05-27 | Tdk Corp | 高周波モジュール、ならびにモード変換構造および方法 |
| JP4653005B2 (ja) * | 2006-04-17 | 2011-03-16 | 富士通株式会社 | 電子部品パッケージ |
| JP2009141242A (ja) * | 2007-12-10 | 2009-06-25 | Hitachi Kokusai Electric Inc | 基板モジュール |
| JP5765174B2 (ja) * | 2011-09-30 | 2015-08-19 | 富士通株式会社 | 電子装置 |
| JP5600706B2 (ja) * | 2012-05-25 | 2014-10-01 | 日本電信電話株式会社 | 積層型開口面アンテナ |
-
1997
- 1997-04-22 JP JP10490997A patent/JP3537626B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8455994B2 (en) | 2002-01-31 | 2013-06-04 | Imbera Electronics Oy | Electronic module with feed through conductor between wiring patterns |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10303333A (ja) | 1998-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1307078B1 (en) | High frequency circuit module | |
| US6483406B1 (en) | High-frequency module using slot coupling | |
| JPH10242716A (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
| JP3537626B2 (ja) | 高周波用パッケージ | |
| JP3457802B2 (ja) | 高周波用半導体装置 | |
| JP2004153415A (ja) | 高周波線路−導波管変換器 | |
| JP3305589B2 (ja) | 高周波用半導体装置の実装構造 | |
| JP3217677B2 (ja) | 高周波用半導体装置 | |
| JPH11214580A (ja) | 高周波素子収納用パッケージ | |
| JP3398282B2 (ja) | 高周波用半導体装置 | |
| JP3140385B2 (ja) | 高周波用半導体装置 | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JP3556470B2 (ja) | 高周波用モジュール | |
| JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
| JP3704440B2 (ja) | 高周波用配線基板の接続構造 | |
| JP3618046B2 (ja) | 高周波回路用パッケージ | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| JP3112253B2 (ja) | 高周波用半導体装置 | |
| JP3145670B2 (ja) | 高周波用半導体パッケージの実装構造 | |
| JP2004297465A (ja) | 高周波用パッケージ | |
| JP3426878B2 (ja) | 配線基板の実装構造 | |
| JP3176337B2 (ja) | 高周波用半導体パッケージの実装構造 | |
| JP3261094B2 (ja) | 高周波用配線基板の実装構造 | |
| JP2000164764A (ja) | 高周波用配線基板の実装構造 | |
| JP3638528B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040317 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |