JPH11214580A - 高周波素子収納用パッケージ - Google Patents

高周波素子収納用パッケージ

Info

Publication number
JPH11214580A
JPH11214580A JP10009721A JP972198A JPH11214580A JP H11214580 A JPH11214580 A JP H11214580A JP 10009721 A JP10009721 A JP 10009721A JP 972198 A JP972198 A JP 972198A JP H11214580 A JPH11214580 A JP H11214580A
Authority
JP
Japan
Prior art keywords
transmission line
frequency transmission
frequency
package
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10009721A
Other languages
English (en)
Inventor
Kenji Kitazawa
謙治 北澤
Shinichi Koriyama
慎一 郡山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP10009721A priority Critical patent/JPH11214580A/ja
Publication of JPH11214580A publication Critical patent/JPH11214580A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

(57)【要約】 【課題】蓋体による特性インピーダンスの不整合などの
発生がなく、気密封止性および伝送特性に優れた高周波
素子収納用パッケージを提供する。 【解決手段】高周波素子２搭載部３を有するヒートシン
クなどの金属製基板１の表面に、高周波素子２を気密に
封止するキャビティ５を形成するように接合される蓋体
４の接合箇所と交差する表面に、誘電体基板７を埋め込
み、その基板７のキャビティ５内表面に高周波素子２と
接続されるマイクロストリップ線路１０などの第１の高
周波伝送線路を形成し、キャビティ５外領域に誘電体導
波管１１などの第２の高周波伝送線路を形成し、第１の
伝送線路と、第２伝送線路を電磁的に結合する。更に、
誘電体基板１のキャビティ外表面にマイクロストリップ
線路１４等の第３の高周波伝送線路を形成し、第２の高
周波伝送線路と第３の高周波伝送線路とを電磁的に結合
させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、主にマイクロ波及
びミリ波等の高周波の信号を伝達するための高周波伝送
線路を有する高周波素子収納用パッケージに関し、特に
高周波伝送線路における高周波信号の伝送特性を改善し
た高周波素子用パッケージに関するものである。
【０００２】
【従来技術】近年、マイクロ波やミリ波等の高周波信号
を利用した通信システムの開発が盛んに行われている。
これらの機器に多種の高周波素子は用いられているが、
これらを防護するため高周波素子用のパッケージが用い
られている。従来、マイクロ波やミリ波を取り扱う高周
波素子を収納するためのパッケージは、図１０に示すよ
うに、誘電体からなる絶縁基板４０と蓋体４１によりキ
ャビティ４２が形成され、絶縁基板４０の表面に高周波
素子４３を実装することにより、高周波素子４３はキャ
ビティ４２内に気密に封止される。
【０００３】また、絶縁基板４０の表面には、高周波素
子４３と外部の電気回路とを接続するための高周波伝送
線路４４が設けられている。一般に、このような高周波
伝送線路４４としては、マイクロストリップ線路やコプ
レーナ線路等が用いられている。
【０００４】
【発明が解決しようとする課題】ところが、図１０の従
来の高周波素子収納用パッケージにおいては、マイクロ
ストリップ線路等の高周波伝送線路４４が形成されてい
る絶縁基板４０の一部上面に蓋体４１の一部が直接当接
されているため、高周波伝送線路４４は、蓋体４１の当
接部とそれ以外の部分で実効誘電率が変化する結果、特
性インピーダンスの不整合による信号の反射損失や共振
等が誘発され、高周波信号の伝送特性が悪くなるという
欠点を有していた。
【０００５】そこで、上述の欠点を解消するために、マ
イクロストリップ線路等の高周波伝送線路４４を形成す
る導体路の線幅や導体路−グランド層間の距離を実効誘
電率の変化に対応させて調節し、高周波伝送線路４４の
特性インピーダンスを全体に一定に保つことと、蓋体４
１の壁部の厚みを薄くして共振の誘発を抑えることが提
案されている。
【０００６】しかしながら、高周波素子収納用パッケー
ジを組み立てるにあたって蓋体４１を絶縁基板４０上に
取り付けする際、蓋体４１を絶縁基板４０上の所定位置
に正確に位置合わせすることは難しく、数ミクロン程度
のわずかな位置ずれだけで特性インピーダンスの不整合
が発生してしまい、高周波伝送線路４４において良好な
伝送特性は得られていなかった。
【０００７】また、蓋体４１の壁部の厚みを薄くする方
法では、蓋体自体の強度を損ねる虞があり、高周波素子
を気密に封止するというパッケージの信頼性を損ねる可
能性があった。
【０００８】従って、本発明は、蓋体による特性インピ
ーダンスの不整合などの不具合が発生することがなく、
また、導体路の線幅や導体路−グランド層間の距離を調
節したり、キャップの壁部の厚みを薄くする必要がな
く、且つ気密封止性を損なうことなく優れた伝送特性を
有する高周波素子収納用パッケージを提供することを目
的とするものである。
【０００９】
【課題を解決するための手段】本発明の高周波素子収納
用パッケージは、上記目的に対して案出されたもので、
高周波素子搭載部を有する金属製基板と、前記高周波素
子を気密に封止するキャビティを形成するように該金属
製基板の表面に接合された蓋体と、前記金属製基板の前
記蓋体の接合箇所と交差する表面に設けられた誘電体基
板と、該誘電体基板の前記キャビティ内表面に設けら
れ、前記高周波素子と接続される第１の高周波伝送線路
と、前記キャビティ外領域に設けられた第２の高周波伝
送線路とを具備してなり、前記第１の高周波伝送線路
と、前記第２の高周波伝送線路を電磁的に結合したこと
を特徴とするものである。
【００１０】また、本発明の具体的な実施態様によれ
ば、前記金属製基板の前記誘電体基板を形成する箇所に
溝部を形成するとともに、前記誘電体基板内部にグラン
ド層を形成し、該誘電体基板を前記溝部内に設置するこ
とにより、前記グランド層と前記金属製基板の溝部壁を
導体壁とする誘電体導波管を第２の高周波伝送線路とし
て形成し、前記第１の高周波伝送線路と、前記第２の高
周波伝送線路とを、前記グランド層に形成したスロット
孔を介して電磁的に結合してなることを特徴とするもの
である。
【００１１】また、本発明のさらに他の実施態様によれ
ば、前記金属製基板の前記誘電体基板を形成する箇所に
溝部を形成するとともに、前記誘電体基板の前記キャビ
ティと反対側表面にグランド層を形成し、該誘電体基板
を前記溝部を塞ぐ位置に設置することにより、前記グラ
ンド層と前記金属製基板の溝部壁を導体壁とする導波管
を第２の高周波伝送線路として形成し、前記第１の高周
波伝送線路と、前記第２の高周波伝送線路とを、前記グ
ランド層に形成したスロット孔を介して電磁的に結合し
てなることを特徴とするものである。
【００１２】さらに、本発明によれば、上記の構成に加
えて、前記誘電体基板の前記第１の高周波伝送線路形成
面における前記キャビティ外領域に第３の高周波伝送線
路が形成されており、前記第２の高周波伝送線路と、前
記第３の高周波伝送線路とを電磁的に結合し、さらに前
記第２の高周波伝送線路と、前記第３の高周波伝送線路
とが、前記グランド層に形成した第２のスロット孔を介
して電磁的に結合してなることを特徴とするものであ
る。
【００１３】なお、前記第１の高周波伝送線路あるいは
前記第３の高周波伝送線路は、マイクロストリップ線
路、コプレーナ線路、グランド付きコプレーナ線路のう
ちから選ばれる１種からなることを特徴とするものであ
る。
【００１４】
【作用】本発明によれば、キャビティ内に収納される高
周波素子との信号の伝達を、金属製基板の蓋体接合部に
形成した誘電体基板による電磁的結合によって行うこと
により、気密封止性を損なうことがなく、高周波素子と
の信号の伝達を容易に行うことができる。
【００１５】また、本発明のパッケージは、金属製基板
の所定箇所に誘電体基板を設置するとともに、その金属
基板の所定位置に蓋体を接合することにより、精度の高
い位置決め作業を必要とせず、従来のような蓋体を取り
付ける際の位置ずれによる伝送特性の劣化などが発生す
ることがないために、組み立てを容易に行うことができ
る結果、量産性をも高めることができる。
【００１６】しかも、信号の伝達を担う誘電体基板を、
ヒートシンク等として併用される金属製基板内に形成す
ることにより、信号の伝送に対して外部電磁波による影
響や、電磁波の発生を抑制しパッケージとしての信頼性
を高めることができる。
【００１７】
【発明の実施の形態】以下、本発明を図面を参照しなが
ら説明する。図１は、本発明の高周波素子収納用パッケ
ージＡの一実施態様を説明するための概略断面図であ
り、図２は、図１のパッケージの平面図である。
【００１８】図１および図２によれば、パッケージＡ
は、金属製基板１の中央部には、高周波素子２を搭載す
るための搭載部３が形成されている。高周波素子２は、
搭載部３に対して、導電性樹脂、ロウ材、半田等の接着
材を介して接着固定され、望ましくは、後述するグラン
ド層と電気的に接続されていることが望ましい。また、
金属製基板１の表面には、搭載部３に搭載された高周波
素子２を気密に封止するための蓋体４がロウ材などの導
電性接着剤によって接合固定される。図１のパッケージ
によれば、蓋体４は、金属製壁体４ａと金属製蓋部４ｂ
との接合体によって形成されているが、壁体４ａと蓋部
４ｂは一体物であってもよい。そして、この蓋体４によ
って形成されたキャビティ５内に高周波素子２は気密に
封止される。
【００１９】本発明のパッケージＡによれば、金属製基
板１における蓋体４の接合部分と交差する部分には、凹
形状の溝部６が設けられ、その溝部６内には誘電体基板
７が収納されている。また、誘電体基板７のキャビティ
５内に位置する表面には、一端が高周波素子２と接続さ
れる導体路８が被着形成されており、また、誘電体基板
７の内部には、実質的に全面に導体層が施されたグラン
ド層９が形成されており、導体路８とグランド層９によ
りマイクロストリップ線路１０が第１の高周波伝送線路
として形成されている。なお、誘電体基板７表面の導体
路８の両側に、グランド層（図示せず）を形成すること
により、グランド付きコプレーナ線路を第１の高周波伝
送線路として形成することもできる。
【００２０】このように誘電体基板７を金属製基板１の
溝部６に収納することにより、誘電体基板７のグランド
層９と、金属製基板１の溝部６の内壁を導体壁とする、
断面が矩形状でその内部に誘電体が充填された、誘電体
導波管１１がキャビティ５外領域の第２の高周波伝送線
路として形成されている。
【００２１】そして、グランド層９の、マイクロストリ
ップ線路１０の終端部と対峙する位置には、導体を有し
ない所定寸法の長孔からなるスロット孔１２がマイクロ
ストリップ線路１０の導体路８と平面的にみて直交する
ように形成されており、上記マイクロストリップ線路１
０からなる第１の高周波伝送線路と、誘電体導波管１１
からなる第２の高周波伝送線路とは、そのスロット孔１
２を介して電磁的に結合されている。なお、図１のパッ
ケージにおいては、スロット孔１２の長辺が誘電体導波
管１１の線路方向と直角になるように形成されている。
【００２２】一方、誘電体基板７の導体路８を形成した
同じ表面の、キャビティ５外領域に同様に導体路１３が
形成されており、グランド層９とともに、マイクロスト
リップ線路１４が第３の高周波伝送線路として形成され
ている。そして、グランド層９のマイクロストリップ線
路１４の終端部と対峙する位置には、導体を有しない所
定寸法の長孔からなる第２のスロット孔１５がマイクロ
ストリップ線路１４の導体路１３と平面的にみて直交す
るように形成されており、上記マイクロストリップ線路
１４からなる第３の高周波伝送線路と、誘電体導波管１
１からなる第２の高周波伝送線路とは、そのスロット孔
１５を介して電磁的に結合されている。
【００２３】かかる構造によれば、高周波素子２は、マ
イクロストリップ線路１０からなる第１の高周波伝送線
路、スロット孔１２を介して第１の高周波伝送線路と電
磁的に結合された誘電体導波管１１からなる第２の高周
波伝送線路、スロット孔１５を介して第２の高周波伝送
線路と電磁結合されたマイクロストリップ線路１４から
なる第３の高周波伝送線路に接続されており、これによ
り、第３の高周波伝送線路と高周波素子２とは、蓋体４
との接合部分をくぐり抜けるような信号の伝達経路が形
成される。
【００２４】次に、図１および図２におけるスロット孔
１５による高周波伝送線路と誘電体導波管との電磁結合
構造について、図３の（ａ）平面図および（ｂ）断面図
をもとに説明する。かかる結合構造において、溝部６の
内壁と、誘電体基板７におけるグランド層９とを導体壁
とする誘電体導波管１１の断面におけるｍ，ｎをｍ＝２
ｎの関係にすると、導波管１１の電界方向が上下方向と
なるＴＥ１０を主モードとして伝播する導波管と類似の
構造となる。従って、図３のマイクロストリップ線路１
０ではＴＥＭ波に近いモードが伝播する。よって、伝播
させる電磁波の波長をλとすると、マイクロストリップ
線路１０のスロット孔１２の中心から導体路８の先端ま
での突き出し長さａをλ／４程度、スロット孔１２の長
辺長さｂをλ／２程度、そして、スロット孔１２の中心
部と誘電体導波管線路の端部との長さｃをλ（２ｎ−
１）／４（ｎ：整数）程度すると、誘電体導波管１１と
マイクロストリップ線路１０とを電磁結合させることが
できる。なお、上記式中の波長λは、マイクロストリッ
プ線路、スロット孔、誘電体導波管のそれぞれの導波路
内の波長である。
【００２５】なお、スロット孔１５と導体路１３との位
置関係も上記と同様に配置することにより、マイクロス
トリップ線路１４（第３の高周波伝送線路）と導波管１
１とを電磁的に結合させることができる。なお、マイク
ロストリップ線路１０、１３の端部には、高周波素子２
や外部電気回路（図示せず）と接続するために、導体路
８，１３の両側に図２、図３に示すような形状のグラン
ド層１３’、８’を形成して、マイクロストリップ線路
からコプレーナ線路への変換部を形成することもでき
る。
【００２６】また、他の電磁結合構造として同様に図４
に示す。図４の構造では、スロット孔１２の長辺が誘電
体導波管１１の線路方向に対して平行となるように形成
されたものであり、この場合、誘電体導波管１１の断面
におけるｍ，ｎをｎ＝２ｍの関係にすると、導体路８の
先端までの突き出し長さａ、スロット孔１２の長辺長さ
ｂを図３と同様に設定するとともに、スロット孔１２と
誘電体導波管１１の端部との長さｃをλ（２ｎ−１）／
４（ｎ：整数）程度とすると、ＴＥ１０モードの場合と
同様に良好な特性が得られる。
【００２７】図５は、図１および図２のパッケージの組
み立て図である。図５によれば、金属製基板１の蓋体４
の接合箇所と交差する部分に設けられた溝部６に対し
て、マイクロストリップ線路１０、１４、スロット孔１
２、１５を有するグランド層９された誘電体基板７を埋
め込み、金属製基板１に固定する。なお、固定には、メ
タライズ接着、樹脂接着などの方法により固定される。
【００２８】溝部６は、誘電体基板７が埋め込まれた時
に、グランド層９と溝部６の内壁によって形成される誘
電体導波管として、前述したような所定の信号を伝送可
能な寸法に予め形成されている。
【００２９】一方、溝部６に埋め込まれる誘電体基板７
は、例えば、誘電体シートを７ａ〜７ｃの積層した積層
体から構成され、基板７の最上層のシート７ａ表面に
は、第１の高周波伝送線路の導体路８と、第３の高周波
伝送線路の導体路１３が形成されており、また、場合に
よってはその表面中央部に蓋部４ｂを接合するための導
体層や接着剤等が塗布される。
【００３０】また、誘電体シート７ａの裏面には、内層
としてスロット孔１２および１５を具備するグランド層
９が前述したような配置になるように被着形成されてい
る。
【００３１】また、グランド層９の下面には、導波管１
１内の誘電体を形成するための誘電体シート７ｂ、７ｃ
が複数層積層されている。そして、その誘電体基板の導
波管形成部側面には、メタライズが形成されており、前
記溝部６に対して、Ａｕ−Ｓｉ等のロウ材により接着固
定される。
【００３２】なお、この誘電体基板７の誘電体シート７
ａ〜７ｃは、例えば、アルミナセラミックス、ガラスセ
ラミックス、窒化アルミニウムセラミックス、窒化珪素
セラミックス等の誘電体セラミックスや、有機樹脂、有
機樹脂−セラミックス複合材料から構成され、導体路
８、１３およびグランド層９は、タングステン、モリブ
デン、銅、銀、金等の金属材料により形成される。
【００３３】図５によれば、上記の構成からなる誘電体
基板７を溝部６内に収納して固定した後、壁体４ａを誘
電体基板７と交差するように、ロウ材、あるいは導電性
接着剤などを用いて接着固定される。この時、誘電体基
板７の表面と、金属製基板１の壁体４ａの固定位置は、
同一面となるようにすることが封止性を高める上で必要
である。その後、高周波素子２を金属製基板１の搭載部
３に搭載した後、蓋部４ｂを壁体４ａに接合することに
より高周波素子２を封止することができる。
【００３４】図６は、本発明のパッケージの他の実施態
様を説明するための平面図である。
【００３５】図６によれば、図４で示したように、スロ
ット孔１２の長辺を誘電体導波管１１の線路方向に対し
て平行となるように形成された電磁結合構造を具備する
パッケージである。この場合、マイクロストリップ線路
１０からスロット孔１２を介して電磁的に結合した誘電
体導波管１１がマイクロストリップ線路１０に対して直
角方向に伸び、蓋体４の接合部を交差してキャビティ外
にて、誘電体基板７の表面に形成されたマイクロストリ
ップ線路１４とスロット１５を介して電磁的に結合され
ている。
【００３６】なお、この場合においては、図７の組み立
て図に示すように、金属製基板１に形成した溝部６に対
して、マイクロストリップ線路１０、１４、スロット孔
１２、１５を有するグランド層９された誘電体基板７Ａ
を埋め込み、金属製基板１に固定する。
【００３７】そして、キャビティ外の領域においては、
所望により図７に示すように、金属製基板１の一部に切
り欠き部１６を形成し、その切り欠き部１６にマイクロ
ストリップ線路１７が形成された誘電体基板７Ｂを接着
固定し、誘電体基板７Ａのマイクロストリップ線路１０
と誘電体基板７Ｂのマイクロストリップ線路１７とをを
ワイヤボンディング又はリボンによって接続する。
【００３８】図８は、さらに本発明の他の実施態様を説
明するための組み立て図である。図８によれば、金属製
基板１の溝部６に対して、表面に導体路８および導体路
１３が形成されるとともに、反対側表面にグランド層９
が形成された誘電体基板１８を溝部６を塞ぐように設置
する。これにより、グランド層９と金属製基板１の溝部
６内壁を導体壁とする導波管１９が第２の高周波伝送線
路として形成されることになる。
【００３９】そして、グランド層９の所定箇所に形成さ
れたスロット孔１２、１５によって、マイクロストリッ
プ線路１０、１４と、導波管１９とはそれぞれ電磁的に
結合されることになる。このときのスロット孔、マイク
ロストリップ線路、導波管の断面形状は、図３あるいは
図４で説明したのと同様な構造とすることにより良好な
信号の伝達を行うことができる。
【００４０】この場合、図７に示すように、金属製基板
１の溝部６に対する誘電体基板１８の設置の際には、溝
部６の周囲に段差部２０を形成することにより、誘電体
基板１８の位置合わせを容易に行うことができる。
【００４１】図１乃至図８に示した本発明のパッケージ
は、いずれもパッケージ内に形成した第３の高周波伝送
線路を経由して、外部電気回路と接続されるものである
が、本発明によれば、第３の高周波伝送線路は必ずしも
設けることなく、例えば、第２の高周波伝送線路として
形成した図１乃至図７の誘電体導波管１１や、図８の導
波管１９の溝部６の端部に位置する金属製基板１の側面
部を除去して、誘電体導波管１１や導波管１９を金属製
基板１の側面部から電磁的に開放させることにより、こ
の開放端と外部電気回路としての導波管あるいは誘電体
導波管とを直接接続することもできる。
【００４２】次に、本発明の図６、図７のパッケージ構
造において、誘電体導波管１１を経由したマイクロスト
リップ線路１０と、マイクロストリップ線路１４間の伝
送特性を評価した。なお、マイクロストリップ線路１
０、１４を形成する誘電体基板としては、誘電率８．
９、誘電損失２９．０×１０-4（測定周波数６０ＧＨ
ｚ）の誘電体材料をもちい、導体として銅導体を形成
し、その表面に金メッキを施した。なお、導体路の線幅
は０．２４ｍｍ、スロット孔の長辺長さを０．９ｍｍ、
導体路のスロット孔の中心からの突き出し長さを０．３
ｍｍとした。このときの結果を図９に示す。図９より周
波数６５ＧＨｚから７５ＧＨｚの範囲において良好な特
性が得られた。
【００４３】
【発明の効果】以上説明した通り、本発明の高周波素子
収納用パッケージは、キャビティ内部の伝送線路とキャ
ビティ外の伝送線路とを電磁的に結合させることによ
り、気密封止性を損なうことがなく、高周波素子との信
号の伝達を行うことができる。
【００４４】しかも、蓋体を接合する際に、精度の高い
位置決め作業を何ら必要とせず、従来のような蓋体を取
り付ける際の位置ずれによる伝送特性の劣化などが発生
することがないために、組み立てを容易に行うことがで
きる結果、量産性をも高めることができる。しかも、信
号の伝達を担う誘電体基板を、ヒートシンク等として併
用される金属製基板内に形成することにより、信号の伝
送に対して外部電磁波による影響や、電磁波の発生を抑
制しパッケージとしての信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明の高周波素子収納用パッケージの一実施
態様を説明するための概略断面図である。
【図２】図１の高周波素子収納用パッケージの概略平面
図である。
【図３】マイクロストリップ線路と誘電体導波管との電
磁結合構造を説明するためのものであり、（ａ）は平面
図、（ｂ）はＸ−Ｘ断面図である。
【図４】マイクロストリップ線路と誘電体導波管との他
の電磁結合構造を説明するためのものであり、（ａ）は
平面図、（ｂ）はＹ−Ｙ断面図である。
【図５】図１のパッケージの組み立て斜視図である。
【図６】本発明のパッケージの他の実施態様を説明する
ための平面図である。
【図７】図６のパッケージの組み立て斜視図である。
【図８】本発明のパッケージのさらに他の実施態様を説
明するための組み立て斜視図である。
【図９】本発明のパッケージにおける伝送特性を示す図
である。
【図１０】従来の高周波素子収納用パッケージを説明す
るための概略断面図である。
【符号の説明】
Ａ 高周波素子収納用パッケージ １ 金属製基板 ２ 高周波素子 ３ 搭載部 ４ 蓋体 ４ａ 壁体 ４ｂ 蓋部 ５ キャビティ ６ 溝部 ７，１８ 誘電体基板 ８，１３ 導体路 ９ グランド層 １０，１４，１７ マイクロストリップ線路 １１ 誘電体導波管 １２，１５ スロット孔 １６ 切り欠き部 １９ 導波管 ２０ 段差部

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】高周波素子搭載部を有する金属製基板と、
    前記高周波素子を気密に封止するキャビティを形成する
    ように該金属製基板の表面に接合された蓋体と、前記金
    属製基板の前記蓋体の接合箇所と交差する表面に設けら
    れた誘電体基板と、該誘電体基板の前記キャビティ内表
    面に設けられ、前記高周波素子と接続される第１の高周
    波伝送線路と、前記キャビティ外領域に設けられた第２
    の高周波伝送線路とを具備してなり、前記第１の高周波
    伝送線路と、前記第２の高周波伝送線路を電磁的に結合
    したことを特徴とする高周波素子収納用パッケージ。
  2. 【請求項２】前記金属製基板の前記誘電体基板を形成す
    る箇所に溝部を形成するとともに、前記誘電体基板内部
    にグランド層を形成し、該誘電体基板を前記溝部内に設
    置することにより、前記グランド層と前記金属製基板の
    溝部壁を導体壁とする誘電体導波管を第２の高周波伝送
    線路として形成し、前記第１の高周波伝送線路と、前記
    第２の高周波伝送線路とを、前記グランド層に形成した
    スロット孔を介して電磁的に結合してなることを特徴と
    する請求項１記載の高周波素子収納用パッケージ。
  3. 【請求項３】前記金属製基板の前記誘電体基板を形成す
    る箇所に溝部を形成するとともに、前記誘電体基板の前
    記キャビティと反対側表面にグランド層を形成し、該誘
    電体基板を前記溝部を塞ぐ位置に設置することにより、
    前記グランド層と前記金属製基板の溝部内壁を導体壁と
    する導波管を第２の高周波伝送線路として形成し、前記
    第１の高周波伝送線路と、前記第２の高周波伝送線路と
    を、前記グランド層に形成したスロット孔を介して電磁
    的に結合してなることを特徴とする請求項１記載の高周
    波素子収納用パッケージ。
  4. 【請求項４】前記誘電体基板の前記第１の高周波伝送線
    路形成面における前記キャビティ外領域に第３の高周波
    伝送線路が形成されており、前記第２の高周波伝送線路
    と、前記第３の高周波伝送線路とを電磁的に結合したこ
    とを特徴とする請求項１乃至請求項３のいずれか記載の
    高周波素子収納用パッケージ。
  5. 【請求項５】前記第２の高周波伝送線路と、前記第３の
    高周波伝送線路とが、前記グランド層に形成した第２の
    スロット孔を介して電磁的に結合してなることを特徴と
    する請求項４記載の高周波素子収納用パッケージ。
  6. 【請求項６】前記第１の高周波伝送線路が、マイクロス
    トリップ線路、コプレーナ線路、グランド付きコプレー
    ナ線路のうちから選ばれる１種である請求項１乃至請求
    項５のいずれか記載の高周波素子収納用パッケージ。
  7. 【請求項７】前記第３の高周波伝送線路が、マイクロス
    トリップ線路、コプレーナ線路、グランド付きコプレー
    ナ線路のうちから選ばれる１種である請求項４乃至請求
    項５のいずれか記載の高周波素子収納用パッケージ。
JP10009721A 1998-01-21 1998-01-21 高周波素子収納用パッケージ Pending JPH11214580A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10009721A JPH11214580A (ja) 1998-01-21 1998-01-21 高周波素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10009721A JPH11214580A (ja) 1998-01-21 1998-01-21 高周波素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JPH11214580A true JPH11214580A (ja) 1999-08-06

Family

ID=11728171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10009721A Pending JPH11214580A (ja) 1998-01-21 1998-01-21 高周波素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JPH11214580A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345910A (ja) * 1999-04-28 1999-12-14 Kyocera Corp 高周波用配線基板の接続構造
CN100406897C (zh) * 2005-03-14 2008-07-30 中国科学院半导体研究所 测量光电子器件to封装座高频参数用的测试夹具
WO2008152852A1 (ja) * 2007-06-14 2008-12-18 Kyocera Corporation 直流阻止回路、ハイブリッド回路装置、送信器、受信器、送受信器およびレーダ装置
US7872876B2 (en) 2006-08-04 2011-01-18 Samsung Electronics Co., Ltd. Multi-layered printed circuit board
JPWO2011007507A1 (ja) * 2009-07-17 2012-12-20 日本電気株式会社 半導体パッケージ用基板および半導体パッケージ用基板の製造方法
JP2013126099A (ja) * 2011-12-14 2013-06-24 Sony Corp 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器
US9468089B2 (en) 2013-09-20 2016-10-11 Kabushiki Kaisha Toshiba EBG structure, semiconductor device, and circuit board
US9698482B2 (en) 2013-07-19 2017-07-04 Kabushiki Kaisha Toshiba Antenna device
US9848504B2 (en) 2014-08-25 2017-12-19 Kabushiki Kaisha Toshiba Electronic device having a housing for suppression of electromagnetic noise

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345910A (ja) * 1999-04-28 1999-12-14 Kyocera Corp 高周波用配線基板の接続構造
CN100406897C (zh) * 2005-03-14 2008-07-30 中国科学院半导体研究所 测量光电子器件to封装座高频参数用的测试夹具
US7872876B2 (en) 2006-08-04 2011-01-18 Samsung Electronics Co., Ltd. Multi-layered printed circuit board
WO2008152852A1 (ja) * 2007-06-14 2008-12-18 Kyocera Corporation 直流阻止回路、ハイブリッド回路装置、送信器、受信器、送受信器およびレーダ装置
US8179304B2 (en) 2007-06-14 2012-05-15 Kyocera Corporation Direct-current blocking circuit, hybrid circuit device, transmitter, receiver, transmitter-receiver, and radar device
JP5171819B2 (ja) * 2007-06-14 2013-03-27 京セラ株式会社 直流阻止回路、ハイブリッド回路装置、送信器、受信器、送受信器およびレーダ装置
JPWO2011007507A1 (ja) * 2009-07-17 2012-12-20 日本電気株式会社 半導体パッケージ用基板および半導体パッケージ用基板の製造方法
JP2013126099A (ja) * 2011-12-14 2013-06-24 Sony Corp 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器
US9698482B2 (en) 2013-07-19 2017-07-04 Kabushiki Kaisha Toshiba Antenna device
US9468089B2 (en) 2013-09-20 2016-10-11 Kabushiki Kaisha Toshiba EBG structure, semiconductor device, and circuit board
US9848504B2 (en) 2014-08-25 2017-12-19 Kabushiki Kaisha Toshiba Electronic device having a housing for suppression of electromagnetic noise

Similar Documents

Publication Publication Date Title
US6239669B1 (en) High frequency package
JP3500268B2 (ja) 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
EP0503200B1 (en) Package for microwave integrated circuit
US6483406B1 (en) High-frequency module using slot coupling
US8552304B2 (en) High-frequency circuit package and high-frequency circuit device
JP3209183B2 (ja) 高周波信号用集積回路パッケージ及びその製造方法
JPH11214580A (ja) 高周波素子収納用パッケージ
JP3537626B2 (ja) 高周波用パッケージ
JP3570887B2 (ja) 高周波用配線基板
JP3309056B2 (ja) 高周波素子収納用パッケージ
JP3462062B2 (ja) 高周波用伝送線路の接続構造および配線基板
JP3556470B2 (ja) 高周波用モジュール
JP3673491B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP3181036B2 (ja) 高周波用パッケージの実装構造
JP4821391B2 (ja) 回路基板の接続構造
JP2002190541A (ja) 高周波回路用パッケージ
JP3211797B2 (ja) 高周波信号用集積回路パッケージ及びその製造方法
JP2005130406A (ja) 導波管部材および導波管ならびに高周波モジュール
JP2000164764A (ja) 高周波用配線基板の実装構造
JPH11163185A (ja) 高周波半導体素子用パッケージ
JP2002305262A (ja) 半導体素子実装用パッケージ
JP2000077553A (ja) 高周波用パッケージ
JP2001217331A (ja) 半導体素子収納用パッケージ
JPH11260948A (ja) 高周波用半導体パッケージの実装構造
JP2001189405A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ