JP2013126099A - 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器 - Google Patents

導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器 Download PDF

Info

Publication number
JP2013126099A
JP2013126099A JP2011273547A JP2011273547A JP2013126099A JP 2013126099 A JP2013126099 A JP 2013126099A JP 2011273547 A JP2011273547 A JP 2011273547A JP 2011273547 A JP2011273547 A JP 2011273547A JP 2013126099 A JP2013126099 A JP 2013126099A
Authority
JP
Japan
Prior art keywords
waveguide
transmission line
substrate
signal
conversion structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011273547A
Other languages
English (en)
Other versions
JP5948844B2 (ja
JP2013126099A5 (ja
Inventor
Shinya Morita
伸也 盛田
Koichi Ikeda
浩一 池田
Akira Akiba
朗 秋葉
Mitsuo Hashimoto
光生 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011273547A priority Critical patent/JP5948844B2/ja
Priority to US13/688,728 priority patent/US9059492B2/en
Priority to CN201210517773.8A priority patent/CN103165966B/zh
Publication of JP2013126099A publication Critical patent/JP2013126099A/ja
Publication of JP2013126099A5 publication Critical patent/JP2013126099A5/ja
Application granted granted Critical
Publication of JP5948844B2 publication Critical patent/JP5948844B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • H01P3/081Microstriplines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/08Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H01P5/107Hollow-waveguide/strip-line transitions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Waveguides (AREA)
  • Structure Of Printed Boards (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

【課題】簡易な構造でインピーダンスの不整合を抑えることが可能な導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器を提供する。
【解決手段】本技術の導波路は、対向する一対の面を有する導波管と、導波管の一の面に設けられた第1伝送線路と、導波管の他の面に設けられた第2伝送線路と、第1伝送線路から導波管へ信号を変換する第1変換構造とを備えている。
【選択図】図1

Description

本技術は、伝送線路間で信号を伝送する導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器に関する。
微細なパッドピッチを持つLSI(Large Scale Integration)チップをピッチの広い実装基板に実装する場合には、インターポーザと呼ばれる中継基板を利用する実装技術が一般的に知られている。インターポーザは、樹脂およびセラミック等の誘電体で作製されることが多いが、近年ではシリコン基板と微細加工が可能な半導体プロセスを用いることでより微細なピッチに対応可能なシリコンインターポーザが注目されている。
このシリコンインターポーザでは、シリコン基板の表面および裏面はTSV(Through Silicon Via)と呼ばれる貫通電極によって電気的に接続され、これによってシリコン基板の表面から裏面へ信号が伝送される。しかしながら、ミリ波帯域やそれを超える高周波領域においては、基板の表面の伝送線路とTSVとの間のインピーダンスの不整合によってリターンロス(反射損失)が増大するという問題があった。
この問題を解決する手段の一つとしては、シリコン基板の垂直方向にコアキシャル形状を形成して表面配線とのインピーダンス整合を実現するcoaxialTSVが報告されている(例えば、非特許文献1参照)。
Soon Wee Ho et al.,IEEE Electronic Components and Technology Conference (ECTC),2008
しかしながら、この手段は専用の特殊プロセスあるいは新規材料の開発が必要であり、シリコンインターポーザの製造コストが増大するという問題があった。
本技術はかかる問題点を鑑みてなされたもので、その目的は、製造コストを抑えつつインピーダンスの不整合を抑え、電気信号の反射損失を低減することが可能な導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器を提供することにある。
本技術の導波路は、対向する一対の面を有する導波管と、導波管の一の面に設けられた第1伝送線路と、導波管の他の面に設けられた第2伝送線路と、第1伝送線路から導波管へ信号を変換する第1変換構造とを備えたものである。
本技術のインターポーザ基板は、上記導波路を備えたものである。
本技術のモジュールおよび電子機器は、半導体チップと、上記インターポーザ基板とを備えたものである。
本技術の導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器では、対向する一対の面を有する導波管の一の面に、導波管内へ信号を変換する変換構造を備えた第1伝送線路を、他の面に第2伝送線路を設けることにより、インピーダンスの不整合を低減することが可能となる。
本技術の導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器では、導波管を構成する一対の面にそれぞれ第1伝送線路および第2伝送線路を設け、更に第1伝送線路から導波管内へ信号を変換する変換構造を設けるようにしたので、インピーダンスの不整合が低減され、電気信号の反射損失を抑制することが可能となる。
本開示の第1の実施の形態に係る導波路を表す斜視図および断面図である。 本開示の第2の実施の形態に係る導波路を表す平面図および断面図である。 図1または図2に示した導波路を含むインターポーザ基板を備えたモジュールの構成を表す断面図である。 モジュールの適用例に係る電子機器の機能ブロック図である。
以下、本開示の実施の形態について図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
1.第1の実施の形態(変換構造として貫通電極を用いた導波管を備えたインターポーザ基板)
2.第2の実施の形態(変換構造としてテーパ状マイクロストリップを用いた導波管を備えたインターポーザ基板)
3.適用例(モジュールおよび電子機器の例)
<1.第1の実施の形態>
[インターポーザ基板1Aの構成]
図1(A)は、本開示の第1の実施の形態に係る導波路10を備えたインターポーザ基板1Aを斜視したものであり、図1(B)はこのインターポーザ基板1AのI−I一点鎖線における断面構成を表したものである。インターポーザ基板1Aは、基板2の表面に誘電膜16Aを介して設けられた配線層14A(第1伝送線路)から裏面に誘電膜16Bを介して設けられた配線層14B(第2伝送線路)への信号の伝送路(導波路10)として導波管11用いたものである。この導波管11は基板2と、基板2の表面および裏面に少なくとも一部が対向配置された一対の導電膜12A,12Bと、導電膜12Aと導電膜12Bとを電気的に接続する複数の導電性のピラー13とから構成されている。本実施の形態における導波管11は、一般的にSIW(Substrate Integrated Waveguide)と呼ばれるものであり、ピラー13は反射面となる疑似的な壁(疑似壁)として図1(A)に示したように規則的に配置されており、これにより導波管11は方形導波管として機能する。
基板2は、後述する半導体チップ30の材料に合わせて、例えば厚みが50〜400μmの高抵抗シリコン(Si)基板(抵抗率1000Ω・cm以上)またはシリコンカーバイド(SiC)基板を用いることが望ましい。半導体チップ30と材料を合わせることで熱膨張係数がほぼ等しくなり、半導体チップ30とインターポーザ1Aとの間の接合の信頼性が向上するからである。なお、基板2としてはこれに限るものではなく、他の半導体材料や誘電体材料を用いてもよい。他の半導体材料としては例えば、SiGe,GaAs等が、誘電体材料としては例えば、低温同時焼成セラミックス(Low Temperature Co-fired Ceramics;LTCC)等のセラミック、ガラス(例えばPyrex(登録商標),SD2,石英)、樹脂(ガラスエポキシ,BTレジン)や有機ポリマーなどが挙げられる。
導波路10は、上述したように基板2と、基板2の表面および裏面に形成された一対の導電膜12A,12Bと、矩形状に規則的に配置されると共に、導電膜12A,12Bを電気的に接続するピラー13とによって構成されている。
導電膜12A,12Bは、導電性材料、例えばAl(アルミニウム)、AlCu(アルミニウム銅)等の金属材料により形成されている。導電膜12A,12Bの厚みは、信号周波数によって適宜調整すればよいが、例えば60GHzに対しては3μm以上とすることが好ましい。また、導電膜12A,12Bには、互いに対向する位置に開口12a,12bがそれぞれ設けられている。この開口12a,12bは、配線層14A,14Bを後述する導波管11内に設けられた信号変換構造(第1変換構造および第2変換構造)に接続するためのものである。
ピラー13は、導電膜12Aおよび導電膜12Bを電気的に接続するためものであり、具体的にはシリコン貫通電極(Through Silicon Via;TSV)である。このピラー13は、例えば銅(Cu)を用いることが好ましいが、アルミニウム(Al)等の金属材料を用いてもよく特に限定されない。また、電極径(φ)は導電膜12A,12Bを電気的に接続可能であれば特に問わないが、例えば50μmであればよい。なお、ピラー13を矩形状に規則的に配置することによって形成された疑似壁によって定義される導波管11の一辺の長さ(l)は、一般的な導波管と同様にカットオフ周波数を決定するため、使用する信号の周波数に合わせて適宜設定すればよい。具体的には、例えば基板となるSiの比誘電率が11.9の場合、カットオフ周波数44GHzにするには、(l)を1mmとすることが好ましい。
配線層14A,14Bは、ここでは例えば膜厚10〜20μmのCuめっき配線層と、膜厚3〜6μmのポリイミド層間膜およびポリイミド絶縁膜により構成されてたマイクロストリップラインである。このマイクロストリップライン14A,14Bのうち、一方(ここではマイクロストリップライン14A)は基板2上に搭載された半導体チップ30側に接続されている。他方(ここではマイクロストリップライン14B)はインターポーザ基板1Aを実装する実装基板40側に接続されている。
変換プローブ15A,15Bは、導波管11とマイクロストリップライン14A,14Bとの間で信号を変換する信号変換構造である。この変換プローブ15A,15Bは上記ピラー13と同様に、貫通電極として導波管11内に形成されている。ここでは、変換プローブ15A,15Bの一端はそれぞれマイクロストリップライン14A,14Bに接続され、他端は電気的に開放(Open)されている。変換プローブ15A,15Bの設置位置は、導波管11の短辺方向では中央に、長辺方向では反射面となる短辺側の疑似壁から距離Aの位置に配置することが好ましい。この距離Aは、変換プローブ15A,15Bの反射特性によって決定される。なお、変換プローブ15A,15Bの反射特性は使用する信号の周波数によって変化する。距離Aの一例としては、例えば信号の周波数が60GHzの場合には400μmとすることが好ましい。
誘電膜16A,16Bは、高周波信号に対して損失の少ない誘電体材料、例えば、SiO2等の無機材料やポリイミドにより形成されている。この誘電膜16A,16Bの膜厚は電気的特性等から決定され、例えば0.5μm〜5μmである。なお、誘電体膜16A,16Bの材料は上述した材料の他に、ベンゾシクロブテン(BCB)やダイヤモンドライクカーボン(DLC)等を用いることも可能である。
[作用・効果]
本実施の形態におけるインターポーザ基板1Aでは、ミリ波等の高周波信号は以下のように伝送される。まず、マイクロストリップライン14Aを伝播する準TEM(Transverse Electromagnetic)モードの信号は、変換プローブ15Aによって導波管11内に入力され、電界を放射することによって、例えばTE10(Transverse Electric 10)モード(導波管モード)に変換される。次に、導波管11内を伝播した信号は変換プローブ15Bによって再度準TEMモードに変換されてマイクロストリップライン14Bへ出力される。全体としては、インターポーザ基板1Aの表面に設けられたマイクロストリップライン14Aを伝播する信号は、マイクロストリップライン14Aから導波管モードを介して裏面に設けられたマイクロストリップライン14Bに伝送される。
ミリ波帯域やそれを超える高周波領域においてピッチの異なる半導体チップと実装基板とをインターポーザを用いて接続する場合には、前述したように従来のTSVの代わりにcoaxialTSVを形成することでインピーダンス不整合を改善する方法が報告されている。しかしながら、基板内にcoaxialTSVを形成するためには専用の特殊プロセスを用いるため製造工程が繁雑になると共に、新規材料の開発が必要であるため製造コストが増大するという問題があった。
この問題を解決する方法としては、例えば伝送線路として、インターポーザに一般的に使用されているマイクロストリップ線路やコプレーナ線路のように2層以下の配線層で実現可能な伝送線路を用いる方法が考えられる。しかしながら、この方法では電界が線路外に広がるため、他の信号線および電源線等のラインとのクロストークが発生するという問題があった。これはミリ波以上の高周波では顕著となる。このクロストークは線路間に一定の距離を設けることで抑制することが可能であるが、その場合には配線に必要な面積が拡大するという問題があった。
これに対して、本実施の形態の導波路10を備えたインターポーザ基板1Aでは、基板2内に、対向する一対の面を有する導波管11と、導波管11の表面および裏面に設けられたマイクロストリップライン14A,14Bとによって構成される導波路10を形成するようにした。これにより、表面および裏面間を伝送する電気信号のインピーダンスの不整合を低減することが可能となる。
以上のように、本実施の形態では、基板2内に一対の対向面の表面および裏面にそれぞれマイクロストリップライン14A,14Bが設けられた導波管11を形成し、これをインターポーザ基板1Aの表面から裏面(またはその逆)を伝播する信号の導波路10とした。これにより、表面および裏面間を伝送する電気信号のインピーダンスの不整合が低減され、電気信号の反射損失を抑制することが可能となる。
また、反射損失の少ないインターポーザ基板1Aを上記のような簡易な構造を有するようにしたので、従来用いられている製造工程および材料を用いて形成することが可能となり、製造コストの増大を抑制することが可能となる。
更に、導波路10は疑似壁を形成するTSVである複数のピラー13および対向する一対の導電膜12A,12Bによって囲まれているため、優れたEMC特性を実現することが可能となる。よって、ノイズ防止のための緩衝領域を設ける必要がなくなり他の配線とより高密度に集積することが可能となる。また、インターポーザ基板1A内においてより高い周波数、特にミリ波〜テラ波の配線が可能となる。
更にまた、上記構成を有するインターポーザ基板と比較して、本実施の形態のインターポーザ基板1Aはインピーダンスマッチングに対する製造精度により大きな許容度があり、優れた製造上のロバスト性を有する。
<2.第2の実施の形態>
図2(A),(B)は、本開示の第2の実施の形態に係る導波路20を備えたインターポーザ基板1Bの表面(図2(A))および裏面(図2(B))の平面構成を表したものである。図2(C)は図2(A),(B)に示したII−II一点鎖線における断面構成を表したものである。本実施の形態におけるインターポーザ基板1B内に設けられた導波管21は、基板2の表面および裏面に対向配置された一対の導電膜(第1層22Aおよび第6層22F)と、この第1層22Aと第6層22Fとを電気的に接続するように互いに対向配置された矩形状の導体壁23A,23Bとから構成されている。この第1層22Aは、基板2の表面に設けられた第1伝送線路であるマイクロストリップライン24Aとテーパ状マイクロストリップ25Aを介して接続されている。第6層22Fは、基板2の裏面に設けられた第2伝送線路であるマイクロストリップライン24Bとテーパ状マイクロストリップ25Bを介して接続されている。なお、第1の実施の形態と同一の構成要素については同一符号を付してその説明は省略する。
基板2は、ここでは層構造(例えば6層)を有し、各層間には詳細は後述するが、それぞれ導電膜(第2層22B〜第5層22E)が設けられている。各層の膜厚は特に限定されず、信号周波数によって適宜調整すればよいが、えば60GHzに対しては3μm以上とすることが好ましい。基板2の材料としては、上記第1の実施の形態と同様の材料を用いることができるが、本実施の形態ではLTCC基板を用いることが好ましい。
導波管20は、上述したように基板2の表面および裏面に対向配置された第1層22Aおよび第6層22Fと、この第1層22Aおよび第6層22Fの長辺方向を電気的に接続するように対向配置された導体壁23A,23Bとから構成されている。この導体壁23A,23Bは導波管を構成する導体壁となるため、導体壁23Aと導体壁23Bとの距離Bは上記第1の実施の形態と同様に、使用する信号の周波数に合わせて適宜設定すればよい。具体的には、基板となるLTCCの比誘電率が7の場合、カットオフ周波数44GHzにするには、(l)を1.3mmとすることが好ましい。なお、導体壁23A,23Bは、6層からなる基板2および基板2の層間に設けられた導電膜22(第2層22B〜第5層22E)を形成したのち、エッチング等によって所定の領域の基板2を表面から裏面にかけて除去する。この後、例えば貫通電極を形成する際と同様の方法を用いることによって導体壁23A,23Bを形成することができる。導体壁23A,23Bを形成したのち、基板2の表面および裏面にそれぞれ、導電膜(第1層22A,第6層22F)およびテーパ状マイクロストリップ25A,25Bとなる金属膜をめっき等によって形成する。
導電膜22は、上述したように、基板2の表面および裏面に設けられた第1層22Aおよび第6層22Fと、6層からなる基板2の層間に設けられた第2層22B〜第5層22Eとの6層構造を有する。第2層22B〜第5層22Eは、基板2を構成する各層の面内の上記テーパ状マイクロストリップ25A,25Bに対応する位置にそれぞれ独立して設けられている。具体的には、基板2の表面に設けられたテーパ状マイクロストリップ25Aの下層に、図2(C)に示したように第2層22B1から第5層22E1の順に階段状に形成されている。基板2の裏面に設けられたテーパ状マイクロストリップ25Bの上層には、図2(C)に示したように第5層から第5層22E2から第2電電膜22B2の順に階段状に形成されている。
本実施の形態では、このテーパ状マイクロストリップ25Aおよびその下層に階段状に設けられた第2層22B1〜第5層22E1が第1変換構造25aを構成している。テーパ状マイクロストリップ25Bおよびその上層に階段状に設けられた第2層22B2〜第5層22E2が第2変換構造25bを構成している。なお、第2層22B1〜第5層22E1はそれぞれ貫通電極26a(26a1〜26a3)によって電気的に接続され、更に第5層22E2は第6層22Fに貫通電極26a4を介して接続されている。また、第2変換構造25bを構成する第5層22E2〜第2層22B2もそれぞれ貫通電極26b(26b1〜26b3)によって電気的に接続され、更に第2層22B2は第1層22Aに貫通電極26b4を介して接続されている。
なお、第1変換構造25aおよび第2変換構造25bの反射特性はテーパ状マイクロストリップ25A,25Bの長さ(l)および幅(w)によって変化する。具体的にはl/wが大きい方が反射特性は抑制でき、概ねl/w>1であることが好ましい。また、第1層22A〜第6層22Fおよびテーパ状マイクロストリップ25A,25Bは上記第1の実施の形態における導電膜12A,12Bと同じ材料を用いることができる。
マイクロストリップライン24A,24Bは、上記第1の実施の形態におけるマイクロストリップライン14,14Bと同様に、例えば膜厚1〜2μmのCuめっき配線層と、膜厚6〜10μmのポリイミド層間膜およびポリイミド絶縁膜により構成されている。このマイクロストリップライン24A,24Bはそれぞれ、テーパ状マイクロストリップ25A,25Bを介して第1層22A,第6層22Fに接続されている。
以上のような構成を有する本実施の形態におけるインターポーザ基板1Bでは、ミリ波等の高周波信号は以下のように伝送される。まず、マイクロストリップライン24Aを伝播するTEMモードの信号は、第1変換構造25aのテーパ構造によって縦方向の電界分布を維持したまま導波管21内に入力され、TE10モードに変換される。次に、導波管21内を伝播した信号は第2変換構造25bのテーパ構造によって第1変換構造と同様に縦方向の電界分布を維持したまま再度準TEMモードに変換されてマイクロストリップライン24Bへ出力される。全体としては、インターポーザ基板1Bの表面に設けられたマイクロストリップライン24Aを伝播する信号は、マイクロストリップライン24Aから導波管モードを介して裏面に設けられたマイクロストリップライン24Bに伝送される。
本実施の形態の導波路20を備えたインターポーザ基板1Bでは、上記第1の実施の形態におけるインターポーザ基板1Aと同様の効果に加えて、広い帯域に対して反射損失を抑制することができる。
<3.適用例>
次に、上記第1の実施の形態および第2の実施の形態に係るインターポーザ1A,1Bの電子機器への適用例について説明する。
(モジュール)
図3は、上記導波路10,20を用いたミリ波帯域の無線通信用モジュール3の断面構成を表したものである。モジュール3は、それぞれバンプ17で接続された、例えばミリ波信号を生成する半導体チップ30と、半導体チップ30への電源ライン40と、ベースバンド信号の供給と、半導体チップから供給されたミリ波信号をアンテナ18によって送信および受信を行う実装基板40と、インターポーザ基板1とを含む構成を有する。このモジュール3は、上記導波路10,20のうち、例えば導波路10を内蔵するインターポーザ1を介してピッチの異なる半導体チップ30と、実装基板40とを接続し、半導体チップ30から供給されるミリ波信号を実装基板50側に送受信している。
本適用例におけるモジュールでは、上記実施の形態で説明した導波路10(20)を備えたインターポーザ基板1A(1B)を用いることにより、半導体チップで生成されたミリ波等の高周波信号を低損失且つ低反射で実装基板40へ伝送することができる。
(電子機器)
上記モジュール3は、例えば図4に示したように電子機器に組み込まれる。具体的には、情報携帯端末(PDA)、無線LAN機器、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置あるいはビデオカメラ等のあらゆる分野の電子機器に適用することが可能である。言いかえると、上記モジュール3は、外部から入力された信号、あるいは内部で生成した信号を送受信するあらゆる分野の電子機器に適用することができる。
以上、第1,第2の実施の形態を挙げて本技術を説明したが、本技術は上記実施の形態に限定されるものではなく、種々変形可能である。例えば伝送線路にマイクロストリップ線路ではなく、CPW(Coplanar Waveguide)を使用してもよい。
また、上記第1の実施の形態では、導波管としてシリコン基板を用いたが、このシリコン基板の内部は中空でも構わない。但し、その場合には導波管内の誘電率が1となるため導波管の幅を広く設計する必要がある。更に、上記実施の形態では第1伝送線路および第2伝送線路として互いに同じ構造を用いたが、互いに異なる構造の伝送線路を用いても構わない。
なお、本技術は以下のような構成もとることができる。
(1)対向する一対の面を有する導波管と、前記導波管の一の面に設けられた第1伝送線路と、前記導波管の他の面に設けられた第2伝送線路と、前記第1伝送線路から前記導波管へ信号を変換する第1変換構造とを備えた導波路。
(2)前記導波管から前記第2伝送線路へ信号を変換する第2変換構造を有する、前記(1)に記載の導波路。
(3)前記導波管は対向する一対の導電膜と、前記導電膜のそれぞれ接続する複数の導電性のピラーにより構成されている、前記(1)または(2)のいずれか1つに記載の導波路。
(4)前記導波管は対向する一対の導電膜と、前記導電膜の間に対向配置された一対の導体壁により構成されている、前記(1)乃至(3)のいずれか1つに記載の導波路。
(5)前記第1伝送線路および第2伝送線路の少なくとも一方はマイクロストリップラインである、前記(1)乃至(4)のいずれか1つに記載の薄膜トランジスタ。
(6)前記第1変換構造および第2変換構造は貫通電極である、前記(1)乃至(5)のいずれか1つに記載の導波路。
(7)前記第1変換構造および第2変換構造はテーパ型マイクロストリップにより構成されている、前記(1)乃至(6)のいずれか1つに記載の導波路。
(8)絶縁性を有する基板と、前記基板内に設けられた導波路とを備え、前記導波路は、対向する一対の面を有する導波管と、前記導波管の一の面に設けられた第1伝送線路と、前記導波管の他の面に設けられた第2伝送線路と、前記第1伝送線路から前記導波管へ信号を変換する第1変換構造とを有するインターポーザ基板。
(9)前記基板は抵抗率1000Ω・cm以上の高抵抗シリコン基板、低温同時焼成セラミック、ガラス、石英またはセラミックのいずれかにより構成されている、前記(8)に記載のインターポーザ基板。
(10)絶縁性基板内に導波路を有するインターポーザ基板と、前記インターポーザ基板に実装された半導体チップとを備え、前記導波路は、対向する一対の面を有する導波管と、前記導波管の一の面に設けられた第1伝送線路と、前記導波管の他の面に設けられた第2伝送線路と、前記第1伝送線路から前記導波管へ信号を変換する第1変換構造とを有するモジュール。
(11)絶縁性基板内に導波路を有するインターポーザ基板と、前記インターポーザ基板に実装された半導体チップと、前記インターポーザ基板と電気的に接続された実装基板とを備え、前記導波路は、対向する一対の面を有する導波管と、前記導波管の一の面に設けられた第1伝送線路と、前記導波管の他の面に設けられた第2伝送線路と、前記第1伝送線路から前記導波管へ信号を変換する第1変換構造とを有する電子機器。
1,1A,1B…インターポーザ基板、2…基板、3…モジュール、10,20…導波路、11,21…導波管、12A,12B,22…導電膜、13…ピラー、14A,14B,24A,24B…マイクロストリップライン、15A,15B…変換プローブ、17…バンプ、18…アンテナ、23A,23B…導体壁、25A,25Bテーパ状マイクロストリップ、25a…第1変換構造、25b…第2変換構造、26a,26b…貫通電極、30…半導体チップ、40…電源ライン、50…実装基板。

Claims (11)

  1. 対向する一対の面を有する導波管と、
    前記導波管の一の面に設けられた第1伝送線路と、
    前記導波管の他の面に設けられた第2伝送線路と、
    前記第1伝送線路から前記導波管へ信号を変換する第1変換構造と
    を備えた導波路。
  2. 前記導波管から前記第2伝送線路へ信号を変換する第2変換構造を有する、請求項1に記載の導波路。
  3. 前記導波管は対向する一対の導電膜と、前記導電膜のそれぞれ接続する複数の導電性のピラーにより構成されている、請求項1に記載の導波路。
  4. 前記導波管は対向する一対の導電膜と、前記導電膜の間に対向配置された一対の導体壁により構成されている、請求項1に記載の導波路。
  5. 前記第1伝送線路および第2伝送線路の少なくとも一方はマイクロストリップラインである、請求項1に記載の導波路。
  6. 前記第1変換構造および第2変換構造は貫通電極である、請求項1に記載の導波路。
  7. 前記第1変換構造および第2変換構造はテーパ型マイクロストリップにより構成されている、請求項1に記載の導波路。
  8. 絶縁性を有する基板と、前記基板内に設けられた導波路とを備え、
    前記導波路は、
    対向する一対の面を有する導波管と、
    前記導波管の一の面に設けられた第1伝送線路と、
    前記導波管の他の面に設けられた第2伝送線路と
    前記第1伝送線路から前記導波管へ信号を変換する第1変換構造と
    を有するインターポーザ基板。
  9. 前記基板は抵抗率1000Ω・cm以上の高抵抗シリコン基板、低温同時焼成セラミック、ガラス、石英またはセラミックのいずれかにより構成されている、請求項8に記載のインターポーザ基板。
  10. 絶縁性基板内に導波路を有するインターポーザ基板と、前記インターポーザ基板に実装された半導体チップとを備え、
    前記導波路は、
    対向する一対の面を有する導波管と、
    前記導波管の一の面に設けられた第1伝送線路と、
    前記導波管の他の面に設けられた第2伝送線路と
    前記第1伝送線路から前記導波管へ信号を変換する第1変換構造と
    を有するモジュール。
  11. 絶縁性基板内に導波路を有するインターポーザ基板と、前記インターポーザ基板に実装された半導体チップと、前記インターポーザ基板と電気的に接続された実装基板とを備え、
    前記導波路は、
    対向する一対の面を有する導波管と、
    前記導波管の一の面に設けられた第1伝送線路と、
    前記導波管の他の面に設けられた第2伝送線路と
    前記第1伝送線路から前記導波管へ信号を変換する第1変換構造と
    を有する電子機器。
JP2011273547A 2011-12-14 2011-12-14 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器 Expired - Fee Related JP5948844B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011273547A JP5948844B2 (ja) 2011-12-14 2011-12-14 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器
US13/688,728 US9059492B2 (en) 2011-12-14 2012-11-29 Waveguide interposer substrate having first and second conversion structures on opposed waveguide surfaces
CN201210517773.8A CN103165966B (zh) 2011-12-14 2012-12-05 波导、包含波导的转接板型基板、模块和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011273547A JP5948844B2 (ja) 2011-12-14 2011-12-14 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器

Publications (3)

Publication Number Publication Date
JP2013126099A true JP2013126099A (ja) 2013-06-24
JP2013126099A5 JP2013126099A5 (ja) 2015-01-29
JP5948844B2 JP5948844B2 (ja) 2016-07-06

Family

ID=48588840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011273547A Expired - Fee Related JP5948844B2 (ja) 2011-12-14 2011-12-14 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器

Country Status (3)

Country Link
US (1) US9059492B2 (ja)
JP (1) JP5948844B2 (ja)
CN (1) CN103165966B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015089090A (ja) * 2013-11-01 2015-05-07 株式会社フジクラ モード変換器
JP2015149430A (ja) * 2014-02-07 2015-08-20 株式会社フジクラ マイクロ波・ミリ波モジュール、及びマイクロ波・ミリ波モジュールの製造方法
WO2015162992A1 (ja) * 2014-04-23 2015-10-29 株式会社フジクラ 導波路型スロットアレイアンテナ及びスロットアレイアンテナモジュール
JP2017163385A (ja) * 2016-03-10 2017-09-14 富士通株式会社 電子装置及び電子機器
JP2018514082A (ja) * 2015-03-19 2018-05-31 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 高速通信のための集積導波管を有するパッケージ構造、半導体ウエハおよび導波管
CN109643836A (zh) * 2016-08-26 2019-04-16 株式会社藤仓 传输线路
JPWO2020189699A1 (ja) * 2019-03-20 2021-12-09 株式会社村田製作所 伝送路基板、および伝送路基板の実装構造
WO2022124038A1 (ja) * 2020-12-09 2022-06-16 株式会社村田製作所 回路基板及び電子機器
JPWO2022190184A1 (ja) * 2021-03-09 2022-09-15

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9405064B2 (en) * 2012-04-04 2016-08-02 Texas Instruments Incorporated Microstrip line of different widths, ground planes of different distances
CN104904061B (zh) * 2012-12-27 2017-07-21 株式会社藤仓 模式转换器
JP5978149B2 (ja) * 2013-02-18 2016-08-24 株式会社フジクラ モード変換器の製造方法
US9035719B2 (en) * 2013-08-23 2015-05-19 International Business Machines Corporation Three dimensional branchline coupler using through silicon vias and design structures
CN103762420B (zh) * 2014-02-25 2016-08-17 中国工程物理研究院电子工程研究所 一种太赫兹波背腔式片载天线
US10126512B2 (en) 2014-09-11 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Differential silicon interface for dielectric slab waveguide
US10162198B2 (en) 2014-09-11 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Multiband QAM interface for slab waveguide
US9715131B2 (en) 2014-09-11 2017-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package including dielectric waveguide
US9372316B2 (en) * 2014-09-11 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon interface for dielectric slab waveguide
US9660316B2 (en) * 2014-12-01 2017-05-23 Huawei Technologies Co., Ltd. Millimeter wave dual-mode diplexer and method
CN104466418A (zh) * 2014-12-12 2015-03-25 南京大学 半模磁可调基片集成波导天线
US10468738B2 (en) 2016-03-15 2019-11-05 Aptiv Technologies Limited Signaling device including a substrate integrated waveguide coupled to a signal generator through a ball grid array
CN106329039B (zh) * 2016-08-22 2019-03-26 西安电子科技大学 一种基于硅通孔阵列的lc高通滤波器
TWI623144B (zh) * 2016-10-03 2018-05-01 國立高雄科技大學 應用於寬頻帶共面波導整合微帶線結構
US10141623B2 (en) * 2016-10-17 2018-11-27 International Business Machines Corporation Multi-layer printed circuit board having first and second coaxial vias coupled to a core of a dielectric waveguide disposed in the circuit board
US10199706B2 (en) * 2016-10-21 2019-02-05 International Business Machines Corporation Communication system having a multi-layer PCB including a dielectric waveguide layer with a core and cladding directly contacting ground planes
CN108022905A (zh) * 2016-11-04 2018-05-11 超威半导体公司 使用多个金属层的转接板传输线
US10886590B2 (en) 2017-10-11 2021-01-05 Texas Instruments Incorporated Interposer for connecting an antenna on an IC substrate to a dielectric waveguide through an interface waveguide located within an interposer block
CN108777343B (zh) * 2018-05-28 2024-01-30 东南大学 基片集成波导传输结构、天线结构及连接方法
US10749237B2 (en) 2018-07-31 2020-08-18 Semiconductor Components Industries, Llc Substrate integrated waveguide and method for manufacturing the same
US10985524B1 (en) 2018-08-29 2021-04-20 Apple Inc. High-power hybrid silicon-photonics laser
CN109494435A (zh) * 2018-10-31 2019-03-19 西安理工大学 一种基于圆柱型tsv的矩形波导滤波器
KR20200085985A (ko) 2019-01-07 2020-07-16 삼성전자주식회사 다중 모드 전송선 및 그것을 포함하는 스토리지 장치
TWI719431B (zh) * 2019-03-21 2021-02-21 啓碁科技股份有限公司 轉接裝置
CN114747087B (zh) * 2019-12-09 2024-07-23 株式会社村田制作所 电介质波导管谐振器以及电介质波导管滤波器
CN113192914A (zh) * 2021-03-09 2021-07-30 西安电子科技大学昆山创新研究院 一种具有自阻匹配的三维介质腔tsv互连结构
CN113097183B (zh) * 2021-03-29 2024-02-09 电子科技大学 一种基于硅通孔的射频垂直互连传输结构
CN114583427B (zh) * 2022-03-11 2024-04-26 赛恩领动(上海)智能科技有限公司 一种高频信号传输装置、天线系统
CN114784467B (zh) * 2022-05-10 2022-12-06 赛恩领动(上海)智能科技有限公司 一种信号穿层传输装置及天线系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214580A (ja) * 1998-01-21 1999-08-06 Kyocera Corp 高周波素子収納用パッケージ
EP1376746A1 (en) * 2002-06-27 2004-01-02 Siemens Mobile Communications S.p.A. Tuneless rectangular dielectric waveguide filter
WO2009133713A1 (ja) * 2008-05-01 2009-11-05 パナソニック株式会社 高周波フィルタ装置
JP2011124913A (ja) * 2009-12-14 2011-06-23 Fujitsu Ltd 信号変換器及び高周波回路モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3528041A (en) * 1968-12-30 1970-09-08 Sylvania Electric Prod Broadband double ridged waveguide balun
US5258730A (en) * 1992-11-09 1993-11-02 The United States Of America As Represented By The Secretary Of The Army Microstrip transmission line substrate to substrate transition
US6242984B1 (en) * 1998-05-18 2001-06-05 Trw Inc. Monolithic 3D radial power combiner and splitter
KR100846872B1 (ko) * 2006-11-17 2008-07-16 한국전자통신연구원 유전체 도파관 대 전송선의 밀리미터파 천이 장치
EP2224535B1 (en) * 2007-12-28 2013-12-18 Kyocera Corporation High-frequency transmission line connection structure, wiring substrate, high-frequency module, and radar device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214580A (ja) * 1998-01-21 1999-08-06 Kyocera Corp 高周波素子収納用パッケージ
EP1376746A1 (en) * 2002-06-27 2004-01-02 Siemens Mobile Communications S.p.A. Tuneless rectangular dielectric waveguide filter
WO2009133713A1 (ja) * 2008-05-01 2009-11-05 パナソニック株式会社 高周波フィルタ装置
JP2011124913A (ja) * 2009-12-14 2011-06-23 Fujitsu Ltd 信号変換器及び高周波回路モジュール

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6015041528; E.Arnieri et al.: '"Coaxially fed substrate integrated radiating waveguides "' Antennas and Propagation Society International Symposium, 2007 IEEE , 2007, pp.2718 - 2721 *

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015089090A (ja) * 2013-11-01 2015-05-07 株式会社フジクラ モード変換器
JP2015149430A (ja) * 2014-02-07 2015-08-20 株式会社フジクラ マイクロ波・ミリ波モジュール、及びマイクロ波・ミリ波モジュールの製造方法
WO2015162992A1 (ja) * 2014-04-23 2015-10-29 株式会社フジクラ 導波路型スロットアレイアンテナ及びスロットアレイアンテナモジュール
US10020591B2 (en) 2014-04-23 2018-07-10 Fujikura Ltd. Slotted waveguide array antenna and slotted array antenna module
JP2018514082A (ja) * 2015-03-19 2018-05-31 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 高速通信のための集積導波管を有するパッケージ構造、半導体ウエハおよび導波管
JP2017163385A (ja) * 2016-03-10 2017-09-14 富士通株式会社 電子装置及び電子機器
US10199335B2 (en) 2016-03-10 2019-02-05 Fujitsu Limited Electronic device including coupling structure along with waveguide, and electronic equipment
US10992015B2 (en) 2016-08-26 2021-04-27 Fujikura Ltd. Coupling comprising a guide member embedded within a blind via of a post-wall waveguide and extending into a hollow tube waveguide
CN109643836A (zh) * 2016-08-26 2019-04-16 株式会社藤仓 传输线路
JPWO2020189699A1 (ja) * 2019-03-20 2021-12-09 株式会社村田製作所 伝送路基板、および伝送路基板の実装構造
JP7160180B2 (ja) 2019-03-20 2022-10-25 株式会社村田製作所 伝送路基板、および伝送路基板の実装構造
WO2022124038A1 (ja) * 2020-12-09 2022-06-16 株式会社村田製作所 回路基板及び電子機器
JPWO2022190184A1 (ja) * 2021-03-09 2022-09-15
WO2022190184A1 (ja) * 2021-03-09 2022-09-15 三菱電機株式会社 半導体モジュール
JP7278516B2 (ja) 2021-03-09 2023-05-19 三菱電機株式会社 半導体モジュール
GB2619437A (en) * 2021-03-09 2023-12-06 Mitsubishi Electric Corp Semiconductor module
GB2619437B (en) * 2021-03-09 2024-10-09 Mitsubishi Electric Corp Semiconductor module

Also Published As

Publication number Publication date
CN103165966B (zh) 2017-05-17
JP5948844B2 (ja) 2016-07-06
US9059492B2 (en) 2015-06-16
US20130154759A1 (en) 2013-06-20
CN103165966A (zh) 2013-06-19

Similar Documents

Publication Publication Date Title
JP5948844B2 (ja) 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器
US10033081B2 (en) Package structure including a package substrate having an integrated waveguide coupled to first and second integrated circuits, where the package substrate is mounted to an application board
Yu et al. Ortho-mode sub-THz interconnect channel for planar chip-to-chip communications
JP2013126099A5 (ja)
TW201739100A (zh) 用於傳送電磁波信號之微帶波導轉移器
KR20120078697A (ko) 정밀 도파관 인터페이스
JP5725686B2 (ja) 高周波数、高帯域幅、低損失マイクロストリップ−導波路遷移部
Kamgaing et al. Investigation of a photodefinable glass substrate for millimeter-wave radios on package
Zhu et al. Through-silicon via technologies for interconnects in RF MEMS
Li et al. Low-loss single-band, dual-band, and broadband mm-wave and (sub-) THz interconnects for THz SoP heterogeneous system integration
JP5789701B1 (ja) 伝送モード変換装置
US20220231390A1 (en) Mode converter, rf module, and mobile terminal
JP7067640B2 (ja) 電磁バンドギャップ構造、及び、パッケージ構造
Yu et al. Dielectric waveguide based multi-mode sub-THz interconnect channel for high data-rate high bandwidth-density planar chip-to-chip communications
JP2015146544A (ja) Mmic集積回路モジュール
Ding et al. Low-Loss 140-175 GHz MMIC-to-Waveguide Transitions and MMIC-to-MMIC Interconnections
EP3579332A1 (en) A waveguide interconnect
Tajima et al. LTCC-Integrated $ H $-Plane Bends for THz Antenna-in-Package Solution
KR101938227B1 (ko) 도파관 패키지
JP2023170889A (ja) 高周波モジュール
JP2011171501A (ja) フリップチップ実装装置
Lee et al. Antenna on glass for 60GHz WiGig application
Hsu et al. Design and fabrication of 0/1-level RF-via interconnect for RF-MEMS packaging applications
Zhai et al. eWLB Fan-out Package for E-band Multi-Inputs/Outputs Phased Array IC
WO2023250468A2 (en) Stitch-chip architectures with microinterconnects for chiplets and related devices

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160523

R151 Written notification of patent or utility model registration

Ref document number: 5948844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees