JP2018514082A - 高速通信のための集積導波管を有するパッケージ構造、半導体ウエハおよび導波管 - Google Patents

高速通信のための集積導波管を有するパッケージ構造、半導体ウエハおよび導波管 Download PDF

Info

Publication number
JP2018514082A
JP2018514082A JP2017549028A JP2017549028A JP2018514082A JP 2018514082 A JP2018514082 A JP 2018514082A JP 2017549028 A JP2017549028 A JP 2017549028A JP 2017549028 A JP2017549028 A JP 2017549028A JP 2018514082 A JP2018514082 A JP 2018514082A
Authority
JP
Japan
Prior art keywords
waveguide
package
substrate
integrated
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017549028A
Other languages
English (en)
Other versions
JP6879925B2 (ja
Inventor
ダン、ビン
リウ、ドゥイシエン
プルーチャート、ジーン−オリヴァー
ヴァルデス−ガルシア、アルベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2018514082A publication Critical patent/JP2018514082A/ja
Application granted granted Critical
Publication of JP6879925B2 publication Critical patent/JP6879925B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced with unbalanced lines or devices
    • H01P5/107—Hollow-waveguide/strip-line transitions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H01P3/121—Hollow waveguides integrated in a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/16—Dielectric waveguides, i.e. without a longitudinal conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/087—Transitions to a dielectric waveguide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H01L2223/6633—Transition between different waveguide types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19031—Structure including wave guides being a strip line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19032—Structure including wave guides being a microstrip line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19033—Structure including wave guides being a coplanar line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19038—Structure including wave guides being a hybrid line type
    • H01L2924/19039—Structure including wave guides being a hybrid line type impedance transition between different types of wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/037—Hollow conductors, i.e. conductors partially or completely surrounding a void, e.g. hollow waveguides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Waveguides (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Waveguide Connection Structure (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

【課題】パッケージ・コンポーネント間の高速通信のための集積導波管を有するパッケージ構造、半導体ウエハおよび導波管を提供。【解決手段】本発明は、パッケージ・コンポーネント間の高速データ速度通信を可能にする集積導波管を有するパッケージ構造を含む。例えば、パッケージ構造は、集積導波管を有するパッケージ基板と、パッケージ基板に実装された第１および第２の集積回路チップとを含む。第１の集積回路チップは、第１の伝送線路−導波管変換部を使用して集積導波管に結合され、第２の集積回路チップは、第２の伝送線路−導波管変換部を使用して集積導波管に結合される。第１および第２の集積回路チップは、パッケージ・キャリア内で集積導波管を使用して信号を伝送することによって通信するように構成される。【選択図】図１

Description

本開示は、概してパッケージ構造に関し、特に、パッケージ・コンポーネント間の通信を可能にする技術に関する。
マルチチップ・パッケージ構造を製造する場合、集積回路（ＩＣ）チップなどのパッケージ・コンポーネント間の通信を可能にする相互接続構造を実装することが重要である。例えば、パッケージ・コンポーネント間の信号伝送のための従来の構造は、マイクロストリップ、ストリップライン、およびコプレーナ導波管伝送線路などの平面伝送線路を含む。これらの伝送線路は、低周波信号を伝送するには十分であるが、このような平面伝送線路を使用して現在の業界標準で要求されている高周波信号を伝送すると、信号減衰および周波数分散が発生する。実際、数Ｇｂｐｓ（ギガビット／秒）ないし数百Ｇｂｐｓの範囲のデータ速度で伝送可能な高速通信リンクをパッケージ構造で実装可能であることが、レーダ、撮像およびコンピュータ・サーバ・システムなどのミリ波周波数ないしテラヘルツ周波数で動作するように設計された様々な種類のシステムにとって必須になる。
本発明は、パッケージ・コンポーネント間の高速通信のための集積導波管を有するパッケージ構造、半導体ウエハおよび導波管を提供する。
本発明の実施形態は、パッケージ・コンポーネント間の高速データ速度通信を可能にする集積導波管を有するパッケージ構造を含む。本発明の一実施形態では、パッケージ構造が、集積導波管を有するパッケージ基板と、パッケージ基板に搭載された第１および第２の集積回路チップとを含む。第１の集積回路チップは、第１の伝送線路−導波管変換部を使用して集積導波管に結合され、第２の集積回路チップは、第２の伝送線路−導波管変換部を使用して集積導波管に結合される。第１および第２の集積回路チップは、パッケージ・キャリア内で集積導波管を使用して信号を伝送することによって通信するように構成される。
本発明の別の実施形態は、バルク基板層と、活性シリコン層と、活性層上に形成されたＢＥＯＬ（バック・エンド・オブ・ライン）層と、少なくとも一部がバルク基板層内に形成された集積導波管と、第１の伝送線路−導波管変換部と、第２の伝送線路−導波管変換部とを有する半導体ウエハを含む。半導体ウエハの第１の集積回路は、第１の伝送線路−導波管変換部を介して集積導波管に結合され、半導体ウエハの第２の集積回路は第２の伝送線路−導波管変換部を介して集積導波管に結合される。半導体ウエハの第１および第２の集積回路は、集積導波管を使用して信号を伝送することによって通信するように構成される。
本発明の別の実施形態は、第１の金属板と、第２の金属板と、第１の金属板と第２の金属板とを接続する金属側壁と、第１の金属板の縁部領域に形成されたスロット給電部−導波管変換部とを有する導波管を含む。スロット給電部−導波管変換部は、第１の金属板の縁部領域に互いに隣接してパターン形成された第１および第２のスロットを有し、第１および第２のスロットの第１の長さ部分は、金属板の縁部から平行に延び、第１および第２のスロットの第２の長さ部分は、それぞれの第１の長さ部分の端部から分岐角度で延びる。第１の金属板の第１のスロットと第２のスロットの間の部分は、スロット給電部−導波管変換部に対して信号線接続部を与え、第１および第２のスロットの互いに対して反対側の第１の金属板の部分は、スロット給電部−導波管変換部に対して接地接続部を与える。
本発明の上記およびその他の実施形態について以下に説明し、または、以下の実施形態の詳細な説明を添付図面とともに読めば明らかになるであろう。
本発明の一実施形態による集積導波管を有するパッケージ構造を示す略断面側面図である。 本発明の一実施形態による、図１の集積導波管構造の側壁構造を概略的に示す図である。 図２の線１Ｃ−１Ｃに沿った導波管構造の略断面図である。 本発明の別の実施形態による集積導波管を有するパッケージ構造の略断面側面図である。 本発明の別の実施形態による集積導波管を有するパッケージ構造の略断面側面図である。 本発明の別の実施形態による集積導波管を有するパッケージ構造の略断面側面図である。 本発明の別の実施形態による集積導波管を有するパッケージ構造の略断面側面図である。 本発明の別の実施形態による集積導波管を有するパッケージ構造の略断面側面図である。 本発明の別の実施形態による集積導波管を有するパッケージ構造の略断面側面図である。 ＩＣチップ間のマルチチャネル通信を実現するために複数の集積導波管が使用される、本発明の別の実施形態によるパッケージ構造を示す略上面図である。 本発明の一実施形態によるスロット給電部−導波管変換構造を有する集積導波管を概略的に示す図であり、集積導波管とスロット給電部−導波管変換構造の略上面図である。 本発明の一実施形態によるスロット給電部−導波管変換構造を有する集積導波管を概略的に示す図であり、図１１の線９Ｂ−９Ｂに沿った集積導波管構造９００の略側面図である。 埋め込み電力結合器／分配器回路を実装するために複数の集積導波管が使用された、本発明の別の実施形態によるパッケージ構造を示す略上面図である。 本発明の別の実施形態による集積導波管を有するパッケージ構造を示す略上面図である。
本発明の実施形態について、例えばミリ波周波数ないしテラヘルツ周波数以上の範囲の動作周波数を有するシステムで使用するための、パッケージ・コンポーネント間の高速データ速度通信（例えば数Ｇｂｐｓないし数百Ｇｂｐｓの範囲のデータ速度）を可能にするように構成された集積導波管を有するパッケージ構造に関して、さらに詳細に説明する。添付図面に示す様々な層またはコンポーネントあるいはその両方は一定の縮尺では描画されていないことと、集積回路チップを備えた半導体パッケージ構造の製造に一般的に使用される種類の１つまたは複数の層およびコンポーネントあるいはその両方は、特定の図面では明示的に示されていないこととを了解されたい。これは、明示的に示されていない層またはコンポーネントあるいはその両方が実際のパッケージ構造から省かれていることを意味しない。また、図面を通して使用されている同じまたは類似の参照番号は、同じまたは類似の特徴、要素または構造を示すために使用されており、したがって、それらの同じまたは類似の特徴、要素または構造の詳細な説明は図面ごとに繰り返さない。
図１に、本発明の一実施形態による集積導波管を有するパッケージ構造を概略的に示す。具体的には、図１は、第１のＩＣチップ１１０と、第２のＩＣチップ１２０と、導波管基板１３０と、アプリケーション・ボード１４０とを含む、パッケージ構造１００を示す略断面側面図である。第１のＩＣチップ１１０は、バルク基板層１１１と、絶縁層１１２と、活性層１１３と、ＢＥＯＬ（バック・エンド・オブ・ライン）構造１１４とを含む。同様に、第２のＩＣチップ１２０は、バルク基板層１２１と、絶縁層１２２と、活性層１２３と、ＢＥＯＬ構造１２４とを含む。本発明の一実施形態では、第１および第２のＩＣチップは、ＳＯＩ（シリコン・オン・インシュレータ）構造であり、絶縁層１１２および１２２は、バルク・シリコン基板上に形成された埋め込み酸化物層であり、活性層１１３および１２３は、埋め込み酸化物層上に形成されたシリコン薄層であり、活性シリコン層１１３および１２３には能動素子が形成されている。
具体的には、第１および第２のＩＣチップ１１０および１２０は、それぞれの活性シリコン層１１３および１２３内に形成された能動回路と電子コンポーネントとを含み、実装される回路および電子コンポーネントの種類は所定の用途に応じて決まる。例えば、ＲＦ（無線周波数）用途の場合、能動シリコン層１１３および１２３には、例えば受信器、送信器または送受信器回路、およびＲＦＩＣチップの実装に一般的に使用されるその他の能動または受動回路要素を含む、ＲＦＩＣ回路および電子コンポーネントが形成される。
それぞれのＩＣチップ１１０および１２０のＢＥＯＬ構造１１４および１２４は、それぞれの伝送線路１１６および１２６と、ＢＥＯＬ構造１１４および１２４の様々な交互に積層された導電層および絶縁／誘電層内に形成された一連の相互接続金属配線および導電性ビアを含むその他の相互接続構造１１８および１２８とを含む。それぞれの第１および第２のＩＣチップのＢＥＯＬ構造１１４および１２４は、それぞれの活性層１１３および１２３内に形成された接続能動回路およびその他のコンポーネントに対する相互接続網を提供する。さらに、ＢＥＯＬ構造１１４および１２４はそれぞれ、それぞれのＩＣチップ１１０および１２０のＢＥＯＬ配線構造の一部として形成された、例えば接地パッド、直流電源パッド、入出力パッド、制御信号パッド、付随する配線などの複数のボンディング／コンタクト・パッドを含む。
図１に示すように、第１および第２のＩＣチップ１１０および１２０は、例えばはんだボール・コントロールド・コラプス・チップ・コネクション（controlled collapse chip connection：Ｃ４）部１５０の配列またはその他の類似の技術を使用して、第１および第２のＩＣチップ１１０および１２０の活性（前側）表面を導波管基板１３０の第１の表面１３０−１にフリップチップ実装することによって、導波管基板１３０に電気的および機械的に接続される。Ｃ４接続部１５０は、ＢＥＯＬ構造１１４および１２４の底面に形成されたボンディング／コンタクト・パッドおよび配線パターンと、導波管基板１３０の第１の表面１３０−１上に形成されたパターン形成メタライズ層の対応するボンディング／コンタクト・パッドおよび配線パターンとの間に形成される。
また、導波管基板１３０は、例えばＢＧＡ接続部１６０の配列またはその他の類似の技術を使用してアプリケーション・ボード１４０に電気的および機械的に接続される。ＢＧＡ接続部１６０は、導波管基板１３０の第２の表面１３０−２上に形成されたパターン形成メタライズ層のボンディング／コンタクト・パッドおよび配線パターンと、アプリケーション・ボード１４０の表面１４０−１上に形成されたパターン形成メタライズ層の対応するボンディング／コンタクト・パッドおよび配線パターンとの間に形成される。
図１にさらに示すように、導波管基板１３０は集積導波管１３２を含む。集積導波管１３２は、第１の金属板１３２−１と、第２の金属板１３２−２と、側壁１３２−３とを含む。第１および第２の金属板１３２−１および１３２−２は、導波管基板１３０の互いに対して反対側の表面１３０−１および１３０−２上のメタライズ層からパターン形成され、側壁１３２−３は、第１の金属板１３２−１と第２の金属板１３２−２とを接続する金属ポスト（例えばメタライズ・ビア・ホール）の配列を含む。
図２に、本発明の一実施形態による図１の集積導波管１３２の側壁構造を概略的に示す。具体的には、図２は、集積導波管１３２の長さＬ（長さＬは集積導波管内の波動伝搬の方向に対応する）に沿った側壁構造を示し、側壁構造は、互いに間隔Ｓをあけて形成された一連の金属ポスト１３２−３を含む。本発明の一実施形態では、金属ポスト１３２−２は、導波管基板１３０を貫通するビア・ホールの配列を穿孔またはエッチングし、次にビア・ホールに銅などの金属材料をめっきまたはその他の方法で充填することによって形成される。
図１を再度参照すると、パッケージ構造１００は、第１の伝送線路−導波管変換部１３４と、第２の伝送線路−導波管変換部１３６とをさらに含む。第１の伝送線路−導波管変換部１３４は、第１のＩＣチップ１１０のＢＥＯＬ構造１１４内の伝送線路１１６に接続され、第２の伝送線路−導波管変換部１３６は、第２のＩＣチップ１２０のＢＥＯＬ構造２１４内の伝送線路１２６に接続される。伝送線路−導波管変換部１３４および１３６は、部分的に、集積導波管１３２の第１の金属板１３２−１内に形成／パターン形成された変換構造によって形成される。
伝送線路１１６および１２６は、ＢＥＯＬ層１１４および１２４内に形成された一連の相互接続配線および導電性ビアから形成される。伝送線路１１６および１２６は、集積導波管１３２と、第１および第２のＩＣチップ１１０および１２０の活性層１１３および１２３内の能動回路との間で高周波信号を伝送する役割を果たす。高周波用途の場合、伝送線路１１６および１２６と、電力面、低周波制御信号線およびその他の伝送線路などの周辺コンポーネントとの間の結合効果を低減するために、伝送線路１１６および１２６の側方伸長部はストリップラインまたはコプレーナ導波伝送線路などの接地面伝送線路によって形成してもよい。
例えば、ストリップライン伝送線路は、隣接するメタライズ・レベルの接地面によって形成された２つの接地要素の間に配置された、１つのメタライズ・レベル上に形成された信号線を含む。また、伝送線路１１６および１２６の縦方向部分は、（例えば、ＢＥＯＬ構造１１４および１２４の複数の層を貫通する一連の接続された垂直ビアによって形成された）垂直信号線を含むことができ、垂直信号線は、垂直信号線を囲む一連の接地ビアによって遮蔽される。なお、伝送線路１１６および１２６の垂直部分の構造および機能は、同軸伝送線路に類似している。
第１および第２の伝送線路−導波管変換部１３４および１３６は、伝送線路１１６および１２６と集積導波管１３２のＩ／Ｏポートとの間の変換部をなすのに十分な周知の様々な種類の伝送線路−導波管変換構造のうちの１つを使用して実装することができる。そのような伝送線路−導波管変換構造としては、例えば、マイクロストリップ、ストリップライン、コプレーナ導波管、スロット給電部、およびプローブ型変換構造、または対象用途に適したその他の種類のＧＳＧ（ｇｒｏｕｎｄ ｓｉｇｎａｌ ｇｒｏｕｎｄ）変換構造がある。
集積導波管１３２は、第１および第２のＩＣチップ１１０および１２０が高速データ速度（例えば数Ｇｂｐｓないし数百Ｇｂｐｓの範囲のデータ速度）で通信することができるようにする通信路をなす。図１では１つの集積導波管構造が示されているが、第１のＩＣチップ１１０と第２のＩＣチップ１２０との間で高速マルチチャネル通信を可能にするために、導波管基板１３０は２つ以上の集積導波管構造を備えて製作することができる。また、図１では導波管基板１３０に接続された２つのＩＣチップが示されているが、パッケージ構造１００は、パッケージ構造１００内のすべてのＩＣチップ間で通信を可能にするために、導波管基板１３０に実装された複数の集積導波管構造を備えた導波管基板１３０にフリップチップ・ボンディングされた３つ以上のＩＣチップを有することができる。
図１にさらに示すように、導波管基板１３０は、導波管基板の第１の表面１３０−１と第２の表面１３０−２のコンタクト・パッドおよび配線パターンの間の電気接続を行う複数の導電性貫通ビア１３８を含む。導電性貫通ビア１３８は、アプリケーション・ボード１４０上の電源線からＩＣチップ１１０および１２０に直流電力を供給／配電するためと、例えばアプリケーション・ボード１４０とＩＣチップ１１０および１２０との間で低周波ベースバンド信号および制御信号をルーティングするためとに使用される電気配線および相互接続部の一部を形成する。また、第１のＩＣチップ１１０と第２のＩＣチップ１２０との間の低周波通信を可能にするために、導波管基板１３０の表面１３０−１上に配線パターンを形成し、ＢＥＯＬ構造１１４および１２４の底面上のコンタクト・パッドにボンディングすることができる。
なお、当然ながら、導波管基板１３０は複数の目的にかなう。例えば、導波管基板１３０は、ＩＣチップ１１０および１２０を実装し、支持するためのパッケージ基板の役割を果たす。さらに、導波管基板１３０は、アプリケーション・ボード１４０とＩＣチップ１１０および１２０との間で低周波信号をルーティングするためと、ＩＣチップ１１０とＩＣチップ１２０との間で低周波信号をルーティングするためと、ＩＣチップ１１０および１２０に電力を供給するための、パッケージ・インターポーザとしての役割も果たす。さらに、導波管基板１３０は、導波管基板１３０上に実装されたＩＣチップ間およびその上の配線パターン間の低損失の高速データ通信を可能にする１つまたは複数の集積導波管構造を含む。
集積導波管１３２の動作特性は様々な要因に依存する。例えば、高速通信信号の低損失伝送のためには、導波管基板１３０は低損失絶縁／誘電材料を使用して製作する必要がある。例えば、導波管基板１３０は、ガラス（例えば石英）または高抵抗シリコンなどの材料、または所定のパッケージ用途に適したその他の低損失材料で形成することができる。また、当業者にはわかるように、実装される伝送線路−導波管変換構造の種類は集積導波管の挿入損失および動作帯域幅にある程度の影響を及ぼす。
また、導波管側壁を形成する金属ポスト１３２−３間の間隔Ｓと、集積導波管の断面寸法（高さＨおよび幅Ｗ）などの様々な寸法パラメータは、集積導波管構造の所望の動作周波数および帯域幅に依存する。例えば、図２に示すように、金属ポスト１３２−３間の間隔Ｓは、集積導波管１３２の側壁が、金属板１３２−１および１３２−２とともに実質的に「閉構造」をなすように十分に小さくなければならない。例えば、本発明の一実施形態では、金属ポスト１３２−３間の間隔Ｓは、集積導波管１３２の動作波長の約１／４以下（Ｓ≦０．２５Å）である。
図３は、図２の線１Ｃ−１Ｃに沿った導波管構造の断面図である。図３は、第１の金属板１３２−１と第２の金属板１３２−２との間の高さＨ（すなわち導波管基板１３０の厚さ）と、対向する導波管側壁１３２−３の間の導波管幅Ｗとを含む、集積導波管構造１３２の断面寸法を示す。集積導波管１３２の動作モードは、寸法ＨおよびＷに基づく。一実施形態では、幅Ｗは、集積導波管の場合、２×Ｈよりもかなり大きいことが好ましい（これは、Ｗ＝２×Ｈである標準の矩形導波管とは異なる点となる）。幅Ｗは、集積導波管１３２の動作波長の約半分（１／２）である。なお、幅Ｗは導波管の動作周波数に大きな影響を及ぼす重要な寸法である。導波管の高さＨは動作周波数にある程度影響を与えるが、高さＨは主として導波管構造の損失に影響を及ぼす。導波管の高さＨが低すぎると、集積導波管の損失が増大する。
図１には具体的に示していないが、第１および第２の金属板１３２−１および１３２−２と側壁１３２−３とは、集積導波管１３２とＩＣチップ１１０、１２０またはアプリケーション・ボード１４０あるいはその両方のコンポーネント間の接地接続部を介して接地される。例えば、本発明の一実施形態では、第２の金属板１３２−２はパッケージ接地面としてもよい。なお、積層導波管１３２は、集積導波管１３２内の（導波管の長さＬに沿って伝播する）伝播信号が外部電気信号から電気的に分離される電気的分離構造をなす。この電気的分離により、隣接する集積導波管内の伝播信号間の干渉なしに２つの集積導波管構造が近接して（例えば小間隔で）互いに平行に配置されることが可能になる。実際には、以下で詳述するように、２つの隣接する集積導波管は、２つの隣接する集積導波管の間で共用される共通側壁構造を備えて構成することができる一方、隣接する導波管内の伝播信号間に十分な分離が設けられる。
図４に、本発明の別の実施形態による集積導波管を有するパッケージ構造を概略的に示す。具体的には、図４は、図１のパッケージ構造１００と類似しているが、第１および第２のＩＣチップ１１０および１１２の裏面が複数のマイクロ・バンプ接続部２１０（例えばＣ４接続部）を使用してアプリケーション・ボード１４０に接続されている、パッケージ構造２００の略断面側面図である。図４にさらに示すように、複数の貫通シリコン・ビア２２０（ＴＳＶ）がバルク基板１１１および１２１を貫通して形成され、第１および第２のＩＣチップ１１０および１２０のＢＥＯＬ構造１１４および１２４内のメタライズ層に電気的に接続される。
本実施形態では、貫通シリコン・ビア２２０は、アプリケーション・ボード１４０上の電源線からＩＣチップ１１０および１２０に直流電力を供給および配電するためと、例えばアプリケーション・ボード１４０とＩＣチップ１１０および１２０との間で低周波ベースバンド信号および制御信号をルーティングするためとに使用することができる。また、本発明の一実施形態では、ＩＣチップ１１０とＩＣチップ１２０との間での低周波信号のルーティングを可能にするために、導波管基板１３０がその第１の表面１３０−１上に形成された配線パターンを有することができる。
図５に、本発明のさらに別の実施形態による集積導波管を有するパッケージ構造を概略的に示す。具体的には、図５は、上述のパッケージ構造に類似しているが、第１および第２のＩＣチップ３１０および３２０がバルク基板を備えずに示されているパッケージ構造３００の略断面側面図である。本実施形態では、パッケージに実装される前に、第１および第２のＩＣチップ３１０および３２０の裏面が研削されまたはその他の場合にはエッチングされてバルク・シリコンが絶縁層１１２および１２２（例えば埋め込み酸化物層）まで除去される。
第１および第２のＩＣチップ３１０および３２０の絶縁層１１２および１２２は、接着材料（例えばエポキシ接着剤）を使用して導波管基板１３０の第１の表面１３０−１に接着される。さらに、例えば、適切なマイクロ・ジョイント接続を使用して伝送線路１１６および１２６の端部を伝送線路に接続し、導波管変換部１３４および１３６に接続することによって、ＩＣチップ３１０および３２０と導波管基板１３０との間に電気接続部が形成される。本実施形態では、複数のマイクロ・バンプ接続部３３０（例えばＣ４接続部）を使用して、アプリケーション・ボード１４０の表面１４０−１上に形成された電源線からＩＣチップ３１０および３２０に直流電力を供給および配電するとともに、例えばアプリケーション・ボード１４０とＩＣチップ３１０および３２０との間で低周波ベースバンド信号および制御信号をルーティングする。
図６に、本発明の別の実施形態による集積導波管を有するパッケージ構造を概略的に示す。具体的には、図６は、図１のパッケージ構造１００に類似しているが、プローブ給電集積導波管４３２を有する導波管基板４３０が示されているパッケージ構造４００の略断面側面図である。本実施形態では、導波管基板４３０は、互いに積層された第１の基板４１０と第２の基板４２０とを含む。プローブ給電集積導波管４３２は、第１の基板４１０の表面上に形成された第１の金属板４３２−１と、第２の基板４２０の表面上に形成された第２の金属板４３２−２と、第１の金属板４３２−１と第２の金属板４３２−２とを接続する第１および第２の基板４１０および４２０内に形成された側壁４３２−３とを含む。
パッケージ構造４００は、それぞれのプローブ要素４３４−１および４３６−１を有する第１の伝送線路−導波管変換構造４３４と第２の伝送線路−導波管変換構造４３６とをさらに含む。本発明の一実施形態では、プローブ要素４３４−１および４３６−１は、第１の基板４１０と第２の基板４２０とを貼り合わせる前に第１の基板４１０内に形成される埋め込み導電性ビアを含む。例えば、プローブ要素４３４−１および４３６−１は、第１の基板４１０を貫通するビア・ホールを穿孔し、次に標準の処理（例えば電気めっき）を使用してビア・ホールをメタライズすることによって形成することができる。
プローブ要素４３４−１および４３６−１を形成した後、第１の基板４１０と第２の基板４２０とを貼り合わせ、第１および第２の基板４１０および４２０の表面４１０−１および４２０−１上のメタライゼーションをパターン形成して金属板４３２−１および４３２−２（例えば上部および下部導波管壁）と、その他の導電性構造（例えばボンディング・パッド、配線など）とを形成する。集積導波管４３２の側壁４３２−３は、第１の基板４１０と第２の基板４２０とを貼り合わせた後で、例えば、第１および第２の基板４１０および４２０を貫通するビア・ホールを（例えば穿孔、エッチング、レーザ・アブレーションなどで）形成し、次にビア・ホールをメタライズして導電性側壁４３２−３を形成することによって形成することができる。
図７に、本発明の別の実施形態による集積導波管を有するパッケージ構造を概略的に示す。具体的には、図７は、バルク基板層５１１と、絶縁層５１２と、活性シリコン層５１３と、ＢＥＯＬ構造５１４とを含む半導体ウエハ５１０（またはウエハの一部）を含む、パッケージ構造５００の略断面側面図である。本発明の一実施形態では、半導体ウェア５１０はＳＯＩ（シリコン・オン・インシュレータ）ウエハを含み、絶縁層５１２はバルク・シリコン基板５１１上に形成された埋め込み酸化物層であり、活性層５１３は、埋め込み酸化物層上に形成されたシリコン薄層を含み、能動素子が活性シリコン層５１３内に形成される。一実施形態では、低損失埋め込み導波管構造を実装するために、バルク・シリコン層５１１は高抵抗シリコンで形成される。
より具体的には、図７にさらに示すように、パッケージ構造５００は、半導体ウエハ５１０の様々な層内に形成された集積導波管５３２を含む。例えば、第１の金属板５３２−１と、伝送線路−導波管変換構造５３４および５３６とが、ＢＥＯＬ層５１４内のメタライズ層から形成される。第２の金属板５３２−２が、バルク・シリコン基板５１１の裏面上のパターン形成メタライズ層から形成される。バルク基板５１１と絶縁層５１２と活性シリコン層５１３とを貫通する複数の導電性貫通シリコン・ビアが形成されて、導波管側壁５３２−３が形成される。
図７の実施形態では、バルク基板５１１と絶縁層５１２と活性層５１３との一部が、集積導波管５３２内に含まれる。集積導波管５３２内の材料の大部分がバルク基板５１１の低損失材料（例えば高抵抗シリコン）を含むため、集積導波管５３２のパフォーマンスは、絶縁層５１２および活性シリコン層５１３を形成するために使用される高損失な可能性がある材料の存在の影響を過度に受けない。一実施形態では、第１の金属板５３２−１と、伝送線路−導波管変換構造５３４および５３６の一部とは、ＢＥＯＬ層５１４の第１のメタライズ層Ｍ１から形成される。
集積導波管５３２は、半導体ウエハ５１０の異なる領域（例えば２つの異なるダイ）内の能動回路が高速データ速度（例えば数Ｇｂｐｓないし数百Ｇｂｐｓの範囲のデータ速度）で通信することができるようにする通信路をなす。図７には１つの集積導波管構造５３２が示されているが、半導体ウエハ５１０の複数の領域（例えば３つ以上の異なるダイ）内の能動回路の間での高速マルチチャネル通信を可能にするため、または、例えば異なるダイ領域間の高速通信の複数のチャネルを実装するために、半導体ウエハ５１０は、２つ以上の集積導波管構造を有するように製作することができる。
図７にさらに示すように、半導体ウエハ５１０は、例えばＣ４接続部５４０またはその他の類似のマイクロ・バンプ技術を使用して、アプリケーション・ボード１４０にフリップチップ実装される。Ｃ４接続部５４０は、ＢＥＯＬ層５１４の一部であるボンディング／コンタクト・パッドおよび配線パターンと、アプリケーション・ボード１４０の表面１４０−１上に形成されたパターン形成メタライズ層の対応するボンディング／コンタクト・パッドおよび配線パターンとの間に形成される。
図８に、本発明の別の実施形態による集積導波管を有するパッケージ構造を概略的に示す。具体的には、図８は、図７のパッケージ構造５００に類似しているが、複数のマイクロ・バンプ接続部６１０（例えばＣ４接続部）を使用してアプリケーション・ボード１４０に半導体ウエハ５１０の裏面が接続されているパッケージ構造６００の略断面側面図である。図８にさらに示すように、ＢＥＯＬ構造５１４内のメタライズ層とアプリケーション・ボード１４０の表面１４０−１上のボンディング・パッドおよび配線との間に電気接続部を形成するために、半導体ウエハ５１０のバルク基板層５１１を貫通する複数の導電性貫通シリコン・ビア６２０が形成されている。例えば、一実施形態では、導電性貫通シリコン・ビア６２０は、アプリケーション・ボード１４０の表面１４０−１上の電源線から半導体ウエハ５１０の異なる領域（例えば異なるダイ）にある回路に直流電力を供給および配電するためと、例えばアプリケーション・ボード１４０と半導体ウエハ５１０の能動回路との間で低周波ベースバンド信号および制御信号をルーティングするためとに使用される。
図９に、本発明のさらに別の実施形態による集積導波管を有するパッケージ構造を概略的に示す。具体的には、図９は、図１のパッケージ構造１００に類似しているが、図１の導波管基板１３０が省かれ、集積導波管７４２を有するアプリケーション・ボード７４０が構成されているパッケージ構造７００の略断面側面図である。図９に示すように、第１および第２のＩＣチップ１１０および１２０が、Ｃ４接続部１５０の配列またはその他の類似のマイクロ・バンプ技術を使用して、アプリケーション・ボード７４０の表面７４０−１に電気的および機械的にフリップチップ実装されている。
集積導波管７４２は、第１の金属板７４２−１と、第２の金属板７４２−２と、側壁７４２−３とを含む。第１および第２の金属板７４２−１および７４２−２は、アプリケーション・ボード７４０の互いに対して反対側の表面７４０−１および７４０−２上のメタライズ層からパターン形成され、側壁７４２−３は、アプリケーション・ボード７４０を貫通して形成された金属ポスト（例えば導電性ビア）によって形成される。また、パッケージ構造７００は、伝送線路−導波管変換構造７４４および７４６を含み、伝送線路−導波管変換構造７４４および７４６の少なくとも一部は、アプリケーション・ボードの第１の側７４０−１上のメタライズ層をパターン形成することで形成される構造を有する。一実施形態では、アプリケーション・ボード７４０は、集積導波管７４２の高動作周波数での動作特性を向上させるために、低損失材料で形成される。
図９にさらに示すように、アプリケーション・ボード７４０は、アプリケーション・ボード７４０の第１の表面７４０−１上と第２の表面７４０−２上のコンタクト・パッドおよび配線パターンの間に電気接続部を設ける複数の導電性貫通ビア７４８を含む。導電性貫通ビア７４８は、アプリケーション・ボード７４０上の電源線からＩＣチップ１１０および１２０に直流電力を供給／配電するためと、例えばアプリケーション・ボード７４０とＩＣチップ１１０および１２０との間で低周波ベースバンド信号および制御信号をルーティングするためと、ＩＣチップ１１０とＩＣチップ１２０との間で低周波信号をルーティングするためとに使用される、電気配線および相互接続部の一部を形成する。
図１０に、ＩＣチップ間のマルチチャネル通信を実現するために複数の集積導波管が使用される、本発明の別の実施形態によるパッケージ構造を概略的に示す。より具体的には、図１０は、複数のボンディング・パッド８１１および８２１をそれぞれ使用してパッケージ・キャリア８３０上にフリップチップ実装された、第１のＩＣチップ８１０と第２のＩＣチップ８２０とを含むパッケージ構造８００を示す略上面図である。本発明の一実施形態では、パッケージ・キャリア８３０は、（例えば図１、図２、図３、図４、図５および図６の例示の実施形態のような）専用導波管基板、または（図９の例示の実施形態のような）アプリケーション・ボード、または他の何らかの種類のパッケージ・キャリアとすることができる。
パッケージ・キャリア８３０は、それぞれが第１のＩＣチップ８１０の伝送線路に接続するための伝送線路−導波管変換部８３４と、第２のＩＣチップ８２０の伝送線路に接続するための伝送線路−導波管変換構造８３５とを含む、複数の集積導波管構造８３１、８３２および８３３を含む。図１０に示す例示の実施形態では、伝送線路−導波管変換構造８３４および８３５は、マイクロストリップ−導波管変換構造を含む。マイクロストリップ−導波管変換構造は、従来の技術および構造を使用して形成することができる。
図１０の例示の実施形態では、パッケージ構造８００は、３つの別々の集積導波管８３１、８３２、および８３３を使用して、第１のＩＣチップ８１０と第２のＩＣチップ８２０との間に３本の高速データ速度通信路を設ける。また、これらの集積導波管構造は外部コンポーネントへの相互結合がほとんどなく電気的に分離されているため、図１０に示すように２つの隣接導波管８３２および８３３は、上述のように一連の金属ポストによって形成された共通側壁構造８３６を共有するように製造することができる。これにより、高集積パッケージ構造内の複数の埋め込み導波管構造の高密度集積化が可能になる。
図１１および図１２に、本発明の一実施形態による、スロット給電部−導波管変換構造９２０を有する集積導波管９００を概略的に示す。具体的には、図１１は、集積導波管９００およびスロット給電部−導波管変換構造９２０の略上面図であり、図１２は、図１１の線９Ｂ−９Ｂに沿った集積導波管９００の略側面図である。図１１および図１２に示すように、集積導波管９００は、第１の金属板９１０と、第２の金属板９１２と、第１の金属板９１０と第２の金属板９１２を接続する一連の金属ポスト９１４（例えばメタライズ・ビア・ホール）によって形成された側壁とを含む。
第１および第２の金属板９１０よび９１２は、基板９１６の互いに対して反対側の表面上のメタライゼーションから形成される。一実施形態では、基板９１６は例えばガラスまたは高抵抗シリコンなどの低損失材料で形成される。本発明の一実施形態では、第２の金属板９１２は、パッケージ接地面を含むかまたはその一部をなし、集積導波管９００の金属コンポーネントを電気的に接地する役割を果たす。
スロット給電部−導波管変換部９２０は、集積導波管９００の第１の金属板９１０の縁部領域に互いに隣接してパターン形成された第１のスロット９２２と第２のスロット９２４とを含む。図１１に示すように、第１のスロット９２２と第２のスロット９２４との第１の長さ部分（Ｌ１）は、第１の金属板９１０の縁部から平行に延び、第１のスロット９２２と第２のスロット９２４との第２の長さ部分（Ｌ２）は、それぞれの第１の長さ部分（Ｌ１）の端部から分岐角度で延びる。本発明の一実施形態では、図１１に示すように、第１のスロット９２２と第２のスロット９２４とは鏡像パターンであり、Ｙ字形状のスロット構造を形成する。
スロット給電部−導波管変換部９２０は、平面伝送線路に対するＧＳＧ（ｇｒｏｕｎｄ ｓｉｇｎａｌ ｇｒｏｕｎｄ）接続を提供し、第１のスロット９２２と第２のスロット９２４との間の第１の金属板９１０の部分９２６はスロット給電部−導波管変換部９２０に対して信号線（Ｓ）接続を提供し、第１のスロット９２２と第２のスロット９２４との対向する各側の第１の金属板９１０の部分は、スロット給電部−導波管変換部９２０に対して接地（Ｇ）接続を提供する。図１１に示す例示の伝送線路−導波管変換部９２０は、広帯域動作を実現し、ＣＰＷ型伝送線路とも、ストリップラインおよびマイクロストリップ型伝送線路ともインターフェース接続することができるという点できわめて柔軟性がある。伝送線路−導波管変換部９２０は、本明細書に記載のようにパッケージ構造で容易に実装することができる。
図１３に、無線用途のための埋め込み電力結合器／分配器回路を実装するために複数の集積導波管が使用された、本発明の別の実施形態によるパッケージ構造を概略的に示す。より具体的には、図１３は、第１のＲＦＩＣ（無線周波数集積回路）チップ１０１０と、第２のＲＦＩＣチップ１０２０と、アンテナ・パッケージ１０３０と、パッケージ・キャリア１０５０内に一体的に形成された集積導波管構造網で実装される受動電力結合器／分配器回路１０４０とを含むパッケージ構造１０００の略上面図である。本発明の別の実施形態では、要素１０１０および１０２０は、１つまたは複数のＲＦＩＣチップを含むＲＦＩＣパッケージ構造とすることができる。
本発明の一実施形態では、第１および第２のＲＦＩＣチップ１０１０および１０２０とアンテナ・パッケージ１０３０とがパッケージ・キャリア１０５０に実装される。パッケージ・キャリア１０５０は、（例えば図１、図２、図３、図４、図５および図６の例示の実施形態のような）専用導波管基板、または（図９の例示の実施形態のような）アプリケーション・ボード、または他の何らかの種類のパッケージ・キャリアとすることができる。電力結合器または分配器あるいはその両方の回路１０４０は、第１および第２のＲＦＩＣチップ１０１０および１０２０が、アンテナ・パッケージ１０３０の１つまたは複数のアンテナによる送信のためにアンテナ・パッケージ１０３０にＲＦ信号を送ること、またはアンテナ・パッケージ１０３０の１つまたは複数のアンテナによって捕捉されてアンテナ・パッケージ１０３０から第１および第２のＲＦＩＣチップ１０１０および１０２０に送信されるＲＦ信号を受信すること、あるいはその両方を行うことを可能にする。
図１４に、本発明の別の実施形態による集積導波管を有するパッケージ構造を概略的に示す。より具体的には、図１４は、ＲＦＩＣチップ１１１０（またはＲＦＩＣパッケージ）と、導波管インターフェース１１２０と、パッケージ・キャリア１０４０内に一体的に形成された集積導波管１１３０とを含むパッケージ構造１１００の略上面図である。ＲＦＩＣチップ１１１０および導波管インターフェース１１２０は、パッケージ・キャリア１１４０上に実装され、またはその他の場合には形成されている。パッケージ・キャリア１１４０は、（例えば図１、図２、図３、図４、図５および図６の例示の実施形態のような）専用導波管基板、または（図９の例示の実施形態のような）アプリケーション・ボード、または他の何らかの種類のパッケージ・キャリアとすることができる。集積導波管１１３０は、ＲＦＩＣチップ１１１０と導波管インターフェース１１２０との間の通信路をなし、導波管インターフェース１１２０は、高利得アンテナ・システムとの間で、例えばパッケージ構造１１００に対して通信信号をルーティングする外部導波管構造（例えば金属導波管または誘導体導波管）に接続可能に構成される。
本明細書では実施形態について例示を目的として添付図面を参照しながら説明したが、本発明は上記の厳密な実施形態には限定されないこと、本明細書において本発明の範囲から逸脱することなく当業者により他の様々な変形および変更を加えることができることを理解すべきである。

Claims (20)

  1. パッケージ構造であって、
    集積導波管を含むパッケージ基板と、
    前記パッケージ基板に実装された第１の集積回路チップおよび第２の集積回路チップとを含み、
    前記第１の集積回路チップは、第１の伝送線路−導波管変換部を使用して前記集積導波管に結合され、
    前記第２の集積回路チップは、第２の伝送線路−導波管変換部を使用して前記集積導波管に結合され、
    前記第１および第２の集積回路チップは、前記パッケージ基板内で前記集積導波管を使用して信号を伝送することによって通信するように構成された、パッケージ構造。
  2. 前記パッケージ基板は、
    平面基板と、
    前記平面基板の互いに対して反対側の表面上に形成された第１のメタライズ層および第２のメタライズ層とを含み、
    前記第１および第２の伝送線路−導波管変換部の少なくとも一部は、前記第１および第２のメタライズ層のうちの少なくとも一方から形成され、
    前記集積導波管は、
    前記第１のメタライズ層からパターン形成された第１の金属板と、
    前記第２のメタライズ層からパターン形成された第２の金属板と、
    前記第１の金属板と前記第２の金属板との間に配置された側壁とを含み、
    前記側壁は、前記第１の金属板と前記第２の金属板とを接続する、前記平面基板を貫通して形成された一連の導電性ビアを含む、請求項１に記載のパッケージ構造。
  3. 前記平面基板は、貼り合わされた第１の基板と第２の基板とを少なくとも含み、前記第１の基板は前記第１の伝送線路−導波管変換部の一部を形成する第１のプローブ要素と、前記第２の伝送線路−導波管変換部の一部を形成する第２のプローブ要素とを含み、前記第１および第２のプローブ要素は前記第１の基板内に形成された導電性埋め込みビアを含む、請求項２に記載のパッケージ構造。
  4. 前記パッケージ基板はガラス基板を含む、請求項１に記載のパッケージ構造。
  5. 前記パッケージ基板は高抵抗シリコン基板を含む、請求項１に記載のパッケージ構造。
  6. アプリケーション・ボードをさらに含み、
    前記集積導波管を含む前記パッケージ基板は、前記パッケージ基板が前記アプリケーション・ボードと前記第１および第２の集積回路チップとの間のインターポーザの役割を果たすように前記アプリケーション・ボードに実装され、
    前記パッケージ基板は、前記パッケージ基板を貫通して形成された複数の導電性ビアと、前記パッケージ基板の表面上に形成された配線パターンとを含み、
    前記パッケージ基板の前記導電性ビアと前記配線パターンとは、前記第１の集積回路チップと前記第２の集積回路チップとの間、および前記アプリケーション・ボードと前記第１および第２の集積回路チップとの間で低周波信号をルーティングするとともに前記アプリケーション・ボードから前記第１および第２の集積回路チップに直流電力を配電するように構成された、請求項１に記載のパッケージ構造。
  7. アプリケーション・ボードをさらに含み、
    前記第１および第２の集積回路チップの活性面が前記集積導波管を含む前記パッケージ基板に実装され、
    前記アプリケーション・ボードは、前記第１および第２の集積回路チップが前記アプリケーション・ボードと前記パッケージ基板との間に配置されるように前記第１および第２の集積回路チップの不活性面に実装され、
    前記第１および第２の集積回路チップは、前記第１および第２の集積回路チップのバルク基板層内に形成された貫通シリコン・ビアを含み、前記貫通シリコン・ビアは、前記アプリケーション・ボードと前記第１および第２の集積回路チップのＢＥＯＬ（バック・エンド・オブ・ライン）構造との間に電気接続を与える、請求項１に記載のパッケージ構造。
  8. アプリケーション・ボードをさらに含み、
    前記第１および第２の集積回路チップはそれぞれシリコン・オン・インシュレータ（ＳＯＩ）基板を含み、前記ＳＯＩ基板はＢＥＯＬ（バック・エンド・オブ・ライン）構造と活性シリコン層と埋め込み酸化物層とを含み、
    前記第１および第２の集積回路チップの前記埋め込み酸化物層は前記集積導波管を含む前記パッケージ基板に接着され、
    前記アプリケーション・ボードは、前記第１および第２の集積回路チップが前記アプリケーション・ボードと前記パッケージ基板との間に配置されるように前記第１および第２の集積回路チップの前記ＢＥＯＬ構造に実装され、
    前記第１および第２の伝送線路−導波管変換部の少なくとも一部が、前記活性シリコン層および前記埋め込み酸化物層の領域内に形成されたメタライズ構造を含む、請求項１に記載のパッケージ構造。
  9. 前記パッケージ基板は前記集積導波管が形成されたアプリケーション・ボードを含む、請求項１に記載のパッケージ構造。
  10. 前記パッケージ基板に実装されたアンテナ・パッケージをさらに含み、前記パッケージ基板は前記アンテナ・パッケージと前記第１および第２の集積回路チップとを接続する集積電力結合器構造を含み、前記集積電力結合器は、前記パッケージ基板内に一体的に形成された集積導波管構造を含む、請求項１に記載のパッケージ構造。
  11. 前記パッケージ基板に実装されたアンテナ・パッケージをさらに含み、前記パッケージ基板は前記アンテナ・パッケージと前記第１および第２の集積回路チップとを接続する集積電力分配器構造を含み、前記集積電力分配器は前記パッケージ基板内に一体的に形成された集積導波管構造を含む、請求項１に記載のパッケージ構造。
  12. 前記パッケージ基板に接続された導波管インターフェースをさらに含み、前記導波管インターフェースは金属導波管または誘電体導波管に結合するように構成され、前記パッケージ基板は前記導波管インターフェースを前記第１の集積回路チップと前記第２の集積回路チップのうちの少なくとも一方に接続する第２の集積導波管を含む、請求項１に記載のパッケージ構造。
  13. 前記第１および第２の伝送線路−導波管変換部は、マイクロストップ−導波管変換部と、コプレーナ導波管−導波管変換部と、ストリップライン−導波管変換部と、スロット給電部−導波管変換部とのうちの１つを含む、請求項１に記載のパッケージ構造。
  14. 前記第１の伝送線路−導波管変換部と前記第２の伝送線路−導波管部のうちの少なくとも一方が、スロット給電部−導波管変換部を含み、前記スロット給電部−導波管変換部は、
    前記集積導波管の第１の金属板の縁部領域において互いに隣接してパターン形成された第１および第２のスロットを含み、
    前記第１および第２のスロットの第１の長さ部分が前記第１の金属板の縁部から平行に延び、
    前記第１および第２のスロットの第２の長さ部分がそれぞれの前記第１の長さ部分の端部から分岐角度で延び、
    前記第１のスロットと前記第２のスロットとの間の前記第１の金属板の部分が、前記スロット給電部−導波管変換部に対して信号線接続を与え、
    前記第１および第２のスロットの互いに対して反対側の前記第１の金属板の部分が、前記スロット給電部−導波管変換部に対して接地接続を与える、請求項１に記載のパッケージ構造。
  15. 半導体ウエハであって、
    バルク基板層と、
    活性シリコン層と、
    前記活性層上に形成されたＢＥＯＬ（バック・エンド・オブ・ライン）層と、
    少なくとも部分的に前記バルク基板層内に形成された集積導波管と、
    第１の伝送線路−導波管変換部と、
    第２の伝送線路−導波管変換部と、
    前記第１の伝送線路−導波管変換部を介して前記集積導波管に結合された第１の集積回路と、
    前記第２の伝送線路−導波管変換部を介して前記集積導波管に結合された第２の集積回路とを含み、
    前記半導体ウエハの前記第１および第２の集積回路は、前記集積導波管を使用して信号を伝送することによって通信するように構成された、半導体ウエハ。
  16. 前記集積導波管は、
    第１のメタライズ層からパターン形成された第１の金属板と、
    第２のメタライズ層からパターン形成された第２の金属板と、
    前記第１の金属板と前記第２の金属板との間に配置された側壁とを含み、
    前記第１のメタライズ層は前記ＢＥＯＬ層のメタライズ層を含み、
    前記第２のメタライズ層は前記バルク基板層上に形成され、
    前記側壁は、前記活性層と前記バルク基板とを貫通して形成されて前記第１の金属板と前記第２の金属板とを接続する一連の導電性貫通シリコン・ビアを含み、
    前記第１および第２の伝送線路−導波管変換部の少なくとも一部が前記第１のメタライズ層から形成された、請求項１５に記載の半導体ウエハ。
  17. 前記バルク基板層は高抵抗シリコン基板を含む、請求項１６に記載の半導体ウエハ。
  18. 請求項１５の半導体ウエハを含むパッケージ構造であって、前記ＢＥＯＬ層とパッケージ・キャリアの表面との間のマイクロ・バンプ接続部の配列を使用して前記パッケージ・キャリアの前記表面に実装された前記半導体ウエハを備える前記パッケージ・キャリアを含む、パッケージ構造。
  19. 請求項１５に記載の半導体ウエハを含むパッケージ構造であって、前記バルク基板層とパッケージ・キャリアの表面との間のマイクロ・バンプ接続部の配列を使用して前記パッケージ・キャリアの前記表面に実装された前記半導体ウエハを備える前記パッケージ・キャリアを含み、前記バルク基板層は、前記パッケージ・キャリアと前記ＢＥＯＬ層との間に電気的相互接続を設けるために複数の貫通シリコン・ビアを含む、パッケージ構造。
  20. 導波管であって、
    第１の金属板と、
    第２の金属板と、
    前記第１の金属板と前記第２の金属板とを接続する金属側壁と、
    前記第１の金属板の縁部領域に形成されたスロット給電部−導波管変換部とを含み、
    前記スロット給電部−導波管変換部は、
    前記第１の金属板の前記縁部領域において互いに隣接してパターン形成された第１および第２のスロットを含み、
    前記第１および第２のスロットの第１の長さ部分が前記金属板の縁部から平行に延び、
    前記第１および第２のスロットの第２の長さ部分がそれぞれの前記第１の長さ部分の端部から分岐角度で延び、
    前記第１のスロットと前記第２のスロットとの間の前記第１の金属板の部分が、前記スロット給電部−導波管変換部に対して信号線接続を与え、
    前記第１および第２のスロットの互いに対して反対側の前記第１の金属板の部分が、前記スロット給電部−導波管変換部に対して接地接続を与える、導波管。
JP2017549028A 2015-03-19 2016-02-15 高速通信のための集積導波管を有するパッケージ構造、半導体ウエハおよび導波管 Active JP6879925B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/662,610 US9537199B2 (en) 2015-03-19 2015-03-19 Package structure having an integrated waveguide configured to communicate between first and second integrated circuit chips
US14/662,610 2015-03-19
PCT/CN2016/073787 WO2016145960A1 (en) 2015-03-19 2016-02-15 Package structures having integrated waveguides for high speed communications between package components

Publications (2)

Publication Number Publication Date
JP2018514082A true JP2018514082A (ja) 2018-05-31
JP6879925B2 JP6879925B2 (ja) 2021-06-02

Family

ID=56919560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017549028A Active JP6879925B2 (ja) 2015-03-19 2016-02-15 高速通信のための集積導波管を有するパッケージ構造、半導体ウエハおよび導波管

Country Status (6)

Country Link
US (5) US9537199B2 (ja)
JP (1) JP6879925B2 (ja)
CN (1) CN107431064A (ja)
DE (1) DE112016000846T5 (ja)
GB (1) GB2551298B (ja)
WO (1) WO2016145960A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024034303A1 (ja) * 2022-08-10 2024-02-15 株式会社村田製作所 高周波モジュール、通信装置、及び高周波モジュールの製造方法

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10785911B2 (en) 2011-12-15 2020-09-29 Marion Calmer Stalk roll with hybrid flute having a sharp edge and two blunt edges
US8863487B2 (en) 2012-11-30 2014-10-21 Marion Calmer Narrow row head unit
JP6249648B2 (ja) * 2013-06-28 2017-12-20 キヤノン株式会社 プリント回路板及び電子機器
US9537199B2 (en) * 2015-03-19 2017-01-03 International Business Machines Corporation Package structure having an integrated waveguide configured to communicate between first and second integrated circuit chips
US9443824B1 (en) * 2015-03-30 2016-09-13 Qualcomm Incorporated Cavity bridge connection for die split architecture
US9867294B2 (en) * 2015-05-22 2018-01-09 Ciena Corporation Multi-width waveguides
US9842813B2 (en) * 2015-09-21 2017-12-12 Altera Corporation Tranmission line bridge interconnects
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
KR102384505B1 (ko) * 2016-01-12 2022-04-08 삼성전자주식회사 칩 간 무선 통신을 제공하기 위한 방법 및 장치
US10613216B2 (en) * 2016-05-31 2020-04-07 Honeywell International Inc. Integrated digital active phased array antenna and wingtip collision avoidance system
US11309619B2 (en) * 2016-09-23 2022-04-19 Intel Corporation Waveguide coupling systems and methods
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US10199707B2 (en) * 2016-10-13 2019-02-05 Aptiv Technologies Limited Ball-grid-array radio-frequency integrated-circuit printed-circuit-board assembly for automated vehicles
KR101963936B1 (ko) * 2016-11-08 2019-07-31 한국과학기술원 전자파 신호 송수신 안테나 및 em-터널이 내장된 구조를 갖는 인쇄회로기판 및 그 제작 방법
WO2018126052A1 (en) 2016-12-29 2018-07-05 Invensas Bonding Technologies, Inc. Bonded structures with integrated passive component
WO2018125150A1 (en) * 2016-12-29 2018-07-05 Intel Corporation High frequency waveguide structure
US11165129B2 (en) 2016-12-30 2021-11-02 Intel Corporation Dispersion reduced dielectric waveguide comprising dielectric materials having respective dispersion responses
DE112016007565T5 (de) * 2016-12-30 2019-10-02 Intel Corporation Mikroelektronische bauelemente, entworfen mit 3d-gestapelten, ultradünnen gehäusemodulen für hochfrequenz-kommunikationen
US10276909B2 (en) * 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein
US10468736B2 (en) 2017-02-08 2019-11-05 Aptiv Technologies Limited Radar assembly with ultra wide band waveguide to substrate integrated waveguide transition
US10629577B2 (en) 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10658739B2 (en) * 2017-05-04 2020-05-19 Mellanox Technologies, Ltd. Wireless printed circuit board assembly with integral radio frequency waveguide
US10199336B2 (en) * 2017-05-24 2019-02-05 Advanced Semiconductor Engineering, Inc. Antenna package device
US11211345B2 (en) * 2017-06-19 2021-12-28 Intel Corporation In-package RF waveguides as high bandwidth chip-to-chip interconnects and methods for using the same
US11204411B2 (en) * 2017-06-22 2021-12-21 Infineon Technologies Ag Radar systems and methods of operation thereof
DE102017214871A1 (de) 2017-08-24 2019-02-28 Astyx Gmbh Übergang von einer Streifenleitung auf einen Hohlleiter
US11527696B2 (en) * 2017-10-05 2022-12-13 Google Llc Low footprint resonator in flip chip geometry
US10811754B2 (en) * 2017-10-13 2020-10-20 Commscope Technologies Llc Power couplers and related devices having antenna element power absorbers
CN107994341B (zh) * 2017-11-08 2021-08-13 湖北三江航天险峰电子信息有限公司 一种天线馈电结构
KR102028714B1 (ko) * 2017-12-06 2019-10-07 삼성전자주식회사 안테나 모듈 및 안테나 모듈 제조 방법
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
CN110401008B (zh) * 2018-04-25 2022-02-25 华为技术有限公司 带有封装天线的封装架构及通信设备
US11329359B2 (en) 2018-05-18 2022-05-10 Intel Corporation Dielectric waveguide including a dielectric material with cavities therein surrounded by a conductive coating forming a wall for the cavities
US11424196B2 (en) * 2018-06-01 2022-08-23 Analog Devices, Inc. Matching circuit for integrated circuit die
US11462480B2 (en) * 2018-06-27 2022-10-04 Intel Corporation Microelectronic assemblies having interposers
US11387533B2 (en) * 2018-07-11 2022-07-12 Infineon Technologies Ag Semiconductor package with plastic waveguide
US10749237B2 (en) 2018-07-31 2020-08-18 Semiconductor Components Industries, Llc Substrate integrated waveguide and method for manufacturing the same
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US10373901B1 (en) * 2018-09-26 2019-08-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US11515611B2 (en) * 2018-10-17 2022-11-29 Metawave Corporation Transition in a multi-layer substrate between a substrate integrated waveguide portion and a coplanar waveguide portion
CN111193087A (zh) * 2018-11-14 2020-05-22 日本电产株式会社 波导装置以及信号发生装置
US10992017B2 (en) * 2018-11-15 2021-04-27 Intel Corporation Semiconductor package comprising chiplets disposed on a substrate which are electromagnetically coupled by dielectric waveguides and a computing networks formed therefrom
US11557545B2 (en) * 2018-12-04 2023-01-17 Qorvo Us, Inc. Monolithic microwave integrated circuit (MMIC) with embedded transmission line (ETL) ground shielding
US10749268B2 (en) * 2018-12-14 2020-08-18 GM Global Technology Operations LLC Aperture-coupled microstrip antenna array
DE102019102784A1 (de) * 2019-02-05 2020-08-06 Infineon Technologies Ag Halbleitervorrichtungen mit Radar-Halbleiterchip und zugehörige Herstellungsverfahren
USD1023700S1 (en) 2019-02-12 2024-04-23 Calmer Holding Company, Llc Stalk roll
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US11605603B2 (en) * 2019-03-22 2023-03-14 Intel Corporation Microelectronic package with radio frequency (RF) chiplet
US11728290B2 (en) * 2019-03-22 2023-08-15 Intel Corporation Waveguide fan-out
US11527808B2 (en) * 2019-04-29 2022-12-13 Aptiv Technologies Limited Waveguide launcher
DE102019115307A1 (de) * 2019-06-06 2020-12-10 Infineon Technologies Ag Halbleitervorrichtungen mit planaren wellenleiter-übertragungsleitungen
CN110473789A (zh) * 2019-07-25 2019-11-19 成都嘉纳海威科技有限责任公司 一种用于射频系统三维集成的封装结构及其设计方法
US11399428B2 (en) 2019-10-14 2022-07-26 International Business Machines Corporation PCB with substrate integrated waveguides using multi-band monopole antenna feeds for high speed communication
US11658378B2 (en) 2019-10-14 2023-05-23 International Business Machines Corporation Vertically transitioning between substrate integrated waveguides (SIWs) within a multilayered printed circuit board (PCB)
DE102019217735A1 (de) * 2019-11-18 2021-05-20 Vega Grieshaber Kg Radarchip mit einer Hohlleitereinkopplung
DE102019217736A1 (de) * 2019-11-18 2021-05-20 Vega Grieshaber Kg Radarchip mit einer Hohlleitereinkopplung
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
CN111146549B (zh) * 2020-01-14 2021-04-20 电子科技大学 基于耦合结构的接地共面波导功率分配/合成网络
IT202000001822A1 (it) 2020-01-30 2021-07-30 St Microelectronics Srl Circuito integrato e dispositivo elettronico comprendente una pluralita' di circuiti integrati accoppiati elettricamente tramite un segnale di sincronizzazione instradato attraverso il circuito integrato
IT202000001819A1 (it) * 2020-01-30 2021-07-30 St Microelectronics Srl Circuito integrato e dispositivo elettronico comprendente una pluralita' di circuiti integrati accoppiati elettricamente tramite un segnale di sincronizzazione
CN111313134B (zh) * 2020-02-29 2021-09-10 西安理工大学 一种采用tsv技术的增强耦合型三维发夹滤波器
DE102020203971A1 (de) * 2020-03-26 2021-09-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Hochfrequenzanordnung mit zwei miteinander verbundenen Hochfrequenzkomponenten
TW202217377A (zh) 2020-07-06 2022-05-01 新加坡商光子智能私人有限公司 積體電路中介層、系統、裝置、製造積體電路中介層的方法、以及用於從多個節點向目的地傳輸資訊的方法與系統
US11555828B2 (en) * 2020-07-07 2023-01-17 Micron Technology, Inc. Testing probe system for testing semiconductor die, multi-channel die having shared pads, and related systems and methods
DE102020122073A1 (de) 2020-08-24 2022-02-24 Infineon Technologies Ag Vorrichtungen mit koax-ähnlichen elektrischen Verbindungen und Verfahren zu deren Herstellung
US11901270B2 (en) * 2020-09-02 2024-02-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11362436B2 (en) 2020-10-02 2022-06-14 Aptiv Technologies Limited Plastic air-waveguide antenna with conductive particles
US11757166B2 (en) 2020-11-10 2023-09-12 Aptiv Technologies Limited Surface-mount waveguide for vertical transitions of a printed circuit board
CN112397477B (zh) * 2020-11-17 2023-03-21 成都仕芯半导体有限公司 毫米波芯片封装系统
US11749883B2 (en) 2020-12-18 2023-09-05 Aptiv Technologies Limited Waveguide with radiation slots and parasitic elements for asymmetrical coverage
US11901601B2 (en) 2020-12-18 2024-02-13 Aptiv Technologies Limited Waveguide with a zigzag for suppressing grating lobes
US11681015B2 (en) * 2020-12-18 2023-06-20 Aptiv Technologies Limited Waveguide with squint alteration
US11626668B2 (en) 2020-12-18 2023-04-11 Aptiv Technologies Limited Waveguide end array antenna to reduce grating lobes and cross-polarization
US11502420B2 (en) 2020-12-18 2022-11-15 Aptiv Technologies Limited Twin line fed dipole array antenna
US11444364B2 (en) 2020-12-22 2022-09-13 Aptiv Technologies Limited Folded waveguide for antenna
US20230420396A1 (en) * 2020-12-23 2023-12-28 Intel Corporation Device-to-device communication system, packages, and package system
KR20220096262A (ko) * 2020-12-30 2022-07-07 코닝 인코포레이티드 유리 기판에 기초한 SIW(Substrate integrated waveguide) 및 이를 포함하는 EPA(Electromagnetic Phased Array)
US11668787B2 (en) 2021-01-29 2023-06-06 Aptiv Technologies Limited Waveguide with lobe suppression
US11721905B2 (en) 2021-03-16 2023-08-08 Aptiv Technologies Limited Waveguide with a beam-forming feature with radiation slots
US11616306B2 (en) 2021-03-22 2023-03-28 Aptiv Technologies Limited Apparatus, method and system comprising an air waveguide antenna having a single layer material with air channels therein which is interfaced with a circuit board
CN113078431B (zh) * 2021-03-26 2022-03-15 电子科技大学 一种宽带高平坦度太赫兹片间互连结构
FI20215481A1 (en) * 2021-04-26 2022-10-27 Teknologian Tutkimuskeskus Vtt Oy High frequency electrical module
US11973268B2 (en) 2021-05-03 2024-04-30 Aptiv Technologies AG Multi-layered air waveguide antenna with layer-to-layer connections
US11962085B2 (en) 2021-05-13 2024-04-16 Aptiv Technologies AG Two-part folded waveguide having a sinusoidal shape channel including horn shape radiating slots formed therein which are spaced apart by one-half wavelength
US20220406725A1 (en) * 2021-06-17 2022-12-22 Intel Corporation Glass package core with planar structures
US11616282B2 (en) 2021-08-03 2023-03-28 Aptiv Technologies Limited Transition between a single-ended port and differential ports having stubs that match with input impedances of the single-ended and differential ports
FR3127642B1 (fr) * 2021-09-28 2024-04-19 Commissariat Energie Atomique Microcircuit à guide d’onde intégré
CN114709579B (zh) * 2022-04-06 2022-12-09 南京大学 一种片上集成太赫兹功能芯片的波导封装
CN116931167A (zh) * 2022-04-08 2023-10-24 南京光智元科技有限公司 转接板、光芯片封装、计算加速器及其制造方法
WO2024090990A1 (ko) * 2022-10-25 2024-05-02 삼성전자 주식회사 배선을 포함하는 전자 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013126099A (ja) * 2011-12-14 2013-06-24 Sony Corp 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器
US20140154999A1 (en) * 2012-12-03 2014-06-05 Broadcom Corporation Waveguide for intra-package data transfer

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221223A (ja) 1994-02-03 1995-08-18 Mitsubishi Electric Corp 半導体装置，及び混成集積回路装置
US6175287B1 (en) 1997-05-28 2001-01-16 Raytheon Company Direct backside interconnect for multiple chip assemblies
EP0961321B1 (en) 1998-05-29 2008-03-05 Kyocera Corporation High-frequency module
US6967347B2 (en) 2001-05-21 2005-11-22 The Regents Of The University Of Colorado Terahertz interconnect system and applications
KR100626647B1 (ko) * 2003-11-06 2006-09-21 한국전자통신연구원 비아를 이용한 도파관 필터
US7183653B2 (en) * 2003-12-17 2007-02-27 Intel Corporation Via including multiple electrical paths
US7557758B2 (en) * 2007-03-26 2009-07-07 Broadcom Corporation Very high frequency dielectric substrate wave guide
US8032089B2 (en) 2006-12-30 2011-10-04 Broadcom Corporation Integrated circuit/printed circuit board substrate structure and communications
US7809329B2 (en) 2007-01-31 2010-10-05 Broadcom Corporation Shared RF bus structure
EP2258022A4 (en) * 2008-03-18 2012-10-31 Shi Cheng SUBSTRATE INTEGRATED WAVEGUIDE
US8253231B2 (en) * 2008-09-23 2012-08-28 Marvell International Ltd. Stacked integrated circuit package using a window substrate
SG171479A1 (en) * 2009-11-17 2011-06-29 Sony Corp Signal transmission channel
FR2953651B1 (fr) * 2009-12-07 2012-01-20 Eads Defence & Security Sys Dispositif de transition hyperfrequence entre une ligne a micro-ruban et un guide d'onde rectangulaire
JP5493801B2 (ja) * 2009-12-14 2014-05-14 富士通株式会社 信号変換器及び高周波回路モジュール
US9666635B2 (en) * 2010-02-19 2017-05-30 Synaptics Incorporated Fingerprint sensing circuit
US8536718B2 (en) * 2010-06-24 2013-09-17 Stats Chippac Ltd. Integrated circuit packaging system with trenches and method of manufacture thereof
US9123737B2 (en) 2010-09-21 2015-09-01 Texas Instruments Incorporated Chip to dielectric waveguide interface for sub-millimeter wave communications link
JP2012089997A (ja) 2010-10-18 2012-05-10 Sony Corp 信号伝送装置、電子機器、及び、信号伝送方法
CN103650235B (zh) * 2011-07-04 2015-03-25 华为技术有限公司 耦合布置
US20130265733A1 (en) 2012-04-04 2013-10-10 Texas Instruments Incorporated Interchip communication using an embedded dielectric waveguide
US9537199B2 (en) * 2015-03-19 2017-01-03 International Business Machines Corporation Package structure having an integrated waveguide configured to communicate between first and second integrated circuit chips

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013126099A (ja) * 2011-12-14 2013-06-24 Sony Corp 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器
US20140154999A1 (en) * 2012-12-03 2014-06-05 Broadcom Corporation Waveguide for intra-package data transfer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024034303A1 (ja) * 2022-08-10 2024-02-15 株式会社村田製作所 高周波モジュール、通信装置、及び高周波モジュールの製造方法

Also Published As

Publication number Publication date
US10033081B2 (en) 2018-07-24
WO2016145960A1 (en) 2016-09-22
US9537199B2 (en) 2017-01-03
US20160336282A1 (en) 2016-11-17
US20160336637A1 (en) 2016-11-17
DE112016000846T5 (de) 2017-11-09
GB2551298A (en) 2017-12-13
CN107431064A (zh) 2017-12-01
US9531052B2 (en) 2016-12-27
US10056672B2 (en) 2018-08-21
GB201714391D0 (en) 2017-10-25
US20160336638A1 (en) 2016-11-17
US10038232B2 (en) 2018-07-31
US20160276727A1 (en) 2016-09-22
US20160276729A1 (en) 2016-09-22
JP6879925B2 (ja) 2021-06-02
GB2551298B (en) 2018-04-25

Similar Documents

Publication Publication Date Title
JP6879925B2 (ja) 高速通信のための集積導波管を有するパッケージ構造、半導体ウエハおよび導波管
US11658390B2 (en) Wireless communications package with integrated antenna array
US10103450B2 (en) Integration of area efficient antennas for phased array or wafer scale array antenna applications
JP6639859B2 (ja) 切替え可能送受信フェーズド・アレイ・アンテナ
US9196951B2 (en) Millimeter-wave radio frequency integrated circuit packages with integrated antennas
CN108172564B (zh) 一种毫米波天线与硅基组件三维集成封装
US9985346B2 (en) Wireless communications package with integrated antennas and air cavity
US8018384B2 (en) Method and apparatus for packaging an integrated chip and antenna
KR101702717B1 (ko) 밀리미터파 회로 보드를 위한 시스템 및 방법
US20230335524A1 (en) Integrated circuit and electronic device comprising a plurality of integrated circuits electrically coupled through a synchronization signal
GB2499792A (en) Electronic device comprising an electronic die, a substrate integrated waveguide (SIW) and a flip-chip ball grid array package
JP5728101B1 (ja) Ｍｍｉｃ集積回路モジュール
US20220416393A1 (en) Waveguide interconnects for semiconductor packages and related methods
JP7067640B2 (ja) 電磁バンドギャップ構造、及び、パッケージ構造
EP4346007A1 (en) Contactless multi-drop and broadcast bidirectional communication system
CN112397477B (zh) 毫米波芯片封装系统
US20240154320A1 (en) Antenna apparatus employing coplanar waveguide interconnect between rf components
US20230240001A1 (en) Wiring Board and Signal Connecting Structure

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200227

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20200306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210430

R150 Certificate of patent or registration of utility model

Ref document number: 6879925

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150