CN110473789A - 一种用于射频系统三维集成的封装结构及其设计方法 - Google Patents
一种用于射频系统三维集成的封装结构及其设计方法 Download PDFInfo
- Publication number
- CN110473789A CN110473789A CN201910677891.7A CN201910677891A CN110473789A CN 110473789 A CN110473789 A CN 110473789A CN 201910677891 A CN201910677891 A CN 201910677891A CN 110473789 A CN110473789 A CN 110473789A
- Authority
- CN
- China
- Prior art keywords
- radio frequency
- silicon substrate
- via tsv
- pinboard
- silicon via
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 152
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 152
- 239000010703 silicon Substances 0.000 claims abstract description 152
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 239000010949 copper Substances 0.000 claims description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 16
- 229910052802 copper Inorganic materials 0.000 claims description 16
- 230000008054 signal transmission Effects 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000002360 preparation method Methods 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 4
- 238000010276 construction Methods 0.000 claims description 4
- 238000004088 simulation Methods 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000000280 densification Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 3
- 238000005538 encapsulation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000004744 fabric Substances 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种用于射频系统三维集成的封装结构及其设计方法，该结构包括从下到上交替纵向堆叠设置的硅基转接板和支撑互联转接板；支撑互联转接板至少两个，且其之间形成空腔；硅基转接板和支撑互联转接板均包括硅基板、硅通孔TSV、微凸点和RDL布线层；硅通孔TSV贯穿于硅基板；硅基板的上表面和下表面上均设置有RDL布线层；微凸点设置于两个RDL布线层上；硅通孔TSV、RDL布线层和微凸点相互连接。该结构具有上下垂直互联，以及结构支撑的作用，可以实现射频芯片的三维垂直堆叠，同时可以通过灵活的设计解决射频芯片三维堆叠时的电磁兼容性问题。
Description
技术领域
本发明属于射频系统封装技术领域，具体涉及一种用于射频系统三维集成的封装结构及其设计方法。
背景技术
在复杂的战场电磁环境下，如何更好的发挥电子信息装备的作用，达到良好的作战效能变得更加困难，对电子信息装备的智能化、小型化和轻量化提出了更高的要求，也就对射频系统集成提出了更高的要求。
现有的射频系统集成方式常见的有三维集成，即多个芯片并排放置在基板上，通过引线键合等方式进行连接，然后封装在管壳内；以及进一步缩小体积的2.5D集成：多个芯片并排放置，封装基板与芯片之间放置硅基转接板，硅基转接板上有贯穿整个厚度连接上下表面的TSV，这种方式减少了互联、布线的面积，但是芯片并排仍旧占用了很大面积；因此，此安排垂直对铁的三维集成方式才能更有效地缩短封装尺寸。但是由于射频系统中采用的射频芯片有非硅基芯片，现有的三维集成方式无法实现异质芯片的直接垂直堆叠，同时射频芯片对铁中的电磁兼容性也没有很好的解决。
发明内容
针对现有技术中的上述不足，本发明提供的用于射频系统三维集成的封装结构及其设计方法解决了传统射频系统无线实现异质芯片三维集成的问题。
为了达到上述发明目的，本发明采用的技术方案为：一种用于射频系统三维集成的封装结构，包括从下到上交替纵向堆叠设置的硅基转接板和支撑互联转接板；
所述支撑互联转接板至少两个，且相邻两个支撑互联转接板之间形成空腔；
所述硅基转接板和支撑互联转接板均包括硅基板、硅通孔TSV、微凸点(2)和RDL布线层；
所述硅通孔TSV贯穿于硅基板；
所述硅基板的上表面和下表面上均设置有RDL布线层；
所述微凸点设置于两个RDL布线层上；
所述硅通孔TSV、RDL布线层和微凸点相互连接。
进一步地，所述空腔的高度与硅基板的厚度相同。
进一步地，两个所述支撑互联转接板之间的空腔用于装配射频芯片；
所述射频芯片通过倒装焊接或者引线键合的方式装配。
进一步地，所述硅通孔TSV包括射频信号传输硅通孔TSV和若干个接地硅通孔TSV；
所述射频信号传输硅通孔TSV设置于由接地硅通孔TSV围成的圆形中心，与其形成类同轴结构；
所述射频信号传输硅通孔TSV的孔内直径大于接地硅通孔TSV的孔内直径。
进一步地，射频信号传输硅通孔TSV的孔径比为3:1；
所述接地硅通孔TSV的孔径比为10:1。
进一步地，所述射频信号传输硅通孔TSV为中空且非全铜电镀填充结构；
所述接地硅通孔TSV为中空全铜电镀填充结构。
进一步地，所述硅基板的表面及其与硅通孔TSV和RDL布线层的接触面均设置有一层SiO2绝缘层。
一种用于射频系统三维集成的封装结构的设计方法，包括以下步骤：
S1、根据射频芯片的大小、工作频率及其装配方式，确定硅基板的厚度及空腔的形状；
S2、根据射频芯片与外部互联情况，确定硅通孔TSV和RDL布线层在硅基板上的布局方式，进而确定封装结构；
S3、根据S1-S2中确定的封装结构，进行电磁兼容仿真，并根据仿真结果，对封装结构的厚度、空腔大小及硅通孔TSV和RDL布线层的布局方式进行调整；
S4、根据调整后的封装结构，对硅基板转接板和支撑互联转接板进行制备，完成三维封装结构的设计。
进一步地，所述步骤S1中，
所述射频芯片的装配方式包括倒装键合和引线键合；
所述硅基板的厚度根据射频芯片的厚度及安装方式确定：
当采用倒装键合时，硅基板的厚度为射频芯片的厚度加上100～200um；
当采用引线键合，硅基板的厚度为射频芯片的厚度加上300um；
所述空腔的形状的确定方法为：
首先根据射频芯片的大小与安装方式确定空腔大小，然后通过仿真进行具体形状的调整，使空腔的谐振频率在射频芯片的工作范围之外。
进一步地，其特征在于，所述步骤S4中，硅基板转接板和支撑互联转接板的制备方法具体为：
A1、备片：在标准清洗的硅基板上腐蚀通孔结构及凹坑结构，并利用DIRE刻蚀硅通孔TSV；
A2、制作绝缘层：通过热氧化在硅基板表面、硅通孔TSV侧壁、凹坑侧壁及其底部形成致密的SiO2绝缘层；
A3、制作RDL布线层：在硅基板表面、硅通孔TSV侧壁、凹坑侧壁及其底部利用溅射工艺制作一层致密且连续的TiW/Cu种子层；通过光刻胶掩膜，采用双面电镀铜工艺在硅基板表面、凹坑侧壁及其底部加厚金属铜层实现图形化，完成硅基板上下两个表面上的RDL布线层的制作；
A4、图形化镀锡，形成微凸点：在光刻胶掩膜保护下，在铜微焊垫之上电镀锡形成微凸点，并利用湿法腐蚀去除TiW/Cu种子层，完成硅基板转接板或支撑互联转接板的制备。
本发明的有益效果为：
1.加工集成方便，易于实现3D异质芯片集成：本结构采用的硅基板是主流的3D集成材料，不仅可以片上集成硅基芯片，与砷化镓芯片也有良好的兼容性，采用穿通上下基板的空腔结构比起挖槽工艺内埋芯片，无需控制腔体深度，以及腔体表面情况，因此加工也较为简单，同时结构保留了TSV、RDL、微凸点结构，实现了互联与支撑功能。
2.芯片空间大，更适合射频芯片集成：射频芯片对封装集成的电磁兼容性要求比较高，空间过小容易引起腔体谐振等问题，该结构空腔高度与基板一致，比挖槽结构更高，高度选择通过选择不同厚度基板实现，更加灵活。
附图说明
图1为本发明中用于射频系统三维集成的封装结构。
图2为本发明中硅基转接板与支撑互联转接板的堆叠示意图。
图3为本发明中硅通孔TSV在硅基板上的分布示意图。
图4为本发明中用于射频系统三维集成的封装结构的设计方法流程示意图。
图5为本发明中硅基转接板与支撑互联转接板的制备过程示意图。
其中：1、空腔；2、微凸点；3、硅通孔TSV；4、硅基板；5、RDL布线层；6、射频信号传输硅通孔TSV；7、接地硅通孔TSV。
具体实施方式
下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
如图1所示，一种用于射频系统三维集成的封装结构，包括从下到上交替纵向堆叠设置的硅基转接板和支撑互联转接板；
支撑互联转接板至少两个，且相邻两个支撑互联转接板之间形成空腔1；
硅基转接板和支撑互联转接板均包括硅基板4、硅通孔TSV 3、微凸点2和RDL布线层5；而空腔1的高度与硅基板4的厚度相同。
硅通孔TSV 3贯穿于硅基板4，硅基板4的表面及其与硅通孔TSV 3和RDL布线层5的接触面均设置有一层SiO2绝缘层。
硅基板4的上表面和下表面上均设置有RDL布线层5；RDL与TSV的作用是将转接板本身上层信号与下层的信号相连，同时也可以根据系统的需求集成IPD，例如电容，电阻，滤波器等等；
微凸点2设置于两个RDL布线层5上，通过焊接的方式与上下层硅基板4信号相连；
硅通孔TSV 3、RDL布线层5和微凸点2相互连接。
整个转接板在三维集成封装的主要作用是连接上下基板，同时为其提供机械支撑，两层堆叠结构示意图如图2所示。传统硅基转接内部挖腔内埋的芯片的集成方式，受限于可靠性问题，腔深比较小，集成射频芯片时容易产生谐振，同时，腔底的表面平整度对芯片的装配也有很大影响，而采用该结构的集成方式，空腔1的高度只由硅基转接板厚度决定，可以给芯片预留充分的空间，芯片装配在另外硅基转接板表面也更加方便灵活。
两个支撑互联转接板之间的空腔1用于装配射频芯片；射频芯片通过倒装焊接或者引线键合的方式装配；芯片类型包括但不局限于硅基芯片，砷化镓芯片，氮化镓芯片，真正实现异质集成。
上述硅通孔TSV 3包括射频信号传输硅通孔TSV 6和若干个接地硅通孔TSV 7；
射频信号传输硅通孔TSV 6设置于由接地硅通孔TSV 7围成的圆形中心，与其形成类同轴结构；射频信号传输硅通孔TSV 6的孔内直径大于接地硅通孔TSV 7的孔内直径；其在硅基板4上的分布如图3所示；
射频信号传输硅通孔TSV 6的孔径比为3:1，且为中空且非全铜电镀填充结构，可以减少应力，同时更有利于射频信号的传输；
接地硅通孔TSV 7的孔径比为10:1，且为中空全铜电镀填充结构；该硅通孔TSV是小尺寸到深径比的TSV，相比与传统TSV，小尺寸高深径比TSV更有利于缩小体积，实现高密度集成，同时小孔径高深径比TSV孔相对于传统全铜TSV应力也小很多，通过冗余设计保证传输结构的可靠性，该传输结构充分结合了两寸尺寸TSV的优点。
为了实现高频信号传输，一般采用类同轴结构，以中空结构TSV为例，如图3(b)所示。中心位置TSV传输射频信号，周围TSV接地。由于加工限制，孔与孔的间距需≥0.5*孔径，因此孔径越大，周围地就越稀疏。采用大小TSV结合的结构，传输射频信号的TSV仍旧采用射频性能较好的空心TSV，而周围接地TSV采用小尺寸TSV，好处是接地TSV对TSV本身质量要求不高，只需要联通即可，因此小尺寸TSV可以形成更加密集的地包围结构，同时占用面积也很小。需要说明的是，设计制作该传输结构时，只有传输射频信号的大孔径硅通孔TSV需要进行仿真设计过程，其他用于传输接地信号等的小孔径硅通孔TSV设计时不用进行仿真过程，因此，在一定程度上节约了传输结构的制作时间。
如图4所示，本发明还提供了一种射频芯片的三维封装结构的设计方法，包括以下步骤：
S1、根据射频芯片的大小、工作频率及其装配方式，确定硅基板的厚度及空腔的形状；
所述射频芯片的装配方式包括倒装键合和引线键合；
所述硅基板的厚度根据射频芯片的厚度及安装方式确定：
当采用倒装键合时，硅基板的厚度为射频芯片的厚度加上100～200um；
当采用引线键合，硅基板的厚度为射频芯片的厚度加上300um；
所述空腔的形状的确定方法为：
首先根据射频芯片的大小与安装方式确定空腔大小，然后通过仿真进行具体形状的调整，使空腔的谐振频率在射频芯片的工作范围之外。
具体的，在确定空腔形状时，空腔适用的工作频率不限，但需要根据芯片的工作频率，安装方式与大小设计空腔的形状，首先根据射频芯片的大小与安装方式初步确定空腔大小，例如，射频芯片大小为2mm*2mm，采用引线键合的装配方式时，有引线键合的方向，空腔扩大0.4mm左右，采用倒装键合的装配方式时，有倒装键合或者没有端口的方向空腔扩大0.2mm左右，然后通过仿真进行具体的空腔形状调整，保证空腔的谐振频率在射频工作频率范围之外，例如芯片频率较高的时候，空腔应在满足芯片装维后设计的尽量小。
S2、根据射频芯片与外部互联情况，确定硅通孔TSV和RDL布线层在硅基板上的布局方式，进而确定封装结构；
其中，需要与上下层互联的位置设计微凸点，这部分的布线方式与常规的多层封装布线设计相同；
S3、根据S1-S2中确定的封装结构，进行电磁兼容仿真，并根据仿真结果，对封装结构的厚度、空腔大小及硅通孔TSV和RDL布线层的布局方式进行调整；
S4、根据调整后的封装结构，对硅基板转接板和支撑互联转接板进行制备，完成三维封装结构的设计。
上述步骤S4中，硅基板转接板和支撑互联转接板的制备方法具体为：
A1、备片：在标准清洗的硅基板上腐蚀通孔结构及凹坑结构，并利用DIRE刻蚀硅通孔TSV；
其中，在标准清洗的硅基板上腐蚀通孔结构及凹坑结构的腐蚀方法包括TMAH湿法腐蚀工艺或DRIE刻蚀工艺。
A2、制作绝缘层：通过热氧化在硅基板表面、硅通孔TSV侧壁、凹坑侧壁及其底部形成致密的SiO2绝缘层；
A3、制作RDL布线层：在硅基板表面、硅通孔TSV侧壁、凹坑侧壁及其底部利用溅射工艺制作一层致密且连续的TiW/Cu种子层；通过光刻胶掩膜，采用双面电镀铜工艺在硅基板表面、凹坑侧壁及其底部加厚金属铜层实现图形化，完成硅基板上下两个表面上的RDL布线层的制作；
A4、图形化镀锡，形成微凸点：在光刻胶掩膜保护下，在铜微焊垫之上电镀锡形成微凸点，并利用湿法腐蚀去除TiW/Cu种子层，完成硅基板转接板或支撑互联转接板的制备。
图5展示了上述硅基转接板的制作过程。
本发明的有益效果为：
1.加工集成方便，易于实现3D异质芯片集成：本结构采用的硅基板是主流的3D集成材料，不仅可以片上集成硅基芯片，与砷化镓芯片也有良好的兼容性，采用穿通上下基板的空腔结构比起挖槽工艺内埋芯片，无需控制腔体深度，以及腔体表面情况，因此加工也较为简单，同时结构保留了TSV、RDL、微凸点结构，实现了互联与支撑功能。
2.芯片空间大，更适合射频芯片集成：射频芯片对封装集成的电磁兼容性要求比较高，空间过小容易引起腔体谐振等问题，该结构空腔高度与基板一致，比挖槽结构更高，高度选择通过选择不同厚度基板实现，更加灵活。
Claims (10)
1.一种用于射频系统三维集成的封装结构，其特征在于，包括从下到上交替纵向堆叠设置的硅基转接板和支撑互联转接板；
所述支撑互联转接板至少两个，且相邻两个支撑互联转接板之间形成空腔(1)；
所述硅基转接板和支撑互联转接板均包括硅基板(4)、硅通孔TSV(3)、微凸点(2)和RDL布线层(5)；
所述硅通孔TSV(3)贯穿于硅基板(4)；
所述硅基板(4)的上表面和下表面上均设置有RDL布线层(5)；
所述微凸点(2)设置于两个RDL布线层(5)上；
所述硅通孔TSV(3)、RDL布线层(5)和微凸点(2)相互连接。
2.根据权利要求1所述的用于射频系统三维集成的封装结构，其特征在于，所述空腔(1)的高度与硅基板(4)的厚度相同。
3.根据权利要求1所述的用于射频系统三维集成的封装结构，其特征在于，两个所述支撑互联转接板之间的空腔(1)用于装配射频芯片；
所述射频芯片通过倒装焊接或者引线键合的方式装配。
4.根据权利要求1所述的用于射频系统三维集成的封装结构，其特征在于，所述硅通孔TSV(3)包括射频信号传输硅通孔TSV(6)和若干个接地硅通孔TSV(7)；
所述射频信号传输硅通孔TSV(6)设置于由接地硅通孔TSV(7)围成的圆形中心，与其形成类同轴结构；
所述射频信号传输硅通孔TSV(6)的孔内直径大于接地硅通孔TSV(7)的孔内直径。
5.根据权利要求4所述的用于射频系统的三维集成封装结构，其特征在于，
所述射频信号传输硅通孔TSV(6)的孔径比为3:1；
所述接地硅通孔TSV(7)的孔径比为10:1。
6.根据权利要求4所述的用于射频系统三维集成的封装结构，其特征在于，所述射频信号传输硅通孔TSV(6)为中空且非全铜电镀填充结构；
所述接地硅通孔TSV(7)为中空全铜电镀填充结构。
7.根据权利要求1所述的用于射频系统三维集成的封装结构，其特征在于，所述硅基板(4)的表面及其与硅通孔TSV(3)和RDL布线层(5)的接触面均设置有一层SiO2绝缘层。
8.一种用于射频系统三维集成的封装结构的设计方法，其特征在于，包括以下步骤：
S1、根据射频芯片的大小、工作频率及其装配方式，确定硅基板的厚度及空腔的形状；
S2、根据射频芯片与外部互联情况，确定硅通孔TSV和RDL布线层在硅基板上的布局方式，进而确定封装结构；
S3、根据S1-S2中确定的封装结构，进行电磁兼容仿真，并根据仿真结果，对封装结构的厚度、空腔大小及硅通孔TSV和RDL布线层的布局方式进行调整；
S4、根据调整后的封装结构，对硅基板转接板和支撑互联转接板进行制备，完成三维封装结构的设计。
9.根据权利要求8所述的用于射频系统三维集成的封装结构的设计方法，其特征在于，所述步骤S1中，
所述射频芯片的装配方式包括倒装键合和引线键合；
所述硅基板的厚度根据射频芯片的厚度及安装方式确定：
当采用倒装键合时，硅基板的厚度为射频芯片的厚度加上100～200um；
当采用引线键合，硅基板的厚度为射频芯片的厚度加上300um；
所述空腔的形状的确定方法为：
首先根据射频芯片的大小与安装方式确定空腔大小，然后通过仿真进行具体形状的调整，使空腔的谐振频率在射频芯片的工作范围之外。
10.根据权利要求5所述的用于射频系统三维集成的封装结构的设计方法，其特征在于，所述步骤S4中，硅基板转接板和支撑互联转接板的制备方法具体为：
A1、备片：在标准清洗的硅基板上腐蚀通孔结构及凹坑结构，并利用DIRE刻蚀硅通孔TSV；
A2、制作绝缘层：通过热氧化在硅基板表面、硅通孔TSV侧壁、凹坑侧壁及其底部形成致密的SiO2绝缘层；
A3、制作RDL布线层：在硅基板表面、硅通孔TSV侧壁、凹坑侧壁及其底部利用溅射工艺制作一层致密且连续的TiW/Cu种子层；通过光刻胶掩膜，采用双面电镀铜工艺在硅基板表面、凹坑侧壁及其底部加厚金属铜层实现图形化，完成硅基板上下两个表面上的RDL布线层的制作；
A4、图形化镀锡，形成微凸点：在光刻胶掩膜保护下，在铜微焊垫之上电镀锡形成微凸点，并利用湿法腐蚀去除TiW/Cu种子层，完成硅基板转接板或支撑互联转接板的制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910677891.7A CN110473789A (zh) | 2019-07-25 | 2019-07-25 | 一种用于射频系统三维集成的封装结构及其设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910677891.7A CN110473789A (zh) | 2019-07-25 | 2019-07-25 | 一种用于射频系统三维集成的封装结构及其设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110473789A true CN110473789A (zh) | 2019-11-19 |
Family
ID=68509518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910677891.7A Pending CN110473789A (zh) | 2019-07-25 | 2019-07-25 | 一种用于射频系统三维集成的封装结构及其设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110473789A (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111293078A (zh) * | 2020-03-17 | 2020-06-16 | 浙江大学 | 一种转接板正反两面空腔嵌入芯片的方法 |
| CN112234143A (zh) * | 2020-12-14 | 2021-01-15 | 成都嘉纳海威科技有限责任公司 | 片上集成ipd封装结构及其封装方法、三维封装结构 |
| CN112908965A (zh) * | 2021-02-04 | 2021-06-04 | 中国电子科技集团公司第五十五研究所 | 一种高可靠三维异构集成射频模拟数字一体化微系统 |
| CN113066780A (zh) * | 2021-03-23 | 2021-07-02 | 浙江集迈科微电子有限公司 | 转接板堆叠模组、多层模组和堆叠工艺 |
| CN113066778A (zh) * | 2021-03-23 | 2021-07-02 | 浙江集迈科微电子有限公司 | 转接板堆叠结构和工艺 |
| CN114725068A (zh) * | 2022-02-24 | 2022-07-08 | 中国电子科技集团公司第二十九研究所 | 一种保持元件高q值的低剖面三维集成射频模组 |
| CN114759015A (zh) * | 2022-03-02 | 2022-07-15 | 中国电子科技集团公司第二十九研究所 | 一种大功率射频芯片三维堆叠集成结构及其制备方法 |
| WO2022161249A1 (zh) * | 2021-01-29 | 2022-08-04 | 中芯集成电路（宁波）有限公司 | 一种晶圆级封装结构及其制造方法 |
| CN115863266A (zh) * | 2023-02-20 | 2023-03-28 | 北京航天微电科技有限公司 | 微声多信道选通放大模块半导体封装结构及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232143A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Printing Co Ltd | 同軸ビアホールおよびその製造方法ならびにこれを用いた多層配線基板およびその製造方法 |
| CN2634760Y (zh) * | 2003-07-25 | 2004-08-18 | 中兴通讯股份有限公司 | 一种高速信号的过孔结构 |
| JP2016100579A (ja) * | 2014-11-26 | 2016-05-30 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
| US20160276729A1 (en) * | 2015-03-19 | 2016-09-22 | International Business Machines Corporation | Package structures having integrated waveguides for high speed communications between package components |
| CN107706173A (zh) * | 2017-09-30 | 2018-02-16 | 成都嘉纳海威科技有限责任公司 | 硅通孔互联结构及其制备方法以及硅通孔射频传输结构 |
| CN108766897A (zh) * | 2018-06-12 | 2018-11-06 | 厦门大学 | 实现大功率GaN器件层散热的三维异质结构的封装方法 |
| CN210575832U (zh) * | 2019-07-25 | 2020-05-19 | 成都嘉纳海威科技有限责任公司 | 一种用于射频系统三维集成的封装结构 |
-
2019
- 2019-07-25 CN CN201910677891.7A patent/CN110473789A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232143A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Printing Co Ltd | 同軸ビアホールおよびその製造方法ならびにこれを用いた多層配線基板およびその製造方法 |
| CN2634760Y (zh) * | 2003-07-25 | 2004-08-18 | 中兴通讯股份有限公司 | 一种高速信号的过孔结构 |
| JP2016100579A (ja) * | 2014-11-26 | 2016-05-30 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
| US20160276729A1 (en) * | 2015-03-19 | 2016-09-22 | International Business Machines Corporation | Package structures having integrated waveguides for high speed communications between package components |
| CN107706173A (zh) * | 2017-09-30 | 2018-02-16 | 成都嘉纳海威科技有限责任公司 | 硅通孔互联结构及其制备方法以及硅通孔射频传输结构 |
| CN108766897A (zh) * | 2018-06-12 | 2018-11-06 | 厦门大学 | 实现大功率GaN器件层散热的三维异质结构的封装方法 |
| CN210575832U (zh) * | 2019-07-25 | 2020-05-19 | 成都嘉纳海威科技有限责任公司 | 一种用于射频系统三维集成的封装结构 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111293078B (zh) * | 2020-03-17 | 2022-05-27 | 浙江大学 | 一种转接板正反两面空腔嵌入芯片的方法 |
| CN111293078A (zh) * | 2020-03-17 | 2020-06-16 | 浙江大学 | 一种转接板正反两面空腔嵌入芯片的方法 |
| CN112234143A (zh) * | 2020-12-14 | 2021-01-15 | 成都嘉纳海威科技有限责任公司 | 片上集成ipd封装结构及其封装方法、三维封装结构 |
| CN112234143B (zh) * | 2020-12-14 | 2021-04-20 | 成都嘉纳海威科技有限责任公司 | 片上集成ipd封装结构及其封装方法、三维封装结构 |
| WO2022161249A1 (zh) * | 2021-01-29 | 2022-08-04 | 中芯集成电路（宁波）有限公司 | 一种晶圆级封装结构及其制造方法 |
| CN112908965A (zh) * | 2021-02-04 | 2021-06-04 | 中国电子科技集团公司第五十五研究所 | 一种高可靠三维异构集成射频模拟数字一体化微系统 |
| CN112908965B (zh) * | 2021-02-04 | 2022-07-08 | 中国电子科技集团公司第五十五研究所 | 一种高可靠三维异构集成射频模拟数字一体化微系统 |
| CN113066780B (zh) * | 2021-03-23 | 2023-07-25 | 浙江集迈科微电子有限公司 | 转接板堆叠模组、多层模组和堆叠工艺 |
| CN113066780A (zh) * | 2021-03-23 | 2021-07-02 | 浙江集迈科微电子有限公司 | 转接板堆叠模组、多层模组和堆叠工艺 |
| CN113066778A (zh) * | 2021-03-23 | 2021-07-02 | 浙江集迈科微电子有限公司 | 转接板堆叠结构和工艺 |
| CN113066778B (zh) * | 2021-03-23 | 2024-02-13 | 浙江集迈科微电子有限公司 | 转接板堆叠结构和工艺 |
| CN114725068A (zh) * | 2022-02-24 | 2022-07-08 | 中国电子科技集团公司第二十九研究所 | 一种保持元件高q值的低剖面三维集成射频模组 |
| CN114725068B (zh) * | 2022-02-24 | 2023-11-28 | 中国电子科技集团公司第二十九研究所 | 一种保持元件高q值的低剖面三维集成射频模组 |
| CN114759015B (zh) * | 2022-03-02 | 2023-06-02 | 中国电子科技集团公司第二十九研究所 | 一种大功率射频芯片三维堆叠集成结构及其制备方法 |
| CN114759015A (zh) * | 2022-03-02 | 2022-07-15 | 中国电子科技集团公司第二十九研究所 | 一种大功率射频芯片三维堆叠集成结构及其制备方法 |
| CN115863266A (zh) * | 2023-02-20 | 2023-03-28 | 北京航天微电科技有限公司 | 微声多信道选通放大模块半导体封装结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110473789A (zh) | 一种用于射频系统三维集成的封装结构及其设计方法 | |
| CN109003961A (zh) | 一种3d系统集成结构及其制造方法 | |
| CN109300863A (zh) | 半导体封装结构以及半导体封装方法 | |
| US9899298B2 (en) | Microelectronic packages having mold-embedded traces and methods for the production thereof | |
| CN208923115U (zh) | 一种微波多芯片组件的封装结构 | |
| KR100821374B1 (ko) | 반도체 패키지 | |
| CN109273433A (zh) | 封装结构 | |
| TW201131592A (en) | Inductors and methods for integrated circuits | |
| CN202384323U (zh) | 半导体封装构造 | |
| CN110491853A (zh) | 一种硅基三维扇出集成封装方法及结构 | |
| CN104008998B (zh) | 多芯片层叠封装方法 | |
| CN103296008A (zh) | Tsv或tgv转接板，3d封装及其制备方法 | |
| CN109155309A (zh) | 具有背侧集成式电感组件的半导体裸片 | |
| CN107579009A (zh) | 一种多芯片叠层封装结构及其制作方法 | |
| CN103943614A (zh) | 集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法 | |
| CN107731761A (zh) | 底部半导体封装件及其制造方法 | |
| CN110335859A (zh) | 一种基于tsv的多芯片的封装结构及其制备方法 | |
| CN102623427A (zh) | 半导体封装结构及其封装方法 | |
| CN109473405A (zh) | 一种硅刻蚀通孔的扇出型晶圆级封装结构及其方法 | |
| CN110010556A (zh) | 一种金属做密闭壳体的射频芯片系统级封装结构及工艺 | |
| CN104009014A (zh) | 集成无源器件晶圆级封装三维堆叠结构及制作方法 | |
| CN104143544B (zh) | 一种晶圆硅通孔结构及其制备方法 | |
| CN104201163B (zh) | 一种基于铝阳极氧化技术的高密度转接板及其制造方法 | |
| CN101452907B (zh) | 一种用于三维系统级封装的垂直互连过孔及其制备方法 | |
| CN109037080A (zh) | 一种集成ipd封装结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |