CN114725068B - 一种保持元件高q值的低剖面三维集成射频模组 - Google Patents
一种保持元件高q值的低剖面三维集成射频模组 Download PDFInfo
- Publication number
- CN114725068B CN114725068B CN202210176472.7A CN202210176472A CN114725068B CN 114725068 B CN114725068 B CN 114725068B CN 202210176472 A CN202210176472 A CN 202210176472A CN 114725068 B CN114725068 B CN 114725068B
- Authority
- CN
- China
- Prior art keywords
- chip
- transfer substrate
- substrate
- radio frequency
- precision transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 121
- 238000012546 transfer Methods 0.000 claims abstract description 73
- 239000002184 metal Substances 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 24
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000010931 gold Substances 0.000 claims description 12
- 229910052737 gold Inorganic materials 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 238000004026 adhesive bonding Methods 0.000 claims 1
- 238000005476 soldering Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 description 9
- 238000004088 simulation Methods 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0086—Printed inductances on semiconductor substrate
Abstract
本发明公开了一种保持元件高Q值的低剖面三维集成射频模组，包括底层芯片和设置在底层芯片上方的高精度转接基片，所述底层芯片和高精度转接基片通过互连凸点集成在一起；所述底层芯片正面上设有滤波电路、第一信号焊盘和第一接地焊盘，所述底层芯片背面设有金属地，所述第一接地焊盘与金属地相连；所述高精度转接基片背面上设有第二信号焊盘和第二接地焊盘，所述第二信号焊盘通过互连凸点与第一信号焊盘对应互连，所述第二接地焊盘通过互连凸点与第一接地焊盘对应互连；所述高精度转接基片正面固定设有放大类芯片和混频类芯片。本发明保证了宽带射频芯片射频接地需求。
Description
技术领域
本发明属于微波射频集成电路技术领域，具体涉及一种保持元件高Q值的低剖面三维集成射频模组。
背景技术
射频通道一般包含滤波器、放大器、混频器等不同功能器件，随着射频芯片集成密度的提升，不同功能可实现单片集成，但单颗芯片的良率和大尺寸的可靠性均面临挑战。另一方面，滤波器作为射频通道的关键器件，其尺寸通常较大，一般不和有源器件采用同种工艺制程而需采用多颗芯片集成，但多颗芯片的平面布局已无法满足射频系统小型化的发展趋势。因此，为了进一步提升射频通道的集成密度，业界在不断尝试三维集成芯片和模组的研发，目的是通过垂直堆叠实现单位面积内功能密度的显著提升。
中国专利CN201911349357.X公开了一种硅基三维集成微波变频组件。该变频组件包括下层设置的预选滤波增益控制组件和上层设置的混频数字采样组件，其中预选滤波增益控制组件是独立的硅基封装的模块，芯片内置在硅基板的腔体内，底部和顶部设置BGA阵列焊盘；混频数字采样组件是一个独立的硅基自密封模块，芯片内置在硅基板的腔体内，底部设置高温BGA阵列焊球。两层模块通过BGA互连实现整个三维集成微波组件。
中国专利CN202010130712.0公开了一种三维堆叠集成结构及其多芯片集成结构和制备方法，包括基片和嵌装在基片内的若干芯片；基片上设置若干贯穿基片正面和背面的导电通孔，基片背面间隔设置有若干凹槽，每个凹槽内均嵌入对应的芯片，芯片正面的焊盘朝向基片背面，基片背面的表面依次设置有电连通的背面多层金属布线层、背面凸点下金属层和背面对外电引脚。
从以上描述可知，现有的三维集成射频芯片或组件存在的主要问题是：
1)宽带射频芯片由于需考虑射频接地和空气腔高度，若通过类似TSV的技术在片上打孔实现多层芯片的直接堆叠，会带来元器件Q值恶化、传输线阻抗变低等问题，而这些问题会影响射频模组中底层器件的正常工作，因此一般均通过硅基板等进行信号的转接来实现三维集成，各层分为独立的腔体，需要转接板的层数较多，这样集成的高度难以适应系统低剖面的要求；
2)射频模组由于存在频谱的变换，对信号间的隔离度直接决定了射频模组的性能，将射频芯片埋置在基板内腔槽中的方式能实现宽带射频性能和不同器件之间的电磁屏蔽和信号隔离，但为了保证转接板的结构强度，中间转接板有开腔率要求而牺牲了实际可用的面积，集成密度的提升有限。
发明内容
针对现有技术中的上述不足，本发明提供的一种保持元件高Q值的低剖面三维集成射频模组解决了以上问题。
为了达到上述发明目的，本发明采用的技术方案为：一种保持元件高Q值的低剖面三维集成射频模组，包括底层芯片和设置在底层芯片上方的高精度转接基片，所述底层芯片和高精度转接基片通过互连凸点集成在一起；
所述底层芯片正面上设有滤波电路、第一信号焊盘和第一接地焊盘，所述底层芯片背面设有金属地，所述第一接地焊盘与金属地相连；
所述高精度转接基片背面上设有第二信号焊盘和第二接地焊盘，所述第二信号焊盘通过互连凸点与第一信号焊盘对应互连，所述第二接地焊盘通过互连凸点与第一接地焊盘对应互连；所述高精度转接基片正面固定设有放大类芯片和混频类芯片。
进一步地：所述底层芯片为基于砷化镓无源IPD工艺的芯片或硅基IPD衬底。
进一步地：所述第一接地焊盘通过标准接地工艺与底层芯片背面金属地相连。
进一步地：所述互连凸点为金球或铜柱，通过焊接实现第一信号焊盘和第二信号焊盘以及第一接地焊盘和第二接地焊盘的互连。
进一步地：所述高精度转接基片为玻璃基板或硅基板，其厚度不小于底层芯片，其面积与底层芯片一致。
进一步地：所述高精度转接基片上贯穿设有基片信号微通孔和基片接地微通孔，所述基片信号微通孔的尺寸与芯片的过孔一致，用于实现高精度转接基片正面和背面的信号互连，所述基片接地微通孔用于实现高精度转接基片正面和背面的共地。
进一步地：所述高精度转接基片正面上设有基片大面积金属，实现对层间信号的屏蔽和上下层的射频共地，所述高精度转接基片的背面大面积为介质，用于保证堆叠过程中滤波电路中的无源元件的Q值不降低。
进一步地：所述放大类芯片采用砷化镓工艺，通过导电胶粘接固定到高精度转接基片的正面。
进一步地：所述混频类芯片采用砷化镓或硅基CMOS工艺，通过导电胶粘接固定到高精度转接基片的正面。
进一步地：所述放大类芯片和混频类芯片与高精度转接基片正面通过金丝互连，所述金丝为引线键合的金丝。
本发明的有益效果为：1)本发明通过高精度转接基片与射频芯片的键合实现在保留所有芯片背面大面积金属前提下的信号垂直互连，规避类似TSV技术在片上打孔实现较多信号的垂直互连和堆叠，保证了宽带射频芯片射频接地需求；
2)本发明中不采用腔槽结构设计，保留了转接基片的完整性，保证了结构强度并节约了有效面积，具有低剖面和高可靠的优势；
3)本发明中底层滤波电路距大面积金属地仍留出了转接基片的介质厚度，避免了芯片与大面积金属平面键合带来的极低空气腔问题，集成对滤波电路中电感元件的电感量和Q值影响很小，有利于高性能滤波器的实现；
4)本发明可通过转接基片实现再布线，不需要上下层芯片互连点一一对应，相比芯片直接对扣集成的定制开发方式，本发明的布局灵活，应用范围更广且成本更低。
附图说明
图1为本发明提出的低剖面三维集成射频模组的侧面示意图；
图2为常规的射频模组功能框图；
图3为本发明设计实例中底层芯片正面视图；
图4为本发明设计实例中高精度转接基片的正面和背面视图；
图5为本发明设计实例射频滤波器中某个电感仿真模型及在标准开放环境中的电感量L和Q值仿真结果；
图6为对应电感在低空气腔环境(即转接基片背面设计大面积金属)中的电感量L和Q值仿真结果；
图7为对应电感在该发明环境(即转接基片背面保留大面积介质)中的电感量L和Q值仿真结果；
图8为本发明设计实例整个三维集成射频模组的顶视图和侧视图。
其中：1、底层芯片；2、滤波电路；3、第一信号焊盘；4、第一接地焊盘；5、互连凸点；6、高精度转接基片；7、第二信号焊盘；8、第二接地焊盘；9、基片信号微通孔；10、基片接地微通孔；11、基片大面积金属；12、放大类芯片；13、混频类芯片；14、金丝。
具体实施方式
下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
如图1所示，一种保持元件高Q值的低剖面三维集成射频模组，包括：底层芯片1，滤波电路2，第一信号焊盘3、第二信号焊盘7、第一接地焊盘4、第二接地焊盘8、互连凸点5，高精度转接基片6，基片信号微通孔9，基片接地微通孔10，基片大面积金属11，放大类芯片12、混频类芯片13，金丝14。
所述底层芯片1为基于砷化镓无源IPD工艺的芯片，正面制作了滤波电路2作为射频模组中的滤波器，用于信号滤波，芯片背面采用标准工艺制作完整的金属地；
所述第一信号焊盘3为底层芯片上的信号传输焊盘；
所示第一接地焊盘4为底层芯片上的接地焊盘，通过标准接地工艺与芯片背面金属相连；
所述互连凸点5为金球，通过焊接实现底层芯片1上第一信号焊盘3与接地焊盘4向上的互连；
所述高精度转接基片6为玻璃基板，其厚度不小于底层芯片1，其面积与底层芯片1基本一致并通过互连凸点5集成在一起；
所述第二信号焊盘7为转接基片上的信号传输焊盘，通过互连凸点5与第一信号焊盘3对应互连；
所述第二接地焊盘8为转接基片上的接地焊盘，通过互连凸点5与第一接地焊盘4对应互连；
所述基片信号微通孔9为转接基片的微通孔，其尺度与芯片的过孔基本一致，在极小的空间内实现转接基片正面与背面的信号互连；
所述基片接地微通孔10同样为转接基片的微通孔，实现基片正面与背面的共地；
基片大面积金属11设计在转接基片的正面，其作用是实现对层间信号的屏蔽和上下层的射频共地，转接基片的背面大面积为介质，用于保证在堆叠过程中滤波电路2中电感等无源元件的Q值不降低；
所述放大类芯片12为射频模组的射频和中频放大器，实现信号放大，一般采用砷化镓工艺，通过导电胶粘接固定到转接基片6的正面；
所述混频类芯片13为射频模组中的混频器，实现信号频谱的搬移，采用砷化镓或硅基CMOS等工艺，通过导电胶粘接固定到转接基片6的正面；
所述金丝14为引线键合的金丝，通过金丝键合实现放大类芯片12、混频类芯片13与转接基片6正面的信号互连。
可选的，所述底层芯片可以为硅基IPD衬底。
可选的，所述转接基片可以是硅基板。
可选的，所述互连凸点为铜柱。
通过在转接基片的正面设计多层金属可实现底层芯片接口的再布线，有利于该射频模组和集成方法的灵活扩展。
如图2所示，该射频模组按器件功能主要分为射频放大器、射频滤波器、混频器、本振放大器、中频滤波器及中频放大器，三维集成上滤波器类无源器件置于底层，放大器和混频器置于顶层。
如图3所示，底层是基于GaAs衬底的射频芯片，其中包含射频滤波器和中频滤波器，并设计有传输信号和接地的互连焊盘，芯片尺寸4.5mm×4mm，为了提升可靠性其厚度选择150um。
如图4所示，高精度转接基片是尺寸4.5mm×4mm、厚度200um的玻璃基片，其正面通过大面积金属实现对底层芯片的信号屏蔽和顶层芯片的接地，而背面只设计少量用于互连的金属从而保留大面积介质，转接基片内刻蚀出直径为50um的微孔，可在极小的空间内把玻璃转接基片背面的信号垂直传输至正面的对应焊盘处。
在滤波器芯片互连点处预置上80um直径的金凸点，通过键合的方式将玻璃转接基片与滤波器芯片堆叠在一起，该金凸点实现底层滤波器芯片与转接基片之间信号的互连及射频共地，键合后凸点高度约30um。
电感的Q值代表了滤波器芯片的带外抑制水平，如图5所示对射频滤波器中的一个电感进行建模仿真，其在完全开放环境中在6GHz处的电感量为1.34nH，Q值为35；若将以上电感直接处于很低的空气腔环境下，仿真结果如图6所示，其电感量降低为0.87nH，Q值降低为25.2；而采用本发明在转接基片背面保留大面积介质的方式，仿真结果如图7所示，其电感量为1.26nH，Q值提升至35.3，与开放环境的电感量和Q值基本一致，保证了底层滤波器的高性能实现。
将射频放大器、本振放大器、中频放大器和混频器等芯片通过导电胶粘接固定在玻璃转接基片正面的对应位置上，这些顶层的芯片分别为不同尺寸的GaAs射频芯片，典型厚度均为100um。
最终通过金丝键合实现顶层射频芯片与玻璃转接基片正面的信号互连，即达到顶层射频芯片与底层滤波器芯片的信号垂直互连和堆叠集成的目的，如图8所示，该低剖面三维集成射频模组的整体面积4.5mm×4mm、厚度约500um，相比其他三维集成的射频模组有很大优势。
本发明中提出的基于转接基片的低剖面三维集成射频模组结构，包括底层滤波器芯片、与底层芯片尺寸一致的包含微孔的高精度转接基片、金球凸点及上层放大和混频芯片等。
本发明中提出的不需对转接基片进行任何开腔，仅在转接基片背面设计少量金属提升电感Q值以保证底层滤波器芯片的高性能实现，而正面通过设计大面积金属实现对层间信号屏蔽和上下层射频共地的设计方式。
凡依本发明范围所做的均等变化与修饰，包括：改变芯片衬底材料、改变转接基片材料及基片厚度等均属本专利主张的权利保护范围。
Claims (9)
1.一种保持元件高Q值的低剖面三维集成射频模组，其特征在于，包括底层芯片(1)和设置在底层芯片(1)上方的高精度转接基片(6)，所述底层芯片(1)和高精度转接基片(6)通过互连凸点(5)集成在一起；
所述底层芯片(1)正面上设有滤波电路(2)、第一信号焊盘(3)和第一接地焊盘(4)，所述底层芯片(1)背面设有金属地，所述第一接地焊盘(4)与金属地相连；
所述高精度转接基片(6)背面上设有第二信号焊盘(7)和第二接地焊盘(8)，所述第二信号焊盘(7)通过互连凸点(5)与第一信号焊盘(3)对应互连，所述第二接地焊盘(8)通过互连凸点(5)与第一接地焊盘(4)对应互连；所述高精度转接基片(6)正面固定设有放大类芯片(12)和混频类芯片(13)；
所述高精度转接基片(6)正面上设有基片大面积金属(11)，实现对层间信号的屏蔽和上下层的射频共地，所述高精度转接基片(6)的背面大面积为介质，用于保证堆叠过程中滤波电路(2)中的无源元件的Q值不降低。
2.根据权利要求1所述的保持元件高Q值的低剖面三维集成射频模组，其特征在于，所述底层芯片(1)为基于砷化镓无源IPD工艺的芯片或硅基IPD衬底。
3.根据权利要求1所述的保持元件高Q值的低剖面三维集成射频模组，其特征在于，所述第一接地焊盘(4)通过标准接地工艺与底层芯片(1)背面金属地相连。
4.根据权利要求1所述的保持元件高Q值的低剖面三维集成射频模组，其特征在于，所述互连凸点(5)为金球或铜柱，通过焊接实现第一信号焊盘(3)和第二信号焊盘(7)以及第一接地焊盘(4)和第二接地焊盘(8)的互连。
5.根据权利要求1所述的保持元件高Q值的低剖面三维集成射频模组，其特征在于，所述高精度转接基片(6)为玻璃基板或硅基板，其厚度不小于底层芯片(1)，其面积与底层芯片(1)一致。
6.根据权利要求1所述的保持元件高Q值的低剖面三维集成射频模组，其特征在于，所述高精度转接基片(6)上贯穿设有基片信号微通孔(9)和基片接地微通孔(10)，所述基片信号微通孔(9)的尺寸与芯片的过孔一致，用于实现高精度转接基片(6)正面和背面的信号互连，所述基片接地微通孔(10)用于实现高精度转接基片(6)正面和背面的共地。
7.根据权利要求1所述的保持元件高Q值的低剖面三维集成射频模组，其特征在于，所述放大类芯片(12)采用砷化镓工艺，通过导电胶粘接固定到高精度转接基片(6)的正面。
8.根据权利要求1所述的保持元件高Q值的低剖面三维集成射频模组，其特征在于，所述混频类芯片(13)采用砷化镓或硅基CMOS工艺，通过导电胶粘接固定到高精度转接基片(6)的正面。
9.根据权利要求1所述的保持元件高Q值的低剖面三维集成射频模组，其特征在于，所述放大类芯片(12)和混频类芯片(13)与高精度转接基片(6)正面通过金丝(14)互连，所述金丝(14)为引线键合的金丝。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210176472.7A CN114725068B (zh) | 2022-02-24 | 2022-02-24 | 一种保持元件高q值的低剖面三维集成射频模组 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210176472.7A CN114725068B (zh) | 2022-02-24 | 2022-02-24 | 一种保持元件高q值的低剖面三维集成射频模组 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114725068A CN114725068A (zh) | 2022-07-08 |
| CN114725068B true CN114725068B (zh) | 2023-11-28 |
Family
ID=82236368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210176472.7A Active CN114725068B (zh) | 2022-02-24 | 2022-02-24 | 一种保持元件高q值的低剖面三维集成射频模组 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114725068B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117595794B (zh) * | 2024-01-19 | 2024-04-12 | 成都雷电微力科技股份有限公司 | 一种基于3d异构功放芯片的分频抑制结构 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102509866A (zh) * | 2011-11-03 | 2012-06-20 | 上海坤锐电子科技有限公司 | 移动支付转接桥方案通信距离均衡的sim天线 |
| US9129935B1 (en) * | 2012-10-05 | 2015-09-08 | Altera Corporation | Multi-chip packages with reduced power distribution network noise |
| CN108083223A (zh) * | 2018-01-15 | 2018-05-29 | 杭州臻镭微波技术有限公司 | 一种硅基三维异构集成的射频微系统及其制造方法 |
| CN108777343A (zh) * | 2018-05-28 | 2018-11-09 | 东南大学 | 基片集成波导传输结构、天线结构及连接方法 |
| CN110473789A (zh) * | 2019-07-25 | 2019-11-19 | 成都嘉纳海威科技有限责任公司 | 一种用于射频系统三维集成的封装结构及其设计方法 |
| CN111146190A (zh) * | 2019-12-24 | 2020-05-12 | 扬州船用电子仪器研究所(中国船舶重工集团公司第七二三研究所) | 一种硅基三维集成微波变频组件 |
| CN111312697A (zh) * | 2020-02-28 | 2020-06-19 | 西安微电子技术研究所 | 一种三维堆叠集成结构及其多芯片集成结构和制备方法 |
| CN211088465U (zh) * | 2019-12-27 | 2020-07-24 | 航天科工微系统技术有限公司 | 一种基于介质集成波导的微波信号垂直互连结构 |
| CN111968943A (zh) * | 2020-08-24 | 2020-11-20 | 浙江集迈科微电子有限公司 | 一种射频模组超薄堆叠方法 |
| CN112103194A (zh) * | 2020-08-27 | 2020-12-18 | 珠海越亚半导体股份有限公司 | 转接基板及其制作方法、器件封装结构 |
| CN112234143A (zh) * | 2020-12-14 | 2021-01-15 | 成都嘉纳海威科技有限责任公司 | 片上集成ipd封装结构及其封装方法、三维封装结构 |
| CN112420679A (zh) * | 2020-11-20 | 2021-02-26 | 中国电子科技集团公司第二十九研究所 | 一种射频模块三维堆叠结构及其制作方法 |
| CN112688062A (zh) * | 2021-03-16 | 2021-04-20 | 华南理工大学 | 数传电台天线 |
| CN115064503A (zh) * | 2022-05-19 | 2022-09-16 | 中国电子科技集团公司第二十九研究所 | 一种射频电路三维堆叠结构及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005198051A (ja) * | 2004-01-08 | 2005-07-21 | Hitachi Ltd | 高周波モジュール |
| US7928550B2 (en) * | 2007-11-08 | 2011-04-19 | Texas Instruments Incorporated | Flexible interposer for stacking semiconductor chips and connecting same to substrate |
| DE102020119181A1 (de) * | 2019-10-29 | 2021-04-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleiterpackages und verfahren zu deren herstellung |
-
2022
- 2022-02-24 CN CN202210176472.7A patent/CN114725068B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102509866A (zh) * | 2011-11-03 | 2012-06-20 | 上海坤锐电子科技有限公司 | 移动支付转接桥方案通信距离均衡的sim天线 |
| US9129935B1 (en) * | 2012-10-05 | 2015-09-08 | Altera Corporation | Multi-chip packages with reduced power distribution network noise |
| CN108083223A (zh) * | 2018-01-15 | 2018-05-29 | 杭州臻镭微波技术有限公司 | 一种硅基三维异构集成的射频微系统及其制造方法 |
| CN108777343A (zh) * | 2018-05-28 | 2018-11-09 | 东南大学 | 基片集成波导传输结构、天线结构及连接方法 |
| CN110473789A (zh) * | 2019-07-25 | 2019-11-19 | 成都嘉纳海威科技有限责任公司 | 一种用于射频系统三维集成的封装结构及其设计方法 |
| CN111146190A (zh) * | 2019-12-24 | 2020-05-12 | 扬州船用电子仪器研究所(中国船舶重工集团公司第七二三研究所) | 一种硅基三维集成微波变频组件 |
| CN211088465U (zh) * | 2019-12-27 | 2020-07-24 | 航天科工微系统技术有限公司 | 一种基于介质集成波导的微波信号垂直互连结构 |
| CN111312697A (zh) * | 2020-02-28 | 2020-06-19 | 西安微电子技术研究所 | 一种三维堆叠集成结构及其多芯片集成结构和制备方法 |
| CN111968943A (zh) * | 2020-08-24 | 2020-11-20 | 浙江集迈科微电子有限公司 | 一种射频模组超薄堆叠方法 |
| CN112103194A (zh) * | 2020-08-27 | 2020-12-18 | 珠海越亚半导体股份有限公司 | 转接基板及其制作方法、器件封装结构 |
| CN112420679A (zh) * | 2020-11-20 | 2021-02-26 | 中国电子科技集团公司第二十九研究所 | 一种射频模块三维堆叠结构及其制作方法 |
| CN112234143A (zh) * | 2020-12-14 | 2021-01-15 | 成都嘉纳海威科技有限责任公司 | 片上集成ipd封装结构及其封装方法、三维封装结构 |
| CN112688062A (zh) * | 2021-03-16 | 2021-04-20 | 华南理工大学 | 数传电台天线 |
| CN115064503A (zh) * | 2022-05-19 | 2022-09-16 | 中国电子科技集团公司第二十九研究所 | 一种射频电路三维堆叠结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114725068A (zh) | 2022-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2311088B1 (en) | Through silicon via bridge interconnect | |
| US7824965B2 (en) | Near chip scale package integration process | |
| US6462950B1 (en) | Stacked power amplifier module | |
| CN111146190B (zh) | 一种硅基三维集成微波变频组件 | |
| JP4504204B2 (ja) | 接続要素を有する高周波チップパッケージ | |
| CN112420679B (zh) | 一种射频模块三维堆叠结构及其制作方法 | |
| US7038309B2 (en) | Chip package structure with glass substrate | |
| CN114267598B (zh) | 一种射频前端集成电路的封装结构以及封装方法 | |
| CN114759015B (zh) | 一种大功率射频芯片三维堆叠集成结构及其制备方法 | |
| CN111968943B (zh) | 一种射频模组超薄堆叠方法 | |
| CN114725068B (zh) | 一种保持元件高q值的低剖面三维集成射频模组 | |
| CN114613751B (zh) | 一种大功率立体堆叠三维集成射频前端微系统 | |
| CN110010484B (zh) | 一种插孔式超深tsv互联的射频芯片系统级封装工艺 | |
| CN110010502B (zh) | 一种射频芯片的系统级封装工艺 | |
| CN113224032B (zh) | 一种芯片倒装结构及制作方法 | |
| CN112203398B (zh) | 一种pcb板液冷散热工艺 | |
| CN115064503A (zh) | 一种射频电路三维堆叠结构及其制造方法 | |
| US20030089998A1 (en) | Direct interconnect multi-chip module, method for making the same and electronic package comprising same | |
| CN109872987B (zh) | 带有散热结构的系统封装板卡结构及其制作方法 | |
| CN220138315U (zh) | 一种高密度SiP模块 | |
| CN211404501U (zh) | 三维立体混合集成电路封装结构 | |
| CN115910986A (zh) | 一种三维异质异构集成射频微系统 | |
| CN117637634A (zh) | 一种多芯片封装的宽带射频收发模组 | |
| CN116721981A (zh) | 一种三维高密度集成大功率微波组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |