CN115064503A - 一种射频电路三维堆叠结构及其制造方法 - Google Patents

一种射频电路三维堆叠结构及其制造方法 Download PDF

Info

Publication number
CN115064503A
CN115064503A CN202210649622.1A CN202210649622A CN115064503A CN 115064503 A CN115064503 A CN 115064503A CN 202210649622 A CN202210649622 A CN 202210649622A CN 115064503 A CN115064503 A CN 115064503A
Authority
CN
China
Prior art keywords
chip
cavity groove
cavity
adapter plate
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210649622.1A
Other languages
English (en)
Inventor
卢茜
张剑
董乐
廖承举
朱晨俊
常文涵
高明起
赵明
叶惠婕
李文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 29 Research Institute
Original Assignee
CETC 29 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 29 Research Institute filed Critical CETC 29 Research Institute
Priority to CN202210649622.1A priority Critical patent/CN115064503A/zh
Publication of CN115064503A publication Critical patent/CN115064503A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种射频电路三维堆叠结构及其制造方法，所述制造方法包括：将低介电常数陶瓷与高介电常数陶瓷叠层烧结，形成多层共烧陶瓷基板；在多层共烧陶瓷基板上加工多个不同深度的腔槽；在第三腔槽底部加工金属焊盘；提供转接板和芯片；在转接板下表面焊接芯片；在转接板下表面植微球；在第三腔槽中焊接芯片；将转接板通过微球焊接到多层共烧陶瓷基板上表面；在转接板的上表面焊接芯片。本发明的芯片可通过倒装或信号孔正贴的方式，集成在高密度转接板的两面以及多层共烧陶瓷基板的腔槽中，实现2‑3层芯片堆叠，能够更好的适应射频电路对高密度集成、高质量信号传输以及低剖面厚度的需求。

Description

一种射频电路三维堆叠结构及其制造方法
技术领域
本发明涉及射频电路集成技术领域，具体而言，涉及一种射频电路三维堆叠结构及其制造方法。
背景技术
为了满足电子信息设备多功能、小型化、轻薄化的发展需求，射频电路要求进行三维堆叠，以有效提升空间利用率。中国专利CN107359156B等公开的射频微系统集成技术，利用硅基转接板将通孔和线宽降低到10μm量级，实现了射频电路的高密度堆叠。为了解决射频电路的封装结构强度与可靠性问题，中国专利CN112420679A提出将由硅/玻璃等转接板构成的高密度堆叠单元集成到多层共烧陶瓷基板上，利用共烧陶瓷基板的多层布线能力，在完成复杂射频走线的同时提升封装的结构强度。在这种堆叠结构中高密度转接板与多层共烧陶瓷之间的互连界面只能布置微凸点阵列，集成芯片存在困难，限制了集成密度的进一步提升。
在转接板与多层共烧陶瓷之间集成芯片的难点在于：射频芯片的厚度约100μm，在多层共烧陶瓷基板不开腔槽的情况下，需采用直径至少200μm的微球，为射频芯片撑起足够的安装空间。这时，转接板与多层共烧陶瓷之间传输单个射频信号的同轴结构直径约0.9-1.2mm，占用了非常大的集成面积，也限制了电路设计的灵活性。如果多层共烧陶瓷开腔槽，可以将微球直径降低至100μm以下，同轴互连结构直径可小于0.5mm，大大提升布线的灵活性。但是，现有多层共烧陶瓷腔槽加工的工艺一般为单层陶瓷先加工腔槽结构，然后叠层烧结，由于多个不同深度的腔槽结构存在，烧结后基板的平面度下降，局部翘曲形变量变大，电路图形的位置精度以及基板平面度难以适应直径200μm以下微球的集成需求。如果采用电路烧结后再加工腔槽的方式，受加工精度的限制，腔槽深度的一致性较差，难以为有源面面向腔槽安装的射频芯片提供结构稳定的介质腔，从而限制了芯片选型的灵活性。针对上述这些问题，现有技术尚未给出解决方案。
发明内容
本发明旨在提供一种射频电路三维堆叠结构及其制造方法，以解决上述存在的问题。
本发明提供的一种射频电路三维堆叠结构的制造方法，所述制造方法包括：
S10，加工多层共烧陶瓷基板：
S11，将已完成通孔金属填充和图形印刷但未加工腔槽的低介电常数陶瓷与高介电常数陶瓷叠层烧结，形成多层共烧陶瓷基板；所述多层共烧陶瓷基板的下部若干层为高介电常数陶瓷，上部若干层为低介电常数陶瓷；所述腔槽包括用于为转接板下表面的信号孔正贴芯片提供安装空间的第一腔槽，用于为转接板下表面的倒装芯片提供安装空间的第二腔槽，以及用于安装多层共烧陶瓷基板上表面的信号孔正贴芯片的第三腔槽；所述图形印刷包括在第一腔槽底部设置整面金属地层；所述通孔金属填充包括在第一腔槽的侧壁内部围绕第一腔槽设置一圈金属化屏蔽孔；
S12，在多层共烧陶瓷基板上加工多个不同深度的腔槽；
S13，在第三腔槽底部加工金属焊盘；
S20，焊接转接板下表面芯片并预置微球：
S21，提供加工完成的转接板和芯片；所述芯片包括若干倒装芯片和信号孔正贴芯片；
S22，在转接板下表面焊接倒装芯片和信号孔正贴芯片；
S23，在转接板下表面植微球；
S30，转接板与多层共烧陶瓷基板堆叠：
S31，在第三腔槽中焊接倒装芯片；
S32，将转接板通过微球焊接到多层共烧陶瓷基板上表面；
S33，在转接板的上表面焊接倒装芯片和/或信号孔正贴芯片。
在一些优选的实施例中，所述低介电常数陶瓷的介电常数≤6，高介电常数陶瓷的介电常数＞7。
在一些优选的实施例中，每层低介电常数陶瓷的厚度≤100μm；低介电常数陶瓷内设置的金属化孔的直径≤70μm；每层高介电常数陶瓷的厚度≥100μm；高介电常数陶瓷内设置的金属化孔的直径为100～150μm。
在一些优选的实施例中，所述第一腔槽的深度公差控制为负公差，负公差为0—-0.02mm；所述第二腔槽和第三腔槽的深度公差控制为正公差，正公差为0～+0.02mm；
所述腔槽深度小于多层共烧陶瓷基板深度的1/2，相邻腔槽之间的平面距离不小于0.5mm；所述腔槽的四角均为圆角，腔槽侧壁与多层共烧陶瓷基板上表面焊盘边距不小于0.2mm；腔槽为侧壁垂直的直腔或上大下小的阶梯腔。
在一些优选的实施例中，步骤S12中采用精密数控铣工艺或激光减材工艺在多层共烧陶瓷基板上加工多个不同深度的腔槽。
在一些优选的实施例中，步骤S13中采用激光微熔覆工艺在第三腔槽底部加工金属焊盘。
在一些优选的实施例中，所述倒装芯片为完成微凸点预置的倒装芯片，所述微凸点材料为Au或Au80Sn20合金；
所述信号孔正贴芯片为完成背面互连焊料加工的信号孔正贴芯片，所述背面互连焊料为Au80Sn20合金。
在一些优选的实施例中，所述微球材料为Au或Pb90Sn10合金，直径≤100μm。
在一些优选的实施例中，所述金属化屏蔽孔中心与第一腔槽的内壁距离≥2.5倍金属化屏蔽孔的孔径。
本发明还提供一种射频电路三维堆叠结构，包括转接板、多层共烧陶瓷基板以及芯片；所述多层共烧陶瓷基板的下部若干层为高介电常数陶瓷，上部若干层为低介电常数陶瓷；所述芯片包括若干倒装芯片和信号孔正贴芯片；
转接板与多层共烧陶瓷基板之间通过微球实现信号互连；多层共烧陶瓷基板与转接板互连的表面设置有多个不同深度的腔槽；所述腔槽包括用于为转接板下表面的信号孔正贴芯片提供安装空间的第一腔槽，用于为转接板下表面的倒装芯片提供安装空间的第二腔槽，以及用于安装多层共烧陶瓷基板上表面的信号孔正贴芯片的第三腔槽；在第一腔槽的底部设置有整面金属地层，并在第一腔槽的侧壁内部围绕腔槽设置有一圈金属化屏蔽孔，金属化屏蔽孔与整面金属地层互连；在第三腔槽底部设置有金属焊盘。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
本发明通过先完成多层共烧陶瓷基板烧结，再加工不同深度的腔槽，保障多腔槽多层共烧陶瓷基板的平面度与图形位置精度，适应直径100μm以下微球的集成需求。
本发明通过异质烧结结合烧结后加工腔槽的方式，使安装在转接板下表面的信号孔正贴芯片介质腔结构(第一腔槽)包含：空气、低介电常数陶瓷和设置在低介电常数陶瓷下方的整面金属地层。由于整面金属地层到基板表面的距离由烧结工艺决定，一致性好；0～50μm的低介电常数陶瓷对射频信号传输的影响较小；从而获得了结构稳定的介质腔，满足了射频芯片工作的需求。
本发明通过采用低介电常数陶瓷，满足信号孔正贴芯片对于稳定介质腔结构的要求；通过采用高介电常数陶瓷，使多层布线结构中射频带线仍保持较细的线宽，满足布线密度的需求。
本发明通过激光加工工艺完成多层共烧陶瓷基板腔槽内电路的加工，满足腔槽内芯片集成的需求。
通过以上措施，本发明的射频电路三维堆叠结构中，射频芯片可通过倒装或信号孔正贴的方式，集成在高密度转接板的两面以及多层共烧陶瓷基板的腔槽中，实现2-3层芯片堆叠，能够更好的适应射频电路对高密度集成、高质量信号传输以及低剖面厚度的需求。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明的射频电路三维堆叠结构的制造方法中多层共烧陶瓷基板制造工艺的流程图。
图2为本发明的射频电路三维堆叠结构的制造方法中焊接转接板下表面芯片并植球的流程图。
图3为本发明的射频电路三维堆叠结构的制造方法中转接板与多层共烧陶瓷基板堆叠工艺的流程图。
图4为本发明的射频电路三维堆叠结构剖面示意图。
图标：1-低介电常数陶瓷、2-高介电常数陶瓷、3-第一腔槽、4-第二腔槽、5-第三腔槽、6-金属焊盘、7-多层共烧陶瓷基板、8-转接板、9-倒装芯片、10-信号孔正贴芯片、11-金属化屏蔽孔、12-整面金属地层、13-金属化孔、14-微球。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例
如图1、图2、图3所示，本实施例提出一种射频电路三维堆叠结构的制造方法，包括：
S10，如图1所示，加工多层共烧陶瓷基板7：
S11，将已完成通孔金属填充和图形印刷但未加工腔槽的低介电常数陶瓷1与高介电常数陶瓷2叠层烧结，形成多层共烧陶瓷基板7；所述多层共烧陶瓷基板7的下部若干层为高介电常数陶瓷2，上部若干层为低介电常数陶瓷1；所述腔槽包括用于为转接板8下表面的信号孔正贴芯片10提供安装空间的第一腔槽3，用于为转接板下表面的倒装芯片9提供安装空间的第二腔槽4，以及用于安装多层共烧陶瓷基板7上表面的信号孔正贴芯片10的第三腔槽5；所述图形印刷包括在第一腔槽3底部设置整面金属地层12；所述通孔金属填充包括在第一腔槽3的侧壁内部围绕第一腔槽3设置一圈金属化屏蔽孔11；
在一些优选的实施例中，所述低介电常数陶瓷1的介电常数≤6，高介电常数陶瓷2的介电常数＞7。
在一些优选的实施例中，每层低介电常数陶瓷1的厚度≤100μm；低介电常数陶瓷1内设置的金属化孔13的直径≤70μm；每层高介电常数陶瓷2的厚度≥100μm；高介电常数陶瓷2内设置的金属化孔13的直径为100～150μm。
S12，采用精密数控铣工艺或激光减材工艺在多层共烧陶瓷基板7上加工多个不同深度的腔槽，即第一腔槽3、第二腔槽4和第三腔槽5；
在一些优选的实施例中，所述第一腔槽3的深度公差控制为负公差，负公差为0～-0.02mm；所述第二腔槽4和第三腔槽5的深度公差控制为正公差，正公差为0～+0.02mm；所述腔槽深度小于多层共烧陶瓷基板7深度的1/2，相邻腔槽之间的平面距离不小于0.5mm；所述腔槽的四角均为圆角，腔槽侧壁与多层共烧陶瓷基板7上表面焊盘边距不小于0.2mm；腔槽为侧壁垂直的直腔或上大下小的阶梯腔。
S13，采用激光微熔覆工艺在第三腔槽5底部加工金属焊盘6；
在一些优选的实施例中，所述金属化屏蔽孔11中心与第一腔槽3的内壁距离≥2.5倍金属化屏蔽孔11的孔径。
S20，如图2所示，焊接转接板8下表面芯片并预置微球14：
S21，提供加工完成的转接板8和芯片；所述芯片包括若干倒装芯片9和信号孔正贴芯片10；其中：
所述倒装芯片9为完成微凸点预置的倒装芯片9，所述微凸点材料为Au或Au80Sn20合金；
所述信号孔正贴芯片10为完成背面互连焊料加工的信号孔正贴芯片10，所述背面互连焊料为Au80Sn20合金。
S22，采用热压焊接工艺或超声热压焊接工艺在转接板8下表面焊接倒装芯片9和信号孔正贴芯片10；
S23，在转接板8下表面植微球14；在一些优选的实施例中，所述微球14材料为Au或Pb90Sn10合金，直径≤100μm。
S30，如图3所示，转接板8与多层共烧陶瓷基板7堆叠：
S31，在第三腔槽5中焊接倒装芯片9；
S32，将转接板8通过微球14焊接到多层共烧陶瓷基板7上表面。
S33，在转接板8的上表面焊接倒装芯片9和/或信号孔正贴芯片10。
通过上述射频电路三维堆叠结构的制造方法能够制造一种射频电路三维堆叠结构；如图4所示，所述射频电路三维堆叠结构，包括转接板8、多层共烧陶瓷基板7以及芯片；所述多层共烧陶瓷基板7的下部若干层为高介电常数陶瓷2，上部若干层为低介电常数陶瓷1；所述芯片包括若干倒装芯片9和信号孔正贴芯片10；
转接板8与多层共烧陶瓷基板7之间通过微球14实现信号互连；多层共烧陶瓷基板7与转接板8互连的表面设置有多个不同深度的腔槽；所述腔槽包括用于为转接板8下表面的信号孔正贴芯片10提供安装空间的第一腔槽3，用于为转接板8下表面的倒装芯片9提供安装空间的第二腔槽4，以及用于安装多层共烧陶瓷基板7上表面的信号孔正贴芯片10的第三腔槽5；；在第一腔槽的底部设置有整面金属地层12，并在第一腔槽的侧壁内部围绕腔槽设置有一圈金属化屏蔽孔11，金属化屏蔽孔11与整面金属地层12互连；在第二腔槽底部设置有金属焊盘6。
示例：
一种射频电路三维堆叠结构的制造方法，包括：
S10，如图1所示，加工多层共烧陶瓷基板7：
S11，将已完成通孔金属填充和图形印刷但未加工腔槽的低介电常数陶瓷1与高介电常数陶瓷2叠层烧结，形成多层共烧陶瓷基板7；所述多层共烧陶瓷基板7的下部3层(第3-5层)为高介电常数陶瓷2，上部2层(第1-2层)为低介电常数陶瓷1；所述低介电常数陶瓷1的介电常数为5.7，每层低介电常数陶瓷1的厚度为50～80μm，在低介电常数陶瓷1内设置的金属化孔13的直径为50μm；所述高介电常数陶瓷2的介电常数为7.8，每层高介电常数陶瓷2的厚度≥100μm；高介电常数陶瓷2内设置的金属化孔13的直径为100～150μm。所述腔槽包括用于为转接板8下表面的信号孔正贴芯片10提供安装空间的第一腔槽3，用于为转接板下表面的倒装芯片9提供安装空间的第二腔槽4，以及用于安装多层共烧陶瓷基板7上表面的信号孔正贴芯片10的第三腔槽5；所述图形印刷包括在第一腔槽3底部设置整面金属地层12；所述通孔金属填充包括在第一腔槽3的侧壁内部围绕第一腔槽3设置一圈金属化屏蔽孔11，金属化屏蔽孔11与整面金属地层12互连；所述金属化屏蔽孔11中心与第一腔槽的内壁距离≥125μm；
S12，采用精密数控铣工艺或激光减材工艺在多层共烧陶瓷基板7上加工多个不同深度的腔槽；
所述第一腔槽3的深度公差控制为负公差，负公差为0～-0.02mm；所述第二腔槽4和第三腔槽5的深度公差控制为正公差，正公差为0～+0.02mm；所述腔槽深度(第一腔槽3的深度，以及第二腔槽4与第三腔槽5的深度之和)小于多层共烧陶瓷基板7深度的1/2，相邻腔槽之间(第一腔槽3与第二腔槽4之间)的平面距离不小于0.5mm；所述腔槽的四角均为圆角，腔槽侧壁与多层共烧陶瓷基板7上表面焊盘边距不小于0.2mm；为转接板8下表面的信号孔正贴芯片10提供安装空间的第一腔槽3为侧壁垂直的直腔；为转接板8下表面的倒装芯片9提供安装空间的第一腔槽4和第二腔槽5形成上大下小的阶梯腔。
S13，采用激光微熔覆工艺在第二腔槽5底部加工金属焊盘6；所述金属焊盘6的材料为Au。
S20，如图2所示，焊接转接板8下表面芯片并预置微球14：
S21，提供加工完成的转接板8和芯片；所述芯片包括：
完成微凸点预置的倒装芯片9，所述微凸点材料为Au；
完成背面互连焊料加工的信号孔正贴芯片10，所述背面互连焊料为Au80Sn20合金。
S22，在转接板8下表面焊接倒装芯片9和信号孔正贴芯片10；转接板8下表面为三维堆叠结构中面向多层共烧陶瓷基板7的表面，在焊接芯片时，转接板8下表面向上；使用超声热压焊工艺焊接倒装芯片9，使用热压焊工艺焊接信号孔正贴芯片10。
S23，在转接板8下表面植微球14；所述微球14材料为Au，直径≤100μm。
S30，如图3所示，转接板8与多层共烧陶瓷基板7堆叠：
S31，使用超声热压焊工艺在第三腔槽5中焊接倒装芯片9；
S32，使用超声热压焊工艺将转接板8通过微球14焊接到多层共烧陶瓷基板7上表面。
S33，在转接板8的上表面焊接倒装芯片9和信号孔正贴芯片10。
由此，得到如图4所示的射频电路三维堆叠结构，包括转接板8、多层共烧陶瓷基板7以及芯片；所述多层共烧陶瓷基板7的下部若干层为高介电常数陶瓷2，上部若干层为低介电常数陶瓷1；所述芯片包括若干倒装芯片9和信号孔正贴芯片10；
转接板8与多层共烧陶瓷基板7之间通过微球14实现信号互连；多层共烧陶瓷基板7与转接板8互连的表面设置有多个不同深度的腔槽；所述腔槽包括用于为转接板8下表面的信号孔正贴芯片10提供安装空间的第一腔槽3，用于为转接板下表面的倒装芯片9提供安装空间的第二腔槽4，以及用于安装多层共烧陶瓷基板7上表面的信号孔正贴芯片10的第三腔槽5；在第一腔槽3底部设置有整面金属地层12；在第一腔槽3的侧壁内部围绕第一腔槽3设置有一圈金属化屏蔽孔11，金属化屏蔽孔11与整面金属地层12互连；所述金属化屏蔽孔11中心与第一腔槽的内壁距离≥125μm；在第二腔槽5底部设置有金属焊盘6。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种射频电路三维堆叠结构的制造方法，其特征在于，所述制造方法包括：
S10，加工多层共烧陶瓷基板：
S11，将已完成通孔金属填充和图形印刷但未加工腔槽的低介电常数陶瓷与高介电常数陶瓷叠层烧结，形成多层共烧陶瓷基板；所述多层共烧陶瓷基板的下部若干层为高介电常数陶瓷，上部若干层为低介电常数陶瓷；所述腔槽包括用于为转接板下表面的信号孔正贴芯片提供安装空间的第一腔槽，用于为转接板下表面的倒装芯片提供安装空间的第二腔槽，以及用于安装多层共烧陶瓷基板上表面的信号孔正贴芯片的第三腔槽；所述图形印刷包括在第一腔槽底部设置整面金属地层；所述通孔金属填充包括在第一腔槽的侧壁内部围绕第一腔槽设置一圈金属化屏蔽孔；
S12，在多层共烧陶瓷基板上加工多个不同深度的腔槽；
S13，在第三腔槽底部加工金属焊盘；
S20，焊接转接板下表面芯片并预置微球：
S21，提供加工完成的转接板和芯片；所述芯片包括若干倒装芯片和信号孔正贴芯片；
S22，在转接板下表面焊接倒装芯片和信号孔正贴芯片；
S23，在转接板下表面植微球；
S30，转接板与多层共烧陶瓷基板堆叠：
S31，在第三腔槽中焊接倒装芯片；
S32，将转接板通过微球焊接到多层共烧陶瓷基板上表面；
S33，在转接板的上表面焊接倒装芯片和/或信号孔正贴芯片。
2.根据权利要求1所述的射频电路三维堆叠结构的制造方法，其特征在于，所述低介电常数陶瓷的介电常数≤6，高介电常数陶瓷的介电常数＞7。
3.根据权利要求1所述的射频电路三维堆叠结构的制造方法，其特征在于，每层低介电常数陶瓷的厚度≤100μm；低介电常数陶瓷内设置的金属化孔的直径≤70μm；每层高介电常数陶瓷的厚度≥100μm；高介电常数陶瓷内设置的金属化孔的直径为100～150μm。
4.根据权利要求1所述的射频电路三维堆叠结构的制造方法，其特征在于，所述第一腔槽的深度公差控制为负公差，负公差为0—-0.02mm；所述第二腔槽和第三腔槽的深度公差控制为正公差，正公差为0～+0.02mm；
所述腔槽深度小于多层共烧陶瓷基板深度的1/2，相邻腔槽之间的平面距离不小于0.5mm；所述腔槽的四角均为圆角，腔槽侧壁与多层共烧陶瓷基板上表面焊盘边距不小于0.2mm；腔槽为侧壁垂直的直腔或上大下小的阶梯腔。
5.根据权利要求1所述的射频电路三维堆叠结构的制造方法，其特征在于，步骤S12中采用精密数控铣工艺或激光减材工艺在多层共烧陶瓷基板上加工多个不同深度的腔槽。
6.根据权利要求1所述的射频电路三维堆叠结构的制造方法，其特征在于，步骤S13中采用激光微熔覆工艺在第三腔槽底部加工金属焊盘。
7.根据权利要求1所述的射频电路三维堆叠结构的制造方法，其特征在于，所述倒装芯片为完成微凸点预置的倒装芯片，所述微凸点材料为Au或Au80Sn20合金；
所述信号孔正贴芯片为完成背面互连焊料加工的信号孔正贴芯片，所述背面互连焊料为Au80Sn20合金。
8.根据权利要求1所述的射频电路三维堆叠结构的制造方法，其特征在于，所述微球材料为Au或Pb90Sn10合金，直径≤100μm。
9.根据权利要求1所述的射频电路三维堆叠结构的制造方法，其特征在于，所述金属化屏蔽孔中心与第一腔槽的内壁距离≥2.5倍金属化屏蔽孔的孔径。
10.一种射频电路三维堆叠结构，其特征在于，包括转接板、多层共烧陶瓷基板以及芯片；所述多层共烧陶瓷基板的下部若干层为高介电常数陶瓷，上部若干层为低介电常数陶瓷；所述芯片包括若干倒装芯片和信号孔正贴芯片；
转接板与多层共烧陶瓷基板之间通过微球实现信号互连；多层共烧陶瓷基板与转接板互连的表面设置有多个不同深度的腔槽；所述腔槽包括用于为转接板下表面的信号孔正贴芯片提供安装空间的第一腔槽，用于为转接板下表面的倒装芯片提供安装空间的第二腔槽，以及用于安装多层共烧陶瓷基板上表面的信号孔正贴芯片的第三腔槽；在第一腔槽的底部设置有整面金属地层，并在第一腔槽的侧壁内部围绕腔槽设置有一圈金属化屏蔽孔，金属化屏蔽孔与整面金属地层互连；在第三腔槽底部设置有金属焊盘。
CN202210649622.1A 2022-05-19 2022-05-19 一种射频电路三维堆叠结构及其制造方法 Pending CN115064503A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210649622.1A CN115064503A (zh) 2022-05-19 2022-05-19 一种射频电路三维堆叠结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210649622.1A CN115064503A (zh) 2022-05-19 2022-05-19 一种射频电路三维堆叠结构及其制造方法

Publications (1)

Publication Number Publication Date
CN115064503A true CN115064503A (zh) 2022-09-16

Family

ID=83200821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210649622.1A Pending CN115064503A (zh) 2022-05-19 2022-05-19 一种射频电路三维堆叠结构及其制造方法

Country Status (1)

Country Link
CN (1) CN115064503A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114725068A (zh) * 2022-02-24 2022-07-08 中国电子科技集团公司第二十九研究所 一种保持元件高q值的低剖面三维集成射频模组
CN117855206A (zh) * 2024-01-10 2024-04-09 南京航空航天大学 基于微波多层基板的多种类芯片三维异构集成结构及方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114725068A (zh) * 2022-02-24 2022-07-08 中国电子科技集团公司第二十九研究所 一种保持元件高q值的低剖面三维集成射频模组
CN114725068B (zh) * 2022-02-24 2023-11-28 中国电子科技集团公司第二十九研究所 一种保持元件高q值的低剖面三维集成射频模组
CN117855206A (zh) * 2024-01-10 2024-04-09 南京航空航天大学 基于微波多层基板的多种类芯片三维异构集成结构及方法

Similar Documents

Publication Publication Date Title
US6461895B1 (en) Process for making active interposer for high performance packaging applications
US8535976B2 (en) Method for fabricating chip package with die and substrate
TWI446509B (zh) 具有覆蓋通孔之金屬墊之微電子元件
CN115064503A (zh) 一种射频电路三维堆叠结构及其制造方法
EP1387403A2 (en) Semiconductor packaging
JP2004221583A (ja) 平衡積層構造（ｂａｌａｎｃｅｄｌａｍｉｎａｔｉｏｎ）を利用したフレックス（ｆｌｅｘ）・ベースのＩＣパッケージ構造
CN111146190B (zh) 一种硅基三维集成微波变频组件
KR101581225B1 (ko) 표면 장착가능한 집적회로 패키징 수단
EP3547363B1 (en) Electronic assembly and electronic system with impedance matched interconnect structures
CN112420679B (zh) 一种射频模块三维堆叠结构及其制作方法
KR102134933B1 (ko) 배선 기판 및 배선 기판의 제조 방법
CN103474361A (zh) 一种嵌入式有源埋入功能基板的封装工艺及封装结构
EP1688995A1 (en) Interposer for decoupling integrated circuits on a circuit board
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
JP4503871B2 (ja) セラミック基板の製造方法
CN107732373A (zh) 一种微波垂直互连陶瓷连接结构
CN114695142A (zh) 板级系统级封装方法及封装结构、电路板
CN111987088B (zh) 集成天线和射频前端的有机基板埋入封装结构
CN114725068B (zh) 一种保持元件高q值的低剖面三维集成射频模组
CN207441925U (zh) 一种微波垂直互连陶瓷连接结构
TWI395318B (zh) 使用嵌入式晶片載板之薄型立體堆疊封裝結構
CN116053251A (zh) 封装结构、芯片、电子设备及芯片封装方法
CN210200723U (zh) 天线前端模组
CN112447652A (zh) 天线前端模组制作方法及天线前端模组
CN110544632B (zh) 在具有双面腔体的ltcc基板的封装盖板上制作bga焊盘的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination