CN114695142A - 板级系统级封装方法及封装结构、电路板 - Google Patents

Abstract

一种板级系统级封装方法及封装结构、电路板，封装方法包括：提供电路板；在所述电路板中形成凹槽，所述凹槽的底部形成有第一焊垫，所述第一焊垫凹陷于所述凹槽的底面；提供第一芯片，所述第一芯片表面形成有第二焊垫，所述第二焊垫凹陷于所述第一芯片表面；将所述第一芯片键合于所述凹槽的底面，所述第一焊垫和第二焊垫相对围成第一空隙；通过电镀工艺，在所述第一空隙中形成第一导电凸块，所述第一导电凸块电连接所述第一焊垫和第二焊垫。本发明实施例通过电镀工艺形成第一导电凸块，有利于提高封装效率，且电镀工艺与封装前段的工艺兼容性高，此外，第一芯片键合于凹槽底面，减小了封装结构的整体厚度，有利于器件的薄型化。

Description

板级系统级封装方法及封装结构、电路板

本申请要求2020年12月30日提交国家知识产权局、申请号为202011624142.7、发明名称为“一种板级系统级封装方法、结构、电路板及形成方法”的专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本发明实施例涉及半导体封装技术领域，尤其涉及一种板级系统级封装方法及封装结构、电路板。

背景技术

系统级封装采用任何组合，将多个具有不同功能和采用不同工艺制备的有源元/器件、无源元/器件、MEMS器件、分立的KGD(Known Good Die，已知良好芯片)诸如光电芯片、生物芯片等，在三维(X方向、Y方向和Z方向)集成组装成为具有多层器件结构，并且可以提供多种功能的单个标准封装件，形成一个系统或者子系统。

倒装芯片(FC，Flip-Chip)焊接为目前比较常用的一种系统级封装方法。该系统级封装的方法包括：提供PCB电路板，其中PCB电路板上形成有按一定要求排列的焊球(利用植球工艺形成)；在电路板上浸蘸助焊剂，然后将芯片倒装贴片在电路板上；利用回流焊工艺将芯片上的焊垫(pad)与电路板上的焊球进行焊接后电连接；之后，在芯片底部和电路板之间充填灌胶，以增加整个结构的机械强度。

但是，现有的系统级封装工艺仍具有较大的挑战。

发明内容

本发明实施例解决的问题是提供一种板级系统级封装方法及封装结构、电路板，有利于简化封装工艺流程、提升封装效率。

为解决上述问题，本发明实施例提供一种板级系统级封装方法，包括：提供电路板；在所述电路板中形成凹槽，所述凹槽的底部形成有第一焊垫，所述第一焊垫凹陷于所述凹槽的底面；提供第一芯片，所述第一芯片表面形成有第二焊垫，所述第二焊垫凹陷于所述第一芯片表面；将所述第一芯片键合于所述凹槽的底面，所述第一焊垫和第二焊垫相对围成第一空隙；通过电镀工艺，在所述第一空隙中形成第一导电凸块，所述第一导电凸块电连接所述第一焊垫和第二焊垫。

相应的，本发明实施例还提供一种板级系统级封装结构，包括：电路板；凹槽，位于所述电路板中，所述凹槽的底部形成有第一焊垫，且所述第一焊垫凹陷于所述凹槽的底面；第一芯片，位于所述凹槽中且键合于所述凹槽的底面，所述第一芯片表面形成有第二焊垫，所述第二焊垫凹陷于所述第一芯片表面，所述第一焊垫和第二焊垫相对围成第一空隙；电镀的第一导电凸块，位于所述第一空隙中，所述第一导电凸块电连接所述第一焊垫和第二焊垫。

相应的，本发明实施例还提供一种电路板，包括：多层堆叠的板，包括预设键合区域；每层板至少包括基板以及位于所述基板表面的互连结构；凹槽，位于所述预设键合区域的部分层数的板中，所述凹槽用于容纳与电路板键合在一起的第一芯片；所述凹槽的底部暴露出所述预设键合区域剩余板顶层的互连结构的部分表面，暴露出的所述互连结构用于作为第一焊垫，所述第一焊垫用于与所述第一芯片的第二焊垫对应电连接。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供的板级系统级封装方法，在电路板中形成凹槽，并将第一芯片键合于凹槽的底面，之后通过电镀工艺形成第一导电凸块，以实现第一芯片与电路板的电连接。与利用焊接实现芯片与电路板电连接的方案相比，首先，本发明实施例利用电镀工艺实现芯片与电路板的电连接，工艺流程简单、封装效率高；其次，本发明实施例能够在将所有的芯片均与电路板键合在一起之后，通过电镀工艺形成用于每一芯片与电路板的电连接的导电凸块，相较于对每个芯片单独焊接以与电路板实现电连接，极大地提高了封装效率；而且，电镀工艺与封装前段的工艺兼容性高，便于利用传统的芯片制造工艺或晶圆级封装工艺实现板级的系统级封装工艺；此外，本发明实施例将第一芯片键合于电路板的凹槽中，减小了封装结构的整体厚度，有利于满足器件尺寸的薄型化和小型化的需求。

可选方案中，所述第一芯片与电路板之间通过键合层实现物理连接，所述键合层避开所述第一焊垫和第二焊垫设置，且覆盖所述第一芯片与所述凹槽底面之间所述第一空隙之外的剩余区域，相应地，在形成第一导电凸块后，键合层覆盖所述第一表面与凹槽之间第一导电凸块外围的区域，有利于增强了整个封装结构的机械强度，从而省去现有技术的充填灌胶工艺；并且，在后续进行塑封工艺时，塑封材料无需填充第一芯片与凹槽底面之间的间隙，节省了塑封工艺的时间；此外，键合层还用于定义第一导电凸块的形成位置，有利于防止电镀工艺中第一导电凸块横向外溢，方便进行电镀工艺的控制。

可选方案中，所述第一焊垫和所述第二焊垫包括正对部分、错开部分；其中，所述第一焊垫和第二焊垫包括正对部分，以保证后续形成的第一导电凸块能够与第一焊垫和第二焊垫之间均具有良好的接触，进而保证通过第一导电凸块，所述第一焊垫和第二焊垫之间能够具有良好的电性连接；另一方面，所述第一焊垫和第二焊垫还包括错开部分，错开的部分更容易与电镀液接触，有利于使得在第一空隙较小的情况下，电镀液也易于流入第一空隙内，进而有利于形成比较完好的第一导电凸块。

可选方案中，当第一空隙的高度为5微米至200微米时，不仅有利于使得电镀液容易进入第一空隙内进行电镀工艺，还有利于避免第一空隙的高度太大而导致电镀时间过长的问题，从而兼顾了电镀效率与电镀的良率。

可选方案中，由于无需利用焊接工艺，凹槽内无需形成阻焊剂和助焊剂，可以形成具有光刻键合特性的有机介质层或者无机介质层，从而提升电路板的形成效率、节省工艺流程。其中，当凹槽底面形成有具有光刻键合特性的有机介质层时，可以根据需要选择一定厚度的有机介质层，方便将第一芯片键合至凹槽底面上，无需额外形成键合层；当凹槽底面形成有无机介质层时，由于电镀液在无机介质层上的表面张力小，从而电镀液更容易进入第一空隙中，有利于提高第一导电凸块的形成良率和效率。

附图说明

图1至图6是本发明板级系统级封装方法第一实施例中各步骤对应的结构示意图；

图7至图9是本发明板级系统级封装方法第二实施例中各步骤对应的结构示意图；

图10至图11是本发明板级系统级封装方法第三实施例中各步骤对应的结构示意图；

图12至图15是本发明板级系统级封装方法第四实施例中各步骤对应的结构示意图；

图16是本发明板级系统级封装方法第五实施例中对应的结构示意图；

图17是本发明电路板一实施例的结构示意图。

具体实施方式

由背景技术可知，现有的系统级封装方法仍具有较大的挑战。

具体地，以倒装芯片为例，现有的系统级封装的方法存在以下缺点：1、工艺复杂，造成封装效率低；2、需要将各个芯片依次焊接在焊球上，封装效率低；3、需要利用焊接工艺实现芯片与电路板之间的电连接，无法与封装前段的工艺兼容；4、浸蘸助焊剂过程中稍有不慎施以较大压力时，容易造成电路板压裂。

为了解决所述技术问题，本发明实施例提供一种板级系统级封装方法，首先，利用电镀工艺实现芯片与电路板的电连接，工艺流程简单、封装效率高；其次，本发明实施例能够在将所有的芯片均与电路板键合在一起之后，通过电镀工艺形成用于每一芯片与电路板的电连接的导电凸块，相较于对每个芯片单独焊接以与电路板实现电连接，极大地提高了封装效率；而且，电镀工艺与封装前段的工艺兼容性高，便于利用传统的芯片制造工艺或晶圆级封装工艺实现板级的系统级封装工艺；此外，将第一芯片键合于电路板的凹槽中，减小了封装结构的整体厚度，有利于满足器件尺寸的薄型化和小型化的需求。

为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。图1至图6是本发明板级系统级封装方法第一实施例中各步骤对应的结构示意图。

参考图1，提供电路板10。所述电路板10用于支撑和固定多个不同的电路元件，还用于实现电路元件之间的电连接。本实施例中，所述电路板10具有相背的第一面101和第二面102。第一面101和第二面102中的任意一个为正面，另外一个为背面。

电路板10可以为印刷电路板(Printed Circuit Board，PCB)。电路板10不限于PCB板，还可以为其他形式的电路板，比如陶瓷电路板。

本实施例中，电路板10包括多层板(Multi layer board)。所述多层板包括预设键合区域10a。所述预设键合区域10a用于后续形成凹槽，以便于在凹槽内键合第一芯片。本实施例中，每层板至少包括基板12以及位于基板12表面的互连结构14。互连结构14可以包括互连线、及位于互连插塞上的互连垫。

本实施例中，每层板还包括：互连插塞15，贯穿所述基板12，所述互连插塞15连接基板12两侧的互连结构14。互连插塞15可以包括通孔及通孔表面镀有的导电层，且通孔内填充绝缘树脂。或者，也可以在通孔内填充导电树脂，节省形成导电层的工艺。所述电路板10的层数可以根据实际需求确定。本实施例以电路板10为四层板为示例进行说明。

需要说明的是，后续去除所述预设键合区域10a的部分层数的板形成凹槽，因此，在所述电路板10的制作过程中，可以不在所述预设键合区域10a的部分层数板中制作电路结构，以便于后续去除预设键合区域10a的部分层数板的过程中，能够仅刻蚀绝缘材料而不刻蚀导电材料，相应降低形成凹槽的工艺难度。

参考图2，在所述电路板10中形成凹槽60，所述凹槽60的底部形成有第一焊垫11，所述第一焊垫11凹陷于所述凹槽60的底面。所述凹槽60用于容纳第一芯片，从而后续第一芯片能够键合于所述凹槽60的底面，有利于减小封装结构的整体厚度，进而满足器件尺寸的薄型化和小型化的需求。

在所述电路板10中形成凹槽60的过程中，在所述第一面101和第二面102中的任意一个或两个中对应形成所述凹槽60。本实施例中，以所述凹槽60形成在所述电路板10的第一面101为示例进行说明。

所述第一焊垫11用于与后续第一芯片的第二焊垫对应电连接。

具体地，所述第一焊垫11凹陷于所述凹槽60的底面，以便于在后续将第一芯片键合于所述凹槽60的底面后，所述第一焊垫11与第一芯片的第二焊垫相对能够围成第一空隙，从而第一空隙能够为第一导电凸块的形成提供空间。

第一焊垫11可以是焊盘(Pad)，但不限于焊盘，也可以是其他具有电连接功能的导电块。第一焊垫11的材料为导电材料。本实施例中，第一焊垫11的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种

本实施例中，凹槽60的底面形成有第一有机介质层13或第一无机介质层，第一焊垫11埋设于所述第一有机介质层13或第一无机介质层且部分暴露在外。

本实施例中，由于后续无需利用焊接工艺实现第一芯片与电路板10之间的电连接，凹槽60内相应无需形成阻焊剂和助焊剂，可以形成具有光刻键合特性的第一有机介质层13或者第一无机介质层，从而提升电路板10的形成效率，节省工艺流程。其中，当凹槽60底面形成有具有光刻键合特性的第一有机介质层13时，可以根据需要选择一定厚度的第一有机介质层13，方便将第一芯片键合至凹槽60底面上，无需额外形成键合层；当凹槽60底面形成有第一无机介质层时，由于电镀液在无机介质层上的表面张力小，从而电镀液更容易进入第一空隙中，有利于提高第一导电凸块的形成良率和效率。

为了后续更好的实现电镀，形成比较完好的第一导电凸块，第一焊垫11的设置也需要满足一定的要求，比如：暴露出的所述第一焊垫11的面积为5平方微米至200平方微米。当暴露出的第一焊垫11的面积设置在上述范围内时，在后续电镀工艺的过程中，第一焊垫11可以与电镀液较充分的接触，避免第一焊垫11与电镀液不充分接触而影响第一导电凸块与第一焊垫11的接触性能，比如接触面积过小影响接触电阻，或者，无法接触造成电接触不良，而且，还可以保证接触面积不会过大而降低电镀效率，同时也不会占用过多的面积。

本实施例中，在所述电路板10中形成所述凹槽60的步骤包括：去除所述预设键合区域10a的部分层数的板，暴露出所述预设键合区域10a剩余板顶层的互连结构14的部分表面，暴露出的所述互连结构14用于作为第一焊垫11。

将凹槽60底面暴露出的互连结构14作为第一焊垫11，从而无需额外在所述凹槽60的底部形成焊垫，有利于简化工艺。

本实施例中，采用激光切割工艺，在所述电路板10中形成凹槽60。

本实施例中，所述凹槽60用于容纳与电路板10键合在一起的第一芯片，因此，在形成所述凹槽60的步骤中，所述凹槽60的深度以及面积，依据后续在凹槽60内键合的第一芯片的厚度、尺寸以及数量而定。

参考图3，提供第一芯片30，第一芯片30表面形成有第二焊垫31，第二焊垫31凹陷于第一表面301。作为示例，第一芯片30具有相背的第一表面301和第二表面302，第一表面301形成有第二焊垫31。其中，第一表面301和第二表面302中的任意一个为第一芯片30正面，另外一个面为第一芯片30背面。

第一芯片30用于与所述电路板10键合在一起。具体地，第一芯片30用于键合于凹槽60内。本实施例中，所述第一芯片30的数量为多个，多个第一芯片30为同功能芯片；或者，所述多个第一芯片30至少包括两种不同功能的芯片，多种不同功能的芯片集成在一起用于实现一定的功能。

所述第一芯片30包括裸芯片、具有塑封(molding)层的芯片、顶面有屏蔽层的芯片、顶面有露出TSV(硅通孔互连结构)的芯片，具有空气开口的芯片(比如麦克风压力传感器)，顶面为接收辐射(比如可见光、射频信号、红外辐射信号)面的芯片中的至少一种。

从器件类型划分，第一芯片30包括半有源器件(Semi active devices)、无源器件(Passive devices)或者有源器件。具体地，半有源器件至少包括：PN结、CMOS器件、CIS(CMOS Image Sensor，CMOS图像传感器)器件；无源器件至少包括集成无源器件(IPD)、滤波器(filters)、电容(例如：片式多层瓷介电容器(MLCC))、电感、连接芯片(Interconnectors，起电连接作用的电连接块)；有源器件可以包括传感器模组芯片、MEMS芯片、滤波器芯片、逻辑芯片、存储芯片。

其中，所述传感器模组芯片包括生物传感器芯片、射频传感模组芯片、红外辐射传感模组芯片、可见光传感模组芯片、声波传感模组芯片和电磁波传感模组芯片中的至少一种。所述生物传感器芯片包括指纹识别芯片和超声波指纹传感器芯片中的至少一种。传感射频信号的模组芯片可以是应用在5G设备中的射频模组芯片，但不限于5G射频传感器模组芯片，还可以是其他类型的射频模组芯片。接收红外辐射信号的模组芯片可以是热像仪、额温枪、其他类型中的测温或成像等利用红外辐射信号的红外传感器模组芯片。传感器模组芯片还可以是摄像头模组芯片，比如包括感光芯片以及滤光片的模组芯片，可以接收可见光用来成像。传感器模组芯片还可以是麦克风模组芯片，可以接收声波用来传递声音信号。所述传感器模组芯片不限于在此列举的类型，可以为本领域可以实现一定功能的各种类型的传感器模组芯片。

所述MEMS芯片包括热堆传感器芯片，热堆传感器芯片与逻辑芯片集成在一起可以实现红外传感功能，比如实现测温。所述MEMS芯片也可以是麦克风传感器，麦克风传感器与逻辑芯片集成在一起可以实现声波传感功能。

所述滤波器芯片包括：表面声波谐振器和体声波谐振器中的一种或两种。

所述第一芯片30中可以含有硅通孔(Through Silicon Via，TSV)互连结构(图未示)，第二焊垫31与穿硅通孔互连结构电连接。

本实施例中，所述第二焊垫31凹陷于第一芯片30表面，从而在后续实现第一芯片30与凹槽60底面的键合后，所述第二焊垫31与第一焊垫11相对围成第一空隙，且有利于增大第一空隙的高度。

所述第二焊垫31可以是焊盘，但不限于焊盘，也可以是其他具有电连接功能的导电块。所述第二焊垫31的材料为导电材料。本实施例中，第二焊垫31的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。

同样地，为了保证后续电镀工艺的过程中，第二焊垫31可以与电镀液较充分的接触，以保证第一导电凸块与第二焊垫31之间具有良好的接触性能，而且，还为了保证第一导电凸块与第二焊垫31之间的接触面积不至于过大而降低电镀效率，同时防止占用过多的面积，本实施例中，暴露出的第二焊垫31的面积为5平方微米至200平方微米。

参考图4，将第一芯片30键合于所述凹槽60的底面，第一焊垫11和第二焊垫31相对围成第一空隙32。将第一芯片30键合于凹槽60的底面，以实现第一芯片30与电路板10之间的物理连接，而且第一芯片30嵌入于凹槽60内，减小了封装结构的整体厚度，有利于满足器件尺寸的薄型化和小型化的需求。

第一空隙32用于为形成第一导电凸块提供空间位置。而且第一空隙32暴露出所述第一焊垫11和第二焊垫31，第一焊垫11和第二焊垫31的材料为导电材料，以便于后续电镀工艺的过程中，仅在暴露出的第一焊垫11和第二焊垫31上电镀形成第一导电凸块。

所述第一芯片30与所述凹槽60一一对应；或者，键合于同一凹槽60内的所述第一芯片30的数量为多个，多个第一芯片30的第二焊垫31与所述第一焊垫11相对应。本实施例中，以第一芯片30与凹槽60一一对应为示例进行说明。

本实施例中，通过键合层20将第一芯片30键合于凹槽60的底面，所述键合层20避开所述第一焊垫11和第二焊垫31设置。本实施例中，通过键合层20，实现第一芯片30的第一表面301与凹槽60底面的键合。

具体地，通过键合层20将所述第一芯片30键合于所述凹槽60的底面的步骤包括：在所述第一芯片30表面和凹槽60的底面中的任意一个或两个上形成所述键合层20，所述键合层20暴露出对应的焊垫；利用所述键合层20，将所述第一芯片30键合于所述凹槽60的底面。

键合层20的材料包括可光刻键合材料、芯片粘结膜(die attach film，DAF)、玻璃、介质材料和聚合物材料中的一种或多种。

本实施例中，键合层20的材料为可光刻键合材料。键合层20具有较高的粘结强度，具有良好的耐化学性、耐酸碱性和耐高温性等特性，且有利于在较短的工艺时间内实现键合。此外，键合层20具有可光刻性，可利用光刻工艺实现图形化，以免采用额外的刻蚀工艺，不仅有利于简化图形化的工艺步骤、提高封装效率和生产产能，还能够减小对键合层20粘结强度的影响、以及对电路板10或第一芯片30的损伤。

在其他实施例中，键合层的材料为芯片粘结膜，芯片粘结膜为具有双面粘性的膜状材料，可以利用刻蚀或者激光烧蚀的方式进行图形化以形成第二空腔；或者，键合层的材料还可以是介质材料，例如为含硅的氧化物或氮化物，相应可以利用刻蚀的方式进行图形化，且通过熔融键合的方式使第一芯片和电路板实现键合；或者，键合层的材料为玻璃，相应可以利用刻蚀的方式进行图形化，且通过玻璃介质键合的方式使第一芯片和电路板实现键合；或者，键合层的材料为聚合物材料，可以利用刻蚀的方式进行图形化，相应通过黏着键合的方式使第一芯片和电路板实现键合，其中，该聚合物材料指的是聚合物黏合剂，例如为聚甲基丙烯酸甲酯(PMMA)、聚酰亚胺(PI)。

作为一种示例，在凹槽60的底面形成键合层20。具体地，所述键合层20的材料为可光刻键合材料；在所述凹槽60的底面上形成可光刻键合材料；对所述可光刻键合材料进行图形化以露出所述第一焊垫11，剩余的可光刻键合材料作为键合层20。

本实施例中，键合层20的材料为可光刻键合材料，所述键合层20的材料包括：膜状干膜或液态干膜。干膜材料的弹性模量比较小，在受到热应力时容易变形而不至于破损，有利于减小第一芯片30与凹槽60底面之间的结合应力。

需要说明的是，所述第一有机介质层13的材料可以是可光刻键合材料，在此情形下无需单独形成键合层20，能够节省工艺。

本实施例中，键合层20覆盖所述第一芯片30与所述凹槽60底面之间所述第一空隙32之外的剩余区域，所述键合层20用于定义第一导电凸块的形成位置，也就是说键合层20围成了第一空隙32的边界，后续第一导电凸块不能超越该边界，方便进行电镀工艺的控制，防止电镀工艺中第一导电凸块横向外溢。此外，由于第一芯片30与凹槽60底面之间通过键合层20实现物理连接，在后续形成第一导电凸块后，键合层20覆盖第一芯片30与凹槽60底面之间第一导电凸块外围的区域，增强了封装结构的机械强度，并且省去现有技术的充填灌胶工艺，在后续进行塑封工艺时，塑封材料无需填充第一芯片30与凹槽60底面之间的间隙，节省了塑封工艺的时间。

本实施例中，键合层20的厚度为5μm至200μm，键合层20至少覆盖所述第一芯片30面积的10％，以保证第一芯片30与凹槽60底面之间的粘结强度。

本实施例中，以通过键合层20将所述第一芯片30键合于所述凹槽60的底面为示例进行说明。所述第一芯片30与凹槽60底面之间的键合方式不仅限于此，例如：在其他实施例中，第一芯片30与凹槽60底面之间还可以通过熔融键合(Fusion Bonding)的方式实现键合。

本实施例中，所述第一空隙32的高度为5μm至200μm。当第一空隙32的高度为5微米至200微米时，在后续进行电镀工艺的过程中，不仅有利于使得电镀液容易进入第一空隙32内，还有利于避免第一空隙32的高度太大而导致电镀时间过长的问题，从而兼顾了电镀效率与电镀的良率。

本实施例中，为了可以更好进行电镀工艺，可以设计所述第一焊垫11和所述第二焊垫31包括正对部分、错开部分。其中，正对部分用于保证后续形成的第一导电凸块能够与第一焊垫11和第二焊垫31之间均具有良好的接触，进而保证通过第一导电凸块，第一焊垫11和第二焊垫31之间能够具有良好的电性连接；错开部分更容易与电镀液接触，有利于使得在第一空隙32较小的情况下，电镀液也易于流入第一空隙32内，进而有利于形成比较完好的第一导电凸块。

本实施例中，所述第一焊垫11和所述第二焊垫31的正对部分的面积大于第一焊垫11或第二焊垫31面积的二分之一，可以更好的实现电镀工艺，有利于使得形成的第一导电凸块尽可能完整地填充于第一空隙32内，从而保证第一导电凸块与第一焊垫11或第二焊垫31之间具有足够的接触面积，相应有利于实现较低的接触电阻。

本实施例中，所述第一芯片30的边缘至所述凹槽60侧壁的距离至少为10μm，以便于后续塑封层能够填充于凹槽60的剩余空间内。在其他实施例中，当后续无需形成塑封层时，基于实际的机台和工艺水平，在将所述第一芯片30键合于所述凹槽60的底面后，合理设定所述第一芯片30的边缘至所述凹槽60侧壁的距离以使得所述凹槽60剩余的空间不至于过小，有利于保证后续电镀液容易进入到凹槽60和第一空隙32内，进而更好地实现电镀工艺。

本实施例中，在将所述第一芯片30键合于所述凹槽60的底面后，所述第二表面302低于或齐平于所述电路板10的表面，即所述第二表面302不高于电路板10的表面，从而使得第一芯片30完全容纳于所述凹槽60内，不仅有利于减小封装结构的整体厚度以满足器件薄型化的需求，而且还有利于后续封装工艺(例如：塑封工艺)的进行。其中，当第二表面302与电路板10的表面齐平时，还提高了封装结构的表面平整度。在其他实施例中，在将所述第一芯片键合于所述凹槽的底面后，所述第二表面还可以高于所述电路板的表面。

参考图5，通过电镀工艺，在第一空隙32中形成第一导电凸块40，第一导电凸块40电连接所述第一焊垫11和第二焊垫31。在所述第一空隙32中形成第一导电凸块40后，所述键合层20覆盖所述第一芯片30与凹槽60底面之间第一导电凸块40外围的区域。第一导电凸块40用于实现第一焊垫11和第二焊垫31的电连接，相应使得第一芯片30与电路板10之间实现电连接。

与利用焊接实现芯片与电路板电连接的方案相比，本实施例利用电镀工艺实现电路板10的电连接，工艺流程简单、封装效率高；其次，本实施例能够在将所有的芯片均与电路板10键合在一起之后，通过电镀工艺形成用于每一芯片与电路板10的电连接的导电凸块，极大地提高了封装效率；而且，电镀工艺与封装前段的工艺兼容性高，便于利用传统的芯片制造工艺或晶圆级封装工艺实现板级的系统级封装工艺。

本实施例中，第一导电凸块40的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌和铬中的任意一种或多种。本实施例中，第一导电凸块40的材料与第二焊垫11、第一焊垫31的材料相同，这样更容易在第一空隙32中形成第一导电凸块40。所述第一导电凸块40的材料与第一焊垫11或第二焊垫31的材料可以不同，为了更容易形成第一导电凸块40，可以在第一焊垫11或第二焊垫31上先形成材料层，所述材料层的材料与导电凸块40的材料相同。

本实施例中，所述电镀工艺包括化学镀。化学镀采用的镀液根据实际中需要形成的导电凸块的材料以及第一焊垫11、第二焊垫31的材料确定。

本实施例中，所述化学镀包括：化学镀钯浸金(ENEPIG)，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟，化学钯的时间为7分钟至32分钟；或者，化学镍金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟；或者，化学镍，其中化学镍的时间为30分钟至50分钟。

本实施例中，电镀工艺选择化学镀钯浸金(ENEPIG)或化学镍金(ENIG)时，工艺参数可以参照表1。

表1

本实施例中，在进行化学镀之前，为了更好的完成电镀工艺，可以先对第一焊垫11和第二焊垫31的表面进行清洁，以去除第一焊垫11和第二焊垫31表面的自然氧化层、提高第一焊垫11和第二焊垫31的表面湿润度(wettability)；之后，可以进行活化工艺，促进镀层金属在待镀金属上的形核生长。

本实施例中，所述第一导电凸块40的横截面积大于10平方微米，从而既可以保证第一导电凸块40占用的面积不至于过大，也可以保证第一导电凸块40与第一焊垫11或第二焊垫31之间的结合强度，进而保证第一焊垫11与第二焊垫31之间良好的电性连接。

需要说明的是，在实际工艺中，所述凹槽60外侧的电路板10表面或所述第一焊垫11外侧的凹槽60底面还可以形成有第八焊垫201，所述第八焊垫201凹陷于所在的表面。

所述板级系统级封装方法还包括：提供互连芯片200，所述互连芯片200中形成有导电结构202，所述互连芯片200的其中一表面暴露出部分所述导电结构202；将所述互连芯片200键合于所述电路板10的表面，或者，将所述互连芯片200键合于所述凹槽60的底面，所述导电结构202与第八焊垫201相对围成第四空隙(图未示)；通过电镀工艺在所述第四空隙中形成第五导电凸块203，所述第五导电凸块203电连接所述第八焊垫201与所述导电结构202；所述互连芯片200位于所述第一芯片30的侧部。

作为一种示例，所述互连芯片200也键合于凹槽60的底面，有利于实现器件的薄型化。相应地，在实际工艺中，依据在凹槽60内键合的互连芯片200和第一芯片30的尺寸及数量，在形成凹槽60的过程中合理设定凹槽60的尺寸。

本实施例中，通过电镀工艺，在同一步骤中，形成所述第一导电凸块40和第五导电凸块203，有利于提高封装效率。

其中，通过调整电路板10中的布线方式，使得所述互连芯片200与所述电路板10电连接，或者，使得互连芯片200通过电路板10与第一芯片30电连接。

当互连芯片200与电路板10电连接时，互连芯片200用于将电路板10的电性引出，以实现电路板10与其他芯片或外部电路的互连；当互连芯片200通过电路板10与第一芯片30电连接时，互连芯片200用于将第一芯片30的电性引出，从而将第一芯片30的电性引出端引至互连芯片200中，对第一芯片30的引出端进行再分布，有利于灵活调整第一芯片30的互连位置。

所述互连芯片200与电路板10相对的面为键合面，所述互连芯片200与所述键合面相背的面上也可以形成有外接焊垫，用于作为互连芯片200与其他芯片、电路板等部件之间的外接电极。在其他实施例中，外接焊垫也可以凹陷于互连芯片表面，以便于通过电镀工艺在外接焊垫上也形成导电凸块。

所述导电结构202可以为硅通孔(TSV)互连结构或互连层，也可以是其他具有导电功能的结构。

参考图6，本实施例中，板级系统级封装方法还包括：在形成所述第一导电凸块40之后，形成塑封层50，填充于键合有所述第一芯片30的凹槽60。本实施例中，塑封层50还覆盖所述第一芯片30和电路板10。

所述塑封层50用于实现第一芯片30与电路板10的封装集成。所述塑封层50还能起到绝缘、密封以及防潮的作用，有利于提高封装结构的可靠性。

所述塑封层50的材料为塑封(Molding)材料，例如：环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点。

本实施例中，采用塑封工艺，形成所述塑封层50。其他实施例中，也可以点胶工艺填充所述凹槽后，形成塑封层覆盖所述第一芯片和电路板。

本实施例中，第一芯片30与凹槽60底面之间的间隙被键合层20填充，因此塑封层50无需填充在第一芯片30与凹槽60底面之间，有利于节省塑封工艺的时间。其他实施例中，当第一芯片和凹槽底面之间还存在间隙时，塑封层相应形成在间隙中，以对第一芯片进行更好的绝缘、密封以及保护作用。

需要说明的是，其他实施例中，基于实际的器件功能需求，也可以无需形成塑封层。比如，当第一芯片为图像传感器芯片模组时，可以不形成塑封层。如果形成塑封层，则需要在图像传感器芯片模组上进行开口，以暴露出滤光片。

图7至图9是本发明板级系统级封装方法第二实施例中各步骤对应的结构示意图。本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：

参考图7，所述电路板10具有相背的第一面101和第二面102。在所述电路板10中形成凹槽60的过程中，在所述第一面101和第二面102中对应形成所述凹槽60。第一面101和第二面102中的任意一个为正面，另外一个为背面。相应地，在电路板10的正面和背面中均形成所述凹槽60。

参考图8，将所述第一芯片30键合于所述凹槽60的底面，所述第一焊垫11和第二焊垫31相对围成第一空隙32。相应地，电路板10正面和背面的凹槽60内均键合有所述第一芯片30，有利于提高封装的集成度。键合于电路板10正面和背面的凹槽60内的第一芯片30的种类可以相同，也可以不同。

参考图9，通过电镀工艺，在所述第一空隙32中形成第一导电凸块40，所述第一导电凸块40电连接所述第一焊垫11和第二焊垫31。

在将所有的第一芯片30与凹槽60底面键合在一起后，在进行电镀工艺时，能够同时在电路板10第一面101的凹槽60内的第一空隙32、以及电路板10的第二面102的凹槽60内的第一空隙32中形成第一导电凸块40，极大地提高了封装效率。

本实施例中，以在将所有的第一芯片30键合于所述第一面101和第二面102的凹槽60底面之后，在同一步骤中，通过电镀工艺在所有的第一空隙32中形成第一导电凸块40作为示例进行说明。

在其他实施例中，还可以在不同步骤中，分别通过两次进行的电镀工艺，在电路板第一面的第一空隙中形成第一导电凸块、以及在电路板的第二面的第一空隙中形成第一导电凸块。其中，在形成电路板的其中一面的第一导电凸块后，可以在凹槽内填充塑封层或形成保护层，以覆盖第一导电凸块，从而防止该面的第一导电凸块在电路板另一面进行的电镀工艺中受到影响。

对本实施例所述封装方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。

图10至图11是本发明板级系统级封装方法第三实施例中各步骤对应的结构示意图。本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：

参考图10，提供第一芯片30。所述第一芯片30具有相背的所述第一表面301和第二表面302，所述第一表面301形成有所述第二焊垫31，所述第二表面302上形成有第三焊垫36，所述第三焊垫36凹陷于所述第二表面302。

本实施例中，所述第一芯片30中形成有通孔互连结构33，所述通孔互连结构33连接所述第二焊垫31与所述第三焊垫36。具体地，通孔互连结构33为硅通孔(ThroughSilicon Via，TSV)互连结构。

继续参考图10，本实施例中，所述板级系统级封装方法还包括：提供第二芯片70，所述第二芯片70具有第三表面701，所述第三表面701形成有第四焊垫34，所述第四焊垫34凹陷于所述第三表面701。第二芯片70还具有与第三表面701相背的第四表面702。其中，第三表面701和第四表面702中的任意一个面为第二芯片70的正面，另外一个面为第二芯片70的背面。

所述第二芯片70用于与第一芯片30键合在一起，以实现特定的功能。

所述第四焊垫34凹陷于第三表面701，以便后续实现第二芯片70与第一芯片30之间的键合后，第四焊垫34与第三焊垫36相对能够围成第二空隙。相应地，第四焊垫34用于与第一芯片30的第三焊垫36对应实现电连接。

所述第二芯片70的类型可以与第一芯片30的类型相同，也不可以不同。关于所述第二芯片70以及所述第四焊垫34的详细描述，可参考前述实施例对第一芯片30和第二焊垫31的相应描述，在此不再赘述。

继续参考图10，将所述第二芯片70与所述第一芯片30键合在一起，所述第三焊垫36和第四焊垫34相对围成第二空隙35；将所述第一芯片30键合于所述凹槽60的底面。

将第二芯片70与第一芯片30键合在一起，且将第一芯片30键合于所述凹槽60的底面，从而将第二芯片70和第一芯片30在沿垂直于电路板10表面的方向上堆叠，相应实现了三维封装(3D package)。

具体地，在将第二芯片70与第一芯片30键合在一起之后，将第一芯片30键合于凹槽60的底面；或者，在将第一芯片30键合于凹槽60的底面之后，将第二芯片70键合于所述第一芯片30上。本实施例不限定键合第二芯片70和第一芯片30、以及键合第一芯片30与凹槽60底面的先后顺序。

将所述第二芯片70与所述第一芯片30键合在一起，所述第三焊垫36和第四焊垫34相对围成第二空隙35，以便于后续通过电镀工艺，在第二空隙35中形成第二导电凸块。具体地，键合第三表面701与第二表面302。

关于所述第二芯片70与第一芯片30之间的键合方式，可结合参考前述对将第一芯片30键合于凹槽60底面的步骤的相应描述，在此不再赘述。

本实施例中，以在键合第二芯片70与第一芯片30，以及将第一芯片30键合于凹槽60的底面后，所述第四表面702高于所述电路板10的表面作为示例。

在其他实施例中，根据实际凹槽的深度以及第一芯片和第二芯片的厚度，在键合第二芯片与第一芯片，以及在将第一芯片键合于所述凹槽的底面后，所述第四表面还可以低于或齐平于所述电路板的表面，从而将堆叠的第一芯片和第二芯片均容纳于所述凹槽中，有利于进一步实现器件的薄型化。

参考图11，通过电镀工艺，在所述第一空隙32中形成第一导电凸块40；在所述第二空隙35中形成第二导电凸块75，所述第二导电凸块75电连接所述第三焊垫36和第四焊垫34。

第二导电凸块75电连接所述第三焊垫36和第四焊垫34，从而实现第一芯片30与第二芯片70之间的电连接。

作为一种示例，在键合第二芯片70与第一芯片30，以及在将所述第一芯片30键合于所述凹槽60之后，在同一步骤中，通过电镀工艺形成用于第一芯片30与电路板10的电连接的第一导电凸块40、以及用于第二芯片70与第一芯片30电连接的第二导电凸块75，简化了封装工艺、提高了封装效率。

所述第二芯片70与第一芯片30之间的电连接方式不仅限于此。在其他实施例中，在将第一芯片键合于凹槽底面以及通过电镀工艺形成第一导电凸块后，还可以直接利用焊球电连接第二芯片与第一芯片。

关于电镀工艺、第一导电凸块40以及第二导电凸块75的详细描述，请参考前述实施例的相应描述，在此不再赘述。

第二芯片上也可以继续堆叠芯片，所述芯片的堆叠方式与第二芯片堆叠类似，在此不再赘述。对本实施例所述封装方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。

图12至图15是本发明板级系统级封装方法第四实施例中各步骤对应的结构示意图。本实施例与前述实施例的相同之处，在此不再赘述，不同之处在于：

所述电路板10具有相背的第一面101和第二面102；所述电路板10的第二面102上还形成有第五焊垫16；所述凹槽60形成在所述电路板10的第一面101中；所述板级系统级封装方法还包括：在通过电镀工艺，在所述第一空隙32中形成第一导电凸块40的过程中，在第五焊垫16上形成第三导电凸块80。

具体地，参考图12，提供电路板10。本实施例中，所述电路板10的第一面101用于形成凹槽。本实施例中，所述电路板10包括多层板，每层板至少包括基板12以及位于所述基板12表面的互连结构14。

本实施例中，电路板10的第二面102上还形成有第五焊垫16。所述第五焊垫16的部分表面暴露于所述第二面102，用于后续在电镀工艺的过程中形成第三导电凸块。第五焊垫16凹陷于第二面102，方便后续第三导电凸块的形成。

具体地，位于所述底层的互连结构14的部分表面暴露于所述第二面102，第二面102暴露出的部分互连结构14用于作为第五焊垫16，从而无需额外在第二面102上形成焊垫，有利于简化工艺；或者，所述第五焊垫16形成在底层的互连结构14上，且暴露于第二面102。

本实施例中，第二面102形成有第二有机介质层17或第二无机介质层，第五焊垫埋16设于所述第二有机介质层17或第二无机介质层且部分暴露在外。

其中，当底层是具有光刻键合特性的第二有机介质层17时，可以根据需要选择一定厚度的第二有机介质层，方便后续将其他芯片键合至电路板10的第二面102上，无需额外形成键合层，有利于节省工艺、提升封装效率。底层也可以是第二无机介质层，当底层是无机介质层时，相比有机介质层而言，电镀液在无机介质层上的表面张力小，电镀液更容易与第五焊垫16暴露出的表面接触，能够提高第三导电凸块的形成良率；而且，由于无需形成助焊层、阻焊层，可以节省工艺、提升封装效率。

参考图13，在所述电路板10中形成凹槽60，所述凹槽60的底部形成有第一焊垫11，所述第一焊垫11凹陷于所述凹槽60的底面。具体地，所述凹槽60形成在所述电路板10的第一面101。

参考图14，将所述第一芯片30键合于所述凹槽60的底面，所述第一焊垫11和第二焊垫31相对围成第一空隙32。

参考图15，通过电镀工艺，在所述第一空隙32中形成第一导电凸块40。所述板级系统级封装方法还包括：在通过电镀工艺，在所述第一空隙32中形成第一导电凸块40的过程中，在所述第五焊垫16上形成第三导电凸块80。第三导电凸块80用于实现电路板10的第二面102与其他芯片或部件的电连接。

本实施例中，在同一步骤中，通过电镀工艺形成用于第一芯片30与电路板10的电连接的第一导电凸块40、以及用于电路板10与其他芯片或部件电连接的第三导电凸块80，极大地提高了封装效率。其他实施例中，还可以在不同步骤中，通过分别进行的电镀工艺形成所述第一导电凸块和第三导电凸块。在另一些实施例中，还可以利用其他的工艺(例如：植球工艺)形成第三导电凸块。

对本实施例所述封装方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。

图16是本发明板级系统级封装方法第五实施例中对应的结构示意图。本实施例与前述实施例的相同之处，在此不再赘述，不同之处在于：

所述电路板10具有第一面101，所述第一面101还形成有第六焊垫18，所述第六焊垫18凹陷于所述电路板10的第一面101；

所述板级系统级封装方法还包括：提供第三芯片90，所述第三芯片90表面具有第七焊垫91，所述第七焊垫91凹陷于所述第三芯片90表面；将所述第三芯片90键合于所述电路板10的第一面101，所述第七焊垫91与所述第六焊垫18相对围成第三空隙(未标示)；通过电镀工艺，在所述第三空隙中形成第四导电凸块91，电连接所述第六焊垫18与第七焊垫91。

作为一种示例，在实现第一芯片30与凹槽60底面的键合、以及实现第三芯片90与电路板10的键合后，在同一步骤中通过电镀工艺，在第一空隙中形成所述第一导电凸块40、以及在第三空隙中形成所述第四导电凸块91，简化了封装工艺、提高了封装效率。

作为一种示例，所述凹槽60形成于电路板10的第一面101，所述第三芯片90键合于电路板10的第一面101。在其他实施例中，凹槽还可以形成于电路板的第二面，第三芯片也可以键合于电路板的第二面。另一些实施例中，所述第三芯片还可以键合于电路板未形成有凹槽的一面。

所述第三芯片90的类型可以与第一芯片30的类型相同，也不可以不同。关于所述第三芯片90以及所述第七焊垫91的详细描述，可参考前述实施例对第一芯片30和第二焊垫31的相应描述，在此不再赘述。

所述第三芯片90与电路板10之间的键合方式可以相同，也可以不同。

本实施例中，电路板10的第一面101还形成有第三有机介质层19或第三无机介质层，第七焊垫91埋设于所述第三有机介质层19或第三无机介质层且部分暴露在外。当第一面101是具有光刻键合特性的有机介质层时，可以根据需要选择一定厚度的有机介质层，方便将第三芯片90键合至电路板10上，无需额外形成键合层。当第一面101是无机介质层时，相比有机介质层而言，电镀液在无机介质层上的表面张力小，电镀液更容易进入第三空隙中，提高第四导电凸块95的形成效率和良率。

所述第三芯片90与电路板10之间的电连接方式不仅限于此。例如：在其他实施例中，可以直接利用焊球电连接第三芯片与电路板。对本实施例所述封装方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。

相应的，本发明还提供一种板级系统级封装结构。图6是本发明板级系统级封装结构第一实施例的结构示意图。

本实施例中，所述板级系统级封装结构包括：电路板10；凹槽60，位于所述电路板10中，所述凹槽60的底部形成有第一焊垫11，且所述第一焊垫11凹陷于所述凹槽60的底面；第一芯片30，位于所述凹槽60中且键合于所述凹槽60的底面，所述第一芯片30表面形成有第二焊垫31，所述第二焊垫31凹陷于所述第一芯片30表面，所述第一焊垫11和第二焊垫31相对围成第一空隙32；电镀的第一导电凸块40，位于所述第一空隙32中，所述第一导电凸块40电连接所述第一焊垫11和第二焊垫31。

所述电路板10用于支撑和固定多个不同的电路元件，还用于实现电路元件之间的电连接。本实施例中，所述电路板10具有相背的第一面101和第二面102。第一面101和第二面102中的任意一个为正面，另外一个为背面。

电路板10可以为印刷电路板(PCB)。电路板10不限于PCB板，还可以为其他形式的电路板，比如陶瓷电路板。

本实施例中，每层板至少包括基板12以及位于基板12表面的互连结构14。电路板10的层数可以根据实际需求确定。本实施例以电路板10为三层板为示例进行说明。

所述凹槽60用于容纳第一芯片30，有利于减小封装结构的整体厚度，进而满足器件尺寸的薄型化和小型化的需求。所述凹槽60位于所述预设键合区域10a的电路板10中，且暴露出所述预设键合区域10a剩余板顶层的互连结构14的部分表面，暴露出的所述互连结构14用于作为所述第一焊垫11。

所述凹槽60位于所述第一面101和第二面102中的任意一个或两个中。本实施例中，以所述凹槽60位于所述电路板10的第一面101为示例进行说明。

本实施例中，凹槽60的底面形成有第一有机介质层13或第一无机介质层，第一焊垫11埋设于所述第一有机介质层13或第一无机介质层且部分暴露在外。

本实施例中，第一导电凸块40通过电镀工艺形成，由于无需利用焊接工艺实现第一芯片30与电路板10之间的电连接，凹槽60内相应无需形成阻焊剂和助焊剂，可以形成具有光刻键合特性的第一有机介质层13或者第一无机介质层，从而提升电路板10的形成效率，节省工艺流程。其中，当凹槽60底面形成有具有光刻键合特性的第一有机介质层13时，可以根据需要选择一定厚度的第一有机介质层13，方便将第一芯片键合至凹槽60底面上，无需额外形成键合层；当凹槽60底面形成有第一无机介质层时，由于电镀液在无机介质层上的表面张力小，从而电镀液更容易进入第一空隙32中，有利于提高第一导电凸块40的形成良率和效率。

本实施例中，所述凹槽60用于容纳与电路板10键合在一起的第一芯片30，因此，所述凹槽60的深度以及面积，依据在凹槽60内键合的第一芯片30的厚度、尺寸以及数量而定。

第一芯片30键合于所述电路板10的凹槽60内，有利于减小封装结构的整体厚度。本实施例中，所述第一芯片30的数量为多个，多个第一芯片30为同功能芯片；或者，所述多个第一芯片30至少包括两种不同功能的芯片，多种不同功能的芯片集成在一起用于实现一定的功能。

所述第一芯片30与所述凹槽60一一对应；或者，键合于同一凹槽60内的所述第一芯片30的数量为多个，多个第一芯片30的第二焊垫31与所述第一焊垫11相对应。本实施例中，以第一芯片30与凹槽60一一对应为示例进行说明。

所述第一芯片30还具有相背的与第一表面301和二表面302。其中，第一表面301和第二表面302中的任意一个为所述第一芯片30的正面，另外一个面为第一芯片30的背面。作为一种示例，第一表面301形成有所述第二焊垫31。

所述第二表面302低于或齐平于所述电路板10的表面，即所述第二表面302不高于电路板10的表面，从而使得第一芯片30完全容纳于所述凹槽60内。其中，当第二表面302与电路板10的表面齐平时，还提高了封装结构的表面平整度。在其他实施例中，第二表面还可以高于电路板的表面。

本实施例中，所述第一空隙32的高度为5μm至200μm，有利于使得电镀液容易进入第一空隙32内进行电镀工艺，提高第一导电凸块40的形成质量，还使得第一导电凸块40的高度不至于过大。

本实施例中，第一焊垫11和第二焊垫31包括正对部分、错开部分。其中，正对部分用于保证第一导电凸块40能够与第一焊垫11和第二焊垫31之间均具有良好的接触，进而保证通过第一导电凸块40，第一焊垫11和第二焊垫31之间能够具有良好的电性连接；错开部分更容易与电镀液接触，有利于使得在第一空隙32较小的情况下，电镀液也易于流入第一空隙32内，进而有利于提高第一导电凸块40的完好性。

本实施例中，所述第一焊垫11和所述第二焊垫31的正对部分的面积大于第一焊垫11或第二焊垫31面积的二分之一，可以更好的实现电镀工艺，使得形成的第一导电凸块40尽可能完整地填充于第一空隙32内，从而保证第一导电凸块40与第一焊垫11或第二焊垫31之间均具有足够的接触面积，相应有利于实现较低的接触电阻。

本实施例中，所述第一芯片30的边缘至所述凹槽60侧壁的距离至少为10μm，以便于后续塑封层能够填充于凹槽60的剩余空间内。在其他实施例中，当后续无需形成塑封层时，基于实际的机台和工艺水平，合理设定所述第一芯片30的边缘至所述凹槽60侧壁的距离，以使得所述凹槽60剩余的空间不至于过小，有利于保证后续电镀液容易进入到凹槽60和第一空隙32内，进而更好地实现电镀工艺，利于第一导电凸块40的形成。

本实施例中，板级系统级封装结构还包括：键合层20，位于所述第一芯片30和所述凹槽60的底面之间，键合层20避开第一焊垫11和第二焊垫31设置，且覆盖第一芯片30和凹槽60底面之间的第一导电凸块40外围的区域。具体地，键合层20位于第一表面301与凹槽60底面之间。

第一芯片30与凹槽60底面之间通过键合层20实现物理连接，键合层20覆盖第一芯片30与凹槽60底面之间第一导电凸块40外围的区域，增强了封装结构的机械强度，在进行塑封工艺时，塑封材料无需填充第一芯片30与凹槽60底面之间的间隙。

键合层20的材料包括可光刻键合材料、芯片粘结膜、玻璃、介质材料和聚合物材料中的一种或多种。本实施例中，键合层20的材料为可光刻键合材料，使得键合层20具有较高的粘结强度，具有良好的耐化学性、耐酸碱性和耐高温性等特性，且有利于在较短的工艺时间内实现键合。此外，键合层20具有可光刻性，可利用光刻工艺实现图形化，以免采用额外的刻蚀工艺，不仅有利于简化图形化的工艺步骤、提高封装效率和生产产能，还能够减小对键合层20粘结强度的影响、以及对电路板10或第一芯片30的损伤。

在其他实施例中，键合层的材料为芯片粘结膜，芯片粘结膜为具有双面粘性的膜状材料；或者，键合层的材料为介质材料，例如为含硅的氧化物或氮化物；或者，键合层的材料为玻璃；或者，键合层的材料为聚合物材料，其中，该聚合物材料指的是聚合物黏合剂，例如为PMMA或聚酰亚胺。

本实施例中，所述键合层20的厚度为5μm至200μm，所述键合层20至少覆盖所述第一芯片30面积的10％。

第一导电凸块40用于实现第一焊垫11和第二焊垫31的电连接，相应使得第一芯片30与电路板10之间实现电连接。第一导电凸块40通过电镀工艺形成，能够简化封装工艺流程、提高封装效率，还有利于提高第一导电凸块40的形成质量均一性，此外还有利于与封装前段的工艺兼容。

本实施例中，所述第一导电凸块40的横截面积大于10平方微米，从而既可以保证第一导电凸块40占用的面积不至于过大，也可以保证第一导电凸块40与第一焊垫11或第二焊垫31之间的结合强度，进而保证第一焊垫11与第二焊垫31之间良好的电性连接。

本实施例中，板级系统级封装结构还包括：塑封层50，至少填充于键合有第一芯片30的凹槽60。本实施例中，塑封层50还覆盖第一芯片30和电路板10。其他实施例中，板级系统级封装结构还可以包括：填充层，填充于凹槽内；塑封层相应覆盖填充层、所述第一芯片和电路板。

塑封层50用于实现第一芯片30与电路板10的封装集成。所述塑封层50还能起到绝缘、密封以及防潮的作用，有利于提高封装结构的可靠性。其他实施例中，基于实际的器件功能需求，板级系统级封装结构也可以不包括所述塑封层。比如，当键合的第一芯片为图像传感器芯片模组时，可以不形成塑封层。如果形成塑封层，则需要在图像传感器芯片模组上进行开口，以暴露出滤光片。

需要说明的是，结合参考图5，在其他实施例中，所述凹槽60外侧的电路板10表面或所述第一焊垫11外侧的凹槽60底面还可以形成有第八焊垫201，所述第八焊垫201凹陷于所在的表面；所述板级系统级封装结构还包括：互连芯片200，键合于所述电路板10的表面或者键合于所述凹槽60的底面，所述互连芯片200中形成有导电结构202，所述互连芯片200的其中一表面暴露出部分所述导电结构202，所述导电结构202与第八焊垫201相对围成第四空隙(图未示)；电镀的第五导电凸块203，位于所述第四空隙中，所述第五导电凸块203电连接所述第八焊垫201与所述导电结构202；所述互连芯片200位于所述第一芯片30的侧部。

作为一种示例，所述互连芯片200也键合于凹槽60的底面，有利于实现器件的薄型化。相应地，在实际工艺中，依据在凹槽60内键合的互连芯片200和第一芯片30的尺寸及数量，合理设定凹槽60的尺寸。

本实施例中，所述第一导电凸块40和第五导电凸块203通过电镀工艺在同一步骤中形成。

通过调整电路板10中的布线方式，使得所述互连芯片200与所述电路板10电连接，或者，使得互连芯片200通过电路板10与第一芯片30电连接。

当所述互连芯片200与电路板10电连接时，互连芯片200用于将电路板10的电性引出，以通过互连芯片200实现电路板10与其他芯片或外部电路的互连；当所述互连芯片200通过电路板10与第一芯片30电连接时，互连芯片200用于将第一芯片30的电性引出，从而将第一芯片30的电性引出端引至互连芯片200中，对第一芯片30的引出端进行再分布，有利于灵活调整第一芯片30的互连位置。

所述互连芯片200与电路板10相对的面为键合面，所述互连芯片200与所述键合面相背的面上也可以形成有外接焊垫(图未示)，用于作为互连芯片200与其他芯片、电路板等部件之间的外接电极。在其他实施例中，外接焊垫也可以凹陷于互连芯片表面，封装结构还可以包括位于所述外接焊垫上的导电凸块。

所述导电结构202可以为硅通孔(TSV)互连结构或互连层，也可以是其他具有导电功能的结构。对本实施例所述板级系统级封装结构的具体描述，可结合参考前述实施例中的相应描述，本实施例在此不再赘述。

图9是本发明板级系统级封装结构第二实施例的结构示意图。本实施例与前述实施例的相同之处，在此不再赘述，不同之处在于：所述电路板10具有相背的第一面101和第二面102；所述凹槽60位于所述电路板10的第一面101和第二面102中。

第一面101和第二面102中的任意一个为正面，另外一个为背面。相应地，在电路板10的正面和背面中均形成所述凹槽60，电路板10正面和背面的凹槽60内均键合有所述第一芯片30，有利于提高封装的集成度。键合于电路板10正面和背面的凹槽60内的第一芯片30的种类可以相同，也可以不同。

对本实施例所述板级系统级封装结构的具体描述，可结合参考前述实施例中的相应描述，本实施例在此不再赘述。

图11是本发明板级系统级封装结构第三实施例的结构示意图。本实施例与前述实施例的相同之处，在此不再赘述，不同之处在于：

所述第一芯片30具有相所述第一表面301和第二表面302，所述第一表面301形成有所述第二焊垫31，所述第二表面302上形成有第三焊垫36，所述第三焊垫36凹陷于所述第二表面302；

所述板级系统级封装结构还包括：第二芯片70，键合于所述第二表面302；所述第二芯片70具有第三表面701，所述第三表面701形成有第四焊垫34，所述第四焊垫34凹陷于所述第三表面701，所述第四焊垫34和第三焊垫36相对围成第二空隙35；电镀的第二导电凸块80，位于所述第二空隙35中，所述第二导电凸块80电连接所述第三焊垫36和第四焊垫34。

第二芯片70与第一芯片30键合在一起，且第一芯片30键合于所述凹槽60的底面，从而将第二芯片70和第一芯片30在沿垂直于电路板10表面的方向上堆叠，相应实现了三维封装。

本实施例中，第一芯片30中形成有通孔互连结构33，用于连接第二焊垫31与所述第三焊垫36。具体地，通孔互连结构33为硅通孔(TSV)互连结构。

所述第二芯片70还具有与第三表面701相背的第四表面702。本实施例中，以所述第四表面702高于所述电路板10的表面作为示例。其他实施例中，根据实际凹槽的深度以及第一芯片和第二芯片的厚度，所述第四表面还可以低于或齐平于所述电路板的表面，从而将堆叠的第一芯片和第二芯片均容纳于所述凹槽中，有利于进一步实现器件的薄型化。

第二芯片上也可以继续堆叠芯片，所述芯片的堆叠方式与第二芯片堆叠类似，在此不再赘述。对本实施例所述板级系统级封装结构的具体描述，可结合参考前述实施例中的相应描述，本实施例在此不再赘述。

图15是本发明板级系统级封装结构第四实施例的结构示意图。本实施例与前述实施例的相同之处，在此不再赘述，不同之处在于：

电路板10具有相背的第一面101和第二面102；凹槽60位于电路板10的第一面101；电路板10还包括：第五焊垫16，位于电路板10的第二面102上；板级系统级封装结构还包括：电镀的第三导电凸块80，位于第五焊垫16上。

第三导电凸块80用于实现电路板10的第二面102与其他芯片或部件的电连接。本实施例中，第三导电凸块80和第一导电凸块40在同一步骤中通过电镀工艺形成，提高了封装效率。

本实施例中，电路板10包括多层板，每层板至少包括基板12以及位于基板12表面的互连结构14。具体地，位于底层的互连结构14的部分表面暴露于第二面102，第二面102暴露出的部分互连结构14用于作为第五焊垫16；或者，第五焊垫16位于底层的互连结构14上，且暴露于第二面102。

本实施例中，凹槽60的底面形成有第一有机介质层13或第一无机介质层，第一焊垫11埋设于第一有机介质层13或第一无机介质层。

本实施例中，第二面102形成有第二有机介质层17或第二无机介质层，第五焊垫埋16设于第二有机介质层17或第二无机介质层且部分暴露在外。

其中，当底层是具有光刻键合特性的第二有机介质层17时，可以根据需要选择一定厚度的第二有机介质层17，方便实现其他芯片与电路板10的第二面102的键合，无需额外设置键合层。底层也可以是第二无机介质层，相比有机介质层而言，电镀液在无机介质层上的表面张力小，电镀液更容易与第五焊垫16暴露出的表面接触，能够提高第三导电凸块80的形成良率。

对本实施例所述板级系统级封装结构的具体描述，可结合参考前述实施例中的相应描述，本实施例在此不再赘述。

图16是本发明板级系统级封装结构第五实施例的结构示意图。本实施例与前述实施例的相同之处，在此不再赘述，不同之处在于：

电路板10具有第一面101，第一面101还形成有第六焊垫18，所述第六焊垫18凹陷于所述电路板10的第一面101；所述板级系统级封装结构还包括：第三芯片90，键合于所述电路板10的第一面101，所述第三芯片90表面具有第七焊垫91，所述第七焊垫91凹陷于所述第三芯片90表面，所述第七焊垫91与所述第六焊垫18相对围成第三空隙(未标示)；电镀的第四导电凸块91，位于所述第三空隙中，第四导电凸块91电连接所述第六焊垫18与第七焊垫91。

作为一种示例，凹槽60位于电路板10的第一面101，第三芯片90键合于电路板10的第一面101。在其他实施例中，凹槽还可以形成于电路板的第二面，第三芯片也可以键合于电路板的第二面。另一些实施例中，第三芯片还可以键合于电路板未形成有凹槽的一面。

第三芯片90的类型可以与第一芯片30的类型相同，也不可以不同。关于第三芯片90以及第七焊垫91的详细描述，可参考前述实施例对第一芯片30和第二焊垫31的相应描述，在此不再赘述。

第三芯片90与电路板10之间的键合方式可以相同，也可以不同。

本实施例中，电路板10的第一面101还形成有第三有机介质层19或第三无机介质层，第七焊垫91埋设于第三有机介质层19或第三无机介质层且部分暴露在外。当第一面101是具有光刻键合特性的有机介质层时，可以根据需要选择一定厚度的有机介质层，方便将第三芯片90键合至电路板10上，无需额外形成键合层。当第一面101是无机介质层时，相比有机介质层而言，电镀液在无机介质层上的表面张力小，电镀液更容易进入第三空隙中，提高第四导电凸块95的形成效率和良率。

所述第三芯片90与电路板10之间的电连接方式不仅限于此。例如：在其他实施例中，可以直接利用焊球电连接第三芯片与电路板。对本实施例所述封装结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。

相应的，本发明还提供一种电路板。图17是本发明电路板一实施例的结构示意图。

本实施例中，所述电路板10包括：多层堆叠的板，包括预设键合区域10a；每层板至少包括基板12以及位于所述基板12表面的互连结构14；凹槽60，位于所述预设键合区域10a的部分层数的板中，所述凹槽60用于容纳与电路板10键合在一起的第一芯片；所述凹槽60的底部暴露出所述预设键合区域10剩余板顶层的互连结构14的部分表面，暴露出的所述互连结构14用于作为第一焊垫11，所述第一焊垫11用于与所述第一芯片的第二焊垫对应电连接。

电路板10包括凹槽60，用于容纳第一芯片，从而第一芯片能够键合于凹槽60的底面，有利于减小封装结构的整体厚度，进而满足器件尺寸的薄型化和小型化的需求。

电路板10用于支撑和固定多个不同的电路元件，还用于实现电路元件之间的电连接。本实施例中，电路板10可以为印刷电路板(PCB)。电路板10不限于PCB板，还可以为其他形式的电路板，比如陶瓷电路板。

本实施例中，电路板10具有相背的第一面101和第二面102。第一面101和第二面102中的任意一个为正面，另外一个为背面。电路板10的层数可以根据实际需求确定。本实施例以电路板10为四层板为示例进行说明。

互连结构14可以包括互连线、及位于互连插塞上的互连垫。本实施例中，每层板还包括：互连插塞15，贯穿基板12，互连插塞连接基板12两侧的互连结构14。

第一焊垫11用于与第一芯片的第二焊垫对应电连接。第一焊垫11凹陷于凹槽60的底面，以便于在将第一芯片键合于凹槽60的底面后，第一焊垫11与第一芯片的第二焊垫相对能够围成第一空隙，第一空隙用于为第一导电凸块的形成提供空间。

将凹槽60暴露出的互连结构14作为第一焊垫11，从而无需额外在凹槽60的底部形成焊垫，有利于简化工艺。一个凹槽60底部的第一焊垫11的数量为多个，多个第一焊垫11分别用于与多个第一芯片的第二焊垫对应电连接，从而能够在凹槽60内键合多个第一芯片。

凹槽60位于第一面101和第二面102中的任意一个或两个中。本实施例中，以凹槽60形成在电路板10的第一面101为示例进行说明。

本实施例中，电路板10还包括：具有光刻键合特性的第一有机介质层13或第一无机介质层，位于凹槽60的底面，第一焊垫11埋设于第一有机介质层13或第一无机介质层且部分暴露在外。

本实施例中，将第一芯片键合于凹槽60底面后，第二焊垫与第一焊垫11相对围成第一空隙，并且通过电镀工艺在第一空隙中形成用于电连接第二焊垫和第一焊垫11的第一导电凸块，由于无需利用焊接工艺，凹槽60内相应无需形成阻焊剂和助焊剂，可以形成具有光刻键合特性的第一有机介质层13或者第一无机介质层，从而提升电路板10的形成效率，节省工艺流程。

其中，当凹槽60底面形成有具有光刻键合特性的第一有机介质层13时，可以根据需要选择一定厚度的第一有机介质层13，方便将第一芯片键合至凹槽60底面上，无需额外形成键合层；当凹槽60底面形成有第一无机介质层时，由于电镀液在无机介质层上的表面张力小，从而电镀液更容易进入第一空隙中，有利于提高第一导电凸块的形成良率和效率。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (24)

1.一种板级系统级封装方法，其特征在于，包括：

提供电路板；

在所述电路板中形成凹槽，所述凹槽的底部形成有第一焊垫，所述第一焊垫凹陷于所述凹槽的底面；

提供第一芯片，所述第一芯片表面形成有第二焊垫，所述第二焊垫凹陷于所述第一芯片表面；

将所述第一芯片键合于所述凹槽的底面，所述第一焊垫和第二焊垫相对围成第一空隙；

通过电镀工艺，在所述第一空隙中形成第一导电凸块，所述第一导电凸块电连接所述第一焊垫和第二焊垫。

2.如权利要求1所述的板级系统级封装方法，其特征在于，通过键合层将所述第一芯片键合于所述凹槽的底面，所述键合层避开所述第一焊垫和第二焊垫设置。

3.如权利要求2所述的板级系统级封装方法，其特征在于，所述键合层的材料包括可光刻键合材料、芯片粘结膜、玻璃、介质材料和聚合物材料中的一种或多种。

4.如权利要求2所述的板级系统级封装方法，其特征在于，所述键合层的厚度为5μm至200μm，所述键合层至少覆盖所述第一芯片面积的10％。

5.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一芯片具有相背的第一表面和第二表面，所述第一表面上形成有所述第二焊垫，所述第二表面上形成有第三焊垫，所述第三焊垫凹陷于所述第二表面；

在形成第一导电凸块之前，所述板级系统级封装方法还包括：提供第二芯片，所述第二芯片形成有第四焊垫，所述第四焊垫凹陷于所述第二芯片表面；将所述第二芯片与所述第一芯片键合在一起，所述第三焊垫和第四焊垫相对围成第二空隙；

所述板级系统级封装方法还包括：通过电镀工艺，在所述第二空隙中形成第二导电凸块，所述第二导电凸块电连接所述第三焊垫和第四焊垫。

6.如权利要求1所述的板级系统级封装方法，其特征在于，所述电路板具有相背的第一面和第二面；在所述电路板中形成凹槽的过程中，在所述第一面和第二面中的任意一个或两个中对应形成所述凹槽。

7.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一焊垫和所述第二焊垫包括正对部分、错开部分，所述正对部分的面积大于所述第一焊垫或所述第二焊垫面积的二分之一。

8.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一空隙的高度为5μm至200μm。

9.如权利要求1所述的板级系统级封装方法，其特征在于，暴露出的所述第一焊垫或所述第二焊垫的面积为5平方微米至200平方微米。

10.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一导电凸块的横截面积大于10平方微米。

11.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一焊垫和第二焊垫的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种；所述第一导电凸块的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。

12.如权利要求1-11任一项所述的板级系统级封装方法，其特征在于，所述电镀工艺包括化学镀。

13.如权利要求12所述的板级系统级封装方法，其特征在于，所述化学镀包括：

化学镀钯浸金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟，化学钯的时间为7分钟至32分钟；或者，化学镍金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟；或者，化学镍，其中化学镍的时间为30分钟至50分钟。

14.如权利要求1所述的板级系统级封装方法，其特征在于，所述电路板具有相背的第一面和第二面；所述电路板的第二面上还形成有第五焊垫；

所述凹槽形成在所述电路板的第一面中；

所述板级系统级封装方法还包括：在通过电镀工艺，在所述第一空隙中形成第一导电凸块的过程中，在所述第五焊垫上形成第三导电凸块。

15.如权利要求14所述的板级系统级封装方法，其特征在于，所述凹槽的底面形成有第一有机介质层或第一无机介质层，所述第一焊垫埋设于所述第一有机介质层或第一无机介质层；

所述第二面形成有第二有机介质层或第二无机介质层，所述第五焊垫埋设于所述第二有机介质层或第二无机介质层。

16.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一芯片的数量为多个，多个第一芯片为同功能芯片；或者，所述多个第一芯片至少包括两种不同功能的芯片；

所述第一芯片包括PN结、CMOS器件、CIS器件、集成无源器件、传感器模组芯片、MEMS芯片、滤波器芯片、逻辑芯片、存储芯片、连接芯片、电容和电感中的至少一种；

所述传感器模组芯片包括生物传感器芯片、射频传感模组芯片、红外辐射传感模组芯片、可见光传感模组芯片、声波传感模组芯片和电磁波传感模组芯片中的至少一种；所述滤波器芯片包括表面声波谐振器和体声波谐振器中的一种或两种；所述MEMS芯片包括热堆传感器芯片和麦克风芯片中的至少一种。

17.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一芯片包括裸芯片、具有塑封层的芯片、顶面有屏蔽层的芯片、顶面有露出硅通孔互连结构的芯片、具有空气开口的芯片和顶面为接收辐射面的芯片中的至少一种。

18.如权利要求1所述的板级系统级封装方法，其特征在于，所述凹槽外侧的电路板表面或所述第一焊垫外侧的凹槽底面还形成有第八焊垫，所述第八焊垫凹陷于所在的表面；

所述板级系统级封装方法还包括：提供互连芯片，所述互连芯片中形成有导电结构，所述互连芯片的其中一表面暴露出部分所述导电结构；将所述互连芯片键合于所述电路板的表面，或者，将所述互连芯片键合于所述凹槽的底面，所述导电结构与第八焊垫相对围成第四空隙；通过电镀工艺在所述第四空隙中形成第五导电凸块，所述第五导电凸块电连接所述第八焊垫与所述导电结构；所述互连芯片位于所述第一芯片侧部，所述互连芯片与所述电路板电连接，或者，所述互连芯片通过所述电路板与所述第一芯片电连接。

19.一种板级系统级封装结构，其特征在于，包括：

电路板；

凹槽，位于所述电路板中，所述凹槽的底部形成有第一焊垫，且所述第一焊垫凹陷于所述凹槽的底面；

第一芯片，位于所述凹槽中且键合于所述凹槽的底面，所述第一芯片表面形成有第二焊垫，所述第二焊垫凹陷于所述第一芯片表面，所述第一焊垫和第二焊垫相对围成第一空隙；

电镀的第一导电凸块，位于所述第一空隙中，所述第一导电凸块电连接所述第一焊垫和第二焊垫。

20.如权利要求19所述的板级系统级封装结构，其特征在于，所述板级系统级封装结构还包括：键合层，位于所述第一芯片和所述凹槽的底面之间，所述键合层避开所述第一焊垫和第二焊垫设置，且覆盖所述第一芯片和凹槽底面之间的第一导电凸块外围的区域。

21.如权利要求19所述的板级系统级封装结构，其特征在于，所述第一焊垫和所述第二焊垫包括正对部分、错开部分，所述正对部分的面积大于所述第一焊垫或所述第二焊垫面积的二分之一。

22.如权利要求19所述的板级系统级封装结构，其特征在于，所述第一芯片具有相背的第一表面和第二表面，所述第一表面形成有所述第二焊垫，所述第二表面上形成有第三焊垫，所述第三焊垫凹陷于所述第二表面；

所述板级系统级封装结构还包括：第二芯片，键合于所述第二表面，所述第二芯片具有第三表面，所述第三表面形成有第四焊垫，所述第四焊垫凹陷于所述第三表面，所述第四焊垫和第三焊垫相对围成第二空隙；电镀的第二导电凸块，位于所述第二空隙中，所述第二导电凸块电连接所述第三焊垫和第四焊垫。

23.如权利要求19所述的板级系统级封装结构，其特征在于，所述电路板具有相背的第一面和第二面；

所述凹槽位于所述电路板的第一面；所述电路板还包括：第五焊垫，位于所述电路板的第二面上；所述板级系统级封装结构还包括：电镀的第三导电凸块，位于所述第五焊垫上；

或者，所述凹槽位于所述电路板的第一面和第二面。

24.一种电路板，其特征在于，包括：

多层堆叠的板，包括预设键合区域；每层板至少包括基板以及位于所述基板表面的互连结构；

凹槽，位于所述预设键合区域的部分层数的板中，所述凹槽用于容纳与电路板键合在一起的第一芯片；所述凹槽的底部暴露出所述预设键合区域剩余板顶层的互连结构的部分表面，暴露出的所述互连结构用于作为第一焊垫，所述第一焊垫用于与所述第一芯片的第二焊垫对应电连接。

Images