CN113539855A - 一种系统级封装方法及封装结构 - Google Patents
一种系统级封装方法及封装结构 Download PDFInfo
- Publication number
- CN113539855A CN113539855A CN202110808960.0A CN202110808960A CN113539855A CN 113539855 A CN113539855 A CN 113539855A CN 202110808960 A CN202110808960 A CN 202110808960A CN 113539855 A CN113539855 A CN 113539855A
- Authority
- CN
- China
- Prior art keywords
- chip
- pcb
- pad
- welding
- welding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 25
- 238000003466 welding Methods 0.000 claims abstract description 82
- 230000008569 process Effects 0.000 claims abstract description 46
- 238000009713 electroplating Methods 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 16
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 14
- 239000010931 gold Substances 0.000 claims description 14
- 239000000126 substance Substances 0.000 claims description 14
- 238000000465 moulding Methods 0.000 claims description 11
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 10
- 239000004033 plastic Substances 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 239000011651 chromium Substances 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052725 zinc Inorganic materials 0.000 claims description 5
- 239000011701 zinc Substances 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000002386 leaching Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 50
- 238000001259 photo etching Methods 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 230000005855 radiation Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 210000001061 forehead Anatomy 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
本发明提供一种系统级封装方法及封装结构，包括：提供PCB板，PCB板的相对的正面和背面分别形成有多个裸露的第一焊垫和第三焊垫；提供第一芯片，形成有多个裸露的第二焊垫；将所述第一芯片与所述PCB板键合，所述第一焊垫与所述第二焊垫相对围成第一空隙；提供第二芯片，所述第二芯片形成有多个裸露的第四焊垫；将所述第二芯片与所述PCB板键合，所述第三焊垫与所述第四焊垫相对围成第二空隙；通过电镀工艺在所述第一空隙和第二空隙内形成导电凸块以分别电连接所述第一焊垫和第二焊垫以及第三焊垫和第四焊垫。本发明通过将第一芯片与PCB板的正面直接电连接以及第二芯片与PCB板的背面电连接，提高了空间利用率并提高器件的多功能性。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种系统级封装方法及封装结构。
背景技术
随着5G通讯和人工智能(AI)时代的到来，应用于此类相关领域的芯片所要传输和高速交互处理的数据量非常巨大，移动互联网以及物联网方面的需求越来越强劲，电子终端产品的小型化和多功能化成为产业发展的大趋势。如何将不同种类的高密度芯片集成封装在一起构成一个功能强大且体积功耗又比较小的系统或者子系统，成为半导体芯片先进封装领域的一大挑战。
现有的系统级封装，存在以下缺点：a、工艺复杂，造成封装效率低；b、需要先将芯片与器件晶圆实现电连接，最后才能实现与PCB电连接，使得封装尺寸大，集成度低，工艺复杂，成本高等问题。
因此，亟待一种新的系统级封装方法及封装结构，可以解决工艺难度大、封装尺寸大、集成度低以及封装效果差等技术问题。
发明内容
本发明的目的在于提供一种系统级封装方法及封装结构，至少能够解决工艺难度大、封装尺寸大、集成度低以及封装效果差等技术问题。
为了实现上述目的，一方面，本发明提供一种系统级封装方法，包括：
提供PCB板，所述PCB板具有正面和背面，所述正面形成有多个裸露的第一焊垫，所述背面形成有多个裸露的第三焊垫；
提供第一芯片，所述第一芯片具有相对的第一表面和第二表面，与所述PCB板正面相对的为第一表面，所述第一表面形成有多个裸露的第二焊垫；
将所述第一芯片与所述PCB板键合，所述第一焊垫与所述第二焊垫相对围成第一空隙；
提供第二芯片，所述第二芯片具有相对的第一面和第二面，与所述PCB板背面相对的为第一面，所述第一面形成有多个裸露的第四焊垫；
将所述第二芯片与所述PCB板键合，所述第三焊垫与所述第四焊垫相对围成第二空隙；
通过电镀工艺在所述第一空隙和第二空隙内形成导电凸块以分别电连接所述第一焊垫和第二焊垫以及第三焊垫和第四焊垫。
另一方面，本发明还提供一种系统级封装结构，包括：
PCB板，所述PCB板具有正面和背面，所述正面具有多个裸露的第一焊垫，所述背面具有多个裸露的第三焊垫；
第一芯片，所述第一芯片具有相对的第一表面和第二表面，与所述PCB板相对的为第一表面，所述第一表面具有多个裸露的第二焊垫；所述第一芯片键合在所述PCB板的正面；
第二芯片，所述第二芯片具有相对的第一面和第二面，与所述PCB板背面相对的为第一面，所述第一面形成有多个裸露的第四焊垫；所述第二芯片键合在所述PCB板的背面；
导电凸块，通过电镀工艺形成于所述第一焊垫和所述第二焊垫之间以及第三焊垫和第四焊垫之间并分别与所述第一焊垫和所述第二焊垫以及第三焊垫与第四焊垫电连接。
本发明的有益效果在于：
通过将第一芯片与PCB板的正面直接电连接以及第二芯片与PCB板的背面电连接，提高了空间利用率并提高器件的多功能性；通过电镀工艺在芯片与PCB板之间形成导电凸块，省去传统的将芯片键合在晶圆上的步骤，简化工艺，降低工艺难度，提高集成度，提高封装结构的导电性能。
进一步地，PCB板上的第一焊垫和第一芯片的第二焊垫之间形成第一空隙以及第三焊垫与第四焊垫形成第二空隙，通过电镀工艺形成的导电凸块形成在第一空隙和第二空隙中，能够提高结合强度。且形成完导电凸块后，即可实现PCB板和第一芯片以及第二芯片的电连接，无需其他辅助实现电连接的工艺，简化工艺流程。
进一步地，第一芯片和第二芯片与PCB板之间分别通过可光刻键合材料实现物理连接，而且可光刻键合材料覆盖所述导电凸块外围的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。
进一步地，可光刻键合材料由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一芯片、第二芯片与PCB板的结合应力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图8为本发明实施例1所提供的系统级封装方法中不同步骤对应的结构示意图；
图9为本发明实施例3所提供的系统级封装结构的示意图；
图10为本发明实施例4所提供的系统级封装结构的示意图；
图11为本发明实施例5所提供的系统级封装结构的示意图。
附图标记：21、基板；22、介质层；31、第一连接块；32、导电插塞；40、第一焊垫；41、第三焊垫；50、可光刻键合材料；51、第一空腔；60、第二焊垫；61、第四焊垫；62、第五焊垫；63、第六焊垫；70、第一导电凸块；70a、第一空隙；71、第二导电凸块；71a、第二空隙；100、第一芯片；200、第二芯片；201、连通孔；300、塑封层；400、第三芯片。
具体实施方式
以下结合附图和具体实施例对本发明的系统级封装方法及封装结构作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
实施例1
本实施例1提供了一种系统级封装方法，包括以下步骤：
S01：提供PCB板，所述PCB板具有正面和背面，所述正面形成有多个裸露的第一焊垫40，所述背面形成有多个裸露的第三焊垫41；
S02：提供第一芯片100，所述第一芯片100具有相对的第一表面和第二表面，与所述PCB板正面相对的为第一表面，所述第一表面形成有多个裸露的第二焊垫60；
S03：将所述第一芯片100与所述PCB板键合，所述第一焊垫40与所述第二焊垫60相对围成第一空隙70a；
S04：提供第二芯片200，所述第二芯片200具有相对的第一面和第二面，与所述PCB板背面相对的为第一面，所述第一面形成有多个裸露的第四焊垫61；
S05：将所述第二芯片200与所述PCB板键合，所述第三焊垫41与所述第四焊垫61相对围成第二空隙71a；
S06：通过电镀工艺在所述第一空隙70a和第二空隙71a内形成导电凸块以分别电连接所述第一焊垫40和第二焊垫60以及第三焊垫41和第四焊垫61。
需要说明的是，步骤S0N不代表先后顺序。
图1至图7是本实施例各步骤对应的结构示意图。下面请参考图1至图7对系统级封装方法进行详细阐述。
参考图1，提供PCB板，所述PCB板具有正面和背面，所述正面形成有多个裸露的第一焊垫40，所述背面形成有多个裸露的第三焊垫41。
所述PCB板包括至少一层板，每层板至少包括基板21以及位于所述基板21内的互连结构，所述第一焊垫40位于顶层基板上与所述互连结构电连接。
PCB板的形成方法有很多，下面以一种实施例作为说明。
继续参考图1，提供基板21，基板21的材料包括半导体材料，如硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体等。
所述PCB板包括：至少一基板21，位于所述基板21内的导电插塞32，所述第一焊垫40位于顶层基板21上且与所述导电插塞32电连接。PCB板可以是单层板，双层板，三层板，四层板等，具体的，PCB板的层数可以根据实际需求确定。本实施例中，PCB板为双层板，包括基板以及位于基板21表面的第一焊垫40、与第一焊垫40电连接的互连结构，互连结构包括导电插塞32以及与第一焊垫40相对一面上形成的第一连接块31，所述第一连接块31与导电插塞32电连接。本发明中，PCB板可以为陶瓷PCB板。
现有技术中，PCB板顶层为阻焊层、助焊层，阻焊剂覆盖PCB板顶面且暴露出焊垫。本发明中，PCB板的顶层可以同现有技术相同，在顶面设置阻焊层、阻焊；由于本发明中，第一芯片和第二芯片与PCB板的电连接无需通过焊接实现，因此顶面可以不设置阻焊层(绿油)，也可以不设置助焊层。顶层和底层均可以是具有光刻键合特性的介质层22，第一焊垫40和第三焊垫埋设于所述介质层22且部分暴露在外。当顶层和底层是具有光刻键合特性的介质层22时，可以根据需要选择一定厚度的介质层22，方便后续将第一芯片和第二芯片键合至PCB板上，无需额外形成键合层，这样可以节省工艺，从而提升PCB板的形成效率。
第一焊垫40用于后续与第一芯片电连接，第三焊垫41用于后续与第二芯片200电连接，第一焊垫40和第三焊垫41的材料为导电材料，具体可以为铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。
介质层22材料包括氧化硅、氮化硅等，可以通过沉积工艺形成。
参考图2，形成PCB板之后，在PCB板的正面和背面形成可光刻键合材料50，所述可光刻键合材料50覆盖后续形成的导电凸块外围的区域。
本实施例中，所述可光刻键合材料50的厚度为60-160μm，可光刻键合材料50至少覆盖后续所述第一芯片和第二芯片面积的10％。在粘合第一芯片和第二芯片时，形成较大面积的可光刻键合材料50粘合层，尤其将可光刻键合材料50层形成在后期工艺中塑封层不容易填充的位置，这样在后续形成塑封层时，可以保证塑封层和可光刻键合材料50层共同密封第一芯片和第二芯片，第一芯片和第二芯片外周不存在空隙，能够提高器件的结构强度，提高成品率。
可光刻键合材料50材料可以为液体干膜，也可以是膜状干膜，液态干膜可以旋涂在PCB板的表面上，膜状干膜可以贴覆在PCB板的表面上。由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小后续第一芯片和第二芯片与PCB板的结合应力。可光刻键合材料50覆盖后续形成的导电凸块外围的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。
参考图3，提供第一芯片100，所述第一芯片100具有相对的第一表面和第二表面，与所述PCB板相对的为第一表面，所述第一表面形成有多个裸露的第二焊垫60。
第一芯片100含有第二空腔(图中未示出)或未含有第二空腔。
所述第一芯片100为多个，多个第一芯片100可以为具有同功能的芯片；也可以是所述多个第一芯片100至少包括两种不同功能的芯片，多种不同功能的芯片集成在一起实现一定的功能。第一芯片100可以是无源器件或者有源器件，无源器件包括电容、电感、连接芯片(起电连接作用的电连接块)，有源器件可以包括传感器模组芯片、MEMS芯片、滤波器芯片、逻辑芯片、存储芯片。
所述传感器模组芯片包括至少传感射频信号、红外辐射信号、可见光信号、声波信号、电磁波信号其中之一的模组芯片。传感射频信号的模组芯片可以是应用在5G设备中的射频模组芯片，但不限于5G射频传感器模组芯片，还可以是其他类型的射频模组芯片。接收红外辐射信号的模组芯片可以是热像仪、额温枪、其他类型中的测温或成像等利用红外辐射信号的红外传感器模组芯片。传感器模组芯片还可以是摄像头模组芯片，比如包括感光芯片以及滤光片的模组芯片，可以接收可见光用来成像。传感器模组芯片还可以是麦克风模组芯片，可以接收声波用来传递声音信号。本发明中的传感器模组芯片不限于在此列举的类型，可以为本领域可以实现一定功能的各种类型的传感器模组芯片。
本实施例中，每个第一芯片100均设有两个第二焊垫60，在其他实施例中，第一芯片100的第二焊垫60可以为多个，第二焊垫60的材料与第一焊垫40相同，此处不再赘述，第二焊垫60用于后续与第一焊垫40电连接。
参考图4，作为另一种实施例，可光刻键合材料50也可以形成在第一芯片100的表面上，避开第二焊垫60设置。
需要说明的是可光刻键合材料可以避开部分第二焊垫设置，也可以完全避开第二焊垫设置，本技术方案不做限制。
可光刻键合材料50的具体介绍请参考前述，此处不再赘述。
参考图5，将所述第一芯片100与所述PCB板通过可光刻键合材料50连接，所述第一焊垫40与所述第二焊垫60相对围成第一空隙70a。
第一空隙70a的高度为60-160μm，如60μm、80μm、120μm。第一空隙70a的高度为60-160μm时，既满足了后续的电镀液容易进入第一空隙70a进行电镀，也避免了第一空隙70a高度太高而导致电镀时间长的问题，从而兼顾了电镀效率与电镀的良率。
参考图6，提供第二芯片200，第二芯片200上形成有第四焊垫61；将所述第二芯片200与所述PCB板的背面通过可光刻键合材料50连接，所述第三焊垫41与所述第四焊垫61相对围成第二空隙71a。
第二空隙71a与第一空隙70a的参数及作用等内容相同，此处不做描述。
参考图7，通过电镀工艺在所述第一空隙70a以及第二空隙71a内分别形成第一导电凸块70和第二导电凸块71以电连接所述第一焊垫40和第二焊垫60以及第三焊垫41和第四焊垫61。
本发明中，所述电镀工艺包括化学镀。其中，化学镀采用的镀液根据实际中需要形成的第一导电凸块70和第二导电凸块71的材料以及第一焊垫40、第二焊垫60、第三焊垫41及第四焊垫61的材料确定。第一焊垫40、第二焊垫60、第三焊垫41和第四焊垫61的材料选自铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。第一导电凸块70和第二导电凸块71的材料包括：铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。
可以选择，化学镀钯浸金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟，化学钯的时间为7-32分钟；或，化学镍金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟。
电镀工艺选择化学镀钯浸金(ENEPIG)或化学镍金(ENIG)时，工艺参数可以参照下表1。
表1
在进行化学镀之前，为了更好的完成电镀工艺，可以先对焊垫的表面进行清洁，以去除焊垫表面的自然氧化层、提高焊垫的表面湿润度(wetabilities)；之后，可以进行活化工艺，促进镀层金属在待镀金属上的形核生长。
参考图8，形成所述第一导电凸块70和第二导电凸块71之后，还包括：形成塑封层300，覆盖所述PCB板及所述第一芯片100和第二芯片200。
可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、真空层压工艺或旋涂工艺形成所述塑封层300。塑封层300的材料包括：聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料。
其中，在本实施例中，第一芯片100和第二芯片200与PCB板之间的间隙被可光刻键合材料50完全填充，因此塑封层300无需填充在第一芯片100和PCB板之间以及第二芯片200和PCB板之间，从而可以节省塑封工艺的时间。当然，本发明中，如果第一芯片100和第二芯片和PCB板之间如果并没有完全被可光刻键合材料50占据、存在间隙，则塑封层300会进入该间隙，对第一芯片100和第二芯片200进行更好的绝缘、密封以及保护作用。
本发明一方面通过将第一芯片与PCB板的正面直接电连接以及第二芯片与PCB板的背面电连接，提高了空间利用率并提高器件的多功能性；另一方面通过电镀工艺在芯片与PCB板之间形成导电凸块，省去传统的将芯片键合在晶圆上的步骤，简化工艺，降低工艺难度，提高集成度，提高封装结构的导电性能。
进一步地，PCB板上的第一焊垫和第一芯片的第二焊垫之间以及第三焊垫与第二芯片的第四焊垫之间形成空隙，通过电镀工艺形成的导电凸块形成在空隙中，能够提高结合强度。且形成完导电凸块后，即可实现第一焊垫和第一芯片之间以及第三焊垫与第二芯片之间的电连接，无需其他辅助实现电连接的工艺，简化工艺流程。
进一步地，第一芯片、第二芯片与PCB之间通过可光刻键合材料实现物理连接，而且可光刻键合材料覆盖所述导电凸块外围的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。
进一步地，可光刻键合材料材料由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一芯片、第二芯片与PCB板的结合应力。
实施例2
参考图7和图8，本实施例2提供了一种系统级封装结构，图7示出了实施例2的一种系统级封装结构的示意图，请参考图7，所述系统级封装结构包括：
PCB板，所述PCB板具有正面和背面，所述正面具有多个裸露的第一焊垫40，所述背面具有多个裸露的第三焊垫41；
第一芯片100，所述第一芯片100具有相对的第一表面和第二表面，与所述PCB板相对的为第一表面，所述第一表面具有多个裸露的第二焊垫60；所述第一芯片100键合在所述PCB板的正面；
第二芯片200，所述第二芯片200具有相对的第一面和第二面，与所述PCB板背面相对的为第一面，所述第一面形成有多个裸露的第四焊垫61；所述第二芯片200键合在所述PCB板的背面；
导电凸块，通过电镀工艺形成于所述第一焊垫40和所述第二焊垫60之间以及第三焊垫41和第四焊垫61之间并分别与所述第一焊垫40和所述第二焊垫60以及第三焊垫41与第四焊垫61电连接。
通过将第一芯片与PCB板的正面直接电连接以及第二芯片与PCB板的背面电连接，提高了空间利用率并提高器件的多功能性；另一方面通过电镀工艺在芯片与PCB板之间形成导电凸块，省去传统的将芯片键合在晶圆上的步骤，简化工艺，降低工艺难度，提高集成度，提高封装结构的导电性能。
本实施例中，所述PCB板包括：
所述PCB板包括：至少一基板21，位于所述基板21内的导电插塞32，所述第一焊垫40位于顶层基板21上且与所述导电插塞32电连接。PCB板可以是单层板，双层板，三层板，四层板等，具体的，PCB板的层数可以根据实际需求确定。本实施例中，PCB板为双层板，包括位于基板21表面的第一焊垫40、与第一焊垫40电连接的互连结构，互连结构包括导电插塞32以及位于第一焊垫40相对一面上第一连接块31，所述第一连接块31与导电插塞32电连接。本发明中，PCB板可以为陶瓷PCB板。
第一芯片100和第二芯片200含有第二空腔或未含有第二空腔，第二芯片与第一芯片100可以为相同芯片，也可以为不同功能的芯片。
所述第一芯片100为多个，多个第一芯片100可以为具有同功能的芯片；也可以是所述多个第一芯片100至少包括两种不同功能的芯片，多种不同功能的芯片集成在一起实现一定的功能。第一芯片100可以是无源器件或者有源器件，无源器件包括电容、电感、连接芯片(起电连接作用的电连接块)，有源器件可以包括传感器模组芯片、MEMS芯片、滤波器芯片、逻辑芯片、存储芯片。
第二芯片的类型可以参考第一芯片，此处不做过多描述。
具体的，第一芯片100和第二芯片200与PCB板之间通过可光刻键合材料50实现物理连接，所述可光刻键合材料50避开焊垫设置并覆盖所述第一导电凸块70和第二导电凸块71外围的区域。
第一芯片100和第二芯片与PCB板之间通过可光刻键合材料50实现物理连接，而且可光刻键合材料50覆盖所述第一导电凸块70外围和第二导电凸块71外围的区域，一方面，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺，另一方面，可光刻键合材料50材料由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一芯片100、第二芯片200与PCB板的结合应力。
参考图8，还包括：塑封层300，所述塑封层300覆盖所述PCB板及所述第一芯片100和第二芯片200。
塑封层300的材料和作用参考实施例1，此处不再描述。
实施例3
参考图9，本实施例3提供一种系统级封装结构，与实施例2不同的是，塑封层300内设有连通孔201，所述连通孔201贯穿所述塑封层300并延伸至所述第一芯片100和/或第二芯片200。
连通孔201用于与外部大气连通，通过在塑封层300上设该连通孔201，使得第一芯片100或第二芯片200能够实现与外部大气相通，满足更多的芯片的需求。
其他与实施例2相同，在此不做赘述。
实施例4
参考图10，本实施例4提供一种系统级封装结构，与实施例2不同的是，本实施例4中的可光刻键合材料50具有第一开口，所述第一开口被所述第一芯片100和所述PCB板围成第一空腔51。
本实施例中，部分第一芯片100的下方需要具有空腔，部分第一芯片100的下方不需要空腔。在其他实施例中，也可以是整个第一芯片100下方均具有第一空腔51，此种情况，需要对每一个第一芯片100对应的可光刻键合材料50部分均形成第一空腔51。该第一空腔51为第一芯片100提供工作的空腔环境，不需再另外做封盖，简化了工艺。
需要说明的是，第二芯片200与PCB板背面之间的可光刻键合材料50也可以具有开口。
其他与实施例2相同，在此不做赘述。
实施例5
参考图11，本实施例5提供一种系统级封装结构，与实施例2不同的是本实施例5与还包括第三芯片400，所述第三芯片400键合在所述第一芯片100上。
具体的，第三芯片400上形成有第六焊垫63，第一芯片100的第二表面上形成有第五焊垫62，第三芯片400通过可光刻键合材料50与第一芯片100连接，并通过导电凸块实现第五焊垫62与第六焊垫63的电连接，最终实现第一芯片100与第三芯片400的电连接。
需要说明的是，在一实施例中，第三芯片400也可以与第二芯片200实现键合连接；在另一实施例中，第三芯片400可以分别键合在第一芯片100和第二芯片200上。
通过将第三芯片400键合在第一芯片100上，能够提高了空间利用率并提高器件的多功能性。
其他与实施例2相同，在此不做赘述。
需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (20)
1.一种系统级封装方法，其特征在于，包括：
提供PCB板，所述PCB板具有正面和背面，所述正面形成有多个裸露的第一焊垫，所述背面形成有多个裸露的第三焊垫；
提供第一芯片，所述第一芯片具有相对的第一表面和第二表面，与所述PCB板正面相对的为第一表面，所述第一表面形成有多个裸露的第二焊垫；
将所述第一芯片与所述PCB板键合，所述第一焊垫与所述第二焊垫相对围成第一空隙；
提供第二芯片，所述第二芯片具有相对的第一面和第二面，与所述PCB板背面相对的为第一面，所述第一面形成有多个裸露的第四焊垫；
将所述第二芯片与所述PCB板键合，所述第三焊垫与所述第四焊垫相对围成第二空隙；
通过电镀工艺在所述第一空隙和第二空隙内形成导电凸块以分别电连接所述第一焊垫和第二焊垫以及第三焊垫和第四焊垫。
2.根据权利要求1所述的系统级封装方法，其特征在于，所述第一芯片与PCB板的正面以及第二芯片与PCB板的背面通过可光刻键合材料连接。
3.根据权利要求2所述的系统级封装方法，其特征在于，所述可光刻键合材料的厚度为60-160μm，所述可光刻键合材料至少覆盖所述第一芯片以及第二芯片面积的10％。
4.根据权利要求2所述的系统级封装方法，其特征在于，所述可光刻键合材料覆盖所述导电凸块外围的区域。
5.根据权利要求2所述的系统级封装方法，其特征在于，所述可光刻键合材料的形成方法包括：
所述PCB板与所述第一芯片键合之前，在所述PCB板上形成可光刻键合材料；
或者，
所述PCB板与所述第一芯片键合之前，在所述第一芯片上形成可光刻键合材料。
6.根据权利要求1所述的系统级封装方法，其特征在于，所述第一芯片含有第二空腔或未含有第二空腔。
7.根据权利要求1所述的系统级封装方法，其特征在于，所述第一芯片为多个，多个第一芯片为同功能芯片；或者，所述多个第一芯片至少包括两种不同功能的芯片。
8.根据权利要求1所述的系统级封装方法，其特征在于，所述第一芯片包括MEMS芯片、滤波器芯片、逻辑芯片、存储芯片、电容、电感中的至少一种。
9.根据权利要求1所述的系统级封装方法，其特征在于，形成所述导电凸块后，还包括：形成塑封层，覆盖所述PCB板及所述第一芯片和第二芯片。
10.根据权利要求1所述的系统级封装方法，其特征在于，所述PCB板包括：
至少一层板，每层板至少包括基板以及位于所述基板内的互连结构，所述第一焊垫位于顶层基板上与所述互连结构电连接。
11.根据权利要求2所述的系统级封装方法，其特征在于，所述可光刻键合材料包括：膜状干膜或液态干膜。
12.根据权利要求1所述的系统级封装方法，其特征在于，所述第一焊垫、第二焊垫、第三焊垫以及第四焊垫的材料包括：铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合；
所述导电凸块的材料包括：铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。
13.根据权利要求1-12任一项所述的系统级封装方法，其特征在于，所述电镀工艺包括：
化学镀钯浸金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟，化学钯的时间为7-32分钟；或，
化学镍金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟；或，
化学镍，其中化学镍的时间为30-50分钟。
14.一种系统级封装结构，其特征在于，包括：
PCB板，所述PCB板具有正面和背面，所述正面具有多个裸露的第一焊垫，所述背面具有多个裸露的第三焊垫；
第一芯片，所述第一芯片具有相对的第一表面和第二表面，与所述PCB板相对的为第一表面，所述第一表面具有多个裸露的第二焊垫；所述第一芯片键合在所述PCB板的正面；
第二芯片，所述第二芯片具有相对的第一面和第二面，与所述PCB板背面相对的为第一面，所述第一面形成有多个裸露的第四焊垫；所述第二芯片键合在所述PCB板的背面；
导电凸块，通过电镀工艺形成于所述第一焊垫和所述第二焊垫之间以及第三焊垫和第四焊垫之间并分别与所述第一焊垫和所述第二焊垫以及第三焊垫与第四焊垫电连接。
15.根据权利要求14所述的系统级封装结构，其特征在于，所述第一芯片与PCB板的正面以及第二芯片与PCB板的背面通过可光刻键合材料连接，所述可光刻键合材料避开焊垫设置并覆盖所述导电凸块外围的区域。
16.根据权利要求14所述的系统级封装结构，其特征在于，还包括：塑封层，所述塑封层覆盖所述PCB板及所述第一芯片和第二芯片。
17.根据权利要求14所述的系统级封装结构，其特征在于，所述塑封层上设有连通孔，所述连通孔贯穿所述塑封层并延伸至所述第一芯片和/或第二芯片。
18.根据权利要求14所述的系统级封装结构，其特征在于，所述PCB板包括：
至少一层板，每层板至少包括基板以及位于所述基板内的互连结构，所述第一焊垫位于顶层基板上与所述互连结构电连接。
19.根据权利要求15所述的系统级封装结构，其特征在于，所述可光刻键合材料具有第一开口，所述第一开口被所述第一芯片和所述PCB板的正面围成第一空腔。
20.根据权利要求14所述的系统级封装结构，其特征在于，还包括第三芯片，所述第三芯片键合在所述第一芯片和/或第二芯片上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110808960.0A CN113539855A (zh) | 2021-07-16 | 2021-07-16 | 一种系统级封装方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110808960.0A CN113539855A (zh) | 2021-07-16 | 2021-07-16 | 一种系统级封装方法及封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113539855A true CN113539855A (zh) | 2021-10-22 |
Family
ID=78099942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110808960.0A Withdrawn CN113539855A (zh) | 2021-07-16 | 2021-07-16 | 一种系统级封装方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113539855A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022143930A1 (zh) * | 2020-12-30 | 2022-07-07 | 中芯集成电路（宁波）有限公司 | 一种板级系统级封装方法、结构、电路板及形成方法 |
| WO2024082644A1 (zh) * | 2022-10-17 | 2024-04-25 | 盛合晶微半导体(江阴)有限公司 | 半导体互连结构的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001060642A (ja) * | 1999-08-19 | 2001-03-06 | Sony Corp | 半導体チップの実装方法と半導体装置の製造方法および半導体装置 |
| US20140295618A1 (en) * | 2013-03-29 | 2014-10-02 | Stats Chippac, Ltd. | Methods of Manufacturing Flip Chip Semiconductor Packages Using Double-Sided Thermal Compression Bonding |
| CN108666264A (zh) * | 2017-09-30 | 2018-10-16 | 中芯集成电路（宁波）有限公司 | 晶圆级系统封装方法及封装结构 |
| CN110875203A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法以及封装结构 |
-
2021
- 2021-07-16 CN CN202110808960.0A patent/CN113539855A/zh not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001060642A (ja) * | 1999-08-19 | 2001-03-06 | Sony Corp | 半導体チップの実装方法と半導体装置の製造方法および半導体装置 |
| US20140295618A1 (en) * | 2013-03-29 | 2014-10-02 | Stats Chippac, Ltd. | Methods of Manufacturing Flip Chip Semiconductor Packages Using Double-Sided Thermal Compression Bonding |
| CN108666264A (zh) * | 2017-09-30 | 2018-10-16 | 中芯集成电路（宁波）有限公司 | 晶圆级系统封装方法及封装结构 |
| CN110875203A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法以及封装结构 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022143930A1 (zh) * | 2020-12-30 | 2022-07-07 | 中芯集成电路（宁波）有限公司 | 一种板级系统级封装方法、结构、电路板及形成方法 |
| WO2024082644A1 (zh) * | 2022-10-17 | 2024-04-25 | 盛合晶微半导体(江阴)有限公司 | 半导体互连结构的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101424777B1 (ko) | 집적 회로 패키지 시스템 | |
| WO2009002381A2 (en) | Mold compound circuit structure for enhanced electrical and thermal performance | |
| CN113539855A (zh) | 一种系统级封装方法及封装结构 | |
| CN113540003A (zh) | 一种系统级封装结构及封装方法 | |
| US11538774B2 (en) | Wireless transmission module and manufacturing method | |
| CN113539859A (zh) | 一种系统级封装方法及封装结构 | |
| CN113539852A (zh) | 一种系统级封装方法及封装结构 | |
| CN114388375A (zh) | 形成芯片封装体的方法和芯片封装体 | |
| CN113555291A (zh) | 一种系统级封装方法及封装结构 | |
| CN113539849A (zh) | 一种系统级封装方法及其封装结构 | |
| CN113539851A (zh) | 一种系统级封装方法及其封装结构 | |
| CN113540066A (zh) | 一种系统级封装结构及封装方法 | |
| CN114823391A (zh) | 一种晶圆级系统封装结构及方法 | |
| CN114823357A (zh) | 晶圆级封装方法以及封装结构 | |
| CN113539857A (zh) | 一种系统级封装方法及封装结构 | |
| CN114695145A (zh) | 板级系统级封装方法及封装结构 | |
| CN114823390A (zh) | 晶圆级系统封装方法及封装结构 | |
| CN113555333A (zh) | 一种系统级封装结构及封装方法 | |
| CN114823372A (zh) | 板级系统级封装方法及封装结构 | |
| CN113540065A (zh) | 一种系统级封装结构及封装方法 | |
| CN112614830A (zh) | 一种封装模组及电子设备 | |
| CN114976623B (zh) | 一种封装结构及其封装方法 | |
| US11996424B2 (en) | Controllable gap height for an image sensor package | |
| US20230144055A1 (en) | Heat sinking by thru-mold vias in shielded modules | |
| CN114823379A (zh) | 一种晶圆级系统封装结构及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20211022 |