CN113540066A - 一种系统级封装结构及封装方法 - Google Patents

一种系统级封装结构及封装方法 Download PDF

Info

Publication number
CN113540066A
CN113540066A CN202110808958.3A CN202110808958A CN113540066A CN 113540066 A CN113540066 A CN 113540066A CN 202110808958 A CN202110808958 A CN 202110808958A CN 113540066 A CN113540066 A CN 113540066A
Authority
CN
China
Prior art keywords
chip
device wafer
pad
pcb
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110808958.3A
Other languages
English (en)
Inventor
蔺光磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinzhiwei Shanghai Electronic Technology Co ltd
Original Assignee
Xinzhiwei Shanghai Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinzhiwei Shanghai Electronic Technology Co ltd filed Critical Xinzhiwei Shanghai Electronic Technology Co ltd
Priority to CN202110808958.3A priority Critical patent/CN113540066A/zh
Publication of CN113540066A publication Critical patent/CN113540066A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种系统级封装结构及封装方法，封装结构包括：PCB板具有导电互连结构、第一凹槽以及暴露出导电互连结构的第一焊垫和第二焊垫；第一器件晶圆具有若干个第一芯片，第一芯片具有第三焊垫，第一器件晶圆键合在PCB板的第一表面且覆盖第一凹槽；第二器件晶圆具有若干个第二芯片，第二芯片具有第四焊垫，第二器件晶圆键合在PCB板的第二表面；第一导电凸块电连接第一焊垫和第三焊垫；第二导电凸块电连接第二焊垫和第四焊垫。本发明通过将第一器件晶圆和第二器件晶圆分别与PCB板直接电连接，通过电镀工艺在芯片与PCB板之间形成导电凸块，省去传统的将芯片键合在晶圆上的步骤，简化工艺，降低工艺难度，提高集成度，提高封装结构的导电性能。

Description

一种系统级封装结构及封装方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种系统级封装结构及封装方法。
背景技术
随着5G通讯和人工智能(AI)时代的到来，应用于此类相关领域的芯片所要传输和高速交互处理的数据量非常巨大，移动互联网以及物联网方面的需求越来越强劲，电子终端产品的小型化和多功能化成为产业发展的大趋势。如何将不同种类的高密度芯片集成封装在一起构成一个功能强大且体积功耗又比较小的系统或者子系统，成为半导体芯片先进封装领域的一大挑战。
现有的系统级封装，存在以下缺点：a、工艺复杂，造成封装效率低；b、需要先将芯片与器件晶圆实现电连接，最后才能实现与PCB电连接，使得封装尺寸大，集成度低，工艺复杂，成本高等问题。
因此，亟待一种新的系统级封装结构及封装方法，可以解决工艺难度大、封装尺寸大、集成度低以及封装效果差等技术问题。
发明内容
本发明的目的在于提供一种系统级封装结构及封装方法，至少能够解决工艺难度大、封装尺寸大、集成度低以及封装效果差等技术问题。
为了实现上述目的，一方面，本发明提供一种系统级封装结构，包括：
PCB板，所述PCB板包括相对的第一表面和第二表面，所述PCB板中具有若干个导电互连结构，所述第一表面暴露出所述导电互连结构的第一焊垫，所述第二表面暴露出所述导电互连结构的第二焊垫，所述第一表面避开所述第一焊垫的区域形成有若干个第一凹槽；
第一器件晶圆，所述第一器件晶圆包括相对的第三表面和第四表面，所述第一器件晶圆具有若干个第一芯片，所述第一芯片具有暴露出所述第三表面的第三焊垫，所述第一器件晶圆的第三表面键合在所述PCB板的第一表面，且所述第一芯片遮盖所述第一凹槽；
第二器件晶圆，所述第二器件晶圆包括相对的第五表面和第六表面，所述第二器件晶圆具有若干个第二芯片，所述第二芯片具有暴露出所述第五表面的第四焊垫，所述第二器件晶圆的第五表面键合在所述PCB板的第二表面；
第一导电凸块，设置于所述第一焊垫和所述第三焊垫之间，以电连接所述第一焊垫和所述第三焊垫；
第二导电凸块，设置于所述第二焊垫和所述第四焊垫之间，以电连接所述第二焊垫和所述第四焊垫。
另一方面，本发明还提供一种系统级封装方法，包括：
提供PCB板，所述PCB板包括相对的第一表面和第二表面，所述PCB板中具有若干个导电互连结构，所述第一表面暴露出所述导电互连结构的第一焊垫，所述第二表面暴露出所述导电互连结构的第二焊垫，所述第一表面避开所述第一焊垫的区域形成有若干个第一凹槽；
提供具有若干个第一芯片的第一器件晶圆，所述第一器件晶圆包括相对的第三表面和第四表面，所述第一芯片具有暴露出所述第三表面的第三焊垫；
将所述第三表面与所述第一表面键合，所述第一焊垫和所述第三焊垫之间相对围成第一空隙，且所述第一芯片遮盖所述第一凹槽；
提供具有若干个第二芯片的第二器件晶圆，所述第二器件晶圆包括相对的第五表面和第六表面，所述第二芯片具有暴露出所述第五表面的第四焊垫；
将所述第五表面与所述第二表面键合，所述第二焊垫和所述第四焊垫之间相对围成第二空隙；
在所述第一空隙内形成第一导电凸块以电连接所述第一焊垫和所述第三焊垫；
在所述第二空隙内形成第二导电凸块以电连接所述第二焊垫和所述第四焊垫。
本发明的有益效果在于：本发明将集成有多个第一芯片的第一器件晶圆和集成有多个第二芯片的第二器件晶圆分别与PCB板直接电连接，这种晶圆与PCB板直接键合连接的方式，提高了空间利用率和器件的集成度；在第一芯片与PCB板之间以及第二芯片与PCB板之间形成导电凸块，与通过现有技术焊接的方式实现电连接的方案相比，简化工艺，降低工艺难度，提高集成度，提高封装结构的导电性能。
进一步的，第一器件晶圆和PCB板之间以及第二器件晶圆和PCB板之间分别通过可光刻键合材料实现物理连接，而且可光刻键合材料覆盖所述导电凸块外围的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。
进一步的，可光刻键合材料由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一器件晶圆和第二器件晶圆与PCB板的结合应力。
进一步的，形成有贯穿第一器件晶圆的第四表面并延伸至第一芯片上的通孔，通过该通孔与外部大气相通，给集成在晶圆上的MEMS芯片提供与外部连接的工作腔体，扩展了MEMS芯片的应用类型，提高了封装结构的功能集成能力。
进一步的，将多个第三芯片直接键合在第一器件晶圆的第一芯片和/或第二器件晶圆的第二芯片，从而有助于满足实际应用中对封装结构的集成度、便携性和高性能的要求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1的系统级封装结构的结构示意图；
图2a为本发明实施例2的系统级封装结构的结构示意图；
图2b为本发明实施例2的系统级封装结构的另一种结构示意图；
图3为本发明实施例3的系统级封装方法的流程示意图；
图4-图14为本发明实施例3的系统级封装方法各步骤对应的结构示意图；
图15为本发明实施例3的系统级封装方法的单个封装体的结构示意图。
附图标记：100、PCB板；101、导电互连结构；102、第一凹槽；103、第一焊垫；104、第二焊垫；110、第一表面；120、第二表面；100a、第一层电路板；100b、第二层电路板；101a、子导电互连结构；101b、导电插塞；101c、第一连接块；200、第一器件晶圆；201、第一芯片；202、第三焊垫；203、第六焊垫；200a、第一键合层；200a’、开口；200b、第一空隙；300、第二器件晶圆；301、第二芯片；302、第四焊垫；303、第七焊垫；300a、第二键合层；300b、第二空隙；400a、第一导电凸块；400b、第二导电凸块；500、第三芯片；501、第五焊垫。
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
实施例1
参考图1，本发明提供了一种系统级封装结构，包括：
PCB板100，PCB板100包括相对的第一表面110和第二表面120，PCB板中具有若干个导电互连结构101，第一表面110暴露出导电互连结构101的第一焊垫103，第二表面120暴露出导电互连结构101的第二焊垫104，第一表面110避开第一焊垫103的区域形成有若干个第一凹槽102；
第一器件晶圆200，第一器件晶圆200包括相对的第三表面210和第四表面220，第一器件晶圆200具有若干个第一芯片201，第一芯片201具有暴露出第三表面210的第三焊垫202，第一器件晶圆200的第三表面210键合在PCB板100的第一表面110，且第一芯片201遮盖第一凹槽102；
第二器件晶圆300，第二器件晶圆300包括相对的第五表面310和第六表面320，第二器件晶圆300具有若干个第二芯片301，第二芯片301具有暴露出第五表面310的第四焊垫302，第二器件晶圆300的第五表面310键合在PCB板100的第二表面120；
第一导电凸块400a，设置于第一焊垫103和第三焊垫202之间，以电连接第一焊垫103和第三焊垫202；
第二导电凸块400b，设置于第二焊垫104和第四焊垫302之间，以电连接第二焊垫104和第四焊垫302。
本实施例中，为方便清楚地示意和说明，第一焊垫103的表面齐平于PCB板100的第一表面110以及第二焊垫104的表面齐平于PCB板100的第二表面120作为示例。在其他实施例中，第一焊垫103的表面可以突出于PCB板100的第一表面110，还可以凹陷在PCB板100的第一表面110。同样的，第二焊垫104的表面可以突出于PCB板100的第二表面120，还可以凹陷在PCB板100的第二表面120。在PCB板100的第一表面110形成第一凹槽102，通过键合工艺将第一器件晶圆200键合在PCB板100的第一表面100，使得第一器件晶圆200中的第一芯片201遮盖住第一凹槽102。并且，将第二器件晶圆300键合在PCB板100的第二表面120，将第一器件晶圆200和第二器件晶圆300同时与PCB板100进行键合，提高了封装结构的空间利用率和器件的集成度。
另外，通过电镀工艺形成第一导电凸块400a，以实现第一器件晶圆200中的第一芯片201的第三焊垫202与PCB板100的第一焊垫103的电连接，以及第二器件晶圆300中的第二芯片301的第四焊垫302与PCB板100的第二焊垫104的电连接。与传统工艺利用焊接实现芯片与PCB板电连接的封装工艺相比，简化工艺流程，提高了封装结构的可靠性和导电性能；其次，第一器件晶圆200和第二器件晶圆300已集成有多个芯片，与传统工艺先将芯片键合在晶圆上的工艺步骤相比，简化工艺流程，降低工艺难度，提高了封装效率。
第一焊垫103用于与第一芯片201的第三焊垫202电连接，第二焊垫104用于与第二芯片301的第四焊垫302电连接，第一焊垫103和第二焊垫104的材料为导电材料，具体可以为铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。第三焊垫202和第四焊垫302的具体材质参考第一焊垫103和第二焊垫104。
本实施例中，采用电镀工艺形成的第一导电凸块400a需要根据第一焊垫103和第三焊垫202的材料确定，以及第二导电凸块400b需要根据第二焊垫104和第四焊垫302的材料确定。形成的第一导电凸块400a和第二导电凸块400b的横截面积大于10平方微米，第一导电凸块400a和第二导电凸块400b的材料包括：铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。
第一器件晶圆200的第三表面210和PCB板100的第一表面110之间设有第一键合层200a，第一键合层200a避开第一焊垫103和第三焊垫202设置并覆盖第一导电凸块400a的外围区域。
第二器件晶圆300的第五表面310和PCB板100的第二表面120之间设有第二键合层300a，第二键合层300a避开第二焊垫104和第四焊垫302设置并覆盖第二导电凸块400b的外围区域。
需要说明的是，第一键合层200a和第二键合层300a包括可光刻键合材料、芯片粘结膜、金属、介质层或聚合物材料之一或组合。
本实施例中，第一键合层200a为可光刻键合材料，可光刻键合材料的厚度为60-160μm，可光刻键合材料至少分别覆盖粘合的第一芯片201和第二芯片301面积的10％。在键合第一器件晶圆200和PCB板100以及键合第二器件晶圆300和PCB板100时，形成较大面积的可光刻键合材料，使得第一芯片201和第二芯片301外周不存在空隙，能够提高封装结构的结构强度以及成品率。
优选的，可光刻键合材料包括干膜，可光刻键合材料可以为液体干膜，也可以是膜状干膜，液态干膜可以旋涂在PCB板100的第一表面110或者第一器件晶圆200的第三表面210，以及PCB板100的第二表面120或者第二器件晶圆300的第五表面310，膜状干膜可以贴覆在PCB板100的第一表面110或者第一器件晶圆200的第三表面210，以及PCB板100的第二表面120或者第二器件晶圆300的第五表面310。由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一器件晶圆200和第二器件晶圆300与PCB板100的结合应力。并且可光刻键合材料覆盖第一导电凸块400a和第二导电凸块400b的外围区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。
第一键合层200a具有开口200a’，开口200a’与第一凹槽102相对设置。
本实施例中，第一器件晶圆200集成的是MEMS芯片，第一凹槽102为MEMS芯片提供器件工作的空腔环境，通过刻蚀第一键合层200a形成开口200a’，开口200a’和第一凹槽102被第一器件晶圆200和PCB板100围成第一空腔，第一空腔为第一器件晶圆200中第一芯片201提供器件工作的空腔结构，不需要再另外做封盖，简化了工艺，同时还扩展了第一芯片201的应用功能类型。
优选的，采用第一空腔为密闭工作空腔的可以为MEMS芯片，第一芯片201可以选自具有相同或不同的功能、用途及结构的MEMS芯片，包括陀螺仪、加速度计、惯性传感器、压力传感器、流量传感器、位移传感器、电场传感器、电场强度传感器、电流传感器、磁通传感器和磁场强度传感器。
第一器件晶圆200上设有通孔(图中未示出)，通孔从第一器件晶圆200的第四表面220延伸至第一芯片201。
优选的，第一芯片201还可以采用通孔与外界连通的芯片可以为传感器模组芯片，比如温度传感器、热流传感器、热导率传感器、光调制器、声音传感器、气体传感器、湿度传感器、离子传感器、生物传感器等中的至少一种。本实施例为麦克风模组芯片，通过通孔接收声波用来传递声音信号。本发明中的传感器模组芯片不限于在此列举的类型，可以为本技术领域可以实现一定功能的各种类型的传感器模组芯片。
不需要通孔或封闭工作腔结构的第二芯片301可以包括逻辑芯片、存储芯片、中央处理器芯片、微处理器芯片、模数转换芯片的至少一种。
PCB板100包括：
至少一层电路板，每层电路板包括基板以及贯穿基板的子导电互连结构101a，相邻的电路板通过子导电互连结构101a电连接。
本实施例中，PCB板100为两层电路板，即第一层电路板100a和第二层电路板100b，每层电路板包括基板以及贯穿基板的子导电互连结构101a，子导电互连结构101a包括导电插塞101b以及与第一焊垫103或第二焊垫104相对一面上形成的第一连接块101c，第一连接块101c与导电插塞101b电连接，第一焊垫103位于第一层电路板100a上且与导电插塞101b电连接，第二焊垫104位于第二层电路板100b上且与导电插塞101b电连接。其他实施例中PCB板100可以是单层板，双层板，三层板，四层板等，具体的，PCB板100的层数可以根据实际需求确定。具体的，PCB板100可以为陶瓷基板。
现有技术中，PCB板100顶层为阻焊层、助焊层，阻焊剂覆盖PCB板100顶面且暴露出第一焊垫103和第二焊垫104。本发明中，PCB板100的顶层可以与现有技术相同，在顶面设置阻焊层阻焊，但由于本发明中，第一器件晶圆200和第二器件晶圆300与PCB板100的电连接无需通过焊接实现，因此顶面可以不设置阻焊层(绿油)，也可以不设置助焊层。
实施例2
参考图1、图2a，本实施例提供了一种系统级封装结构，与实施例1不同的是，本实施例提供第三芯片500，第三芯片键合第一芯片201上。
具体的，对第一器件晶圆200的第四表面220进行减薄暴露出第一芯片201表面后，将第三芯片500与第一芯片201进行键合。第三芯片500上形成有裸露芯片表面的第五焊垫501，第一芯片201远离PCB板100的一面形成有多个裸露的第六焊垫203，并在第一芯片201远离PCB板100的一面通过可光刻键合材料与第三芯片500键合，再通过电镀工艺形成的连接块实现第五焊垫501与第六焊垫203的电连接，也可以通过贴片工艺或回流焊接工艺实现第三芯片500与第一芯片201的电连接，最终实现第三芯片500与第一芯片201的电连接。
参考图1、图2b，本实施例提供的第三芯片500还可以键合在第二芯片301上。
具体的，对第二器件晶圆200的第六表面320进行减薄暴露出第二芯片301表面后，将第三芯片500与第二芯片301进行键合。第三芯片500上形成有裸露芯片表面的第五焊垫501，第二芯片301远离PCB板100的一面形成有多个裸露的第七焊垫303，并在第二芯片301远离PCB板100的一面通过可光刻键合材料与第三芯片500键合，再通过电镀工艺形成的连接块实现第五焊垫501与第七焊垫303的电连接，也可以通过贴片工艺或回流焊接工艺实现第三芯片500与第二芯片301的电连接，最终实现第三芯片500与第二芯片301的电连接。
其他部分与实施例1相同，具体请参考实施例1。
通过将第三芯片500键合于第一芯片201或第二芯片301，有助于满足实际应用中对封装结构更高的集成度、便携性和多功能的要求。
实施例3
参考图3，本发明还提供了一种系统级封装方法，包括以下步骤：
S01：提供PCB板，PCB包括相对的第一表面和第二表面，PCB板中具有若干个导电互连结构，第一表面暴露出导电互连结构的第一焊垫，第二表面暴露出导电互连结构的第二焊垫，第一表面避开第一焊垫的区域形成有若干个第一凹槽；
S02：提供具有若干个第一芯片的第一器件晶圆，第一器件晶圆包括相对的第三表面和第四表面，第一芯片具有暴露出第三表面的第三焊垫；
S03：将第三表面与第一表面键合，第一焊垫和第三焊垫之间相对围成第一空隙，且第一芯片遮盖第一凹槽；
S04：提供具有若干个第二芯片的第二器件晶圆，第二器件晶圆包括相对的第五表面和第六表面，第二芯片具有暴露出第五表面的第四焊垫；
S05：将第五表面与第二表面键合，第二焊垫和第四焊垫之间相对围成第二空隙；
S06：在第一空隙内形成第一导电凸块以电连接第一焊垫和第三焊垫；
S07：在第二空隙内形成第二导电凸块以电连接第二焊垫和第四焊垫。
需要说明的是，步骤S0N不代表先后顺序。
参考图4至图14，根据本发明实施例3的一种系统级封装方法的各步骤对应的结构示意图详细说明。
参考图4，执行步骤S01：提供PCB板100，PCB板100包括相对的第一表面110和第二表面120，PCB100具有若干个导电互连结构101，第一表面110暴露出导电互连结构101的第一焊垫103，第二表面120暴露出导电互连结构的第二焊垫104，第一表面110避开第一焊垫103的区域形成有若干个第一凹槽102。
PCB板100包括：
至少一层电路板，每层电路板包括基板以及贯穿基板的子导电互连结构101a，相邻的电路板通过子导电互连结构101a电连接。
PCB板的形成方法有很多，下面以一种实施例作为说明。
参考图4，提供基板100a，基板100a的材料包括半导体材料，如硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体等。
本实施例中，PCB板100为两层电路板，即第一层电路板100a和第二层电路板100b，每层电路板包括基板以及贯穿基板的子导电互连结构101a，子导电互连结构101a包括导电插塞101b以及与第一焊垫103或第二焊垫104相对一面上形成的第一连接块101c，第一连接块101c与导电插塞101b电连接，第一焊垫103位于第一层电路板100a上且与导电插塞101b电连接，第二焊垫104位于第二层电路板100b上且与导电插塞101b电连接。其他实施例中PCB板100可以是单层板，双层板，三层板，四层板等，具体的，PCB板100的层数可以根据实际需求确定。
具体的，PCB板100可以为陶瓷基板。PCB板100的具体设置可以参考实施例1中的相关说明。
PCB板100还包括：介质层(图中未示出)，形成于上顶层的基板100a上。
第一凹槽102的形成方法包括：刻蚀介质层形成第一凹槽102，第一凹槽102可以贯穿介质层，也可以贯穿部分介质层，本实施例中的第一凹槽102贯穿介质层。PCB板100的顶层具有光刻键合特性的介质层时，第一焊垫103埋设于介质层中且部分暴露在外，并根据工艺要求形成一定厚度的介质层，方便后续将第一芯片201键合至PCB板100上，无需额外形成键合层，这样可以节省工艺，从而提升PCB板100与器件晶圆之间的键合效率。第一凹槽102的形成方法还包括：直接在PCB板100的第一表面110上直接刻蚀形成第一凹槽102，并通过刻蚀工艺暴露出导电互连结构101的第一焊垫103。
介质层材料包括氧化硅、氮化硅等，可以通过沉积工艺形成。
第一焊垫103和第二焊垫104可以是焊盘(Pad)，但不限于焊盘，也可以是其他具有电连接功能的导电块。第一焊垫103和第二焊垫104的材料为导电材料。本实施例中，第一焊垫103和第二焊垫104的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。第一焊垫103和第二焊垫104的材料可以为相同材料，也可以为不同材料。
参考图5-图8，执行步骤S02：提供具有若干个有第一芯片201的第一器件晶圆200，第一器件晶圆200包括相对的第三表面210和第四表面220，第一芯片201具有暴露出第三表面210的第三焊垫202。
参考图5，本实施例中，为方便清楚地示意和说明，第三焊垫202的表面齐平于第一器件晶圆200的第三表面210作为示例。在其他实施例中，第三焊垫202的表面可以突出于第一器件晶圆200的第三表面210，还可以凹陷在第一器件晶圆200的第三表面210。每个第一芯片201均设有两个第三焊垫202，与PCB板100的第一表面110形成的第一焊垫103相对应。在其他实施例中，第一芯片201的第三焊垫202可以为多个。第三焊垫202的材料与第一焊垫103相同，此处不再赘述，第三焊垫202用于后续与第一焊垫103电连接。
第一表面110与第三表面210之间通过可光刻键合材料键合连接；可光刻键合材料的形成方法包括：
在PCB板100与第一器件晶圆200键合之前，在PCB板100的第一表面110或第一器件晶圆200的第三表面210形成可光刻键合材料。
参考图6，PCB板100与第一器件晶圆200键合之前，在第一器件晶圆200的第三表面210形成可光刻键合材料，即在第三表面210形成第一键合层200a，第一键合层200a覆盖后续形成的导电凸块400a的外围区域。
参考图7，对第一键合层200a进行图形化工艺，去除第一器件晶圆200的第一芯片201部分上表面的第一键合层200a，以暴露出第一芯片201以及暴露出第三表面210的第二焊垫202。
上述另一种可光刻键合材料的形成方法为，PCB板100与第一器件晶圆200键合之前，在PCB板100的第一表面110形成可光刻键合材料，参考前述在PCB板100的上顶层形成具有光刻键合特性的介质层的方法，此处不在详细赘述。
参考图9，执行步骤S03：将第三表面210与第一表面110键合，第一焊垫103和第三焊垫202之间相对围成第一空隙200b，且第一芯片201遮盖第一凹槽102。
在执行步骤S03之前，参考图8，去除第一凹槽102区域上方的可光刻键合材料。
也就是说，通过图形化可光刻键合材料形成开口200a’，第一器件晶圆200与PCB板100键合后，开口200a’与第一凹槽102相对设置，开口200a’被第一芯片201和PCB板100围成第一空腔，该第一空腔为第一芯片201提供工作的空腔环境，因此不需再另外做封盖，简化了工艺。
具体的，第一空隙200b为后续第一导电凸块400a提供形成空间，也就是说定义了第一导电凸块400a的形成位置，围成了第一空隙200b的边界，使得后续形成的第一导电凸块400a不能超越该边界，方便进行电镀工艺的控制，防止电镀工艺中导电凸块的横向外溢。本实施例中，第一空隙200b的高度为5μm至200μm(例如：10μm、50μm、100μm)，在后续进行电镀工艺的过程中，不仅有利于使得电镀液容易进入第一空隙200b内，还有利于避免由于第一空隙200b的高度太大而导致电镀时间过长的问题，从而兼顾了电镀工艺的效率与良率。
参考图10-图12，执行步骤S04：提供具有若干个有第二芯片301的第二器件晶圆300，第二器件晶圆300包括相对的第五表面310和第六表面320，第二芯片301具有暴露出第五表面310的第四焊垫302。
参考图10，本实施例中，为方便清楚地示意和说明，第四焊垫302的表面齐平于第二器件晶圆300的第三表面310作为示例。在其他实施例中，第三焊垫302的表面可以突出于第二器件晶圆300的第三表面310，还可以凹陷在第二器件晶圆300的第三表面310。每个第二芯片301均设有两个第三焊垫302，与PCB板100的第二表面120形成的第二焊垫104相对应。在其他实施例中，第二芯片301的第四焊垫302可以为多个。第四焊垫302的材料与第二焊垫104相同，此处不再赘述，第四焊垫302用于后续与第二焊垫104电连接。
第二表面120与第五表面310之间通过可光刻键合材料键合连接；可光刻键合材料的形成方法包括：
在PCB板100与第二器件晶圆300键合之前，在PCB板100的第二表面120或第二器件晶圆300的第五表面310形成可光刻键合材料。
参考图11，PCB板100与第二器件晶圆300键合之前，在第二器件晶圆300的第五表面210形成可光刻键合材料，即在第五表面310形成第二键合层300a，第二键合层300a覆盖后续形成的导电凸块400b的外围区域。
参考图12，对第二键合层300a进行图形化工艺，去除第二器件晶圆300的第二芯片301部分上表面的第二键合层300a，以暴露出第二芯片301以及暴露出第五表面310的第四焊垫302。
参考图13，执行步骤S05：将第五表面210与第二表面120键合，第二焊垫104和第四焊垫302之间相对围成第二空隙300b；
具体的，第二空隙300b为后续第二导电凸块400b提供形成空间，也就是说定义了第二导电凸块400b的形成位置，围成了第二空隙300b的边界，使得后续形成的第二导电凸块400b不能超越该边界，方便进行电镀工艺的控制，防止电镀工艺中导电凸块的横向外溢。本实施例中，第二空隙300b的相关设置参考前述第一空隙200b。
相同的，PCB板100与第二器件晶圆300键合方式参考前述PCB板100与第一器件晶圆200的键合方式。
参考图14，执行步骤S06：在第一空隙200b内形成第一导电凸块400a以电连接第一焊垫103和第三焊垫202；以及步骤S07：在第二空隙300b内形成第二导电凸块400b以电连接第二焊垫104和第四焊垫302。
具体的，在实现第一器件晶圆200和第二器件晶圆300与PCB板100之间的键合之后，通过电镀工艺在第一空隙200b内形成一导电凸块400a以及在第二空隙300b内形成第二导电凸块400b，相较于对每个第一芯片201和每个第二芯片301单独焊接以实现与PCB板100之间的电连接，本实施例极大地提高了封装结构的形成效率；此外，与焊接的焊球的高度相比，第一导电凸块400a的高度和第二导电凸块400b分别由第一空隙200b和第二空隙300b的高度定义，导电凸块易于实现更小的高度，从而减小封装结构的整体厚度，进而满足封装结构的薄型化和小型化的需求。
第一导电凸块400a和第二导电凸块400b的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。本实施例中，第一导电凸块400a和第二导电凸块400b的材料与导电互连结构101、第一焊垫103、第二焊垫104、第三焊垫202和第四焊垫302的材料相同，这样更容易在第一空隙200b中形成第一导电凸块400a以及在第二空隙300b中形成第二导电凸块400b。为了更容易形成第一导电凸块400a和第二导电凸块400b，可以在第一焊垫103、第二焊垫104、第三焊垫202和第四焊垫302上先形成材料层，材料层的材质与导电凸块的材质相同。
本实施例中，电镀工艺包括化学镀。化学镀采用的镀液根据实际中需要形成的导电凸块的材料以及第一焊垫103、第二焊垫104、第三焊垫202和第四焊垫302的材料确定。
本实施例中，化学镀包括：化学镀钯浸金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟，化学钯的时间为7分钟至32分钟；或者，化学镍金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟；或者，化学镍，其中化学镍的时间为30分钟至50分钟。
本实施例中，电镀工艺选择化学镀钯浸金(ENEPIG)或化学镍金(ENIG)时，工艺参数可以参照表1。
表1
Figure BDA0003167446030000151
本实施例中，在进行化学镀之前，为了更好的完成电镀工艺，可以先对第一焊垫103、第二焊垫104、第三焊垫202和第四焊垫302的表面进行清洁，去除表面的自然氧化层、提高第一焊垫103、第二焊垫104、第三焊垫202和第四焊垫302的表面湿润度(wettability)；之后，可以进行活化工艺，促进镀层金属在待镀金属上的形核生长。
第一器件晶圆200上设有通孔(图中未示出)，通孔贯穿第一器件晶圆200并延伸至第一芯片201。
通过刻蚀工艺在第一器件晶圆200上设有通孔，通孔贯穿第一器件晶圆200并延伸至第一芯片201，采用通孔与外界连通的第一芯片201具体参考实施例1中相关说明。
不需要通孔或封闭工作腔结构的第二芯片301具体参考实施例1中相关说明。
还包括提供第三芯片500，将第三芯片500键合在第四表面220，通过电镀工艺形成的连接块或焊球电连接；或者，
将第三芯片500键合在第六表面320，通过电镀工艺形成的连接块或焊球电连接。
参考实施例2的图2a，封装方法还包括提供第三芯片500，将第三芯片500键合在第四表面220，通过电镀工艺形成的连接块或焊球电连接；或者参考实施例2的图2b，将第三芯片500键合在第六表面320，通过电镀工艺形成的连接块或焊球电连接。具体键合方式参照实施例2的相关说明。
封装方法还包括对键合后的第一器件晶圆200、第二器件晶圆300和PCB板100进行切割工艺，以得到包含至少一个第一芯片201和至少一个第二芯片301的封装体。
封装方法还包括对键合后的第一器件晶圆200和第二器件晶圆300以及PCB板100进行切割工艺，以得到包含至少一个第一芯片201和至少一个第二芯片301的封装体。
参考图15，本实施例中，先对第一器件晶圆200的背面进行减薄工艺，减薄到合适厚度，即保证位于第一器件晶圆200内的第一芯片201的性能，又能减少封装厚度。沿切割道切割第一器件晶圆200，将第一器件晶圆200分割成多块，每块包括至少一个第一芯片201。切割第一器件晶圆200时，可以以第二器件晶圆300为承载。之后将切割后的一面临时键合在临时载板上，以临时载板为支撑切割第二器件晶圆300，首先对第二器件晶圆300的背面进行减薄工艺，减薄到合适厚度，即保证位于第二器件晶圆300内第二芯片301的性能，又能减少封装厚度。沿切割道切割第二器件晶圆300，将第二器件晶圆300分割成多块，每块包括至少一个第二芯片301，最后对PCB板100进行切割分离出包括独立导电互连结构101的PCB板100，以得到包含至少一个第一芯片201和至少一个第二芯片301以及包括导电互连结构101的单个独立的PCB板100的封装体。
本实施例，先切割第一器件晶圆200后切割第二器件晶圆300，在另一个实施例中，也可以先切割第二器件晶圆300后切割第一器件晶圆200。本实施例中，不同于单晶圆的切割，由于两片器件晶圆键合在PCB板100的两侧，且晶圆材质可能有差异，可以选用两次切割，切割需有足够的支撑，防止碎片。
综上所述，在PCB板100的第一表面110形成第一凹槽102，通过键合工艺将第一器件晶圆200键合在PCB板100的第一表面110，并且使得第一器件晶圆200中的第一芯片201遮盖住第一凹槽102。并且，将第二器件晶圆300键合在PCB板100的第二表面120，实现集成有第一芯片201的器件晶圆200和集成有第二芯片301的第二器件晶圆300与PCB板的键合连接，提高了封装结构的空间利用率和器件的集成度。另外，通过电镀工艺形成第一导电凸块400a，以实现第一器件晶圆200中的第一芯片201与PCB板100的第一焊垫103的电连接，以及形成第二导电凸块400b，以实现第二器件晶圆300中的第二芯片301与PCB板100的第二焊垫104的电连接。首先，与传统工艺利用焊接实现芯片与PCB板电连接的封装工艺相比，简化工艺流程，提高了封装结构的可靠性和导电性能；其次，第一器件晶圆200和第二器件晶圆300已集成有多个芯片，与传统工艺先将芯片键合在晶圆上的工艺步骤相比，简化工艺流程，降低工艺难度，提高了封装效率。
需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (20)

1.一种系统级封装结构，其特征在于，包括：
PCB板，所述PCB板包括相对的第一表面和第二表面，所述PCB板中具有若干个导电互连结构，所述第一表面暴露出所述导电互连结构的第一焊垫，所述第二表面暴露出所述导电互连结构的第二焊垫，所述第一表面避开所述第一焊垫的区域形成有若干个第一凹槽；
第一器件晶圆，所述第一器件晶圆包括相对的第三表面和第四表面，所述第一器件晶圆具有若干个第一芯片，所述第一芯片具有暴露出所述第三表面的第三焊垫，所述第一器件晶圆的第三表面键合在所述PCB板的第一表面，且所述第一芯片遮盖所述第一凹槽；
第二器件晶圆，所述第二器件晶圆包括相对的第五表面和第六表面，所述第二器件晶圆具有若干个第二芯片，所述第二芯片具有暴露出所述第五表面的第四焊垫，所述第二器件晶圆的第五表面键合在所述PCB板的第二表面；
第一导电凸块，设置于所述第一焊垫和所述第三焊垫之间，以电连接所述第一焊垫和所述第三焊垫；
第二导电凸块，设置于所述第二焊垫和所述第四焊垫之间，以电连接所述第二焊垫和所述第四焊垫。
2.根据权利要求1所述的系统级封装结构，其特征在于，所述第三表面和所述第一表面之间设有第一键合层，所述第一键合层避开所述第一焊垫和所述第三焊垫设置并覆盖所述第一导电凸块的外围区域。
3.根据权利要求2所述的系统级封装结构，其特征在于，所述第一键合层具有开口，所述开口与所述第一凹槽相对设置。
4.根据权利要求1所述的系统级封装结构，其特征在于，所述第五表面和所述第二表面之间设有第二键合层，所述第二键合层避开所述第二焊垫和所述第四焊垫设置并覆盖所述第二导电凸块的外围区域。
5.根据权利要求1所述的系统级封装结构，其特征在于，所述第一导电凸块和/或所述第二导电凸块通过电镀工艺形成。
6.根据权利要求1所述的系统级封装结构，其特征在于，所述PCB板包括：
至少一层电路板，每层所述电路板包括基板以及贯穿所述基板的子导电互连结构，相邻的所述电路板通过所述子导电互连结构电连接。
7.根据权利要求1所述的系统级封装结构，其特征在于，所述第一器件晶圆上设有通孔，所述通孔从所述第一器件晶圆的第四表面延伸至所述第一芯片。
8.根据权利要求1所述的系统级封装结构，其特征在于，所述第一芯片包括麦克风、压力传感器、陀螺仪、速度传感器、加速度传感器中的至少一种。
9.根据权利要求1所述的系统级封装结构，其特征在于，所述第二芯片包括逻辑芯片、存储芯片、中央处理器芯片、微处理器芯片、模数转换芯片的至少一种。
10.根据权利要求1所述的系统级封装结构，其特征在于，还包括第三芯片，所述第三芯片键合在所述第四表面，通过电镀工艺形成的连接块或焊球电连接；或者，
所述第三芯片键合在所述第六表面，通过电镀工艺形成的连接块或焊球电连接。
11.一种系统级封装方法，其特征在于，包括：
提供PCB板，所述PCB板包括相对的第一表面和第二表面，所述PCB板中具有若干个导电互连结构，所述第一表面暴露出所述导电互连结构的第一焊垫，所述第二表面暴露出所述导电互连结构的第二焊垫，所述第一表面避开所述第一焊垫的区域形成有若干个第一凹槽；
提供具有若干个第一芯片的第一器件晶圆，所述第一器件晶圆包括相对的第三表面和第四表面，所述第一芯片具有暴露出所述第三表面的第三焊垫；
将所述第三表面与所述第一表面键合，所述第一焊垫和所述第三焊垫之间相对围成第一空隙，且所述第一芯片遮盖所述第一凹槽；
提供具有若干个第二芯片的第二器件晶圆，所述第二器件晶圆包括相对的第五表面和第六表面，所述第二芯片具有暴露出所述第五表面的第四焊垫；
将所述第五表面与所述第二表面键合，所述第二焊垫和所述第四焊垫之间相对围成第二空隙；
在所述第一空隙内形成第一导电凸块以电连接所述第一焊垫和所述第三焊垫；
在所述第二空隙内形成第二导电凸块以电连接所述第二焊垫和所述第四焊垫。
12.根据权利要求11所述的系统级封装方法，其特征在于，所述第一表面和所述第三表面之间通过可光刻键合材料键合连接；所述可光刻键合材料的形成方法包括：
在所述PCB板和所述第一器件晶圆键合之前，在所述PCB板的第一表面或所述第一器件晶圆的第三表面形成所述可光刻键合材料。
13.根据权利要求11所述的系统级封装方法，其特征在于，所述第二表面和所述第五表面之间通过可光刻键合材料键合连接；所述可光刻键合材料的形成方法包括：
在所述PCB板和所述第二器件晶圆键合之前，在所述PCB板的第二表面或所述第二器件晶圆的第五表面形成所述可光刻键合材料。
14.根据权利要求12所述的系统级封装方法，其特征在于，所述可光刻键合材料覆盖所述第一导电凸块和所述第二导电凸块的外围区域。
15.根据权利要求12所述的系统级封装方法，其特征在于，所述方法还包括，去除所述第一凹槽区域上方的所述可光刻键合材料。
16.根据权利要求12所述的系统级封装方法，其特征在于，所述可光刻键合材料包括膜状干膜或液态干膜。
17.根据权利要求11所述的系统级封装方法，其特征在于，所述方法还包括，从所述第一器件晶圆的第四表面至所述第一芯片方向形成有通孔，使所述第一芯片与外界相通。
18.根据权利要求11所述的系统级封装方法，其特征在于，所述PCB板包括：
至少一层电路板，每层所述电路板包括基板以及贯穿所述基板的子导电互连结构，相邻的所述电路板通过所述子导电互连结构电连接。
19.根据权利要求11所述的系统级封装方法，其特征在于，所述方法还包括提供第三芯片，将所述第三芯片键合在所述第四表面，通过电镀工艺形成的连接块或焊球电连接；或者，
将所述第三芯片键合在所述第六表面，通过电镀工艺形成的连接块或焊球电连接。
20.根据权利要求11所述的系统级封装方法，其特征在于，所述方法还包括对键合后的所述第一器件晶圆和所述第二器件晶圆以及所述PCB板进行切割工艺，以得到包含至少一个所述第一芯片和至少一个所述第二芯片的封装体。
CN202110808958.3A 2021-07-16 2021-07-16 一种系统级封装结构及封装方法 Withdrawn CN113540066A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110808958.3A CN113540066A (zh) 2021-07-16 2021-07-16 一种系统级封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110808958.3A CN113540066A (zh) 2021-07-16 2021-07-16 一种系统级封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN113540066A true CN113540066A (zh) 2021-10-22

Family

ID=78128477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110808958.3A Withdrawn CN113540066A (zh) 2021-07-16 2021-07-16 一种系统级封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN113540066A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114630494A (zh) * 2022-05-12 2022-06-14 之江实验室 晶圆集成系统与顶部pcb板的互连结构及其制造方法
WO2022143930A1 (zh) * 2020-12-30 2022-07-07 中芯集成电路（宁波）有限公司 一种板级系统级封装方法、结构、电路板及形成方法
CN115274461A (zh) * 2022-05-31 2022-11-01 浙江禾芯集成电路有限公司 一种应用于平面型功率器件的封装结构的封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006081888A2 (de) * 2005-01-31 2006-08-10 Robert Bosch Gmbh Mikromechanisches sensorelement zur messung einer beschleunigung und verfahren zu seiner herstellung
US20130126991A1 (en) * 2011-11-21 2013-05-23 Robert Bosch Gmbh Micromechanical functional apparatus, particularly a loudspeaker apparatus, and appropriate method of manufacture
CN104051337A (zh) * 2014-04-24 2014-09-17 上海丽恒光微电子科技有限公司 立体堆叠集成电路系统芯片封装的制造方法与测试方法
CN110875203A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构
CN111377393A (zh) * 2018-12-27 2020-07-07 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006081888A2 (de) * 2005-01-31 2006-08-10 Robert Bosch Gmbh Mikromechanisches sensorelement zur messung einer beschleunigung und verfahren zu seiner herstellung
US20130126991A1 (en) * 2011-11-21 2013-05-23 Robert Bosch Gmbh Micromechanical functional apparatus, particularly a loudspeaker apparatus, and appropriate method of manufacture
CN104051337A (zh) * 2014-04-24 2014-09-17 上海丽恒光微电子科技有限公司 立体堆叠集成电路系统芯片封装的制造方法与测试方法
CN110875203A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构
CN111377393A (zh) * 2018-12-27 2020-07-07 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022143930A1 (zh) * 2020-12-30 2022-07-07 中芯集成电路（宁波）有限公司 一种板级系统级封装方法、结构、电路板及形成方法
CN114630494A (zh) * 2022-05-12 2022-06-14 之江实验室 晶圆集成系统与顶部pcb板的互连结构及其制造方法
CN115274461A (zh) * 2022-05-31 2022-11-01 浙江禾芯集成电路有限公司 一种应用于平面型功率器件的封装结构的封装方法

Similar Documents

Publication Publication Date Title
CN113540066A (zh) 一种系统级封装结构及封装方法
US6239496B1 (en) Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same
CN113540003A (zh) 一种系统级封装结构及封装方法
KR100825658B1 (ko) 반도체 장치 및 그 제조 방법
CN113130464B (zh) 封装结构及其制造方法
US7408257B2 (en) Packaging chip and packaging method thereof
EP3547364B1 (en) Semiconductor chip and semiconductor package including the same
KR102618460B1 (ko) 반도체 패키지 및 그 제조 방법
CN113539851A (zh) 一种系统级封装方法及其封装结构
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
CN112151469A (zh) 一种散热封装结构及其制备方法、以及电子器件
CN113555291A (zh) 一种系统级封装方法及封装结构
TWI832050B (zh) 半導體裝置及其製造方法
CN113539855A (zh) 一种系统级封装方法及封装结构
CN113539849A (zh) 一种系统级封装方法及其封装结构
CN113539859A (zh) 一种系统级封装方法及封装结构
CN113539852A (zh) 一种系统级封装方法及封装结构
JP4047819B2 (ja) Ｂｇａハンダ・ボールによる相互接続部およびその作製方法
CN114684780A (zh) 超声波传感模组板级系统封装结构及其封装方法
CN112420641A (zh) 一种功率元件封装结构及其制备方法
CN113555333A (zh) 一种系统级封装结构及封装方法
CN113540065A (zh) 一种系统级封装结构及封装方法
CN113539857A (zh) 一种系统级封装方法及封装结构
CN113539850A (zh) 一种系统级封装方法及封装结构
CN115312511A (zh) 封装及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20211022