CN113539850A - 一种系统级封装方法及封装结构 - Google Patents
一种系统级封装方法及封装结构 Download PDFInfo
- Publication number
- CN113539850A CN113539850A CN202110807614.0A CN202110807614A CN113539850A CN 113539850 A CN113539850 A CN 113539850A CN 202110807614 A CN202110807614 A CN 202110807614A CN 113539850 A CN113539850 A CN 113539850A
- Authority
- CN
- China
- Prior art keywords
- device wafer
- chip
- pcb
- pad
- lithographically
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 95
- 238000004806 packaging method and process Methods 0.000 title abstract description 20
- 230000008569 process Effects 0.000 claims abstract description 60
- 238000003466 welding Methods 0.000 claims abstract description 44
- 238000009713 electroplating Methods 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims description 92
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 20
- 239000000126 substance Substances 0.000 claims description 18
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 16
- 229910052737 gold Inorganic materials 0.000 claims description 16
- 239000010931 gold Substances 0.000 claims description 16
- 238000007747 plating Methods 0.000 claims description 11
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 239000011651 chromium Substances 0.000 claims description 9
- 229910052804 chromium Inorganic materials 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 229910052725 zinc Inorganic materials 0.000 claims description 9
- 239000011701 zinc Substances 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000007772 electroless plating Methods 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims description 3
- 238000007654 immersion Methods 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 15
- 238000012858 packaging process Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 136
- 239000000758 substrate Substances 0.000 description 47
- RKUAZJIXKHPFRK-UHFFFAOYSA-N 1,3,5-trichloro-2-(2,4-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC=C1C1=C(Cl)C=C(Cl)C=C1Cl RKUAZJIXKHPFRK-UHFFFAOYSA-N 0.000 description 36
- 239000010410 layer Substances 0.000 description 14
- 239000012212 insulator Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 230000009286 beneficial effect Effects 0.000 description 8
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 150000003071 polychlorinated biphenyls Chemical group 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种系统级封装方法及封装结构，包括：提供PCB板，在PCB板上形成有多个裸露的第一焊垫；提供第一器件晶圆，第一器件晶圆上形成有第一芯片，第一芯片具有多个裸露的第二焊垫；将第一器件晶圆键合在PCB板上，第一焊垫和第二焊垫相对设置围成间隙；采用电镀工艺在间隙内形成导电凸块，第一焊垫与第二焊垫之间通过导电凸块电连接。本发明通过在PCB板上键合第一器件晶圆，实现了PCB板与第一器件晶圆的连接，降低了器件集成的高度，提高了利用率与集成度；另外，本发明中，通过电镀工艺在PCB板和第一器件晶圆之间形成导电凸块进行电连接，简化了封装流程，加强了电连接效率以及提高了导电性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种系统级封装方法及封装结构。
背景技术
在不同的部件制造领域中，受限的空间和不断增加的电路集成度从多个方面对电子产品的制造提出了要求。表面安装部件的尺寸一直在减小，由此促进了大量的部件被集成到印制线路板上。当对安装空间的要求的增加甚至快于部件尺寸的减小时，设计的进展已经引起非常高水平的集成并最终引起堆叠结构。
系统级封装模块将大量的电子组件，如芯片、电阻等及线路包覆在极小的封装内最大的优点是可节省空间及低耗电。无线通信模块包括WLAN、Bluetooth、GPS、WiMAX和DVB-H/T-DMB等都可以通过系统封装模块导入电子设备中。现有的系统封装模块整合的控制芯片、电阻及电感等电子元件设于基板的表面，并且电感设置在芯片上方，如此在厚度尺寸上，系统级封装结果的厚度尺寸较大，不符合可携式产品强调的薄型化的特性。
因此，如何提高集成度，减小封装结构的尺寸是一个亟待解决的问题。
发明内容
本发明的目的在于提供一种系统级封装方法及封装结构，能够减小系统级封装模块组件整体厚度空间，进而实现电子产品的薄型化。
为了实现上述目的，本发明提供一种系统级封装方法，包括：
提供PCB板，在所述PCB板上形成有多个裸露的第一焊垫；
提供第一器件晶圆，所述第一器件晶圆上形成有第一芯片，所述第一芯片具有多个裸露的第二焊垫；
将所述第一器件晶圆键合在所述PCB板上，所述第一焊垫和所述第二焊垫相对设置围成间隙；
采用电镀工艺在所述间隙内形成导电凸块，所述第一焊垫与所述第二焊垫之间通过所述导电凸块电连接。
本发明还提供一种系统级封装结构，包括：
PCB板，所述PCB板上具有多个裸露的第一焊垫；
第一器件晶圆，所述第一器件晶圆上形成有第一芯片，所述第一芯片上具有多个裸露的第二焊垫；
所述第一器件晶圆具有所述第二焊垫的一侧表面与所述PCB板具有所述第一焊垫的一侧表面相对设置并键合，所述第一焊垫和所述第二焊垫相对设置；
导电凸块，通过电镀工艺形成于所述第一焊垫与所述第二焊垫之间以电连接所述第一焊垫与所述第二焊垫。
本发明的有益效果在于：
本发明中在PCB板上键合第一器件晶圆，实现了PCB板与第一器件晶圆的连接，降低了器件集成的高度，提高了利用率与集成度；另外，本发明中，通过电镀工艺在PCB板和第一器件晶圆之间形成导电凸块进行电连接，简化了封装流程，加强了电连接效率以及提高了导电性能。
进一步地，在本发明中，PCB板和第一器件晶圆通过可光刻的键合材料进行粘接，可以省去现有技术中的充填灌胶工艺。在实现粘接效果的同时，填充了PCB板与第一器件晶圆之间的空隙，提高了系统级封装的集成度和降低了工艺的复杂度。另外，可光刻的键合材料由于弹性模量比较小，在受到热应力时很容易变形而不至于破损，从而减小第一芯片与PCB板的结合应力。
进一步地，将可光刻的键合材料上设置开口，通过第一器件晶圆和PCB板与可光刻的键合材料围成空腔，这种封装结构提高了其利用率，且能在更多的封装场合中使用，增加了需要空腔的器件晶圆的适用场合，使其更具有灵活性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-图7为本发明实施例1所提供的系统级封装方法各步骤的结构示意图；
图8为本发明实施例2所提供的系统级封装方法对应的结构示意图；
图9为本发明实施例3所提供的系统级封装方法对应的结构示意图；
图10为本发明实施例4所提供的系统级封装方法对应的结构示意图。
附图标记：
100、PCB板；101、第一焊垫；102、互连结构；103、第三焊垫；200、第一器件晶圆；201、第一芯片；202、第二焊垫；203、第五焊垫；300、间隙；301、导电凸块；400、可光刻的键合材料；401、空腔；402、开口；500、第二器件晶圆；501、第二芯片；502、第四焊垫；600、第三器件晶圆；601、第三芯片；602、第六焊垫。
具体实施方式
以下结合附图和具体实施例对本发明的系统级封装方法及封装结构作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文的本发明实施例能够以不同于本文的或所示的其他顺序来操作。类似的，如果本文的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
实施例1
本发明提供一种系统级封装方法，包括以下几个步骤：
S01、提供PCB板，在PCB板上形成有多个裸露的第一焊垫；
S02、提供第一器件晶圆，第一器件晶圆上形成有第一芯片，第一芯片具有多个裸露的第二焊垫；
S03、将第一器件晶圆键合在PCB板上，第一焊垫和第二焊垫相对设置围成间隙；
S04、采用电镀工艺在间隙内形成导电凸块，第一焊垫与第二焊垫之间通过导电凸块电连接。
图1-图7是本实施例系统级封装方法各步骤对应的结构示意图。下面请参考图1-图7对系统级封装方法进行阐述。
请参考图1，执行步骤S01，提供PCB板100，在PCB板100上形成有多个裸露的第一焊垫101。
本实施例中，PCB板100为硅衬底。在其他实施例中，PCB板100材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，PCB板100还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的基板。PCB板100的材料可以是适宜于工艺需要或易于集成的材料。根据实际工艺需求，PCB板100的厚度为10微米至100微米。
需要说明的是，PCB板100可以采用集成电路制作技术所制成，例如在PCB板100上通过沉积、刻蚀等工艺形成N型金属氧化物半导体(N-Metal-Oxide-Semiconductor，NMOS)器件和P型金属氧化物半导体(P-Metal-Oxide-Semiconductor，PMOS)器件等器件，在器件上形成介质层、金属互连结构以及与金属互连结电连接的焊盘(Pad)等结构。
请参考图1所示的PCB板100结构，PCB板100包括：至少一层板，每层板至少包括基板以及位于基板内的互连结构102，第一焊垫101位于顶层板上与互连结构102连接。
在本实施例中，PCB板100为双层板，在其他实施例中PCB板100可以为一层板、三层板或多层板。
在双层PCB板100内部通过刻蚀工艺均形成有互连结构102，本实施例中的互连结构102为多个，相邻两层板内的互连结构102电性导通。在上一层的层板的表面形成有裸露的第一焊垫101，第一焊垫101与互连结构102电连接。该刻蚀工艺可以是湿法刻蚀或者干法刻蚀工艺，干法刻蚀包括但不限于反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀。
第一焊垫101的材料包括：铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。
如图2所示，在PCB板100上形成可光刻的键合材料400。可光刻的键合材料400的厚度为5μm至200μm。
可光刻的键合材料400包括：膜状干膜或液态干膜。具体地，可光刻的键合材料400可以为膜状干膜，膜状干膜材料的弹性模量比较小，在受到热应力时容易变形而不至于破损，有利于减小PCB板100与其他器件晶圆之间的结合应力。其中，液态干膜可以旋涂在PCB板100的表面，然后进行图形化工艺；膜状干膜可以贴覆在PCB板100的表面，然后进行图形化工艺。
在PCB板100上形成有多个第一焊垫101，在每两个第一焊垫101之间形成可光刻的键合材料400。可光刻的键合材料400形成在PCB板100的表面，且同时裸露出多个第一焊垫101。本实施例中，采用可光刻的键合材料400使得PCB板100具有较高的粘结强度，具有良好的耐化学性、耐酸碱性和耐高温等特性，且有利于在较短的工艺时间内实现键合，而且粘结的材料具有可光刻性，能够利用光刻工艺实现图形化，以免采用额外的刻蚀工艺，不仅有利于简化图形化的工艺步骤、提高工艺效率和生产产能，还能够减小PCB板100和其他器件晶圆粘结的强度的影响，以减小其他器件晶圆的损伤。
如图3所示，在可光刻的键合材料400上形成开口402，开口402贯穿可光刻的键合材料400。
请参考图4，执行步骤S02，提供第一器件晶圆200，第一器件晶圆200上形成有第一芯片201，第一芯片201具有多个裸露的第二焊垫202。
提供第一器件晶圆200，在第一器件晶圆200中形成多个第一芯片201。第一器件晶圆200为完成器件制作的待封装晶圆。本实施例中，第一器件晶圆200的衬底为硅衬底。在其他实施例中，第一器件晶圆200的衬底材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。衬底的材料可以是适宜于工艺需要或易于集成的材料。根据实际工艺需求，第一器件晶圆200的厚度为10微米至100微米。
本实施例中，形成在第一器件晶圆200中的多个第一芯片201可以为同一类型或不同类型的芯片。需要说明的是，第一器件晶圆200可以采用集成电路制作技术所制成，例如在衬底上通过沉积、刻蚀等工艺形成N型金属氧化物半导体(N-Metal-Oxide-Semiconductor，NMOS)器件和P型金属氧化物半导体(P-Metal-Oxide-Semiconductor，PMOS)器件等器件，在器件上形成介质层、金属互连结构以及与金属互连结电连接的焊盘(Pad)等结构，从而使第一器件晶圆200中形成有多个第一芯片201。
还需要说明的是，为了便于图示，本实施例以第一器件晶圆200中形成有二个第一芯片201为例进行说明。但第一芯片201的数量不仅限于二个。第一芯片201包括传感器模组芯片、MEMS芯片、滤波器芯片、逻辑芯片、存储芯片、电容、电感中的至少一种。
第二焊垫202的材料包括：铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。
请参考图5，执行步骤S03，将第一器件晶圆200键合在PCB板100上，第一焊垫101和第二焊垫202相对设置围成间隙300。
如图5所示，通过可光刻的键合材料400将所述第一器件晶圆200键合在PCB板100上。在本实施例中，PCB板100与第一器件晶圆200键合前，在PCB板100上形成可光刻的键合材料400，通过可光刻的键合材料400将第一器件晶圆200键合在PCB板100上。在其他实施例中，可光刻的键合材料400也可以形成于第一器件晶圆200上。
继续参考图5所示，开口402被可光刻的键合材料400、第一芯片201和/或PCB板100围成空腔401，空腔401作为芯片的工作腔。在本实施例中，空腔401贯穿可光刻的键合材料400。
在本实施例中，可光刻的键合材料400至少覆盖第一芯片201的面积的10％，用以保证第一芯片201与PCB板100之间的粘结强度，可光刻的键合材料400的厚度也会影响间隙300的高度。通过将可光刻的键合材料400的厚度设置在上述范围内，从而保证间隙300的高度不至于过小。
本实施例中，间隙300的高度为5μm至200μm(例如：10μm、50μm、100μm)，在后续进行电镀工艺的过程中，不仅有利于使得电镀液容易进入间隙300内，还有利于避免由于间隙300的高度太大而导致电镀时间过长的问题，从而兼顾了电镀工艺的效率与良率。
请参考图6，执行步骤S04，采用电镀工艺在间隙300内形成导电凸块301，第一焊垫101与第二焊垫202之间通过导电凸块301电连接。
导电凸块301电连接第一焊垫101和第二焊垫202，从而使得相应的第一器件晶圆200和PCB板100实现电连接。
与传统的通过焊接的方式实现第一器件晶圆200和PCB板100之间的电连接的方案相比，首先，本实施例利用电镀工艺实现第一器件晶圆200和PCB板100之间的电连接，工艺流程简单、效率高；其次，导电凸块301通过电镀工艺形成，导电凸块301与第一焊垫101之间、以及导电凸块301与第二焊垫202之间均具有较好的连接性能，有利于提高电连接的可靠性；而且，本实施例能够在实现第一器件晶圆200和PCB板100之间的键合之后，通过电镀工艺形成用于电连接每一第一器件晶圆200和PCB板100的导电凸块301，相较于对第一器件晶圆200和PCB板100单独焊接以实现之间的电连接，本实施例极大地提高了导电率，导电凸块301易于实现更小的高度，从而减小成像模组的整体厚度，进而满足成像模组的薄型化和小型化的需求。
本实施例中，导电凸块301的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。本实施例中，导电凸块301的材料与第一焊垫101和第二焊垫202材料相同，这样更容易在间隙300中形成导电凸块301。
导电凸块301的材料与第一焊垫101和第二焊垫202的材料也可以不同，为了更容易形成导电凸块301，可以在第一焊垫101上先形成材料层，材料层的材料与导电凸块301的材料相同。
本实施例中，电镀工艺包括化学镀。化学镀采用的镀液根据实际中需要形成的导电凸块301的材料以及第一焊垫101和第二焊垫202的材料确定。
通过电镀工艺形成导电凸块301，电镀工艺包括化学镀，化学镀包括：化学镀钯浸金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟，化学钯的时间为7分钟至32分钟；或者，化学镍金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟；或者，化学镍，其中化学镍的时间为30分钟至50分钟。
本实施例中，为了可以更好进行电镀工艺，可以设计第一焊垫101和第二焊垫202包括正对部分、错开部分。其中，正对部分用于保证后续形成的导电凸块301能够与第一焊垫101之间、以及与第二焊垫202之间均具有良好的接触，进而保证通过导电凸块301，第一焊垫101和第二焊垫202之间能够具有良好的电性连接；错开部分更容易与电镀液接触，有利于使得在间隙300小的情况下，电镀液也易于流入间隙300内，进而有利于形成比较完好的导电凸块301。
本实施例中，电镀工艺选择化学镀钯浸金(ENEPIG)或化学镍金(ENIG)时，工艺参数可以参照表1。
表1
本实施例中，在进行化学镀之前，为了更好的完成电镀工艺，可以先对第一焊垫101和第二焊垫202的表面进行清洁，以去除第一焊垫101和第二焊垫202表面的自然氧化层、提高第一焊垫101和第二焊垫202的表面湿润度(wettability)；之后，可以进行活化工艺，促进镀层金属在待镀金属上的形核生长。
请参考图7，还需说明的是，一种系统级封装方法，还包括形成导电凸块301后，对键合后的第一器件晶圆200和PCB板100进行切割，形成独立的封装体。
本实施例中，先对第一器件晶圆200的背面进行减薄工艺，减薄到合适厚度，即保证位于第一器件晶圆200内的器件模块的性能，又能减少封装厚度。沿切割道切割第一器件晶圆200，将第一器件晶圆200分割成多块，每块包括至少一个第一芯片201。切割第一器件晶圆200时，可以先以PCB板100为承载，之后将切割后的一面临时键合在临时载板(图中未示)上，以临时载板为支撑切割PCB板100。在本实施例中可以先切割第一器件晶圆200再切割PCB板100。在其它的实施例中也可以先切割PCB板100再切割第一器件晶圆200。
实施例2
参考图8，本实施例2提供另一种封装方法的结构示意图，本实施例2与实施例1的区别之处在于，形成导电凸块301后，PCB板100包括相对的正面和背面，形成第一焊垫101的一面为PCB板100的正面，在PCB板100的背面键合第二器件晶圆500，第二器件晶圆500上形成有第二芯片501，PCB板100与第二器件晶圆500上的第二芯片501之间通过电镀工艺形成导电凸块301或焊球电连接。
在本实施例中在PCB板100的背面键合第二器件晶圆500或者键合其他的芯片，在本实施例中以第二器件晶圆500为例进行描述。在PCB板100的背面形成裸露的第三焊垫103，第二器件晶圆500上形成有第二芯片501，第二芯片501上具有裸露的第四焊垫502，将带有第二芯片501的第二器件晶圆500键合在PCB板100的背面，同时第三焊垫103和第四焊垫502相对设置，通过电镀工艺形成导电凸块301。
第三焊垫103和第四焊垫502的材料包括：铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。
提供第二器件晶圆500，在第二器件晶圆500中形成多个第二芯片501。第二器件晶圆500为完成器件制作的待封装晶圆。本实施例中，第二器件晶圆500的衬底为硅衬底。在其他实施例中，第二器件晶圆500的衬底材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。衬底的材料可以是适宜于工艺需要或易于集成的材料。根据实际工艺需求，第二器件晶圆500的厚度为10微米至100微米。
本实施例中，形成在第二器件晶圆500中的多个第二芯片501可以为同一类型或不同类型的芯片。需要说明的是，第二器件晶圆500可以采用集成电路制作技术所制成，例如在衬底上通过沉积、刻蚀等工艺形成N型金属氧化物半导体(N-Metal-Oxide-Semiconductor，NMOS)器件和P型金属氧化物半导体(P-Metal-Oxide-Semiconductor，PMOS)器件等器件，在器件上形成介质层、金属互连结构以及与金属互连结电连接的焊盘(Pad)等结构，从而使第二器件晶圆500中形成有多个第二芯片501。
还需要说明的是，为了便于图示，本实施例以第二器件晶圆500中形成有二个第二芯片501为例进行说明。但第二芯片501的数量不仅限于二个。第二芯片501包括传感器模组芯片、MEMS芯片、滤波器芯片、逻辑芯片、存储芯片、电容、电感中的至少一种。
其它结构与本实施例1相同，此处不做赘述。
实施例3
参考图9，本实施例3提供另一种封装方法的结构示意图，本实施例3与实施例1和实施例2的区别之处在于，形成导电凸块301后，第一器件晶圆200包括相对的正面和背面，形成第二焊垫202的一面为第一器件晶圆200的正面，在第一器件晶圆200的背面键合第三器件晶圆600，第三器件晶圆形成有第三芯片，第一器件晶圆200与第三器件晶圆600上的第三芯片601之间通过电镀工艺形成导电凸块301或焊球电连接。
在本实施例中在第一器件晶圆200的背面键合第三器件晶圆600或者键合其他的芯片，在本实施例中以第三器件晶圆600为例进行描述。在第一器件晶圆200的背面形成裸露的第五焊垫203，第三器件晶圆600上形成有第三芯片601，第三芯片601上具有裸露的第六焊垫602，将带有第三芯片601的第三器件晶圆600通过可光刻的键合材料400键合在第一器件晶圆200的背面，同时第五焊垫203和第六焊垫602相对设置，通过电镀工艺形成导电凸块301。
第五焊垫203和第六焊垫602的材料包括：铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。
提供第三器件晶圆600，在第三器件晶圆600中形成多个第三芯片601。第三器件晶圆600为完成器件制作的待封装晶圆。本实施例中，第三器件晶圆600的衬底为硅衬底。在其他实施例中，第三器件晶圆600的衬底材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。衬底的材料可以是适宜于工艺需要或易于集成的材料。根据实际工艺需求，第三器件晶圆600的厚度为10微米至100微米。
本实施例中，形成在第三器件晶圆600中的多个第三芯片601可以为同一类型或不同类型的芯片。需要说明的是，第三器件晶圆600可以采用集成电路制作技术所制成，例如在衬底上通过沉积、刻蚀等工艺形成N型金属氧化物半导体(N-Metal-Oxide-Semiconductor，NMOS)器件和P型金属氧化物半导体(P-Metal-Oxide-Semiconductor，PMOS)器件等器件，在器件上形成介质层、金属互连结构以及与金属互连结电连接的焊盘(Pad)等结构，从而使第三器件晶圆600中形成有多个第三芯片601。
还需要说明的是，为了便于图示，本实施例以第三器件晶圆600中形成有二个第三芯片601为例进行说明。但第三芯片601的数量不仅限于二个。第三芯片601包括传感器模组芯片、MEMS芯片、滤波器芯片、逻辑芯片、存储芯片、电容、电感中的至少一种。
其它结构与本实施例1相同，此处不做赘述。
实施例4
参考图10，本实施例4提供另一种系统级封装方法对应的结构示意图，本实施例4与实施例1的区别之处在于，在第一器件晶圆200的表面形成可光刻的键合材料400，可光刻的键合材料400裸露出第二焊垫202，再将可光刻的键合材料400通过刻蚀工艺形成开口402，将形成带有可光刻的键合材料400的第一器件晶圆200分别与PCB板100键合。
其它结构与本实施例1相同，此处不做赘述。
实施例5
参考图6，本实施例5提供了一种系统级封装结构，包括：PCB板100，PCB板100上具有多个裸露的第一焊垫101；第一器件晶圆200，第一器件晶圆200上形成有第一芯片201，第一芯片201上具有多个裸露的第二焊垫202；第一器件晶圆200具有第二焊垫202的一侧表面与PCB板100具有第一焊垫101的一侧表面相对设置并键合，第一焊垫101和第二焊垫202相对设置；导电凸块301，通过电镀工艺形成于第一焊垫101与第二焊垫202之间以电连接第一焊垫101与第二焊垫202。
在PCB板100上形成有多个裸露的第一焊垫101，第一焊垫101的上表面与PCB板100的上表面持平，在第一器件晶圆200内形成有多个第一芯片201，且每个第一芯片201上具有多个裸露的第二焊垫202，第二焊垫202的上表面与第一芯片201的上表面持平。将第一器件晶圆200具有第二焊垫202的一面与PCB板100具有第一焊垫101的一面相对设置，并将其键合在一起，同时，第一焊垫101与第二焊垫202相对设置，通过电镀工艺形成导电凸块301，用于连接第一焊垫101和第二焊垫202，从而实现PCB板100与第一器件晶圆200的电性导通。
本实施例中，PCB板100为硅衬底。在其他实施例中，PCB板100材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，PCB板100还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的基板。PCB板100的材料可以是适宜于工艺需要或易于集成的材料。根据实际工艺需求，PCB板100的厚度为10微米至100微米。
需要说明的是，PCB板100可以采用集成电路制作技术所制成，例如在基板上通过沉积、刻蚀等工艺形成N型金属氧化物半导体(N-Metal-Oxide-Semiconductor，NMOS)器件和P型金属氧化物半导体(P-Metal-Oxide-Semiconductor，PMOS)器件等器件，在器件上形成介质层、金属互连结构以及与金属互连结电连接的焊盘(Pad)等结构。
第一焊垫101和第二焊垫202的材料包括：铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。
第一器件晶圆200为完成器件制作的待封装晶圆。本实施例中，第一器件晶圆200的衬底为硅衬底。在其他实施例中，第一器件晶圆200的衬底材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。衬底的材料可以是适宜于工艺需要或易于集成的材料。根据实际工艺需求，器件晶圆的厚度为10微米至100微米。
还需要说明的是，为了便于图示，本实施例以第一器件晶圆200中形成有二个第一芯片201为例进行说明。但第一芯片201的数量不仅限于二个。第一芯片201包括传感器模组芯片、MEMS芯片、滤波器芯片、逻辑芯片、存储芯片、电容、电感中的至少一种。
本实施例中，导电凸块301的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。本实施例中，导电凸块301的材料与第一焊垫101和第二焊垫202材料相同，这样更容易在第一焊垫101和第二焊垫202中形成导电凸块301。
通过可光刻的键合材料400将第一器件晶圆200键合在PCB板100上。PCB板100和第一器件晶圆200是通过可光刻的键合材料400进行粘接固定的。
在PCB板100上形成可光刻的键合材料400，可光刻的键合材料400具有开口402，当将第一器件晶圆200键合在PCB板100上时，开口402被第一芯片201和/或PCB板100围成空腔401，空腔401作为芯片的工作腔。空腔401贯穿可光刻的键合材料400，通过第一器件晶圆200和PCB板100与可光刻的键合材料400围成空腔401，这种封装结构提高了其利用率，且能在更多的封装场合中使用，增加了需要空腔401的器件晶圆的适用场合，使其更具有灵活性。
可光刻的键合材料400包括：膜状干膜或液态干膜。具体地，可光刻的键合材料400可以为膜状干膜，膜状干膜材料的弹性模量比较小，在收到热应力时容易变形而不至于破损，有利于减小第一器件晶圆200与PCB板100之间的结合应力。其中，液态干膜可以旋涂在PCB板100的表面，然后进行图形化工艺；膜状干膜可以贴覆在PCB板100的表面，然后进行图形化工艺。
实施例6
参考图8，本实施例6提供另一种封装结构的结构示意图，本实施例6与实施例5的区别之处在于，本实施例的系统级封装结构，还包括：PCB板100包括相对的正面和背面，形成第一焊垫101的一面为PCB板100的正面，在PCB板100的背面键合第二器件晶圆500，第二器件晶圆上形成有第二芯片，PCB板100与第二器件晶圆500上的第二芯片501之间通过电镀工艺形成导电凸块301或焊球电连接。在本实施例中以第二器件晶圆500为例进行描述。在第二器件晶圆500上形成有第二芯片501，第二芯片501上形成有裸露的第四焊垫502，将带有第二芯片501的第二器件晶圆500键合在PCB板100的背面，同时第三焊垫103和第四焊垫502相对设置，通过电镀工艺形成导电凸块301。
其它结构与本实施例5相同，此处不做赘述。
实施例7
参考图9，本实施例7提供另一种封装的结构示意图，本实施例7与实施例5的区别之处在于，还包括：第一器件晶圆200包括相对的正面和背面，形成第二焊垫202的一面为第一器件晶圆200的正面，在第一器件晶圆200的背面键合第三器件晶圆600，第三器件晶圆形成有第三芯片，第一器件晶圆200与第三器件晶圆600上的第三芯片601之间通过电镀工艺形成导电凸块301或焊球电连接。本实施例中以第三器件晶圆600为例进行描述。在第三器件晶圆600上形成有第三芯片601，第三芯片601上形成有裸露的第六焊垫602，同时在第一器件晶圆200的背面形成有第五焊垫203，将带有第三芯片601的第三器件晶圆600键合在第一器件晶圆200上，同时第五焊垫203和第六焊垫602相对设置，通过电镀工艺形成导电凸块301。
其它结构与本实施例5相同，此处不做赘述。
需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (19)
1.一种系统级封装方法，其特征在于，包括：
提供PCB板，在所述PCB板上形成有多个裸露的第一焊垫；
提供第一器件晶圆，所述第一器件晶圆上形成有第一芯片，所述第一芯片具有多个裸露的第二焊垫；
将所述第一器件晶圆键合在所述PCB板上，所述第一焊垫和所述第二焊垫相对设置围成间隙；
采用电镀工艺在所述间隙内形成导电凸块，所述第一焊垫与所述第二焊垫之间通过所述导电凸块电连接。
2.如权利要求1所述的系统级封装方法，其特征在于，通过可光刻的键合材料将所述第一器件晶圆键合在所述PCB板上。
3.如权利要求2所述的系统级封装方法，其特征在于，所述可光刻的键合材料具有开口，所述开口被所述第一芯片和/或所述PCB板围成空腔，所述空腔作为所述第一芯片的工作腔。
4.如权利要求3所述的系统级封装方法，其特征在于，所述空腔贯穿所述可光刻的键合材料。
5.如权利要求2所述的系统级封装方法，其特征在于，所述可光刻的键合材料至少覆盖所述第一芯片的面积的10％。
6.如权利要求2所述的系统级封装方法，其特征在于，所述可光刻的键合材料的厚度为5μm至200μm。
7.如权利要求2所述的系统级封装方法，其特征在于，所述可光刻的键合材料包括：膜状干膜或液态干膜。
8.如权利要求2所述的系统级封装方法，其特征在于，所述可光刻的键合材料的形成方法包括：
所述PCB板与所述第一器件晶圆键合前，在所述PCB板上形成所述可光刻的键合材料；
或者，
所述PCB板与所述第一器件晶圆键合前，在所述第一器件晶圆上形成所述可光刻的键合材料。
9.如权利要求1所述的系统级封装方法，其特征在于，所述第一焊垫和所述第二焊垫的材料包括：铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合；
所述导电凸块的材料包括：铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。
10.如权利要求1所述的系统级封装方法，其特征在于，所述电镀工艺包括化学镀；
所述化学镀包括：化学镀钯浸金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟，化学钯的时间为7分钟至32分钟；或者，化学镍金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟；或者，化学镍，其中化学镍的时间为30分钟至50分钟。
11.如权利要求1所述的系统级封装方法，其特征在于，所述PCB板包括：
至少一层板，每层板至少包括基板以及位于所述基板内的互连结构，所述第一焊垫位于顶层板上与所述互连结构连接。
12.如权利要求1所述的系统级封装方法，其特征在于，所述第一芯片包括传感器模组芯片、MEMS芯片、滤波器芯片、逻辑芯片、存储芯片、电容、电感中的至少一种。
13.如权利要求1所述的系统级封装方法，其特征在于，所述PCB板包括相对的正面和背面，形成所述第一焊垫的一面为所述PCB板的正面，在所述PCB板的背面键合第二器件晶圆，所述第二器件晶圆形成有第二芯片，所述PCB板与所述第二器件晶圆上的第二芯片之间通过电镀工艺形成导电凸块或焊球电连接。
14.一种系统级封装结构，其特征在于，包括：
PCB板，所述PCB板上具有多个裸露的第一焊垫；
第一器件晶圆，所述第一器件晶圆上形成有第一芯片，所述第一芯片上具有多个裸露的第二焊垫；
所述第一器件晶圆具有所述第二焊垫的一侧表面与所述PCB板具有所述第一焊垫的一侧表面相对设置并键合，所述第一焊垫和所述第二焊垫相对设置；
导电凸块，通过电镀工艺形成于所述第一焊垫与所述第二焊垫之间以电连接所述第一焊垫与所述第二焊垫。
15.如权利要求14所述的系统级封装结构，其特征在于，通过可光刻的键合材料将所述第一器件晶圆键合在所述PCB板上。
16.如权利要求15所述的系统级封装结构，其特征在于，所述可光刻的键合材料具有开口，所述开口被所述第一芯片和/或所述PCB板围成空腔，所述空腔作为所述第一芯片的工作腔。
17.如权利要求15所述的系统级封装结构，其特征在于，所述可光刻的键合材料包括：膜状干膜或液态干膜。
18.如权利要求14所述的系统级封装结构，其特征在于，还包括：所述PCB板包括相对的正面和背面，形成所述第一焊垫的一面为所述PCB板的正面，在所述PCB板的背面键合第二器件晶圆，所述第二器件晶圆形成有第二芯片，所述PCB板与所述第二器件晶圆上的第二芯片之间通过电镀工艺形成导电凸块或焊球电连接。
19.如权利要求14所述的系统级封装结构，其特征在于，还包括：所述第一器件晶圆包括相对的正面和背面，形成所述第二焊垫的一面为所述第一器件晶圆的正面，在所述第一器件晶圆的背面键合第三器件晶圆，所述第三器件晶圆形成有第三芯片，所述第一器件晶圆与所述第三器件晶圆上的第三芯片之间通过电镀工艺形成导电凸块或焊球电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110807614.0A CN113539850A (zh) | 2021-07-16 | 2021-07-16 | 一种系统级封装方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110807614.0A CN113539850A (zh) | 2021-07-16 | 2021-07-16 | 一种系统级封装方法及封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113539850A true CN113539850A (zh) | 2021-10-22 |
Family
ID=78099835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110807614.0A Withdrawn CN113539850A (zh) | 2021-07-16 | 2021-07-16 | 一种系统级封装方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113539850A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022143930A1 (zh) * | 2020-12-30 | 2022-07-07 | 中芯集成电路（宁波）有限公司 | 一种板级系统级封装方法、结构、电路板及形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107027341A (zh) * | 2014-04-24 | 2017-08-08 | 悠声股份有限公司 | 具有电路板集成asic的扬声器装置 |
| CN110875203A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法以及封装结构 |
| CN110875198A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及封装结构 |
| CN111377395A (zh) * | 2018-12-27 | 2020-07-07 | 中芯集成电路（宁波）有限公司上海分公司 | Mems封装结构及其制作方法 |
| US20210098517A1 (en) * | 2019-09-27 | 2021-04-01 | Powertech Technology Inc. | Semiconductor package structure and manufacturing method thereof |
-
2021
- 2021-07-16 CN CN202110807614.0A patent/CN113539850A/zh not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107027341A (zh) * | 2014-04-24 | 2017-08-08 | 悠声股份有限公司 | 具有电路板集成asic的扬声器装置 |
| CN110875203A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法以及封装结构 |
| CN110875198A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及封装结构 |
| CN111377395A (zh) * | 2018-12-27 | 2020-07-07 | 中芯集成电路（宁波）有限公司上海分公司 | Mems封装结构及其制作方法 |
| US20210098517A1 (en) * | 2019-09-27 | 2021-04-01 | Powertech Technology Inc. | Semiconductor package structure and manufacturing method thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022143930A1 (zh) * | 2020-12-30 | 2022-07-07 | 中芯集成电路（宁波）有限公司 | 一种板级系统级封装方法、结构、电路板及形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI690030B (zh) | 半導體封裝及其形成方法 | |
| KR100565930B1 (ko) | 가볍고 얇은 적층형 패키지 반도체 디바이스 및 그 제조방법 | |
| EP3288077B1 (en) | Microelectronic package having a bumpless laminated interconnection layer | |
| KR102126586B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US7842541B1 (en) | Ultra thin package and fabrication method | |
| US7208344B2 (en) | Wafer level mounting frame for ball grid array packaging, and method of making and using the same | |
| EP1005086B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
| US20040053444A1 (en) | Manufacturing method of a semiconductor device incorporating a passive element and a redistribution board | |
| WO2005059998A1 (en) | Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities | |
| CN107424973B (zh) | 封装基板及其制法 | |
| JP2003142624A5 (zh) | ||
| CN103390600A (zh) | 半导体封装件及其制法 | |
| CN113540003A (zh) | 一种系统级封装结构及封装方法 | |
| KR20080079074A (ko) | 반도체 패키지 및 그 제조방법 | |
| TW202220151A (zh) | 電子封裝件及其製法 | |
| CN113540066A (zh) | 一种系统级封装结构及封装方法 | |
| CN113555291A (zh) | 一种系统级封装方法及封装结构 | |
| CN113539849A (zh) | 一种系统级封装方法及其封装结构 | |
| CN113539850A (zh) | 一种系统级封装方法及封装结构 | |
| US20190214367A1 (en) | Stacked package and a manufacturing method of the same | |
| CN114684780A (zh) | 超声波传感模组板级系统封装结构及其封装方法 | |
| CN113539856A (zh) | 一种系统级封装方法及封装结构 | |
| CN110634848A (zh) | 一种多芯片堆叠封装结构及其制作方法 | |
| US7785928B2 (en) | Integrated circuit device and method of manufacturing thereof | |
| CN113555333A (zh) | 一种系统级封装结构及封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20211022 |