CN113540003A - 一种系统级封装结构及封装方法 - Google Patents

一种系统级封装结构及封装方法 Download PDF

Info

Publication number
CN113540003A
CN113540003A CN202110809042.XA CN202110809042A CN113540003A CN 113540003 A CN113540003 A CN 113540003A CN 202110809042 A CN202110809042 A CN 202110809042A CN 113540003 A CN113540003 A CN 113540003A
Authority
CN
China
Prior art keywords
chip
pcb
device wafer
chips
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110809042.XA
Other languages
English (en)
Inventor
蔺光磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinzhiwei Shanghai Electronic Technology Co ltd
Original Assignee
Xinzhiwei Shanghai Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinzhiwei Shanghai Electronic Technology Co ltd filed Critical Xinzhiwei Shanghai Electronic Technology Co ltd
Priority to CN202110809042.XA priority Critical patent/CN113540003A/zh
Publication of CN113540003A publication Critical patent/CN113540003A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种系统级封装结构及封装方法，封装结构包括：PCB板包括相对的第一表面和第二表面，具有导电互连结构，第一表面形成有若干个第一凹槽和暴露出导电互连结构的第一焊垫、以及第二表面形成有若干个第二凹槽；器件晶圆具有若干个第一芯片，第一芯片具有暴露出第三表面的第二焊垫，器件晶圆键合在PCB板上，且第一芯片遮盖第一凹槽；导电凸块设置于第一焊垫和第二焊垫之间；若干个第二芯片键合在PCB板的第二凹槽中，并与导电互连结构电连接。本发明通过将器件晶圆与PCB板直接电连接，通过电镀工艺在器件晶圆与PCB板之间形成导电凸块，省去传统的将芯片键合在晶圆上的步骤，简化工艺，提高集成度，提高封装结构的导电性能。

Description

一种系统级封装结构及封装方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种系统级封装结构及封装方法。
背景技术
随着5G通讯和人工智能(AI)时代的到来，应用于此类相关领域的芯片所要传输和高速交互处理的数据量非常巨大，移动互联网以及物联网方面的需求越来越强劲，电子终端产品的小型化和多功能化成为产业发展的大趋势。如何将不同种类的高密度芯片集成封装在一起构成一个功能强大且体积功耗又比较小的系统或者子系统，成为半导体芯片先进封装领域的一大挑战。
现有的系统级封装，存在以下缺点：a、工艺复杂，造成封装效率低；b、需要先将芯片与器件晶圆实现电连接，最后才能实现与PCB电连接，使得封装尺寸大，集成度低，工艺复杂，成本高等问题。
因此，亟待一种新的系统级封装方法及封装结构，可以解决工艺难度大、封装尺寸大、集成度低以及封装效果差等技术问题。
发明内容
本发明的目的在于提供一种系统级封装结构及封装方法，至少能够解决工艺难度大、封装尺寸大、集成度低以及封装效果差等技术问题。
为了实现上述目的，一方面，本发明提供一种系统级封装结构，包括：
PCB板，所述PCB板包括相对的第一表面和第二表面，所述PCB板中具有导电互连结构、所述第一表面形成有若干个第一凹槽和暴露出所述导电互连结构的第一焊垫、以及所述第二表面形成有若干个第二凹槽；
器件晶圆，所述器件晶圆包括相对的第三表面和第四表面，所述器件晶圆具有若干个第一芯片，所述第一芯片具有暴露出所述第三表面的第二焊垫，所述器件晶圆的第三表面键合在所述PCB板的第一表面，并所述第一芯片遮盖所述第一凹槽；
导电凸块，设置于所述第一焊垫和第二焊垫之间，以电连接所述第一焊垫和所述第二焊垫；
若干个第二芯片，所述第二芯片键合在所述PCB板的第二凹槽中，并与所述导电互连结构电连接。
另一方面，本发明还提供一种系统级封装方法，包括：
提供形成有导电互连结构的PCB板，所述PCB板包括相对的第一表面和第二表面，所述第一表面形成有若干个第一凹槽和暴露出所述导电互连结构的第一焊垫，以及所述第二表面形成有若干个第二凹槽；
提供具有若干个有第一芯片的器件晶圆，所述器件晶圆包括相对的第三表面和第四表面，所述第一芯片具有暴露出所述第三表面的第二焊垫；
将所述器件晶圆的第三表面键合在所述PCB板的第一表面，所述第一焊垫和所述第二焊垫相对围成一空隙，并所述第一芯片遮盖所述第一凹槽；
在所述空隙内形成导电凸块以电连接所述第一焊垫和所述第二焊垫；
提供若干个第二芯片，将所述第二芯片键合在所述第二凹槽中，并使所述第二芯片与所述导电互连结构电连接。
本发明的有益效果在于：本发明将集成有多个第一芯片的晶圆与PCB板直接电连接，通过电镀工艺在第一芯片与PCB板之间形成导电凸块，与现有技术通过焊接的方式实现电连接的方案相比，简化工艺，降低工艺难度，提高集成度，提高封装结构的导电性能。
进一步地，第一芯片和PCB板之间通过可光刻键合材料实现物理连接，而且可光刻键合材料覆盖所述导电凸块外围的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。
进一步地，可光刻键合材料由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小晶圆与PCB板的结合应力。
进一步的，形成有贯穿晶圆的表面并延伸至芯片上的通孔，通过该通孔与外部大气相通，给集成在晶圆上的MEMS芯片提供与外部连接的工作腔体，扩展了MEMS芯片的应用类型，提高了封装结构的功能集成度。
进一步的，将多个第二芯片直接键合在PCB板的另外一面，从而有助于满足实际应用中对封装结构更高的集成度、便携性和多功能的要求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1的系统级封装结构的结构示意图；
图2为本发明实施例1的系统级封装结构的另一种结构示意图；
图3为本发明实施例2的系统级封装方法的流程示意图；
图4-图11为本发明实施例2的系统级封装方法各步骤对应的结构示意图；
图12位本发明实施例2的系统级封装方法的单个封装体的结构示意图。
附图标记：100、PCB板；101、导电互连结构；102、第一凹槽；103、第一焊垫；104、第二凹槽；110、第一表面；120、第二表面；200、器件晶圆；100a、基板；101a、子导电互连结构；101b、导电插塞；101c、第一连接块；201、第一芯片；202、第二焊垫；203、第四焊垫；300、导电凸块；301、空隙；400、第二芯片；401、第三焊垫；500、键合层；501、开口；600、第三芯片；601、第五焊垫。
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
实施例1
参考图1，本发明提供了一种系统级封装结构，包括：
PCB板100，PCB板100包括相对的第一表面110和第二表面120，PCB板100中具有导电互连结构101、第一表面110形成有若干个第一凹槽102和暴露出导电互连结构101的第一焊垫103、以及第二表面120形成有若干个第二凹槽104；
器件晶圆200，器件晶圆200包括相对的第三表面210和第四表面220，器件晶圆200具有若干个第一芯片201，第一芯片201具有暴露出第三表面210的第二焊垫202，器件晶圆200的第三表面210键合在PCB板100的第一表面110，且第一芯片201遮盖第一凹槽102；
导电凸块300，设置于第一焊垫103和第二焊垫202之间，以电连接第一焊垫103和第二焊垫202；
若干个第二芯片400，第二芯片400键合在PCB板100的第二凹槽104中，并与导电互连结构101电连接。
本实施例中，为方便清楚地示意和说明，第一焊垫103的表面齐平于PCB板100的第一表面110作为示例。在其他实施例中，第一焊垫103的表面可以突出于PCB板100的第一表面110，还可以凹陷在PCB板100的第一表面110。在PCB板100的第一表面110形成第一凹槽102，通过键合工艺将器件晶圆200键合在PCB板100的第一表面110，并且使得器件晶圆200中的第一芯片201遮盖住第一凹槽102。并且，在PCB板100的第二表面120上形成第二凹槽104，将第二芯片400键合在第二凹槽104中，实现集成有第一芯片201的器件晶圆200以及第二芯片400与PCB板的键合连接，提高了空间利用率和器件的集成度。
另外，通过电镀工艺形成导电凸块300，以实现器件晶圆200中的第一芯片201与PCB板100的第一焊垫103的电连接。首先，与传统工艺利用焊接实现芯片与PCB板电连接的封装工艺相比，简化工艺流程，提高了封装效率；其次，将第二芯片400键合在PCB板100的第二表面120的第二凹槽104中，省去先将芯片键合在晶圆上的工艺步骤，简化工艺流程，降低工艺难度，提高了封装结构的可靠性和导电性能。
第一焊垫103用于与第一芯片201电连接，第一焊垫103的材料为导电材料，具体可以为铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。第二芯片400的第三焊垫401用于与PCB板100的导电互连结构101电连接，第三焊垫401的具体材质参考第一焊垫103。
本实施例中，采用电镀工艺形成的导电凸块300需要根据第一焊垫103、第二焊垫202的材料确定。第一焊垫103、第二焊垫202的材料选自铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。形成的导电凸块300的横截面积大于10平方微米，导电凸块300的材料包括：铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。
器件晶圆200的第三表面210和PCB板100的第一表面110之间还设有键合层500，键合层500避开第一焊垫103和第二焊垫202设置并覆盖导电凸块300的外围区域。
需要说明的是，键合层500包括可光刻键合材料、芯片粘结膜、金属、介质层或聚合物材料之一或组合。
本实施例中，键合层500为可光刻键合材料，可光刻键合材料的厚度为60-160μm，可光刻键合材料至少覆盖粘合的第一芯片201面积的10％。在键合器件晶圆200和PCB板100时，形成较大面积的可光刻键合材料，使得第一芯片201外周不存在空隙，能够提高封装结构的结构强度以及成品率。
优选的，可光刻键合材料包括干膜，可光刻键合材料可以为液体干膜，也可以是膜状干膜，液态干膜可以旋涂在PCB板100的第一表面110上，膜状干膜可以贴覆在PCB板的第一表面110上。由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小器件晶圆200与PCB板100的结合应力。可光刻键合材料覆盖形成的导电凸块300外围的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。
键合层500具有开口501，开口501与第一凹槽102相对设置。
本实施例中，通过刻蚀键合层500形成开口501，开口501和第一凹槽102被器件晶圆200和PCB板100围成第一空腔(图中未示出)，第一空腔为器件晶圆200中第一芯片201的提供工作的空腔环境，不需再另外做封盖，简化了工艺，同时还扩展了第一芯片201的应用功能类型。
优选的，采用第一空腔为密闭工作空腔的可以为MEMS芯片，第一芯片201可以选自具有相同或不同的功能、用途及结构的MEMS芯片，包括陀螺仪、加速度计、惯性传感器、压力传感器、流量传感器、位移传感器、电场传感器、电场强度传感器、电流传感器、磁通传感器和磁场强度传感器。
器件晶圆200上设有通孔(图中未示出)，通孔贯穿器件晶圆200并延伸至第一芯片201。
优选的，第一芯片201还可以采用通孔与外界连通的芯片可以为传感器模组芯片，比如温度传感器、热流传感器、热导率传感器、光调制器、声音传感器、气体传感器、湿度传感器、离子传感器、生物传感器等中的至少一种。本实施例为麦克风模组芯片，通过通孔接收声波用来传递声音信号。本发明中的传感器模组芯片不限于在此列举的类型，可以为本技术领域可以实现一定功能的各种类型的传感器模组芯片。
不需要通孔或封闭工作腔结构的第二芯片400可以包括逻辑芯片、存储芯片、中央处理器芯片、微处理器芯片、模数转换芯片的至少一种。
PCB板100包括：
至少一层电路板，每层电路板包括基板100a以及贯穿基板100a的子导电互连结构101a，相邻的电路板通过子导电互连结构101a电连接。
本实施例中，PCB板100为两层电路板，每层电路板包括基板100a以及贯穿基板100a的子导电互连结构101a，子导电互连结构101a包括导电插塞101b以及与第一焊垫103相对一面上形成的第一连接块101c，第一连接块101c与导电插塞101b电连接，第一焊垫103位于顶层的基板100a上且与导电插塞101b电连接。其他实施例中PCB板100可以是单层板，双层板，三层板，四层板等，具体的，PCB板100的层数可以根据实际需求确定。具体的，基板100a可以为陶瓷基板。
现有技术中，PCB板100顶层为阻焊层、助焊层，阻焊剂覆盖PCB板100顶面且暴露出第一焊垫103。本发明中，PCB板100的顶层可以与现有技术相同，在顶面设置阻焊层阻焊，但由于本发明中，器件晶圆200与PCB板100的电连接无需通过焊接实现，因此顶面可以不设置阻焊层(绿油)，也可以不设置助焊层。
参考图2，本实施例还包括第三芯片600，第三芯片600键合于第一芯片201的表面，第三芯片600与第一芯片201通过电镀工艺形成的连接块或焊球电连接。
具体的，对器件晶圆200进行切割分离出第一芯片201后，还可以将第三芯片600与第一芯片201进行键合。第三芯片600上形成有裸露芯片表面的第五焊垫601，第一芯片201的背面即远离PCB板100的一面形成有多个裸露的第四焊垫203，并在第一芯片201的表面通过可光刻键合材料与第三芯片600键合，再通过电镀工艺形成的连接块实现第四焊垫203与第五焊垫601的电连接，最终实现第三芯片600与第一芯片201的电连接，从而有助于满足实际应用中对封装结构更高的集成度、便携性和多功能的要求。在其它实施例中，在PCB板100的第一表面110和第二表面120键合有第一芯片201和第二芯片400之后，在第一芯片201和第二芯片400上再键合其它芯片，同样也能进一步提高空间利用率和器件的多功能性。
实施例2
参考图3，本发明还提供了一种系统级封装方法，包括以下步骤：
S01：提供形成有导电互连结构的PCB板，PCB板包括相对的第一表面和第二表面，第一表面形成有若干个第一凹槽和暴露出导电互连结构的第一焊垫，以及第二表面形成有若干个第二凹槽；
S02：提供具有若干个有第一芯片的器件晶圆，器件晶圆包括相对的第三表面和第四表面，第一芯片具有暴露出第三表面的第二焊垫；
S03：将器件晶圆的第三表面键合在PCB板的第一表面，第一焊垫和第二焊垫相对围成一空隙，并第一芯片遮盖第一凹槽；
S04：在空隙内形成导电凸块以电连接第一焊垫和第二焊垫；
S05：提供若干个第二芯片，将第二芯片键合在第二凹槽中，并使第二芯片与导电互连结构电连接。
需要说明的是，步骤S0N不代表先后顺序。
参考图4至图11，根据本发明实施例2的一种系统级封装方法的各步骤对应的结构示意图详细说明。
参考图4，执行步骤S01，提供形成有导电互连结构的PCB板100，PCB板100包括相对的第一表面110和第二表面120，第一表面100形成有若干个第一凹槽102和暴露出导电互连结构101的第一焊垫103，以及第二表面120形成有若干个第二凹槽104。
PCB板100包括：
至少一层电路板，每层电路板包括基板100a以及贯穿基板100a的子导电互连结构101a，相邻的电路板通过子导电互连结构101a电连接。
PCB板的形成方法有很多，下面以一种实施例作为说明。
参考图4，提供基板100a，基板100a的材料包括半导体材料，如硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体等。
本实施例中，PCB板100为两层电路板，每层电路板包括基板100a以及贯穿基板100a的子导电互连结构101a，子导电互连结构101a包括导电插塞101b以及与第一焊垫103相对一面上形成的第一连接块101c，第一连接块101c与导电插塞101b电连接，第一焊垫103位于顶层的基板100a上且与导电插塞101b电连接。其他实施例中PCB板100可以是单层板，双层板，三层板，四层板等，具体的，PCB板100的层数可以根据实际需求确定。具体的，基板100a可以为陶瓷基板。PCB板100的具体设置可以参考实施例1中的相关说明。
PCB板100还包括：介质层(图中未示出)，形成于顶层的基板100a上。
第一凹槽102的形成方法包括：刻蚀介质层形成第一凹槽102，第一凹槽102可以贯穿介质层，也可以贯穿部分介质层，本实施例中的第一凹槽102贯穿介质层。PCB板100的顶层具有光刻键合特性的介质层时，第一焊垫103埋设于介质层中且部分暴露在外，并根据工艺要求形成一定厚度的介质层，方便后续将第一芯片201键合至PCB板100上，无需额外形成键合层，这样可以节省工艺，从而提升PCB板100的形成效率。第一凹槽102的形成方法还包括：直接在PCB板100的第一表面110上直接刻蚀形成第一凹槽102，并通过刻蚀工艺暴露出导电互连结构101的第一焊垫103。第二表面120的第二凹槽104的形成方法参考第一凹槽102。
介质层材料包括氧化硅、氮化硅等，可以通过沉积工艺形成。
第一焊垫103可以是焊盘(Pad)，但不限于焊盘，也可以是其他具有电连接功能的导电块。第一焊垫103的材料为导电材料。本实施例中，第一焊垫103的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。
参考图5，执行步骤S02：提供具有若干个有第一芯片201的器件晶圆200，器件晶圆200包括相对的第三表面210和第四表面220，第一芯片201具有暴露出第三表面的第二焊垫202。
通过可光刻键合材料将PCB板100和器件晶圆200键合，可光刻键合材料的形成方法包括：
PCB板100与器件晶圆200键合之前，在PCB板100的第一表面110形成可光刻键合材料；或者，
PCB板100与器件晶圆200键合之前，在器件晶圆200的第三表面210形成可光刻键合材料。
参考图6，PCB板100与器件晶圆200键合之前，在器件晶圆200的第三表面210形成可光刻键合材料，即在第三表面210形成键合层500，键合层500覆盖后续形成的导电凸块300的外围区域。
参考图7，对键合层500进行图形化工艺，去除器件晶圆200的第一芯片201部分上表面的键合层500，以暴露出第一芯片201以及暴露出第三表面210的第二焊垫202。
实施例中，键合层500为可光刻键合材料，可光刻键合材料的厚度为60-160μm，可光刻键合材料至少覆盖后续第一芯片201面积的10％。在后续键合器件晶圆200和PCB板100时，形成较大面积的可光刻键合材料，尤其将键合层500形成在后期塑封工艺时塑封材料不容易填充的位置，这样在后续形成塑封层时，可以保证塑封层和可光刻键合材料共同密封第一芯片201，第一芯片201外周不存在空隙，能够提高器件的结构强度，提高成品率。
可光刻键合材料可以为液体干膜，也可以是膜状干膜，液态干膜可以旋涂在器件晶圆200的第三表面210上，膜状干膜可以贴覆在器件晶圆200的第三表面210上。由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小后续器件晶圆200与PCB板100的结合应力。可光刻键合材料覆盖后续形成的导电凸块外围的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。
PCB板100与器件晶圆200键合之前，在PCB板100的第一表面110形成可光刻键合材料，参考前述在PCB板100的顶层形成具有光刻键合特性的介质层的方法，此处不在详细赘述。
参考图8，执行步骤S03：将器件晶圆200的第三表面210键合在PCB板100的第一表面110，第一焊垫103和第二焊垫202相对围成一空隙301，并第一芯片201遮盖第一凹槽102。在执行步骤S03之前，图形化可光刻键合材料形成开口501，器件晶圆200与PCB板100键合后，开口501与第一凹槽102相对设置，开口501被第一芯片201和PCB板100围成第一空腔，该第一空腔为第一芯片201提供工作的空腔环境，因此不需再另外做封盖，简化了工艺。
具体的，空隙301为导电凸块300提供形成空间，也就是说定义了导电凸块300的形成位置，围成了空隙301的边界，使得后续形成的导电凸块300不能超越该边界，方便进行电镀工艺的控制，防止电镀工艺中导电凸块的横向外溢。本实施例中，空隙301的高度为5μm至200μm(例如：10μm、50μm、100μm)，在后续进行电镀工艺的过程中，不仅有利于使得电镀液容易进入空隙301内，还有利于避免由于空隙301的高度太大而导致电镀时间过长的问题，从而兼顾了电镀工艺的效率与良率。
参考图8、图9，执行步骤S04：在空隙301内形成导电凸块300以电连接第一焊垫103和第二焊垫202，通过电镀工艺形成导电凸块300。
具体的，通过电镀工艺，在空隙301内形成导电凸块300，与通过现有技术焊接的方式实现电连接的方案相比，首先，本实施例利用电镀工艺实现第一焊垫103和第二焊垫202之间的电连接，工艺流程简单、效率高；其次，导电凸块300通过电镀工艺形成，导电凸块300与第一焊垫103和第二焊垫202之间均具有较好的连接性能，有利于提高封装结构的可靠性和导电性；而且，本实施例能够在实现所有的器件晶圆200与PCB板100之间的键合之后，通过电镀工艺形成用于电连接第一芯片201的第二焊垫202与PCB板100的第一焊垫103之间的导电凸块300，相较于对每个第一芯片201单独焊接以实现与PCB板100之间的电连接，本实施例极大地提高了封装结构的形成效率；此外，与焊接的焊球的高度相比，导电凸块300的高度由空隙301的高度定义，导电凸块300易于实现更小的高度，从而减小封装结构的整体厚度，进而满足封装结构的薄型化和小型化的需求。
导电凸块300的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。本实施例中，导电凸块300的材料与导电互连结构101、第一焊垫103的材料相同，这样更容易在空隙301中形成导电凸块300。为了更容易形成导电凸块300，可以在第一焊垫103和第二焊垫202上先形成材料层，材料层的材质与导电凸块300的材质相同。
本实施例中，电镀工艺包括化学镀。化学镀采用的镀液根据实际中需要形成的导电凸块300的材料以及第一焊垫103、第二焊垫202的材料确定。
本实施例中，化学镀包括：化学镀钯浸金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟，化学钯的时间为7分钟至32分钟；或者，化学镍金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟；或者，化学镍，其中化学镍的时间为30分钟至50分钟。
本实施例中，电镀工艺选择化学镀钯浸金(ENEPIG)或化学镍金(ENIG)时，工艺参数可以参照表1。
表1
Figure BDA0003167464390000121
本实施例中，在进行化学镀之前，为了更好的完成电镀工艺，可以先对第一焊垫103和第二焊垫202的表面进行清洁，去除表面的自然氧化层、提高第一焊垫103和第二焊垫202的表面湿润度(wettability)；之后，可以进行活化工艺，促进镀层金属在待镀金属上的形核生长。
器件晶圆200上设有通孔(图中未示出)，通孔贯穿器件晶圆200并延伸至所述第一芯片201。
通过刻蚀工艺在器件晶圆200上设有通孔，通孔贯穿器件晶圆200并延伸至所述第一芯片201，采用通孔与外界连通的第一芯片201具体参考实施例1中相关说明。
参考图10、图11，执行步骤S05：提供若干个第二芯片400，将第二芯片400键合在第二凹槽104中，并使第二芯片400与导电互连结构101电连接。
具体的，第二芯片400的表面形成有第三焊垫401，可通过贴片工艺或回流焊接工艺实现第二芯片400与导电互连结构101的电连接，通过将第二芯片400键合在PCB板100上，能够提高了空间利用率并提高封装结构的多功能性。
参考图2，封装方法还包括提供第三芯片600，将第三芯片600键合于第一芯片201的表面，通过电镀工艺形成的连接块或焊球实现第三芯片600与第一芯片201的电连接，具体的键合工艺参考实施例1中相关说明。
封装方法还包括对键合后的器件晶圆200和PCB板100进行切割工艺，以得到包含至少一个第一芯片201和至少一个第二芯片400的封装体。
参考图12，具体的，以器件晶圆200的第四表面220临时键合在临时载板上，从PCB板100的第二表面120沿切割道进行切割，既保证第二芯片400的性能，又能保证切割器件晶圆200有足够的支撑，防止碎片。将PCB板100中的导电互连结构101以及键合在PCB板上的第二芯片400和器件晶圆200中的第一芯片201分割成各自独立的封装体，该封装体形成一个可提供多重功能的系统或子系统，取决于实际集成的芯片的种类和功能。本实施例中，执行切割工艺，得到独立的封装体，每个封装体内包含一个第一芯片201和一个第二芯片400。
综上所述，在PCB板100的第一表面110形成第一凹槽102，通过键合工艺将器件晶圆200键合在PCB板100的第一表面110，并且使得器件晶圆200中的第一芯片201遮盖住第一凹槽102。并且，在PCB板100的第二表面120上形成第二凹槽104，将第二芯片400键合在第二凹槽104中，实现集成有第一芯片201的器件晶圆200和第二芯片400与PCB板的键合连接，提高了空间利用率和器件的集成度。另外，通过电镀工艺形成导电凸块300，以实现器件晶圆200中的第一芯片201与PCB板100的第一焊垫103的电连接。首先，与传统工艺利用焊接实现芯片与PCB板电连接的封装工艺相比，简化工艺流程，提高了封装效率；其次，将第二芯片400键合在PCB板100的第二表面120的第二凹槽104中，省去先将芯片键合在晶圆上的工艺步骤，简化工艺流程，降低工艺难度，提高了封装结构的可靠性和导电性能。
需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (20)

1.一种系统级封装结构，其特征在于，包括：
PCB板，所述PCB板包括相对的第一表面和第二表面，所述PCB板中具有导电互连结构、所述第一表面形成有若干个第一凹槽和暴露出所述导电互连结构的第一焊垫、以及所述第二表面形成有若干个第二凹槽；
器件晶圆，所述器件晶圆包括相对的第三表面和第四表面，所述器件晶圆具有若干个第一芯片，所述第一芯片具有暴露出所述第三表面的第二焊垫，所述器件晶圆的第三表面键合在所述PCB板的第一表面，且所述第一芯片遮盖所述第一凹槽；
导电凸块，设置于所述第一焊垫和第二焊垫之间，以电连接所述第一焊垫和所述第二焊垫；
若干个第二芯片，所述第二芯片键合在所述PCB板的第二凹槽中，并与所述导电互连结构电连接。
2.根据权利要求1所述的系统级封装结构，其特征在于，所述器件晶圆的第三表面和所述PCB板的第一表面之间还设有键合层，所述键合层避开所述第一焊垫和所述第二焊垫设置并覆盖所述导电凸块的外围区域。
3.根据权利要求2所述的系统级封装结构，其特征在于，所述键合层具有开口，所述开口与所述第一凹槽相对设置。
4.根据权利要求2所述的系统级封装结构，其特征在于，所述键合层的材料包括干膜。
5.根据权利要求1所述的系统级封装结构，其特征在于，所述导电凸块通过电镀工艺形成。
6.根据权利要求1所述的系统级封装结构，其特征在于，所述PCB板包括：
至少一层电路板，每层所述电路板包括基板以及贯穿所述基板的子导电互连结构，相邻的所述电路板通过子导电互连结构电连接。
7.根据权利要求1所述的系统级封装结构，其特征在于，还包括第三芯片，所述第三芯片键合于所述第一芯片的表面，所述第三芯片与所述第一芯片通过电镀工艺形成的导电凸块或焊球电连接。
8.根据权利要求1所述的系统级封装结构，其特征在于，所述器件晶圆上设有通孔，所述通孔贯穿所述器件晶圆并延伸至所述第一芯片。
9.根据权利要求1所述的系统级封装结构，其特征在于，所述第一芯片包括麦克风、压力传感器、陀螺仪、速度传感器、加速度传感器中的至少一种。
10.根据权利要求1所述的系统级封装结构，其特征在于，所述第二芯片包括逻辑芯片、存储芯片、中央处理器芯片、微处理器芯片、模数转换芯片的至少一种。
11.一种系统级封装方法，其特征在于，包括：
提供形成有导电互连结构的PCB板，所述PCB板包括相对的第一表面和第二表面，所述第一表面形成有若干个第一凹槽和暴露出所述导电互连结构的第一焊垫，以及所述第二表面形成有若干个第二凹槽；
提供具有若干个有第一芯片的器件晶圆，所述器件晶圆包括相对的第三表面和第四表面，所述第一芯片具有暴露出所述第三表面的第二焊垫；
将所述器件晶圆的第三表面键合在所述PCB板的第一表面，所述第一焊垫和所述第二焊垫相对围成一空隙，并所述第一芯片遮盖所述第一凹槽；
在所述空隙内形成导电凸块以电连接所述第一焊垫和所述第二焊垫；
提供若干个第二芯片，将所述第二芯片键合在所述第二凹槽中，并使所述第二芯片与所述导电互连结构电连接。
12.根据权利要求11所述的系统级封装方法，其特征在于，所述第三表面与所述第一表面通过可光刻键合材料连接。
13.根据权利要求12所述的系统级封装方法，其特征在于，所述可光刻键合材料覆盖所述导电凸块的外围区域。
14.根据权利要求12所述的系统级封装方法，其特征在于，所述可光刻键合材料的形成方法包括：
所述PCB板与所述器件晶圆键合之前，在所述PCB板的第一表面形成所述可光刻键合材料；或者，
所述PCB板与所述器件晶圆键合之前，在所述器件晶圆的第三表面形成所述可光刻键合材料。
15.根据权利要求12所述的系统级封装方法，其特征在于，图形化所述可光刻键合材料形成开口，所述开口与所述第一凹槽相对设置。
16.根据权利要求11所述的系统级封装方法，其特征在于，通过电镀工艺形成所述导电凸块。
17.根据权利要求11所述的系统级封装方法，其特征在于，所述器件晶圆上设有通孔，所述通孔贯穿所述器件晶圆并延伸至所述第一芯片。
18.根据权利要求11所述的系统级封装方法，其特征在于，所述PCB板包括：
至少一层电路板，每层所述电路板包括基板以及贯穿所述基板的子导电互连结构，相邻的所述电路板通过所述子导电互连结构电连接。
19.根据权利要求11所述的系统级封装方法，其特征在于，所述方法还包括对键合后的所述器件晶圆和所述PCB板进行切割工艺，以得到包含至少一个所述第一芯片和至少一个所述第二芯片的封装体。
20.根据权利要求11所述的系统级封装方法，其特征在于，所述方法还包括提供第三芯片，将所述第三芯片键合于所述第一芯片的表面，通过电镀工艺形成的连接块或焊球实现所述第三芯片与所述第一芯片的电连接。
CN202110809042.XA 2021-07-16 2021-07-16 一种系统级封装结构及封装方法 Withdrawn CN113540003A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110809042.XA CN113540003A (zh) 2021-07-16 2021-07-16 一种系统级封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110809042.XA CN113540003A (zh) 2021-07-16 2021-07-16 一种系统级封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN113540003A true CN113540003A (zh) 2021-10-22

Family

ID=78099968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110809042.XA Withdrawn CN113540003A (zh) 2021-07-16 2021-07-16 一种系统级封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN113540003A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022143930A1 (zh) * 2020-12-30 2022-07-07 中芯集成电路（宁波）有限公司 一种板级系统级封装方法、结构、电路板及形成方法
CN115003025A (zh) * 2022-07-18 2022-09-02 之江实验室 一种可拆卸式晶上系统与pcb板的互连结构及制造方法
CN115332169A (zh) * 2022-10-17 2022-11-11 盛合晶微半导体(江阴)有限公司 半导体互连结构的制备方法
WO2023108781A1 (zh) * 2021-12-15 2023-06-22 厦门市芯颖显示科技有限公司 一种微led显示模组及其制造方法及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103130176A (zh) * 2011-11-21 2013-06-05 罗伯特·博世有限公司 微机械功能装置、尤其扬声器装置、以及相应的制造方法
CN111377395A (zh) * 2018-12-27 2020-07-07 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法
US20210098517A1 (en) * 2019-09-27 2021-04-01 Powertech Technology Inc. Semiconductor package structure and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103130176A (zh) * 2011-11-21 2013-06-05 罗伯特·博世有限公司 微机械功能装置、尤其扬声器装置、以及相应的制造方法
CN111377395A (zh) * 2018-12-27 2020-07-07 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法
US20210098517A1 (en) * 2019-09-27 2021-04-01 Powertech Technology Inc. Semiconductor package structure and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022143930A1 (zh) * 2020-12-30 2022-07-07 中芯集成电路（宁波）有限公司 一种板级系统级封装方法、结构、电路板及形成方法
WO2023108781A1 (zh) * 2021-12-15 2023-06-22 厦门市芯颖显示科技有限公司 一种微led显示模组及其制造方法及显示面板
CN115003025A (zh) * 2022-07-18 2022-09-02 之江实验室 一种可拆卸式晶上系统与pcb板的互连结构及制造方法
CN115003025B (zh) * 2022-07-18 2022-11-08 之江实验室 一种可拆卸式晶上系统与pcb板的互连结构及制造方法
CN115332169A (zh) * 2022-10-17 2022-11-11 盛合晶微半导体(江阴)有限公司 半导体互连结构的制备方法

Similar Documents

Publication Publication Date Title
CN113540003A (zh) 一种系统级封装结构及封装方法
CN105374693B (zh) 半导体封装件及其形成方法
KR100825658B1 (ko) 반도체 장치 및 그 제조 방법
KR20010083204A (ko) 반도체장치 및 그 제조방법
KR20020084158A (ko) 배선 기판, 반도체 장치 및 배선 기판의 제조 방법
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
CN113130464B (zh) 封装结构及其制造方法
EP3547364B1 (en) Semiconductor chip and semiconductor package including the same
CN113540066A (zh) 一种系统级封装结构及封装方法
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
CN113555291A (zh) 一种系统级封装方法及封装结构
KR20170138604A (ko) 반도체 패키지 및 이의 제조 방법
CN113539855A (zh) 一种系统级封装方法及封装结构
CN113539859A (zh) 一种系统级封装方法及封装结构
CN113539849A (zh) 一种系统级封装方法及其封装结构
CN113539851A (zh) 一种系统级封装方法及其封装结构
CN113539852A (zh) 一种系统级封装方法及封装结构
CN114684780A (zh) 超声波传感模组板级系统封装结构及其封装方法
CN112420641A (zh) 一种功率元件封装结构及其制备方法
CN113555333A (zh) 一种系统级封装结构及封装方法
TWI832050B (zh) 半導體裝置及其製造方法
CN113540065A (zh) 一种系统级封装结构及封装方法
CN113539857A (zh) 一种系统级封装方法及封装结构
CN113539850A (zh) 一种系统级封装方法及封装结构
CN117038588A (zh) 封装结构以及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20211022