CN114684780A - 超声波传感模组板级系统封装结构及其封装方法 - Google Patents

超声波传感模组板级系统封装结构及其封装方法 Download PDF

Info

Publication number
CN114684780A
CN114684780A CN202110129836.1A CN202110129836A CN114684780A CN 114684780 A CN114684780 A CN 114684780A CN 202110129836 A CN202110129836 A CN 202110129836A CN 114684780 A CN114684780 A CN 114684780A
Authority
CN
China
Prior art keywords
chip
circuit board
pad
bonding
level system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110129836.1A
Other languages
English (en)
Inventor
黄河
向阳辉
刘孟彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp
Original Assignee
Ningbo Semiconductor International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp filed Critical Ningbo Semiconductor International Corp
Priority to PCT/CN2021/143214 priority Critical patent/WO2022143930A1/zh
Publication of CN114684780A publication Critical patent/CN114684780A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/037—Hollow conductors, i.e. conductors partially or completely surrounding a void, e.g. hollow waveguides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种超声波传感模组板级系统封装结构及其封装方法，所述封装方法包括：提供电路板，所述电路板表面形成有多个第一焊垫，所述第一焊垫凹陷于所述表面；提供芯片，其中至少包括超声波传感芯片以及外围芯片，所述芯片表面形成有第二焊垫，所述第二焊垫凹陷于所述芯片的表面；将至少一个芯片键合于所述电路板上，所述至少一个芯片的第二焊垫，与所述电路板上相应的第一焊垫相对形成空隙；通过电镀工艺在所述空隙内形成第一导电凸块以电连接所述第一焊垫、第二焊垫。通过电镀工艺形成导电凸块，与封装前段的工艺兼容，可以利用传统的芯片制造工艺或晶圆级封装工艺实现超声波传感模组板级的系统级封装工艺。

Description

超声波传感模组板级系统封装结构及其封装方法
技术领域
本发明涉及半导体器件制造领域，尤其涉及超声波传感模组板级系统封装结构及其封装方法。
背景技术
系统级封装采用任何组合，将多个具有不同功能和采用不同工艺制备的有源元/器件、无源元/器件、MEMS器件、分立的KGD(Known Good Die)诸如光电芯片、生物芯片等，在三维(X方向、Y方向和Z方向)集成组装成为具有多层器件结构，并且可以提供多种功能的单个标准封装件，形成一个系统或者子系统。
现有技术中，芯片模组通常采用目前比较常用的倒装芯片(FC，Flip-Chip)焊接工艺进行封装，该系统级封装的方法包括：提供PCB电路板，其中PCB电路板上形成有按一定要求排列的焊球(利用植球工艺形成)；在电路板上浸蘸助焊剂，然后将芯片倒装贴片在电路板上；利用回流焊工艺将芯片上的焊垫(pad)与电路板上的焊球进行焊接后电连接；之后，在芯片底部和电路板之间充填灌胶，以增加整个结构的机械强度。
但是，现有的系统级封装的方法，存在以下缺点：1、工艺复杂，造成封装效率低；2、需要将各个芯片依次焊接在焊球上，封装效率低；3、需要利用焊接工艺实现芯片与PCB板的电连接，无法与封装前段的工艺兼容；4、浸蘸助焊剂过程中稍有不慎施以较大压力时容易造成电路板压裂。上述方法应用于板极超声波传感模组的系统集成中，会导致封装效率低，良率低的问题。
发明内容
本发明要解决的问题是现有的超声波传感模组板极系统封装效率低、无法与前段的芯片形成工艺兼容等。
为了实现上述目的，本发明提供一种超声波传感模组板级系统封装方法，包括：提供电路板，所述电路板表面形成有多个第一焊垫，所述第一焊垫凹陷于所述表面；提供芯片，其中至少包括超声波传感芯片以及外围芯片，所述芯片表面形成有第二焊垫，所述第二焊垫凹陷于所述芯片的表面；将至少一个芯片键合于所述电路板上，所述至少一个芯片的第二焊垫，与所述电路板上相应的第一焊垫相对形成空隙；通过电镀工艺在所述空隙内形成第一导电凸块以电连接所述第一焊垫、第二焊垫。
为实现上述目的，本发明还提供一种超声波传感模组板级系统封装结构，包括：电路板，所述电路板表面形成有多个第一焊垫，所述第一焊垫凹陷于所述电路板表面；芯片，其中至少包括超声波传感芯片和外围芯片，所述芯片表面形成有第二焊垫，所述第二焊垫凹陷于所述芯片的表面；至少一个芯片键合于所述电路板上，该芯片的第二焊垫与所述电路板上相应的第一焊垫之间形成有电镀的第一导电凸块，以电连接所述第一焊垫、第二焊垫。
本发明的有益效果在于：
本发明完全避开了传统的PCB板上的利用焊接实现芯片与电路板电连接的封装工艺，通过电镀工艺形成第一导电凸块，以实现芯片与电路板电连接。第一、相对于传统的封装工艺，工艺流程简单，封装效率高；第二、可以将所有的芯片均键合在电路板上之后，通过电镀工艺形成每一芯片与所述电路板的电连接，相较于传统的每个芯片单独焊接与电路板实现电连接，极大的提高了封装效率。第三、电镀工艺与封装前段的工艺兼容，可以利用传统的芯片制造工艺或晶圆级封装工艺实现板级的系统级封装工艺。
进一步地，芯片与电路板之间通过可光刻键合材料实现物理连接，而且可光刻键合材料覆盖所述第一导电凸块外围的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。在后续进行塑封工艺时，塑封材料无需填充芯片与电路板之间的间隙，从而节省了塑封工艺的时间。另外，干膜材料的可光刻键合材料，由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小芯片与电路板的结合应力。进一步的，可光刻键合材料可以定义第一导电凸块的位置，防止电镀工艺中第一导电凸块横向外溢。
进一步地，当所述第一焊垫和所述第二焊垫的正对部分、错开部分的面积大于第一焊垫或第二焊垫面积的二分之一时，可以更好的实现电镀工艺，使形成的第一导电凸块尽可能完整的填充空隙内，避免形成的第一导电凸块与焊垫接触面积过小而导致电阻增大；另一方面，错开的部分可以更容易与电镀液接触，这样可以避免由于空隙小而导致电镀液不容易流入空隙而导致无法形成比较完好的第一导电凸块的问题。
进一步地，当空隙的高度为5-200微米时，既满足了电镀液容易进入空隙进行电镀，也避免了空隙高度太高而导致电镀时间长的问题，从而兼顾了电镀效率与电镀的良率。
进一步的，由于无需利用焊接工艺，电路板上的无需再形成阻焊剂和助焊剂，可以是具有光刻键合特性的有机介质层或者也可以是无机介质层，从而提升电路板的形成效率，节省工艺。当顶层是具有光刻键合特性的有机介质层时，可以根据需要选择一定厚度的有机介质层，方便后续将芯片键合至电路板上，无需额外形成键合层。当顶层是无机介质层时，相比有机介质层而言，电镀液在无机介质层上的表面张力小，电镀液更容易进入空隙中，提高第一导电凸块的形成良率。
进一步的，至少在超声波传感芯片下方形成空腔，可以作为超声波传感芯片的谐振腔，提高超声波传感芯片的传感性能；进一步，可以无需在超声波传感芯片内形成腔体，可以降低超声波传感芯片的厚度。
进一步，在电路板的正面和背面均键合有芯片和/或芯片之间可以堆叠键合，进一步提高超声波传感模组的集成度，减小模组面积。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图5示出了根据本发明实施例一中超声波传感模组板级系统封装方法中不同步骤中对应的结构示意图；
图6为本发明实施例二中超声波传感模组板级系统封装结构示意图；
图7为本发明实施例三中超声波传感模组板级系统封装结构示意图；
图8为本发明实施例四中超声波传感模组板级系统封装结构示意图；
图9为本发明实施例五中超声波传感模组板级系统封装结构示意图；
图10为本发明实施例六中超声波传感模组板级系统封装结构示意图；
图11为本发明实施例七中超声波传感模组板级系统封装结构示意图；
图12至图15示出了根据本发明实施例九的电路板形成过程中不同步骤中对应的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种超声波传感模组的板级系统封装方法，包括：
提供电路板，所述电路板表面形成有多个第一焊垫，所述第一焊垫凹陷于所述表面；提供芯片，其中至少包括超声波传感芯片以及外围芯片，所述芯片表面形成有第二焊垫，所述第二焊垫凹陷于所述芯片的表面；将至少一个芯片键合于所述电路板上，第二焊垫与所述电路板上相应的第一焊垫相对形成空隙；通过电镀工艺在所述空隙形成第一导电凸块以电连接所述第一焊垫、第二焊垫。
本发明完全避开了传统的PCB板上的利用焊接实现芯片与电路板电连接的封装工艺，通过电镀工艺形成导电凸块，以实现芯片与电路板电连接。第一、相对于传统的封装工艺，工艺流程简单，封装效率高；第二、可以将所有的芯片均键合在电路板上之后，通过电镀工艺形成每一芯片与所述电路板的电连接，相较于传统的每个芯片单独焊接与电路板实现电连接，极大的提高了封装效率。第三、电镀工艺与封装前段的工艺兼容，可以利用传统的芯片制造工艺或晶圆级封装工艺实现板级的系统级封装工艺，最终提高超声波传感模组的封装效率，以及产品良率。
下面将结合附图对本发明的具体实施例进行详细的说明。
实施例一
本发明实施例1提供一种超声波传感模组的板级系统集成方法，参考图1-图5，对该系统集成方法进行说明。
参考图1，提供电路板10，所述电路板10具有正面和背面，所述正面形成有多个第一焊垫11，所述第一焊垫11凹陷于所述正面。该第一焊垫11可以是焊盘(PAD)，但不限于焊盘，也可以是其他具有电连接功能的导电块。
所述电路板10包括：至少一层板12，每层板12至少包括基板、位于所述基板表面的互连结构，所述第一焊垫11位于顶层板上与所述互连结构电连接。电路板10为印刷线路板即PCB板，电路板10可以是单层板，双层板，三层板，四层板等，具体的，电路板10的层数可以根据实际需求确定。本实施例中，电路板10为三层板，每层板12包括位于基板表面的互连结构14、与互连结构14电连接的互连插塞15，互连插塞15包括通孔及通孔表面镀有的导电层，且通孔内填充绝缘树脂。或者，也可以在通孔内填充导电树脂，节省形成导电层的工艺。本发明中，也可以根据实际需求，确定每层板是否包含互连插塞、互连结构，可以只有互连结构，没有互连插塞。本发明中，电路板不限于PCB板，还可以为其他形式的电路板，比如陶瓷电路板。
现有技术中，电路板顶层为阻焊层、助焊层，阻焊剂覆盖电路板顶面且暴露出焊垫。本发明中，电路板的顶层可以同现有技术相同，在顶面设置阻焊层、阻焊；由于本发明中，超声波传感模组中的芯片与电路板的电连接无需通过焊接实现，因此顶面可以不设置阻焊层(绿油)，也可以不设置助焊层。顶层可以是具有光刻键合特性的第一有机介质层13，第一焊垫11埋设于所述第一有机介质层13且部分暴露在外。当顶层是具有光刻键合特性的第一有机介质层时，可以根据需要选择一定厚度的第一有机介质层，方便后续将芯片键合至电路板上，无需额外形成键合层，这样可以节省工艺，从而提升电路板的形成效率。顶层也可以是第一无机介质层，当顶层是无机介质层时，相比有机介质层而言，电镀液在无机介质层上的表面张力小，电镀液更容易进入空隙中，提高第一导电凸块的形成良率；而且，由于无需形成助焊层、阻焊层，这样可以节省工艺，从而提升电路板的形成效率。
参考图2和图3，提供多个芯片，至少包括超声波传感芯片301以及外围芯片。该实施例中，所述外围芯片包括：模数转换芯片302、数字信号处理芯片303、控制芯片304。各个芯片的其中一表面形成有第二焊垫31，所述第二焊垫31凹陷于所述表面；通常，含有第二焊垫31的面为芯片的正面；其他情况下，也可以是芯片的背面，各个芯片内可以含有贯穿芯片的导电通孔，例如穿硅通孔(Through Silicon Via，简称TSV)，第二焊垫31与该穿硅通孔电连接。在一些实施例中，所述芯片的相对的两侧表面均可以形成有第二焊垫31，两侧的第二焊垫31之间通过芯片内的导电通孔互连，或者分别连接至芯片内部的互连线。
该实施例中，所述超声波传感芯片301内部形成有谐振腔3011和换能器3012。所述换能器3012用于再电能与机械能量之间进行转换。所述谐振腔3011可以提高超声波传感芯片301的振动幅度，提高转换效率。该实施例中，所述超声波传感芯片301的正面为换能器3012所在表面，所述超声波传感芯片301的正面和背面均形成有第二焊垫31。
所述模数转换芯片302、数字信号处理芯片303用于对所述超声波传感芯片301输出的传感信号进行处理；所述控制芯片304用于控制所述超声波传感芯片301的换能器3012进行振动，产生超声波。
上述各个芯片可以包括裸芯片、包裹有塑封层、顶面具有屏蔽层、形成有贯穿芯片的互连通孔结构中的至少一种情形。不同功能的芯片相应的具有不同的结构特征，在此不作限定。在一些实施例中，单颗芯片还可以内部集成有多个功能器件，或者所述单颗芯片还可以为由多个功能器件或裸芯片封装而成的芯片模组。
将所述超声波传感芯片301以及其他外围芯片与所述电路板10键合，所述第一焊垫11与所述第二焊垫31相对围成空隙32。该空隙32为后续的电镀工作做准备，后续会在该空隙中形成第一导电凸块，以实现第一焊垫11和第二焊垫31的电连接。
继续参考图2和图3，本实施例中，通过可光刻键合材料20将芯片键合于所述电路板10，所述可光刻键合材料20避开第一焊垫11设置。其中，可光刻键合材料20可以形成在电路板10上，也可以形成在芯片上，还可以是在芯片以及电路板10上均形成可光刻键合材料。
本实施例中，在电路板10上形成可光刻键合材料20。具体方法包括：在所述电路板表面上形成可光刻的键合材料；对所述可光刻键合材料进行图形化形成开口以露出所述第一焊垫11；通过所述可光刻键合材料将所述各个芯片与所述电路板10键合在一起。其中，可光刻键合材料可以是液体干膜，也可以是膜状干膜。液态干膜可以旋涂在电路板10的表面上，然后进行图形化工艺。膜状干膜可以贴覆在电路板10的表面上，然后进行图形化工艺。
其中，所述可光刻键合材料20覆盖后续形成的所述第一导电凸块外围的区域，即定义第一导电凸块的形成位置，也就是说可光刻键合材料围成了空隙32的边界，后续形成的第一导电凸块不能超越该边界，方便进行电镀工艺的控制。由于，各芯片与电路板10之间通过可光刻键合材料20实现物理连接，而且可光刻键合材料覆盖所述第一导电凸块外围的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。在后续进行塑封工艺时，塑封材料无需填充芯片与电路板之间的间隙，从而节省了塑封工艺的时间。另外，干膜材料的可光刻键合材料，由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小芯片与电路板的结合应力。
本发明实施例中，所述可光刻的键合材料的厚度为5-200μm，所述可光刻键合材料至少覆盖各芯片面积的10％，可以保证芯片与电路板之间的粘结强度。
本发明实施例中，第一有机介质层13可以是可光刻键合材料，在此情形下无需单独形成可光刻键合材料20，节省工艺。
参考图4，通过电镀工艺在所述空隙32(请参考图3)形成第一导电凸块40，以电连接所述第一焊垫11、第二焊垫31。
本发明中，所述电镀工艺包括化学镀。其中，化学镀采用的镀液根据实际中需要形成的导电凸块的材料以及第一焊垫、第二焊垫的材料确定。第一焊垫11、第二焊垫31的材料选自铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或它们的任意组合。第一导电凸块的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或它们的任意组合。可选实施例中，第一导电凸块的高度为5-200μm，如10μm、50μm、100μm。当第一导电凸块即空隙的高度为5-200μm时，既满足了电镀液容易进入空隙进行电镀，也避免了空隙高度太高而导致电镀时间长的问题，从而兼顾了电镀效率与电镀的良率。
可以选择，化学镀钯浸金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟，化学钯的时间为7-32分钟；或，化学镍金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟。
电镀工艺选择化学镀钯浸金(ENEPIG)或化学镍金(ENIG)时，工艺参数可以参照下表1。
表1
Figure BDA0002925080280000081
Figure BDA0002925080280000091
在进行化学镀之前，为了更好的完成电镀工艺，可以先对焊垫的表面进行清洁，以去除焊垫表面的自然氧化层、提高焊垫的表面湿润度(wetabilities)；之后，可以进行活化工艺，促进镀层金属在待镀金属上的形核生长。
为了更好的实现电镀，形成比较完善的第一导电凸块40，第一焊垫、第二焊垫的设置也需要满足一定的要求，比如：所述第一焊垫或所述第二焊垫的暴露出面积为5-200平方微米，在该范围内，焊垫可以与电镀液较充分的接触，避免焊垫与镀液不充分接触而影响导电凸块与焊垫的接触，比如接触面积过小影响电阻，或者，无法接触造成电接触不良；而且，也可以保证接触面积不会过大而降低电镀效率及不会占用过多的面。
形成的第一导电凸块的横截面积大于10平方微米，既可以保证第一导电凸块占用的面积不会太大，也可以保证第一导电凸块与焊垫之间的结合强度。
为了可以更好进行电镀工艺，可以设计相对的焊垫，本实施例中，为相对的所述第一焊垫11和所述第二焊垫31包括正对部分、错开部分，所述正对部分的面积为大于焊垫面积的二分之一。当所述第一焊垫和所述第二焊垫的正对部分、错开部分的面积大于焊垫面积的二分之一时，可以更好的实现电镀工艺，使形成的导电凸块尽可能完整的填充空隙内，避免形成的导电凸块与焊垫接触面积过小而导致电阻增大；另一方面，错开的部分可以更容易与电镀液接触，这样可以避免由于空隙小而导致电镀液不容易流入空隙而导致无法形成比较完好的导电凸块的问题。
可选方案中，第一导电凸块的材料与第二焊垫、第一焊垫的材料相同，这样更容易在空隙中形成第一导电凸块。当然，第一焊垫、第二焊垫的材料可以与导电凸块的材料不同，为了后续更容易形成第一导电凸块，可以在第一焊垫或第二焊垫上先形成材料层，该材料层的材料与第一导电凸块的材料相同，形成材料层的方法可以为沉积工艺。
在其他实施例中，还可以根据需要，将部分芯片通过倒装焊的方式键合于所述电路板上，芯片的第二焊垫与电路板上的第一焊垫之间通过焊接方式形成电连接。
参考图5，形成塑封层50，该塑封层50覆盖电路板10及其上键合的超声波传感芯片301以及其他外围芯片。
该实施例中，各个芯片为裸芯片，需要通过塑封层50保护所述裸芯片。在其他实施例中，若所述芯片均已覆盖有塑封层，例如所述芯片为已封装芯片，本发明中也可以无需形成塑封层50。
具体地，可以通过注塑工艺形成所述塑封层50。注塑工艺的填充性能较好，可以使注塑剂较好地填充在各个芯片之间，从而提高封装效果。在其他实施例中，还可以采用其他工艺形成所述塑封层50。
其中，在本实施例中，芯片与电路板之间的间隙被可光刻键合材料层完全填充，因此塑封层50无需填充在芯片和电路板之间，从而可以节省塑封工艺的时间。当然，本发明中，如果芯片和电路板之间如果并没有完全被可光刻键合材料占据、存在间隙，则塑封层会进入该间隙，对芯片进行更好的绝缘、密封以及保护作用。
为了避免影响所述超声波传感芯片301的传感性能，所述塑封层50暴露处所述超声波传感芯片301的正面。
实施例二
参考图6，与实施例一不同的是：电路板10的背面也形成有第一焊垫11，位于底层板的所述互连结构上与相应所述互连结构电连接，进行所述电镀工艺时，可以在所述背面的第一焊垫11上形成第二导电凸块80。可以根据实际需要，将芯片通过焊接的方式连接到第二导电凸块。
所述背面的第一焊垫11的暴露出面积为5-200平方微米，在该范围内，所述背面的第一焊垫11可以与电镀液较充分的接触，避免焊垫与镀液不充分接触而影响导电凸块与焊垫的接触，比如接触面积过小影响电阻，或者，无法接触造成电接触不良。
当电路板底层即背面形成第二导电凸块80时，通常需要在背面形成阻焊层，阻焊层覆盖电路板底面即背面且暴露出第二导电凸块80，确保焊接过程中，在第二导电凸块外周的阻焊层区域不会出现焊接的现象。
在其他实施例中，还可以在塑封层50形成之后，再在所述电路板10的背面通过电镀或者焊接方式形成所述第二导电凸块80。
实施例三
实施例一中，可光刻键合材料没有形成空腔。参考图7，在实施例三中，可以在可光刻键合材料中形成第一空腔21，之后将超声波传感芯片301a键合在第一空腔21上，使得超声波传感芯片301a、电路板10以及可光刻键合材料20之间围成空腔，所述第一空腔21可以为封闭的空腔，可以为非封闭空腔。
该实施例中，仅在超声波传感芯片301下方设置所述第一空腔21，所述第一空腔可以作为所述超声波传感芯片301的谐振腔，位于换能器3012下方，可以提高所述超声波传感芯片301的传感效果。该实施例中，所述超声波传感芯片301a内部无需再形成腔体，可以简化所述超声波传感芯片301a的结构。
实施例三的超声波传感模组的集成方法与实施例一的差异在于：在电路板上形成可光刻键合材料后，图形化可光刻键合材料时，不仅暴露出所述第一焊垫11，也形成第一空腔21，随后再将所述芯片键合于所述第一空腔21上。其他与实施例相同，在此不做赘述。
当可光刻键合材料形成在超声波传感芯片301a上时，可以对超声波传感芯片301a上的可光刻键合材料20进行图形化形成第一空腔21，后再进行键合。
另外，实施例三中，在电路板的背面也形成了第二导电凸块80，具体可以参考实施例二中的相关描述。当然，在其他实施例中，电路板的背面也可以如实施例一，无需形成第一焊垫及第二导电凸块。
另外，如果电路板10的背面也键合芯片，则第二有机介质层17可以是可光刻键合材料，在此情形下无需单独在粘贴的芯片和电路板之间再形成可光刻键合材料，以节省工艺。
实施例四
参考图8，与实施例一不同的是：
实施例四中，所述电路板10包括凹槽101，所述凹槽101内嵌设有超声波传感芯片301a，所述凹槽101的底部形成有第三焊垫1011，所述超声波传感芯片301a的第二焊垫31与第三焊垫1011相对形成所述空隙。在该空隙内形成导电凸块的形成工艺与第一焊垫和第二焊垫之间的导电凸块工艺相同，而且二者同时形成，在此不做赘述。且所述超声波传感芯片301a下方的可光刻键合材料内具有第一空腔21，作为所述超声波传感芯片301a的谐振腔。
该实施例中，仅以在电路板10正面形成单个凹槽101，且超声波传感芯片301a设置于所述凹槽101内作为示例。在其他实施例中，所述电路板10的正面和/或背面均可以形成单个或多个凹槽，所述凹槽可以通过刻蚀所述电路板10形成。每个凹槽内可以设置一个或多个芯片，所述凹槽的深度可以大于、等于或小于所述芯片的厚度。优选的，将厚度较大的芯片设置于凹槽内，可以降低整个超声波传感模组的厚度。由于作为超声波传感芯片的超声波传感芯片301a的厚度通常较大，该实施例中，将所述芯片设置于所述凹槽101内。
实施例五
在本发明的以上各个实施例中，仅在电路板的其中一面即正面上键合了芯片，在本发明的其他实施例中，电路板的正面和背面上可以均形成有第一焊垫，正面和背面上可以均键合有芯片，将超声波传感模组的各个芯片分布在电路板的正面和背面，可以提高所述超声波传感模组的集成度，减小模组占据的空间面积。
请参考图9，该实施例中，模数转换芯片302和超声波传感芯片301a键合于电路板10的正面，芯片303和芯片304键合于电路板10的背面，模数转换芯片302和超声波传感芯片301a的第二焊垫与电路板10正面的第一焊垫11之间形成空隙，数字信号处理芯片303和控制芯片304的第二焊垫31与电路板10背面的第一焊垫11之间形成空隙，进行电镀工艺时，同时在所述电路板10正面和背面上的空隙内形成第一导电凸块40。超声波传感芯片301a的正面位于电路板10正面。
可以在电路板10两侧的芯片均键合完成之后，再进行电镀，再电路板10的正反两面的间隙内同时形成所述第一导电凸块40。
实施例一中，相关的内容可以援引于此，在此不做赘述。
该实施例中，电路板10的底层可以同现有技术相同，在底面设置阻焊层、阻焊；由于本发明中，芯片与电路板的电连接无需通过焊接实现，因此底面可以不设置阻焊层(绿油)，也可以不设置助焊层。底层可以是具有光刻键合特性的有机介质层，背面的第一焊垫11埋设于有机介质层且部分暴露在外。当底层是具有光刻键合特性的有机介质层时，可以根据需要选择一定厚度的有机介质层，方便后续将芯片键合至电路板的背面上，无需额外形成键合层，这样可以节省工艺，从而提升电路板的形成效率。底层也可以是无机介质层，当底层是无机介质层时，相比有机介质层而言，电镀液在无机介质层上的表面张力小，电镀液更容易进入空隙中，提高导电凸块的形成良率；而且，由于无需形成助焊层、阻焊层，这样可以节省工艺，从而提升电路板的形成效率。
在其他实施例中，所述电路板10的背面也可以形成有凹槽，所述电路板10背面的芯片可以全部或部分设置于所述凹槽内，芯片的第二焊垫与凹槽底部的第三焊垫相对形成间隙，在电镀的同时，在所述间隙内形成第一导电凸块。相关内容请参考实施例四的相关内容。
在电路板10上可以同时键合多个超声波传感模组的芯片，图9中，示出了两个超声波传感模组芯片键合后的示意图，后续可以通过将电路板进行切割，将各个超声波传感模组进行分割。如此，可以提高封装效率。
实施例六
请参考图10，与实施例五中图9相比，该实施例中，所述超声波传感芯片301a下方的可光刻键合材料20以及电路板10内具有贯通的空腔。可以在对可光刻键合材料层20进行图形化，形成第一空腔21后，沿图形化后的可光刻键合材料层20进一步刻蚀所述电路板，在电路板10内形成第二空腔103，所述第一空腔21和第二空腔103整体作为所述超声波传感芯片301a的谐振腔。
在其他实施例中，也可以先通过图形化在电路板10内形成第二空腔103之后，再在所述电路板10或超声波传感芯片301a表面形成可光刻键合材料之后，对可光刻键合材料进行图形化，形成第一空腔21，所述第一空腔21和第二空腔103的位置相对，键合后相互贯通。
实施例七
请参考图11，该实施中，还包括将部分芯片堆叠键合。该实施例中，所述模数转换芯片302和控制芯片304直接键合于电路板10的正面，而所述数字信号处理芯片303则堆叠键合于所述模数转换芯片302的另一侧表面，所述超声波传感芯片301a堆叠键合于所述控制芯片304的另一侧表面。
位于下层的模数转换芯片302和控制芯片304的两侧相对的两侧表面均形成有第二焊垫，第一表面朝向电路板10设置，键合于电路板10表面(具体过程，请参考前述实施例)，数字信号处理芯片303和超声波传感芯片301a键合于所述模数转换芯片302和控制芯片304的第二表面上。所述模数转换芯片302和控制芯片304的第二表面上也形成有第二焊垫，数字信号处理芯片303和超声波传感芯片301a键合于所述模数转换芯片302和控制芯片304的第二表面上，通过可光刻键合材料实现键合，具体请参考前述实施例中，芯片与电路板之间的键合过程，在此不在赘述。
下层的芯片的两侧表面的第二焊垫之间可以通过贯穿芯片的导通通孔之间形成电连接，或者两侧表面的第二焊垫分别通过芯片内部的互连结构与芯片内部的器件连接。
在其他实施例中，仅部分芯片堆叠设置；或者，在电路板正面和背面均有堆叠设置的芯片。
在一些实施例中，可以先将芯片之间相互堆叠完成之后，再键合至所述电路板10表面，最后通过电镀方式，同时在芯片与电路板之间、芯片与芯片之间形成第一导电凸块40。在另一些实施例中，还可以首先将下层的芯片键合于电路板10上后，再在所述下层的芯片顶部键合上层的芯片，最后在通过电镀方式形成所述第一导电凸块40。在其他实施例中，所述导电凸块也可以通过多次形成，例如将芯片与芯片之间的第一导电凸块和芯片与电路板之间的导电凸块分两次形成。
所述超声波传感芯片301a在堆叠结构中始终位于顶层，使得所述超声波传感芯片301a朝向传感方向。
图11中，示出了两个超声波传感模组芯片键合后的示意图，后续可以通过将电路板进行切割，将各个超声波传感模组进行分割。如此，可以提高封装效率。
上述实施例中的各项技术特征，均可以相互替换或组合，本领域技术人员，可以根据上述实施例中的描述，进行合理的方案组合，以形成其他结构的超声波传感模组，均在本发明的保护范围内。
实施例八
参考图5至图11，该实施例提供一种超声波传感模组板级系统封装结构，包括：电路板10，所述电路板10具有正面和背面，所述正面形成有多个第一焊垫11，所述第一焊垫11凹陷于所述正面；多个芯片，至少包括超声波传感芯片301和外围芯片，该实施例中，外围芯片包括模数转换芯片302、数字信号处理芯片303、控制芯片304。各个芯片的其中一表面形成有第二焊垫31，所述第二焊垫31凹陷于所述表面；超声波传感芯片301以及外围芯片与所述电路板10键合在一起，所述第一焊垫11与所述第二焊垫31相对围成空隙，所述空隙内形成有电镀的第一导电凸块40以电连接所述第一焊垫11、第二焊垫31。
各芯片与所述电路板10通过可光刻键合材料20键合在一起，所述可光刻键合材料20避开焊垫(第一焊垫、第二焊垫)设置、覆盖所述第一导电凸块40外围的区域。所述第一焊垫和所述第二焊垫包括正对部分、错开部分，所述正对部分的面积为第一焊垫或第二焊垫面积的至少二分之一，空隙的高度为5-200微米。
所述电路板10包括：至少一层板，每层板至少包括基板、位于所述基板表面互连结构，所述第一焊垫位于顶层的所述互连结构上与所述互连结构电连接。该实施例中，电路板10为三层板。
所述电路板10上还可以形成有覆盖各芯片的塑封层50，所述塑封层50暴露出超声波传感芯片301的正面。所述超声波传感芯片301包括换能器3012和位于换能器3012下方的谐振腔3011，所述换能器3012所在表面为芯片正面。
参考图6，所述电路板10的背面也可以形成有第一焊垫11，所述背面的第一焊垫11位于底层的所述互连结构上与相应所述互连结构电连接，所述背面的第一焊垫11上也可以形成有电镀形成的第二导电凸块80。
参考图7，所述光刻键合材料层20还可以形成有第一空腔21，至少部分芯片，例如超声波传感芯片301a键合在第一空腔21上。在其他实施例中，也可以是整个电路板10上的芯片下方均具有第一空腔，此种情况，需要对芯片对应的可光刻键合材料内均形成有第一空腔。以第一空腔21作为谐振腔，无需在所述超声波传感芯片301a内形成谐振腔，从而可以简化所述超声波传感芯片301a的结构。
参考图8，电路板10还可以形成有凹槽101，所述凹槽101内嵌设有超声波传感芯片301a，所述凹槽101底面形成有第三焊垫1011，所述第三焊垫1011与相应超声波传感芯片301a的第二焊垫31之间形成有电镀的导电凸块。其他实施例中，所述电路板10可以形成有多个凹槽，位于电路板10同一背面的全部或部分芯片均设置于所述凹槽内。
参考图9，电路板10的正面和背面均键合有芯片。该实施例中，模数转换芯片302和超声波传感芯片301a键合于电路板10的正面，数字信号处理芯片303和控制芯片304键合于电路板10的背面，模数转换芯片302和超声波传感芯片301a的第二焊垫与电路板10正面的第一焊垫11之间形成空隙，数字信号处理芯片303和控制芯片304的第二焊垫31与电路板背面的第一焊垫11之间形成空隙，所述空隙内均形成有电镀的第一导电凸块40。
电路板10的正面形成有具有光刻键合特性的第一有机介质层13(请参考图1)，第一焊垫11埋设于所述第一有机介质层13；和/或，所述背面形成有具有光刻键合特性的第二有机介质层，替代阻焊剂，电路板背面的第一四焊垫11埋设于所述第二有机介质层。其他实施例中，第一有机介质层13可以用第一无机介质层代替；第二有机介质层可以用第二无机介质层代替。
请参考图10，所述超声波传感芯片301a下方的可光刻键合材料20具有第一空腔102，以及电路板10内具有第二空腔103。所述第一空腔102和第二空腔103贯穿所述可光刻键合材料20并延申至电路板10内，以第一空腔102和第二空腔103共同作为谐振腔，提高腔体体积。
请参考图11，该实施例中，所述超声波传感模组内的芯片还可以堆叠设置。该实施例中，所述模数转换芯片302和控制芯片304直接键合于电路板10的正面，而所述数字信号处理芯片303则堆叠键合于所述模数转换芯片302的另一侧表面，所述超声波传感芯片301a堆叠键合于所述控制芯片304的另一侧表面。位于下层的芯片的两侧相对的表面均形成有第二焊垫，第一表面朝向电路板10设置，键合于电路板10表面(具体过程，请参考前述实施例)，位于上层的芯片键合于下层芯片的第二表面上。可以通过可光刻键合材料实现上述键合。所述超声波传感芯片301a在堆叠结构中始终位于顶层，使得所述超声波传感芯片301a朝向传感方向。
本发明实施例一至七中相关的结构、材料、效果等相关的内容可以援引于此，在此不做赘述。
实施例九
参考图15，该实施例提供一种电路板10，包括：至少一层板12，每层板12至少包括基板、位于所述基板表面的互连结构，所述第一焊垫位于顶层的所述互连结构上与所述互连结构电连接；所述电路板的正面形成有具有光刻键合特性的第一有机介质层，第一焊垫11埋设于所述第一有机介质层13。第一有机介质层可以是第一无机介质层，具体优点可以参照实施例一中的相关描述。
电路板10为印刷线路板即PCB板，电路板10可以是单层板，双层板，三层板，四层板等，具体的，电路板10的层数可以根据实际需求确定。本实施例中，电路板10为三层板，每层板包括：位于基板表面的互连结构、与互连结构电连接的互连插塞；互连插塞包括通孔及通孔表面镀有导电层，且填充绝缘树脂；互连结构可以包括互连线及互连垫。或者，也可以在互连插塞内填充导电树脂，节省形成导电层的工艺。本发明中，也可以根据实际需求，确定每层板是否包含互连插塞、互连结构，可以只有互连结构，没有互连插塞。
如果PCB板的背面也形成第二焊垫11(结合参考图6、图7以及图9)，所述背面的第二焊垫位于所述电路板底层的所述互连结构上与相应所述互连结构电连接，所述背面形成有具有光刻键合特性的第二有机介质层17，第四焊垫埋设于所述第二有机介质层。第二有机介质层17可以用第二无机介质层替换。优点可以参考实施例五(图9)中相关的描述。
参考图12至图15，本实施例还提供一种电路板的形成方法。
请参考图12，至少形成一层板12，每层板12至少包括基板、位于所述基板表面互连结构14；本实施例中，形成了三层板，每层板的形成方法包括提供基板、在基板中形成互连插塞15，在基板的上下两面形成互连结构14，该互连结构可以包括互连线、及位于互连插塞上的互连垫。其中，互连插塞包括通孔及位于通孔内的导电结构，该导电结构可以是位于通孔表面的导电层，通孔内可以填充有树脂材料；在其他实施例中，互连插塞可以包括通孔及位于通孔内的导电树脂，导电树脂同时起到导电及填充通孔的作用，节省工艺。
参考图13，形成位于顶层的板后，在顶层板12上形成第一焊垫11、第一焊垫与位于顶层板的所述互连结构电连接；在形成底层板后，在底层板上形成第一焊垫11；如果电路板背面无需进行电连接，则无需形成在背面形成所述第一焊垫11。
参考图14，在顶层板上形成具有光刻键合特性的第一有机介质层13，在底层板上形成具有光刻键合特性的第二有机介质层17。有机介质层可以选择干膜，其形成方法可以参考实施例一中的相关描述。形成第一有机介质层、第二有机介质层的优点可以参考以上实施例中的相关描述。其中，第一有机介质层可以用第一无机介质层替换，第二有机介质层需要用第二无机介质层替换，第一无机介质层、第二无机介质层的材料可以选择氧化硅、氮化硅、氮氧化硅等无机介质材料。利用沉积的方式形成无机介质层。
参考图15，在第一有机介质层13、第二有机介质层17中形成开口暴露出第一焊垫11。
需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于结构实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (34)

1.一种超声波传感模组板级系统封装方法，其特征在于，包括：
提供电路板，所述电路板表面形成有多个第一焊垫，所述第一焊垫凹陷于所述表面；
提供芯片，其中至少包括超声波传感芯片以及外围芯片，所述芯片表面形成有第二焊垫，所述第二焊垫凹陷于所述芯片的表面；
将至少一个芯片键合于所述电路板上，所述至少一个芯片的第二焊垫，与所述电路板上相应的第一焊垫相对形成空隙；
通过电镀工艺在所述空隙内形成第一导电凸块以电连接所述第一焊垫、第二焊垫。
2.根据权利要求1中所述的超声波传感模组板级系统集成方法，其特征在于，通过可光刻键合材料实现所述键合，所述可光刻键合材料避开焊垫设置。
3.根据权利要求2所述的超声波传感模组板级系统集成方法，其特征在于，所述可光刻键合材料覆盖所述第一导电凸块外围的区域。
4.根据权利要求2所述的超声波传感模组板级系统集成方法，其特征在于，所述可光刻键合材料的厚度为5-200μm，所述可光刻键合材料至少覆盖所述芯片面积的10％。
5.根据权利要求2所述的超声波传感模组板级系统集成方法，其特征在于，在所述芯片或所述电路板上形成所述可光刻键合材料，之后将所述芯片与所述电路板键合。
6.根据权利要求2所述的超声波传感模组板级系统集成方法，其特征在于，在所述电路板的待键合区域上形成可光刻键合材料；对所述可光刻键合材料进行图形化形成开口以露出焊垫；通过所述可光刻键合材料将所述芯片与所述电路板键合在一起。
7.根据权利要求1所述的超声波传感模组板级系统集成方法，其特征在于，相对的焊垫包括正对部分、错开部分，所述正对部分的面积为面积大小大于焊垫面积的二分之一。
8.根据权利要求1述的超声波传感模组板级系统集成方法，其特征在于，所述空隙的高度为5um-200um。
9.根据权利要求1所述的超声波传感模组板级系统集成方法，其特征在于，所述空隙暴露出的焊垫面积为5-200平方微米；和/或，所述第一导电凸块的横截面积大于10平方微米。
10.根据权利要求1所述的超声波传感模组板级系统集成方法，其特征在于，所述电镀工艺包括化学镀。
11.根据权利要求10所述的超声波传感模组板级系统封装方法，其特征在于，所述化学镀包括：化学镀钯浸金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟，化学钯的时间为7-32分钟；
或，化学镍金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟；
或，化学镍，其中化学镍的时间为30-50分钟。
12.根据权利要求1所述的超声波传感模组板级系统封装方法，其特征在于，还包括：在键合所述芯片之前，对所述电路板进行图形化，在所述电路板内形成空腔；至少将所述超声波传感模组芯片键合于所述空腔上，所述空腔作为所述超声波传感芯片的谐振腔。
13.根据权利要求1所述的超声波传感模组板级系统封装方法，其特征在于，将所述芯片通过键合层键合于所述电路板上；还包括：对所述键合层进行图形化，形成空腔；所述超声波传感芯片键合于所述电路板后，所述空腔作为超声波传感芯片的谐振腔。
14.根据权利要求13所述的超声波传感模组板级系统封装方法，其特征在于，包括：在所述超声波传感芯片的键合表面形成键合层后，对所述键合层进行图形化，形成所述空腔，再将所述超声波传感芯片通过所述图形化后的键合层，键合于所述电路板上，所述空腔作为超声波传感芯片的谐振腔。
15.根据权利要求13所述的超声波传感模组板级系统封装方法，其特征在于，包括：在电路板上形成所述键合层后，对所述键合层进行图形化形成所述空腔；再将所述超声波传感芯片通过空腔边缘的键合层键合于所述空腔上方，所述空腔作为超声波传感芯片的谐振腔。
16.根据权利要求15所述的超声波传感模组板级系统封装方法，其特征在于，还包括：再键合所述芯片之前，沿图形化后的键合层进一步图形化所述电路板，形成连通所述键合层和所述电路板的空腔。
17.根据权利要求1所述的超声波传感模组板级系统封装方法，其特征在于，还包括：在键合所述芯片之前，在所述电路板内形成凹槽，所述凹槽底部形成有第三焊垫，所述第三焊垫凹陷于所述凹槽底面；将至少部分芯片键合于所述凹槽底部表面，位于所述凹槽内的芯片的第二焊垫与所述凹槽底部的第三焊垫相对形成空隙；通过电镀工艺在所述空隙形成第一导电凸块以电连接所述第二焊垫与所述第三焊垫。
18.根据权利要求1所述的超声波传感模组板级系统封装方法，其特征在于，包括：将至少两个芯片堆叠键合，下层芯片相对的两侧表面均形成有第二焊垫，上层芯片的第二焊垫与所述下层芯片的第二焊垫相对形成空隙。
19.根据权利要求1所述的超声波传感模组板级系统封装方法，其特征在于，所述电路板具有相对的正面和背面，在所述电路板的正面和/或反面键合所述芯片。
20.根据权利要求1所述的超声波传感模组板级系统封装方法，其特征在于，所述芯片包括：裸芯片、包裹有塑封层、顶面具有屏蔽层、形成有贯穿芯片的互连通孔结构中的至少一种情形。
21.根据权利要求1所述的超声波传感模组板级系统封装方法，其特征在于，所述电路板包括相对的正面和背面，所述正面和背面均形成有所述第一焊垫；在所述电路板背面的第一焊垫上通过电镀工艺形成第二导电凸块；和/或，将至少一个芯片键合于所述电路板背面。
22.根据权利要求1所述的超声波传感模组板级系统封装方法，其特征在于，所述外围芯片包括：所述外围芯片包括：信号读取芯片、模拟信号处理芯片、模数转换芯片、数字逻辑芯片以及控制芯片中的至少一种。
23.一种超声波传感模组板级系统封装结构，其特征在于，包括：
电路板，所述电路板表面形成有多个第一焊垫，所述第一焊垫凹陷于所述电路板表面；
芯片，其中至少包括超声波传感芯片和外围芯片，所述芯片表面形成有第二焊垫，所述第二焊垫凹陷于芯片的表面；
至少一个芯片键合于所述电路板上，该芯片的第二焊垫与所述电路板上相应的第一焊垫之间形成有电镀的第一导电凸块，以电连接所述第一焊垫、第二焊垫。
24.根据权利要求23所述的超声波传感模组板级系统封装结构，其特征在于，所述芯片与电路板之间通过键合层键合，所述键合层围绕焊垫设置，所述第一焊垫、第二焊垫与所述键合层围成空隙，所述第一导电凸块位于所述空隙内，形貌受所述空隙限制。
25.根据权利要求23所述的超声波传感模组板级系统封装结构，其特征在于，所述电路板具有相对的正面和背面，所述芯片均位于正面或均位于反面，或正面反面均键合有所述芯片。
26.根据权利要求23所述的超声波传感模组板级系统封装结构，其特征在于，所述电路板包括凹槽，所述凹槽底部形成有第三焊垫，所述第三焊垫凹陷于所述凹槽底面；至少部分芯片键合于所述凹槽底部表面，位于所述凹槽内的芯片的第二焊垫与所述凹槽底部的第三焊垫相对形成有空隙，所述空隙内形成有电镀的第一导电凸块。
27.根据权利要求23所述的超声波传感模组板级系统封装结构，其特征在于，所述电路板还具有空腔，至少所述超声波传感芯片键合于所述空腔上，所述空腔作为所述超声波传感芯片的谐振腔。
28.根据权利要求23所述的超声波传感模组板级系统封装结构，其特征在于，所述芯片通过一键合层键合于所述电路板上；所述键合层内形成有空腔；至少所述超声波芯片键合于所述空腔上方，所述空腔作为所述超声波传感芯片的谐振腔。
29.根据权利要求28所述的超声波传感模组板级系统封装结构，其特征在于，所述键合层内空腔延申至电路板内。
30.根据权利要求23所述的超声波传感模组板级系统封装结构，其特征在于，至少两个芯片堆叠键合，下层芯片相对的两侧表面均形成有第二焊垫，上层芯片的第二焊垫与所述下层芯片的第二焊垫相对形成空隙，所述空隙内形成有电镀的第一导电凸块。
31.根据权利要求23所述的超声波传感模组板级系统封装结构，其特征在于，所述电路板包括相对的正面和背面，所述正面和背面均形成有所述第一焊垫；在所述电路板背面的第一焊垫上通过电镀工艺形成第二导电凸块；和/或，将至少一个芯片键合于所述电路板背面。
32.根据权利要求23至31中任一项所述的超声波传感模组板级系统封装结构，其特征在于，所述键合通过可光刻键合材料实现，所述可光刻键合材料避开焊垫设置、覆盖所述第一导电凸块外围的区域。
33.如权利要求23所述的超声波传感模组板级系统封装结构，其特征在于，相对的焊垫包括正对部分、错开部分，所述正对部分的面积为大于所述第一或第二焊垫面积的二分之一。
34.根据权利要求23所述的超声波传感模组板级系统封装方法，其特征在于，所述外围芯片包括：所述外围芯片包括：信号读取芯片、模拟信号处理芯片、模数转换芯片、数字逻辑电路芯片或控制芯片中的至少一种。
CN202110129836.1A 2020-12-30 2021-01-29 超声波传感模组板级系统封装结构及其封装方法 Pending CN114684780A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/143214 WO2022143930A1 (zh) 2020-12-30 2021-12-30 一种板级系统级封装方法、结构、电路板及形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2020116241427 2020-12-30
CN202011624142 2020-12-30

Publications (1)

Publication Number Publication Date
CN114684780A true CN114684780A (zh) 2022-07-01

Family

ID=82135727

Family Applications (7)

Application Number Title Priority Date Filing Date
CN202110127276.6A Pending CN114695400A (zh) 2020-12-30 2021-01-29 摄像头板级系统封装结构及其封装方法
CN202110130719.7A Withdrawn CN114695145A (zh) 2020-12-30 2021-01-29 板级系统级封装方法及封装结构
CN202110129090.4A Withdrawn CN114695142A (zh) 2020-12-30 2021-01-29 板级系统级封装方法及封装结构、电路板
CN202110129096.1A Withdrawn CN114695143A (zh) 2020-12-30 2021-01-29 板级系统级封装方法及封装结构、电路板
CN202110129097.6A Withdrawn CN114695144A (zh) 2020-12-30 2021-01-29 板级系统级封装方法及封装结构
CN202110130745.XA Pending CN114695146A (zh) 2020-12-30 2021-01-29 一种板级系统级封装方法、结构、电路板及形成方法
CN202110129836.1A Pending CN114684780A (zh) 2020-12-30 2021-01-29 超声波传感模组板级系统封装结构及其封装方法

Family Applications Before (6)

Application Number Title Priority Date Filing Date
CN202110127276.6A Pending CN114695400A (zh) 2020-12-30 2021-01-29 摄像头板级系统封装结构及其封装方法
CN202110130719.7A Withdrawn CN114695145A (zh) 2020-12-30 2021-01-29 板级系统级封装方法及封装结构
CN202110129090.4A Withdrawn CN114695142A (zh) 2020-12-30 2021-01-29 板级系统级封装方法及封装结构、电路板
CN202110129096.1A Withdrawn CN114695143A (zh) 2020-12-30 2021-01-29 板级系统级封装方法及封装结构、电路板
CN202110129097.6A Withdrawn CN114695144A (zh) 2020-12-30 2021-01-29 板级系统级封装方法及封装结构
CN202110130745.XA Pending CN114695146A (zh) 2020-12-30 2021-01-29 一种板级系统级封装方法、结构、电路板及形成方法

Country Status (1)

Country Link
CN (7) CN114695400A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114937633A (zh) * 2022-07-25 2022-08-23 成都万应微电子有限公司 一种射频芯片系统级封装方法及射频芯片系统级封装结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115285934A (zh) * 2022-08-10 2022-11-04 河北美泰电子科技有限公司 一种解决mems惯性芯片焊接应力的装配方法及装配外壳

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114937633A (zh) * 2022-07-25 2022-08-23 成都万应微电子有限公司 一种射频芯片系统级封装方法及射频芯片系统级封装结构

Also Published As

Publication number Publication date
CN114695400A (zh) 2022-07-01
CN114695143A (zh) 2022-07-01
CN114695142A (zh) 2022-07-01
CN114695144A (zh) 2022-07-01
CN114695146A (zh) 2022-07-01
CN114695145A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
TWI469309B (zh) 積體電路封裝系統
US20030067064A1 (en) Stack package using flexible double wiring substrate
KR950015727A (ko) 반도체 장치 및 그 제조방법
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
CN113540003A (zh) 一种系统级封装结构及封装方法
CN114684780A (zh) 超声波传感模组板级系统封装结构及其封装方法
KR101890711B1 (ko) 범프 버퍼 스프링패드부를 포함하는 전자 소자의 패키지 및 제조 방법
CN113555291A (zh) 一种系统级封装方法及封装结构
CN113539852A (zh) 一种系统级封装方法及封装结构
JP2005109486A (ja) マルチチップモジュールの製造方法及びマルチチップモジュール
CN113539849A (zh) 一种系统级封装方法及其封装结构
CN113539855A (zh) 一种系统级封装方法及封装结构
CN113539851A (zh) 一种系统级封装方法及其封装结构
CN113539859A (zh) 一种系统级封装方法及封装结构
CN113540066A (zh) 一种系统级封装结构及封装方法
US20170025386A1 (en) Semiconductor device
CN114698259B (zh) 射频前端模组板级系统封装结构及其封装方法
CN113539857A (zh) 一种系统级封装方法及封装结构
CN114823372A (zh) 板级系统级封装方法及封装结构
CN113539856A (zh) 一种系统级封装方法及封装结构
CN113539850A (zh) 一种系统级封装方法及封装结构
CN114823356A (zh) 晶圆级系统封装方法及晶圆级系统封装结构
US6809935B1 (en) Thermally compliant PCB substrate for the application of chip scale packages

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination