CN114695143A - 板级系统级封装方法及封装结构、电路板 - Google Patents
板级系统级封装方法及封装结构、电路板 Download PDFInfo
- Publication number
- CN114695143A CN114695143A CN202110129096.1A CN202110129096A CN114695143A CN 114695143 A CN114695143 A CN 114695143A CN 202110129096 A CN202110129096 A CN 202110129096A CN 114695143 A CN114695143 A CN 114695143A
- Authority
- CN
- China
- Prior art keywords
- chip
- circuit board
- pad
- cavity
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00095—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0006—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
- B81C3/001—Bonding of two components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/037—Hollow conductors, i.e. conductors partially or completely surrounding a void, e.g. hollow waveguides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
一种板级系统级封装方法及封装结构、电路板,封装方法包括:提供形成有第一空腔的电路板,第一空腔外侧的电路板表面形成有多个第一焊垫;提供多个第一芯片,第一芯片的其中一表面形成有第二焊垫;通过键合层将第一芯片键合于电路板上,键合层避开第一焊垫和第二焊垫设置,第一焊垫与第二焊垫相对围成第一空隙,键合层中形成有第二空腔,第二空腔和第一空腔相对并连通,第一芯片遮盖第二空腔;通过电镀工艺在第一空隙中形成电连接第一焊垫和第二焊垫的第一导电凸块。本发明提高板级系统级封装工艺的封装效率、以及与前段的芯片形成工艺的兼容性。
Description
本申请要求2020年12月30日提交国家知识产权局、申请号为202011624142.7、发明名称为“一种板级系统级封装方法、结构、电路板及形成方法”的专利申请的优先权,其全部内容通过引用结合在本申请中。
技术领域
本发明实施例涉及半导体器件制造领域,尤其涉及一种板级系统级封装方法及封装结构、电路板。
背景技术
系统级封装采用任何组合,将多个具有不同功能和采用不同工艺制备的有源元/器件、无源元/器件、MEMS器件、分立的KGD(Known Good Die,已知良好芯片)诸如光电芯片、生物芯片等,在三维(X方向、Y方向和Z方向)集成组装成为具有多层器件结构,并且可以提供多种功能的单个标准封装件,形成一个系统或者子系统。
倒装芯片(FC,Flip-Chip)焊接为目前比较常用的一种系统级封装方法。该系统级封装的方法包括:提供PCB电路板,其中PCB电路板上形成有按一定要求排列的焊球(利用植球工艺形成);在电路板上浸蘸助焊剂,然后将芯片倒装贴片在电路板上;利用回流焊工艺将芯片上的焊垫(pad)与电路板上的焊球进行焊接后电连接;之后,在芯片底部和电路板之间充填灌胶,以增加整个结构的机械强度。
发明内容
本发明实施例解决的问题是提供一种板级系统级封装方法及封装结构、电路板,提高板级系统级封装工艺的封装效率、以及与前段的芯片形成工艺的兼容性。
为解决上述问题,本发明实施例提供一种板级系统级封装方法,包括:提供电路板,所述电路板中形成有第一空腔,所述第一空腔外侧的所述电路板表面形成有多个第一焊垫,所述第一焊垫凹陷于所述电路板表面;提供多个第一芯片,所述第一芯片的其中一表面形成有第二焊垫,所述第二焊垫凹陷于所述第一芯片的表面;通过键合层将所述第一芯片键合于所述电路板上,所述键合层避开所述第一焊垫和第二焊垫设置,所述第一焊垫与第二焊垫相对围成第一空隙,所述键合层中形成有第二空腔,所述第二空腔和第一空腔相对并连通,所述第一芯片位于所述第二空腔上方;通过电镀工艺在所述第一空隙中形成第一导电凸块,所述第一导电凸块电连接所述第一焊垫和第二焊垫。
相应的,本发明实施例还提供一种板级系统级封装结构,包括:电路板,所述电路板中形成有第一空腔,所述第一空腔外侧的所述电路板表面形成有多个第一焊垫,所述第一焊垫凹陷于所述电路板表面;键合于所述电路板上的多个第一芯片,所述第一芯片的其中一表面形成有第二焊垫,所述第二焊垫凹陷于所述第一芯片的表面,所述第二焊垫与所述第一焊垫相对围成第一空隙;键合层,位于所述电路板和第一芯片之间且避开所述第一焊垫和第二焊垫设置,所述键合层中形成有第二空腔,所述第二空腔和所述第一空腔相对并连通,其中,所述第一芯片位于所述第二空腔上方;电镀的第一导电凸块,位于所述第一空隙中,所述第一导电凸块电连接所述第一焊垫和第二焊垫。
相应的,本发明实施例提供一种电路板,所述电路板用于与芯片相键合形成板级系统级封装结构,电路板包括:多层堆叠的板,包括多个用于形成空腔的非布线区域,每层板至少包括基板以及位于所述基板表面的互连结构,所述非布线区域外围的顶层板上形成有第一焊垫,所述第一焊垫与位于顶层板的所述互连结构电连接,所述第一焊垫用于与所述芯片的第二焊垫相对并实现电连接;空腔,贯穿所述非布线区域的部分层数或全部层数的板,所述空腔用于与所述封装结构中芯片的位置相对应。
与现有技术相比,本发明实施例的技术方案具有以下优点:
本发明实施例提供的板级系统级封装方法中,在电路板中形成第一空腔,并通过键合层将所述第一芯片键合于电路板上,使电路板的第一焊垫与第一芯片的第二焊垫相对围成第一空隙,所述键合层中形成有第二空腔,所述第二空腔和第一空腔相对并连通,且所述第一芯片位于所述第二空腔上方,之后通过电镀工艺在所述第一空隙中形成电连接第一焊垫和第二焊垫的第一导电凸块,以实现第一芯片与电路板的电连接。与利用焊接实现芯片与电路板电连接的方案相比,首先,本发明实施例利用电镀工艺实现芯片与电路板的电连接,工艺流程简单、封装效率高;其次,本发明实施例能够在将所有的芯片均与电路板键合在一起之后,通过电镀工艺形成用于使每一芯片与电路板的电连接的导电凸块,相较于对每个芯片单独焊接以与电路板实现电连接的方案,极大地提高了封装效率;而且,电镀工艺与封装前段的工艺兼容性高,便于利用传统的芯片制造工艺或晶圆级封装工艺实现板级的系统级封装工艺;此外,所述第一芯片与电路板之间通过键合层实现物理连接,所述键合层避开所述第一焊垫和第二焊垫设置,所述键合层不仅实现了第一芯片与电路板之间的物理连接,而且,所述键合层中形成有第二空腔,第二空腔提供了位于第一芯片下方的芯片空腔的一部分深度,使得第一空腔的深度不会太大,有利于减小对电路板设计的影响;并且,键合层还用于定义第一导电凸块的形成位置,有利于防止电镀工艺中第一导电凸块横向外溢,方便进行电镀工艺的控制。
附图说明
图1至图6是本发明板级系统级封装方法第一实施例中各步骤对应的结构示意图;
图7是本发明板级系统级封装方法第二实施例对应的结构示意图;
图8至图9是本发明板级系统级封装方法第三实施例中各步骤对应的结构示意图;
图10是本发明板级系统级封装方法第四实施例对应的结构示意图;
图11至图12是本发明板级系统级封装方法第五实施例中各步骤对应的结构示意图;
图13是本发明板级系统级封装方法第六实施例对应的结构示意图;
图14是本发明电路板一实施例的结构示意图;
图15是本发明电路板另一实施例的结构示意图。
具体实施方式
现有的系统级封装方法仍具有较大的挑战。具体地,以倒装芯片为例,现有的系统级封装的方法存在以下缺点:1、工艺复杂,造成封装效率低;2、需要将各个芯片依次焊接在焊球上,封装效率低;3、需要利用焊接工艺实现芯片与电路板之间的电连接,无法与封装前段的工艺兼容;4、浸蘸助焊剂过程中稍有不慎施以较大压力时,容易造成电路板压裂。
为了解决所述技术问题,本发明实施例提供一种板级系统级封装方法,包括:提供电路板,所述电路板中形成有第一空腔,所述第一空腔外侧的所述电路板表面形成有多个第一焊垫,所述第一焊垫凹陷于所述电路板表面;提供多个第一芯片,所述第一芯片的其中一表面形成有第二焊垫,所述第二焊垫凹陷于所述第一芯片的表面;通过键合层将所述第一芯片键合于所述电路板上,所述键合层避开所述第一焊垫和第二焊垫设置,所述第一焊垫与第二焊垫相对围成第一空隙,所述键合层中形成有第二空腔,所述第二空腔和第一空腔相对并连通,所述第一芯片位于所述第二空腔上方;通过电镀工艺在所述第一空隙中形成第一导电凸块,所述第一导电凸块电连接所述第一焊垫和第二焊垫。与利用焊接实现芯片与电路板电连接的方案相比,首先,本发明实施例利用电镀工艺实现芯片与电路板的电连接,工艺流程简单、封装效率高;其次,本发明实施例能够在将所有的芯片均与电路板键合在一起之后,通过电镀工艺形成用于使每一芯片与电路板的电连接的导电凸块,相较于对每个芯片单独焊接以与电路板实现电连接的方案,极大地提高了封装效率;而且,电镀工艺与封装前段的工艺兼容性高,便于利用传统的芯片制造工艺或晶圆级封装工艺实现板级的系统级封装工艺;此外,第一芯片与电路板之间通过键合层实现物理连接,所述键合层避开第一焊垫和第二焊垫设置,所述键合层不仅实现了第一芯片与电路板之间的物理连接,而且,所述键合层中形成有第二空腔,第二空腔提供了位于第一芯片下方的空腔的一部分深度,使得第一空腔的深度不会太大,有利于减小对电路板设计的影响;并且,键合层还用于定义第一导电凸块的形成位置,有利于防止电镀工艺中第一导电凸块横向外溢,方便进行电镀工艺的控制。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图1至图6是本发明板级系统级封装方法第一实施例中各步骤对应的结构示意图。
结合参考图1和图2,提供电路板10,所述电路板10中形成有第一空腔18,所述第一空腔18外侧的所述电路板10表面形成有多个第一焊垫11,所述第一焊垫11凹陷于所述电路板10表面。
电路板10用于支撑和固定多个不同的电路元件,还用于实现电路元件之间的电连接。本实施例中,电路板10具有相背的第一表面101和第二表面102。
本实施例中,电路板10可以为印刷电路板(Printed Circuit Board,PCB)。电路板10不限于PCB板,还可以为其他形式的电路板,比如陶瓷电路板。本实施例中,电路板10包括多层板(Multi layer board)。所述多层板包括用于形成第一空腔18的非布线区域10a。所述非布线区域10a用于形成第一空腔18。
本实施例中,每层板至少包括基板12以及位于基板12表面的互连结构14。互连结构14可以包括互连线、及位于互连线上的互连垫。本实施例中,每层板还包括:互连插塞15,贯穿所述基板12,所述互连插塞连接基板12两侧的互连结构14。互连插塞15可以包括通孔及通孔表面镀有的导电层,且通孔内填充绝缘树脂。或者,也可以在通孔内填充导电树脂,节省形成导电层的工艺。电路板10的层数可以根据实际需求确定。本实施例以电路板10为三层板为示例进行说明。其他实施例中,电路板也可以是单层板、双层板或四层板等。
需要说明的是,第一空腔18形成于电路板10的非布线区域10a中,因此,在电路板10的制作过程中,可以不在非布线区域10a的部分层数板或全部层数板中制作电路结构,以便于去除非布线区域10a的部分层数板或全部层数板的过程中,能够仅去除绝缘材料而无需去除导电材料,相应降低形成第一空腔18的工艺难度。在其他实施例中,当所述第一空腔形成于部分厚度的电路板中时,所述第一空腔底部的剩余层数板中也可以制作电路结构。
本实施例中,后续将第一芯片键合在电路板10上,第一空腔18作为第一芯片的工作腔的一部分,因此,在制备芯片时,无需完成所有工作腔的制备工艺,有利于降低制备芯片的工艺复杂度,提高芯片制造效率,且将第一芯片的工作腔的一部分设置于电路板10中,减小了封装结构的整体厚度,有利于满足器件尺寸的薄型化和小型化的需求。
具体地,去除非布线区域10a的部分层数或全部层数的板,形成第一空腔18。本实施例中,第一空腔18位于部分厚度的电路板10中,因此,去除非布线区域10a的部分层数的板,形成第一空腔18。在其他实施例中,根据待键合的第一芯片的功能类型,第一空腔也可以贯穿电路板,在去除非布线区域的全部层数的板。相应的,为了降低形成第一空腔的工艺难度,在电路板的制作过程中,非布线区域全部层数板中未形成有电路结构。本实施例中,采用激光切割工艺去除非布线区域10a的部分层数或全部层数的板,形成第一空腔18。
本实施例中,第一空腔18用于作为第一芯片的工作腔的一部分,且后续通过键合层将第一芯片键合于电路板10上,键合层中形成有第二空腔,所述第二空腔和第一空腔相对并连通,所述第一空腔18和第二空腔用于共同作为第一芯片的工作腔,因此,在形成所述第一空腔18的步骤中,所述第一空腔18的底部面积根据第一芯片30的性能而定,所述第一空腔18的深度根据第一芯片30的性能、以及后续键合层的厚度(即第二空腔的深度)而定。形成第一空腔18的过程中,第一空腔18位于部分厚度的电路板10中,且在第一表面101和第二表面102中的任意一个或两个中对应形成所述第一空腔18。本实施例中,第一空腔18形成在电路板10的第一表面101中。
第一焊垫11用于与后续第一芯片的第二焊垫对应电连接。具体地,第一焊垫11凹陷于电路板10表面,以便于在后续将第一芯片键合于所述电路板10上后,第一焊垫11与第一芯片的第二焊垫相对能够围成第一空隙,从而使得第一空隙能够为第一导电凸块的形成提供空间。本实施例中,第一焊垫11位于顶层的互连结构14上且与相应的互连结构14电连接。第一焊垫11可以是焊盘(Pad),但不限于焊盘,也可以是其他具有电连接功能的导电块。第一焊垫11的材料为导电材料。本实施例中,第一焊垫11的材料包括:铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。
本实施例中,第一表面101形成有第一有机介质层13或第一无机介质层,第一焊垫11埋设于第一有机介质层13或第一无机介质层中且部分暴露在外。由于后续无需利用焊接工艺实现第一芯片与电路板10之间的电连接,电路板10上无需形成阻焊剂和助焊剂,可以形成具有光刻键合特性的第一有机介质层13或第一无机介质层,从而提升电路板10的形成效率,节省工艺流程。其中,当电路板10顶层是具有光刻键合特性的第一有机介质层13时,可以根据需要选择一定厚度的第一有机介质层13,方便后续将第一芯片键合至电路板10上,无需额外形成键合层,可以节省工艺,提高电路板的形成效率;当电路板10顶层是第一无机介质层时,由于电镀液在无机介质层上的表面张力小,电镀液更容易进入第一空隙中,有利于提高第一导电凸块的形成良率和效率;而且,由于无需形成助焊层、阻焊层,也能够节省工艺,从而提高电路板的形成效率。
为了后续更好的实现电镀,形成比较完好的第一导电凸块,第一焊垫11的设置也需要满足一定的要求,比如:暴露出的所述第一焊垫11的面积为5平方微米至200平方微米。当暴露出的第一焊垫11的面积设置在上述范围内时,在后续电镀工艺的过程中,第一焊垫11可以与电镀液较充分的接触,避免第一焊垫11与镀液不充分接触而影响第一导电凸块与第一焊垫11的接触性能,比如接触面积过小影响接触电阻,或者,无法接触造成电接触不良,而且,还可以保证接触面积不会过大而降低电镀效率,同时也不会占用过多的面积。
参考图3,提供多个第一芯片30,所述第一芯片30的其中一表面形成有第二焊垫31,所述第二焊垫31凹陷于所述第一芯片30的表面。
第一芯片30用于与电路板10键合在一起。具体地,第一芯片30用于键合于电路板10上,至少部分第一芯片30位于第一空腔18上方,从而使得第一空腔18能够起到工作腔的作用。
本实施例中,第一芯片30具有相背的第三表面301和第四表面302,第二焊垫31位于第三表面301一侧且凹陷于第三表面301。作为一种示例,第三表面301为第一芯片30的芯片正面,第四表面302相应为第一芯片30的芯片背面。其中,芯片背面指的是芯片中衬底的底面。在其他实施例中,根据第一芯片的功能类型,也可以为:第四表面为芯片正面,第三表面为芯片背面。
本实施例中,第一芯片30的数量为多个,多个第一芯片30为同功能芯片;或者,多个第一芯片30至少包括两种不同功能的芯片,多种不同功能的芯片集成在一起用于实现一定的功能。其中,第一芯片30包括:第一芯片为裸芯片、表面包裹有塑封层、顶面具有屏蔽层、第一芯片中形成有贯穿芯片的互连通孔结构中的至少一种情形。本实施例中,所述第一芯片30表面包括工作区30a以及环绕所述工作区30a的互连区30b,所述第二焊垫31位于所述互连区30b。
所述第一芯片30包括CIS芯片、传感器模组芯片、MEMS芯片和滤波器芯片中的至少一种。其中,所述传感器模组芯片包括生物传感器芯片、射频传感模组芯片、红外辐射传感模组芯片、可见光信号传感模组芯片、声波信号传感模组芯片、电磁波信号传感模组芯片中的至少一种。用于传感射频信号的模组芯片可以是应用在5G设备中的射频模组芯片,但不限于5G射频传感器模组芯片,还可以是其他类型的射频模组芯片。用于接收红外辐射信号的模组芯片可以是热像仪、额温枪、其他类型中的测温或成像等利用红外辐射信号的红外传感器模组芯片。传感器模组芯片还可以是摄像头模组芯片,比如包括感光芯片以及滤光片的模组芯片,可以接收可见光用来成像。传感器模组芯片还可以是麦克风模组芯片,可以接收声波用来传递声音信号。所述传感器模组芯片不限于在此列举的类型,可以为本领域可以实现一定功能的各种类型的传感器模组芯片。所述MEMS芯片包括热堆传感器芯片,热堆传感器芯片与逻辑芯片集成在一起可以实现红外传感功能,比如实现测温。所述MEMS芯片也可以是麦克风传感器芯片,麦克风传感器芯片与逻辑芯片集成在一起可以实现声波传感功能。所述滤波器芯片包括:表面声波(surface acoustic wave,SAW)谐振器和体声波(bulk acoustic wave)谐振器中的一种或两种。例如,所述体声波谐振器可以为反射阵型体声波谐振器(BAW-SMR)、横膈膜型薄膜体声波(film bulk acoustic resonator,FBAR)谐振器或空气隙型薄膜体声波谐振器。生物传感器芯片包括指纹识别芯片和超声波指纹传感器芯片中的一种或两种。
需要说明的是,根据第一芯片30的功能种类,第一芯片30可以是上下均需要空腔的芯片,比如体声波薄膜谐振器;第一芯片30也可以是仅需要上空腔或下空腔的芯片,比如表面声波谐振器。
本实施例中,以所述第一芯片30是上下均需要空腔的芯片为例,第一芯片30中可以含有第三空腔3011。具体地,第一芯片30可以为体声波滤波器中的FBAR滤波器,其包括谐振结构3013(包括上下电极以及位于上下电极之间的压电膜)以及位于谐振结构3013一侧的第三空腔3011。相应的,后续通过键合层将第一芯片30键合至电路板10上后,键合层中的第二空腔以及电路板10中的第一空腔18构成第一芯片30的下空腔,第一芯片30中的第三空腔3011位于第二空腔上方,第三空腔3011作为第一芯片30的上空腔,该上空腔和下空腔分别位于谐振结构3013两侧,所述第一空腔18、第二空腔和第三空腔3011共同作为第一芯片30的工作腔。
在另一些实施例中,第一芯片中也可以未含第三空腔。例如,第一芯片为SMR体声波滤波器,其包括谐振结构(包括上下电极以及位于上下电极之间的压电膜)以及位于谐振结构一侧的布拉格反射层,或者,第一芯片为表声波滤波器,其包括谐振结构(包括叉指电极以及压电膜)。在这种情况下,由于通过在键合层中形成第二空腔、在电路板中形成第一空腔,则在制造第一芯片时,则可以无需在第一芯片中形成第三空腔,可以节省工艺流程,从而节约成本,提升工艺效率。在其他实施例中,第一芯片也可以是其他含有空腔的芯片,比如红外热堆传感器。
第二焊垫31凹陷于第三表面301,后续将第一芯片30与键合至电路板10上后,第二焊垫31与第一焊垫11相对围成第一空隙,且有利于增大第一空隙的高度。第二焊垫31可以是焊盘,但不限于焊盘,也可以是其他具有电连接功能的导电块。第二焊垫31的材料为导电材料。本实施例中,第二焊垫31的材料包括:铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。本实施例中,基于与第一焊垫11相类似的原因,暴露出的第二焊垫31的面积为5平方微米至200平方微米。
参考图4,通过键合层20将第一芯片30键合于电路板10上,键合层20避开第一焊垫11和第二焊垫31设置,第一焊垫11和第二焊垫31相对围成第一空隙32,键合层20中形成有第二空腔21,所述第二空腔21和第一空腔18相对并连通,所述第一芯片30位于所述第二空腔21上方。
第一空隙32用于为形成第一导电凸块提供空间位置,且第一空隙32暴露出第一焊垫11和第二焊垫31,第一焊垫11和第二焊垫31的材料均为导电材料,以便于后续电镀工艺的过程中,仅在暴露出的第一焊垫11和第二焊垫31上电镀形成第一导电凸块。键合层20不仅实现了第一芯片30与电路板10之间的物理连接,且键合层20中的第二空腔21提供了位于第一芯片30下方的空腔的一部分深度,使得第一空腔18的深度不会太大,有利于减小对电路板10设计的影响。本实施例中,第一空腔18和第二空腔21用于共同构成第一芯片30的工作腔,以提供第一芯片30工作所需的芯片空腔。例如,当第一芯片30为热堆传感器芯片时,第一芯片30和电路板10之间通过第一空腔18和第二空腔21进行热绝缘,以降低热电堆结构接收的热量向第一空腔18和第二空腔21下方的电路板10中传导,从而能够提高热电堆传感器的测量精度。
键合层20的材料包括可光刻键合材料、芯片粘结膜(die attach film,DAF)、玻璃、介质材料和聚合物材料中的一种或多种。
本实施例中,键合层20的材料包括可光刻键合材料。键合层20具有较高的粘结强度,具有良好的耐化学性、耐酸碱性和耐高温性等特性,且有利于在较短的工艺时间内实现键合。此外,键合层20具有可光刻性,可利用光刻工艺实现图形化,以免采用额外的刻蚀工艺,不仅有利于简化图形化的工艺步骤、提高封装效率和生产产能,还能够减小对键合层20粘结强度的影响、以及对电路板10或第一芯片30的损伤。
本实施例中,第二空腔21为封闭的空腔,第一芯片30位于第二空腔21上方。具体地,第一芯片30遮盖第二空腔21,使得第一芯片密封第二空腔21。在其他实施例中,根据第一芯片的功能类型,第二空腔也可以为非封闭空腔,第一芯片也可以遮盖部分第二空腔。根据第一芯片30的功能类型,至少部分第一芯片30位于第一空腔18上方。本实施例中,第一芯片30中含有第三空腔3011,因此,第三空腔3011位于第二空腔21上方。作为一种示例,第一芯片30完全遮盖第一空腔18,以增大工作腔的有效空间大小,进而提高第一芯片30的性能。
具体地,在第一芯片30和电路板10中的任意一个或两个上形成键合层20,键合层20暴露出对应的焊垫;利用键合层20,将第一芯片30键合于电路板10上。
本实施例中,键合层20位于第一芯片30和电路板10之间,并避开第一焊垫11和第二焊垫31设置,从而能够更好地暴露第一空隙32,便于后续通过电镀工艺形成第一导电凸块时,电镀液能够流入第一空隙32中。具体地,键合层20覆盖第一芯片30与第一空腔18外侧的电路板10之间第一空隙32之外的剩余区域,键合层20用于定义第一导电凸块的形成位置,即键合层20围成了第一空隙32的边界,防止第一导电凸块超越该边界,方便进行电镀工艺的控制,防止电镀工艺中第一导电凸块横向外溢。此外,由于第一芯片30与电路板10之间通过键合层20实现物理连接,键合层20覆盖第一芯片30与第一空腔18外侧的电路板10之间第一空隙32之外的剩余区域,增强了封装结构的机械强度。本实施例中,通过键合层20将第一芯片30键合于所述电路板10上后,第二空腔21的侧壁和第一空腔18的侧壁相齐平。在其他实施例中,第一空腔在电路板表面的投影位于第二空腔在电路板表面的投影内;或者,第二空腔在电路板表面的投影位于第一空腔在电路板表面的投影内。
作为一种示例,在第一芯片30上形成键合层20。电路板10中形成有第一空腔18,因此与电路板10相比,第一芯片30的表面平坦度更高,更容易在第一芯片30上形成键合层20。本实施例中,在第一芯片30表面上形成可光刻键合材料;对可光刻键合材料进行图形化,形成露出第二焊垫31的开口(未标示),并在可光刻键合材料中形成位于工作区30a中的第二空腔21,剩余可光刻键合材料作为键合层20;使第一空腔18和第二空腔21相对设置,通过键合层20将第一芯片30与电路板10键合在一起。
在其他实施例中,也可以在电路板上形成键合层。具体地,电路板具有键合区,键合区指的用于与第一芯片实现键合的区域,在电路板上形成可光刻键合材料后,对可光刻键合材料进行图形化,以露出第一焊垫,并在键合区的可光刻键合材料中形成与第一空腔相连通的第二空腔,还去除键合区之外剩余位置处的可光刻键合材料,图形化后的剩余可光刻键合材料作为键合层。通过在电路板上形成键合层,能够在同一步骤中在各个第一空腔外侧形成键合层,提高封装效率。
本实施例中,键合层20的材料包括:膜状干膜或液态干膜。干膜材料的弹性模量比较小,在受到热应力时容易变形而不至于破损,有利于减小第一芯片30与电路板10之间的结合应力。本实施例中,键合层20的形状为环状,第二空腔21为封闭的空腔,从而防止在后续进行塑封工艺时,塑封材料填入至第二空腔21和第一空腔18中,进而避免对第一芯片的正常性能产生影响。
在其他实施例中,键合层的材料为芯片粘结膜,芯片粘结膜为具有双面粘性的膜状材料,可以利用刻蚀或者激光烧蚀的方式进行图形化以形成第二空腔;或者,键合层的材料还可以是介质材料,例如为含硅的氧化物或氮化物,相应可以利用刻蚀的方式进行图形化以形成第二空腔,且通过熔融键合的方式使第一芯片和电路板实现键合;或者,键合层的材料为玻璃,相应可以利用刻蚀的方式进行图形化以形成第二空腔,且通过玻璃介质键合的方式使第一芯片和电路板实现键合;或者,键合层的材料为聚合物材料,可以利用刻蚀的方式进行图形化以形成第二空腔,相应通过黏着键合的方式使第一芯片和电路板实现键合,其中,该聚合物材料指的是聚合物黏合剂,例如为聚甲基丙烯酸甲酯(PMMA)聚酰亚胺(PI)。
需要说明的是,本实施例以通过图形化的方式形成第二空腔为例进行说明。在其他实施例中,也可以先在待形成第二空腔的位置处设置牺牲件(例如,通过临时键合的方式键合牺牲件),用于定义第二空腔的区域,在形成露出牺牲件顶部的键合层之后,去除所述牺牲件,从而形成第二空腔。其中,所述牺牲件表面可以贴附热解膜,用于作为所述牺牲件和键合层之间的剥离层。
作为一种示例,由于电路板中形成有第一空腔,因此,可以在第一芯片上临时键合牺牲件,并在第一芯片上形成键合层之后,去除所述牺牲件,形成第二空腔。
本实施例中,键合层20的厚度为5μm至200μm,键合层20至少覆盖所述第一芯片30面积的10%,以保证第一芯片30与电路板10之间的粘结强度。本实施例中,第一空隙32的高度为5μm至200μm。当第一空隙32的高度为5μm至200μm时,在后续进行电镀工艺的过程中,不仅有利于使得电镀液容易进入第一空隙32内进行电镀工艺,还有利于避免第一空隙32的高度太大而导致电镀时间过长的问题,从而兼顾了电镀效率与电镀的良率。
本实施例中,为了可以更好进行电镀工艺,可以设计第一焊垫11和第二焊垫31包括正对部分、错开部分。第一焊垫11和第二焊垫31包括正对部分,以保证后续第一导电凸块能够与第一焊垫11和第二焊垫31之间均具有良好的接触,进而保证通过第一导电凸块,第一焊垫11和第二焊垫31之间能够具有良好的电性连接。第一焊垫11和第二焊垫31还包括错开部分,错开的部分更容易与电镀液接触,有利于使得在第一空隙32较小的情况下,电镀液也易于流入第一空隙32内,有利于形成比较完好的第一导电凸块。本实施例中,第一焊垫11和第二焊垫31的正对部分的面积大于第一焊垫11或第二焊垫31面积的二分之一,从而可以更好的实现电镀工艺,有利于使得形成的第一导电凸块尽可能完整地填充于第一空隙32内,从而保证第一导电凸块与第一焊垫11、第二焊垫31之间均具有足够的接触面积,相应有利于实现较低的接触电阻。
参考图5,通过电镀工艺在第一空隙32中形成第一导电凸块40,第一导电凸块40电连接所述第一焊垫11和第二焊垫31。其中,键合层20覆盖第一芯片30与第一空腔18外侧的电路板10表面之间第一导电凸块40外围的区域。
第一导电凸块40用于实现第一焊垫11和第二焊垫31的电连接,相应使得第一芯片30与电路板10之间实现电连接。与利用焊接实现芯片与电路板电连接的方案相比,本实施例利用电镀工艺实现芯片与电路板10的电连接,工艺流程简单、封装效率高;其次,本实施例能够在将所有的芯片均与电路板10键合在一起之后,通过电镀工艺形成用于使每一芯片与电路板10的电连接的导电凸块,相较于对每个芯片单独焊接以与电路板实现电连接的方案,极大地提高了封装效率;而且,电镀工艺与封装前段的工艺兼容性高,便于利用传统的芯片制造工艺或晶圆级封装工艺实现板级的系统级封装工艺。
本实施例中,第一焊垫11、第二焊垫31的材料包括:铜、钛、铝、金、镍、铁、锡、银、锌和铬中的任意一种或多种,第一导电凸块40的材料相应包括:铜、钛、铝、金、镍、铁、锡、银、锌和铬中的任意一种或多种。本实施例中,第一导电凸块40的材料与第二焊垫11、第一焊垫31的材料相同,更容易在第一空隙32中形成第一导电凸块40。第一导电凸块40的材料与第一焊垫11或第二焊垫31的材料也可以不同,为了更容易形成第一导电凸块40,可以在第一焊垫11或第二焊垫31上先形成与导电凸块40材料相同的材料层。
本实施例中,电镀工艺包括化学镀。化学镀采用的镀液根据实际中需要形成的导电凸块的材料以及第一焊垫11、第二焊垫31的材料确定。本实施例中,所述化学镀包括:化学镀钯浸金(ENEPIG),其中化学镍的时间为30分钟至50分钟,化学金的时间为4分钟至40分钟,化学钯的时间为7分钟至32分钟;或者,化学镍金,其中化学镍的时间为30分钟至50分钟,化学金的时间为4分钟至40分钟;或者,化学镍,其中化学镍的时间为30分钟至50分钟。
本实施例中,电镀工艺选择化学镀钯浸金(ENEPIG)或化学镍金(ENIG)时,工艺参数可以参照表1。
表1
本实施例中,在进行化学镀之前,为了更好的完成电镀工艺,可以先对第一焊垫11和第二焊垫31的表面进行清洁,以去除第一焊垫11和第二焊垫31表面的自然氧化层、提高第一焊垫11和第二焊垫31的表面湿润度(wettability);之后,可以进行活化工艺,促进镀层金属在待镀金属上的形核生长。
本实施例中,所述第一导电凸块40的横截面积大于10平方微米,从而既可以保证第一导电凸块40占用的面积不至于过大,也可以保证第一导电凸块40与第一焊垫11或第二焊垫31之间的结合强度,进而保证第一焊垫11与第二焊垫31之间良好的电性连接。
参考图6,本实施例中,所述板级系统级封装方法还包括:在形成所述第一导电凸块40之后,形成塑封层50,覆盖所述第一芯片30和电路板10。
所述塑封层50用于实现第一芯片30与电路板10的封装集成。所述塑封层50还能起到绝缘、密封以及防潮的作用,有利于提高封装结构的可靠性。所述塑封层50的材料为塑封(Molding)材料,例如:环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点。
本实施例中,采用塑封工艺形成塑封层50。第二空腔21为封闭的空腔,因此塑封层50的材料不会填充至第二空腔21和第一空腔18中。具体地,可以通过注塑工艺形成塑封层50。注塑工艺的填充性能较好,可以使注塑剂较好地填充在第一导电凸块40露出的剩余空间内。在另一些实施例中,还可以采用其他工艺形成塑封层。在其他实施例中,基于实际的器件功能需求,也可以无需形成塑封层。比如,当第一芯片为图像传感器芯片模组时,可以不形成塑封层。如果形成塑封层,则需要在图像传感器芯片模组上进行开口,以暴露出滤光片。
图7是本发明板级系统级封装方法第二实施例对应的结构示意图。
本实施例与前述实施例的相同之处,在此不再赘述。本实施例与前述实施例的不同之处在于:还在电路板10的第二表面102形成第二导电凸块80。
参考图7,提供电路板10,包括相背的第一表面101和第二表面102,电路板10的第一表面101中形成有第一空腔18,第一空腔18外侧的电路板10表面形成有多个第一焊垫11,第一焊垫11凹陷于第一表面101。
本实施例中,所述电路板10包括多层板,每层板至少包括基板12以及位于所述基板12表面的互连结构14。电路板10还包括第三焊垫16,第三焊垫16位于底层的互连结构14上且与相应的互连结构14电连接。具体地,电路板10的第二表面102上形成有第三焊垫16。第三焊垫16的部分表面暴露于第二表面102,用于在电镀工艺的过程中形成第二导电凸块。第三焊垫16凹陷于第二表面102,方便后续第二导电凸块的形成。本实施例中,位于底层的互连结构14的部分表面暴露于第二表面102,第二表面102暴露出的部分互连结构14用于作为第三焊垫16,从而无需额外在第二表面102上形成焊垫,有利于简化工艺;或者,第三焊垫16形成在底层的互连结构14上,且暴露于第二表面102。
本实施例中,第二表面102形成有第二有机介质层17或第二无机介质层,第三焊垫16设于第二有机介质层17或第二无机介质层中且部分暴露在外。对第二有机介质层17和第二无机介质层的具体描述,可结合参考前述实施例中对第一有机介质层和第一无机介质层的描述,在此不再赘述。
为了后续更好的实现电镀,形成比较完好的第二导电凸块,第三焊垫16的设置也需要满足一定的要求,比如:暴露出的所述第三焊垫16的面积为5平方微米至200平方微米。当暴露出的第三焊垫16的面积设置在上述范围内时,在后续电镀工艺的过程中,第三焊垫16可以与电镀液较充分的接触,避免第三焊垫16与镀液不充分接触而影响第二导电凸块与第三焊垫16的接触性能,比如接触面积过小影响接触电阻,或者,无法接触造成电接触不良,而且,还可以保证接触面积不会过大而降低电镀效率,同时也不会占用过多的面积。
继续参考图7,通过键合层20将第一芯片30键合于电路板10上,键合层20避开第一焊垫11和第二焊垫31设置,第一焊垫11和第二焊垫31相对围成第一空隙32,键合层20中形成有第二空腔21,所述第二空腔21和第一空腔18相对并连通,所述第一芯片30位于第二空腔21上方;通过电镀工艺在第一空隙32中形成第一导电凸块40,在第三焊垫16上形成第二导电凸块80。
第二导电凸块80用于实现电路板10与其他芯片或部件的电连接。本实施例中,在同一步骤中形成第一导电凸块40和第二导电凸块80,极大地提高了封装效率。在另一些实施例中,还可以在不同步骤中,通过分别进行的电镀工艺形成第一导电凸块和第二导电凸块。在其他实施例中,还可以利用其他的工艺(例如:植球工艺)形成第二导电凸块。
对本实施例所述封装方法的具体描述,可参考前述实施例中的相应描述,本实施例在此不再赘述。
图8至图9是本发明板级系统级封装方法第三实施例中各步骤对应的结构示意图。
本实施例与前述实施例的相同之处,在此不再赘述。本实施例与前述实施例的不同之处在于:在电路板10相对的两个面上均键合第一芯片30。
参考图8,提供电路板10,电路板10具有相背的第一表面101和第二表面102,在第一表面101和第二表面102中对应形成第一空腔18。
继续参考图8,将第一芯片30分别键合于第一表面101和第二表面102上,键合层20还避开第三焊垫16设置,第三焊垫16与第二焊垫31相对围成第二空隙325。在电路板10相对的两个面上均键合第一芯片30,有利于提高封装的集成度。键合于电路板10的第一表面101和第二表面102上的第一芯片30的种类可以相同,也可以不同。
参考图9,通过电镀工艺,在所述第一空隙32中形成第一导电凸块40,所述第一导电凸块40电连接所述第一焊垫11和第二焊垫31。
本实施例中,在进行电镀工艺的过程中,还在第二空隙325中形成第三导电凸块80a,第三导电凸块80a电连接第三焊垫16与第二焊垫31。在将所有的第一芯片30与电路板10键合在一起后,在进行电镀工艺时,能够同时形成第一导电凸块40和第三导电凸块80a,极大地提高了封装效率。
在其他实施例中,还可以在不同电镀工艺步骤中分别在第一空隙中形成第一导电凸块、以及在第二空隙中形成第三导电凸块。其中,在形成位于电路板的其中一面的第一导电凸块后,可以在已形成第一导电凸块的一面形成覆盖电路板、第一芯片和第一导电凸块的塑封层或保护层,以覆盖已形成的第一导电凸块,防止该面的第一导电凸块在电路板另一表面进行的电镀工艺中受到影响。
对本实施例所述封装方法的具体描述,可参考前述实施例中的相应描述,本实施例在此不再赘述。
图10是本发明板级系统级封装方法第四实施例对应的结构示意图。
本实施例与前述实施例的相同之处,在此不再赘述。本实施例与前述实施例的不同之处在于:第一空腔18位于部分厚度的所述电路板10中,且所述第一空腔18底部的电路板10中形成有贯穿剩余厚度的多个空气孔19。
通过在第一空腔18底部的电路板10中形成有贯穿剩余厚度的多个空气孔19,以满足第一芯片30的实际的器件功能需求。例如,第一芯片30为麦克风传感器芯片,通过形成空气孔19,使麦克风传感器芯片能够实现声波传感功能。
本实施例中,在电路板10中形成第一空腔18之后,采用激光切割工艺,刻蚀所述第一空腔18底部的剩余厚度的电路板10。因此,本实施例中,在电路板10的制作过程中,非布线区域的全部层数板中均未形成有电路结构,以便于在形成第一空腔18和空气孔19的过程中,能够仅去除绝缘材料而无需去除导电材料,相应降低形成第一空腔18和空气孔19的工艺难度。
对本实施例所述封装方法的具体描述,可参考前述实施例中的相应描述,本实施例在此不再赘述。
图11至图12是本发明板级系统级封装方法第五实施例中各步骤对应的结构示意图。
本实施例与前述实施例的相同之处,在此不再赘述。本实施例与前述实施例的不同之处在于:所述封装方法实现三维封装(3D package)。
参考图11,提供第一芯片30,第一芯片30具有相背的第三表面301和第四表面302,第二焊垫31位于所述第三表面301一侧且凹陷于所述第三表面301,所述第一芯片30还包括第四焊垫36,第四焊垫36位于所述第四表面302一侧且凹陷于第四表面302,所述第四焊垫36和第二焊垫31之间实现电连接。
本实施例中,第一芯片30中形成有通孔互连结构33,通孔互连结构34朝向第三表面301的一端与第二焊垫31连接,朝向第四表面302的一端与第四焊垫36连接。通孔互连结构33为硅通孔(Through Silicon Via,TSV)互连结构。
本实施例中,第四表面302形成有第三有机介质层37或第三无机介质层,第四焊垫36埋设于第三有机介质层37或第三无机介质层中且部分暴露在外。对第三有机介质层37和第三无机介质层的具体描述,可分别参考前述实施例中对第一有机介质层和第二无机介质层的描述,在此不再赘述。
继续参考图11,所述封装方法还包括:提供第二芯片70,第二芯片70的任一表面形成有第五焊垫34,所述第五焊垫34凹陷于所述第二芯片70的表面。
第二芯片70用于与第一芯片30键合在一起,以实现特定的功能。第五焊垫34凹陷于第二芯片70的表面,以便实现第二芯片70与第一芯片30之间的键合后,第五焊垫34与第四焊垫36相对能够围成第三空隙。第五焊垫34用于与第一芯片30的第四焊垫36对应实现电连接。第二芯片70的类型可以与第一芯片30的类型相同,也不可以不同。关于第二芯片70以及第五焊垫34的详细描述,可参考前述实施例对第一芯片30和第二焊垫31的描述,在此不再赘述。
继续参考图12,将第二芯片70与第一芯片30键合在一起,第四焊垫36与第五焊垫34相对围成第三空隙35;将第一芯片30键合于所述电路板10上。
将第二芯片70与第一芯片30键合在一起,且将第一芯片30键合于电路板10上,从而将第二芯片70和第一芯片30在沿垂直于电路板10表面的方向上堆叠,实现了三维封装。本实施例中,将第一芯片30键合于电路板10上之后,将第二芯片70键合于第一芯片30上,从而在实现第二芯片70与第一芯片30的过程中,电路板10能够起到支撑载板的作用。在其他实施例中,也可以在将第二芯片键合于第一芯片上之后,将所述第一芯片键合于所述电路板上。
本实施例中,将第二芯片70与第一芯片30键合在一起,第四焊垫36与第五焊垫34相对围成第三空隙35,便于后续通过电镀工艺,在第三空隙35中形成第三导电凸块。关于第二芯片70与第一芯片30之间的键合方式,可结合参考前述对将第一芯片30键合于电路板10上的步骤的相应描述,在此不再赘述。
参考图11,通过电镀工艺,在所述第一空隙32中形成第一导电凸块40。
所述封装方法还包括:通过电镀工艺在第三空隙35中形成第四导电凸块75,第四导电凸块75电连接第四焊垫36与第五焊垫34。第四导电凸块75电连接第四焊垫36与第五焊垫34,实现第一芯片30与第二芯片70之间的电连接。本实施例中,将第一芯片30与第二芯片70键合之后,在同一电镀工艺中形成第一导电凸块40和第四导电凸块75,简化了封装工艺、提高了封装效率。在另一些实施例中,也可以在将第二芯片键合于第一芯片上之后,先形成第四导电凸块,或者,先利用打线(wire bond)的方式形成电连接第二芯片与第一芯片的焊线,接着再将第一芯片键合于电路板上。在这种情况下,可以先形成覆盖第一芯片和第二芯片以及第四导电凸块或焊线的塑封层或保护层,以防止第四电凸块或焊线在后续的电镀工艺中受到影响。第二芯片与第一芯片之间的电连接方式不仅限于此。在其他实施例中,也可以先将第一芯片键合于电路板上并形成第一导电凸块,随后直接利用焊球电连接第二芯片与第一芯片。并且,第二芯片70上还可以继续以键合的方式堆叠芯片,所述芯片以键合的方式堆叠的方法与第二芯片70以键合的方式堆叠的方法类似,在此不再赘述。
关于电镀工艺、第一导电凸块40以及第二导电凸块75的详细描述,请参考前述实施例的相应描述,在此不再赘述。
对本实施例所述封装方法的具体描述,可参考前述实施例中的相应描述,本实施例在此不再赘述。
图13本发明板级系统级封装方法第六实施例中各步骤对应的结构示意图。
本实施例与前述实施例的相同之处,在此不再赘述。本实施例与前述实施例的不同之处在于:还在电路板10上键合互连芯片300。
参考图13,提供电路板10的步骤中,所述第一空腔18外侧的电路板10表面还形成有多个第六焊垫55,所述第六焊垫55凹陷于所述电路板10表面。
对所述第六焊垫55的具体描述,可结合参考第一焊垫的相应描述,在此不再赘述。
继续参考图13,所述封装方法还包括:提供多个互连芯片300,互连芯片300中形成有导电结构305,互连芯片300的其中一表面暴露部分导电结构305;将互连芯片300键合于电路板10上,导电结构和305和第六焊垫55相对围成第四空隙(未标示);通过电镀工艺在第四空隙中形成第五导电凸块45,第五导电凸块45电连接第六焊垫55与互连芯片300的导电结构305。其中,互连芯片300位于第一芯片30侧部的电路板10上。
互连芯片300的其中一表面暴露部分导电结构305,从而使导电结构305能够与第六焊垫55实现电连接。本实施例中,在同一电镀工艺中,形成第一导电凸块40和第五导电凸块45,有利于提高封装效率。
本实施例中,通过电路板10中的布线方式,互连芯片300可以与电路板10电连接,或者,通过电路板10与第一芯片30电连接。互连芯片300可以用于将电路板10的电性引出,以便后续通过互连芯片300实现电路板10与外部电路的互连或者与其他芯片的互连;互连芯片300也可以用于将第一芯片30的电性引出,从而将第一芯片30的引出端引至互连芯片300中,以改变第一芯片30的互连位置,对第一芯片30的引出端进行再分布。
本实施例中,导电结构305贯穿互连芯片300,导电结构305的两端均被暴露,其中一端用于与第六焊垫55实现电连接,另一端用于与其他芯片或外部电路实现电连接。作为一种示例,导电结构305包括位于互连芯片300的其中一表面的互连线310和焊垫、以及从相背的另一表面嵌于互连芯片300中的插塞320,插塞320与互连线310相连。其中,互连芯片300表面暴露部分的互连线310,且互连线310中被互连芯片300表面暴露的部分作为焊垫(未标示)。在另一些实施例中,导电结构也可以仅包括贯穿互连芯片的插塞,插塞相应为互连芯片的表面所暴露的部分。在其他实施例中,导电结构也可以包括互连线和焊垫,焊垫为互连芯片表面所暴露的部分,后续通过形成从相背的另一表面嵌于互连芯片中的插塞,即可将互连芯片的电性引出。
相应的,本发明还提供一种板级系统级封装结构。图6是本发明板级系统级封装结构第一实施例的结构示意图。
本实施例中,所述板级系统级封装结构包括:电路板10,电路板10中形成有第一空腔18,第一空腔18外侧的电路板10表面形成有多个第一焊垫11,第一焊垫11凹陷于电路板10表面;键合于电路板10上的多个第一芯片30,第一芯片30的其中一表面形成有第二焊垫31,第二焊垫31凹陷于第一芯片30的表面,第二焊垫31与第一焊垫11相对围成第一空隙(未标示);键合层20,位于电路板10和第一芯片30之间且避开第一焊垫11和第二焊垫31设置,键合层20中形成有第二空腔21,第二空腔21和第一空腔11相对并连通,其中,第一芯片30遮盖第二空腔21;电镀的第一导电凸块40,位于第一空隙中,第一导电凸块40电连接第一焊垫11和第二焊垫31。
电镀的第一导电凸块40相应采用电镀工艺形成,与利用焊接实现芯片与电路板电连接的方案相比,首先,形成本实施例所述封装结构的工艺流程简单、封装效率高;其次,在形成本实施例所述封装结构的封装工艺过程中,能够在将所有的芯片均与电路板键合在一起之后,通过电镀工艺形成用于使每一芯片与电路板的电连接的导电凸块,相较于对每个芯片单独焊接以与电路板实现电连接的方案,极大地提高了封装效率;而且,电镀工艺与封装前段的工艺兼容性高,在所述封装结构的封装工艺过程中,便于利用传统的芯片制造工艺或晶圆级封装工艺实现板级的系统级封装工艺;此外,第一芯片30与电路板10之间通过键合层20实现物理连接,键合层20避开第一焊垫11和第二焊垫31设置,键合层20不仅实现了第一芯片30与电路板10之间的物理连接,而且,键合层20中形成的第二空腔21提供了位于第一芯片30下方的空腔的一部分深度,使得第一空腔18的深度不会太大,有利于减小对电路板设计的影响。
电路板10用于支撑和固定多个不同的电路元件,还用于实现电路元件之间的电连接。本实施例中,所述电路板10具有相背的第一表面101和第二表面102。第一表面101和第二表面102中的任意一个为所述电路板10的正面,另外一个为所述电路板10的背面。本实施例中,电路板10可以为印刷电路板。电路板10不限于PCB板,还可以为其他形式的电路板,比如陶瓷电路板。本实施例中,电路板10包括多层板。多层板包括用于形成第一空腔18的非布线区域10a。非布线区域10a用于形成第一空腔18。本实施例中,每层板至少包括基板12以及位于所述基板12表面的互连结构14。所述互连结构14可以包括互连线、及位于互连线上的互连垫。本实施例中,每层板还包括:互连插塞15,贯穿所述基板12,所述互连插塞连接基板12两侧的互连结构14。所述电路板10的层数可以根据实际需求确定。本实施例以电路板10为三层板为示例进行说明。在其他实施例中,电路板也可以是单层板、双层板或四层板等。
本实施例中,第一芯片30键合在电路板10上,第一空腔18作为第一芯片30的工作腔的一部分。因此在制备第一芯片30时,无需完成所有工作腔的制备工艺,有利于降低制备第一芯片30的工艺复杂度,提高芯片制造效率,且将第一芯片30的工作腔的一部分设置于电路板10中,有利于减小了封装结构的整体厚度,满足器件尺寸的薄型化和小型化的需求。本实施例中,第一空腔18位于部分厚度的电路板10中。在其他实施例中,根据第一芯片的功能类型,第一空腔也可以贯穿电路板。第一空腔18用于作为第一芯片30的工作腔的一部分,因此,第一空腔18的底部面积根据第一芯片30的性能而定,第一空腔18的深度根据第一芯片30的性能以及第二空腔21的深度而定。第一空腔18位于部分厚度的电路板10中,第一空腔18位于第一表面101和第二表面102中的任意一个或两个中。本实施例中,第一空腔18位于第一表面101中。
第一焊垫11用于与第一芯片30的第二焊垫31对应电连接。具体地,第一焊垫11凹陷于电路板10表面,以便于第一焊垫11与第二焊垫31相对能够围成第一空隙,从而使得第一空隙能够为第一导电凸块40的形成提供空间。本实施例中,第一焊垫11位于顶层的互连结构14上且与相应的互连结构14电连接。第一焊垫11可以是焊盘,但不限于焊盘,也可以是其他具有电连接功能的导电块。第一焊垫11的材料为导电材料。本实施例中,第一焊垫11的材料包括:铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。
本实施例中,第一表面101形成有第一有机介质层13或第一无机介质层,第一焊垫11埋设于所述第一有机介质层13或第一无机介质层中且部分暴露在外。本实施例中,第一导电凸块40通过电镀工艺形成,由于无需利用焊接工艺实现第一芯片30与电路板10之间的电连接,电路板10上相应无需形成阻焊剂和助焊剂,可以形成具有光刻键合特性的第一有机介质层13或者第一无机介质层,从而提升电路板10的形成效率,节省工艺流程。其中,当电路板10顶层是具有光刻键合特性的第一有机介质层13时,可以根据需要选择一定厚度的第一有机介质层13,方便将第一芯片30键合至电路板10上,无需额外形成键合层,这样可以节省工艺,提高电路板的形成效率;当电路板10顶层是第一无机介质层时,由于电镀液在无机介质层上的表面张力小,电镀液更容易进入第一空隙中,从而有利于提高第一导电凸块40的形成良率和效率。
第一芯片30键合于电路板10上,从而使得第一空腔18能够作为第一芯片30的工作腔一部分。本实施例中,第一芯片30具有相背的第三表面301和第四表面302,第二焊垫31位于第三表面301一侧且凹陷于第三表面301。作为一种示例,第三表面301为第一芯片30的芯片正面,第四表面302相应为第一芯片30的芯片背面。在其他实施例中,根据第一芯片的功能类型,也可以为:第四表面为芯片正面,第三表面为芯片背面。
本实施例中,所述第一芯片30的数量为多个,多个第一芯片30为同功能芯片;或者,多个第一芯片30至少包括两种不同功能的芯片,多种不同功能的芯片集成在一起用于实现一定的功能。
本实施例中,以第一芯片30是上下均需要空腔的芯片为例,第一芯片30中可以含有第三空腔3011。具体地,第一芯片30可以为体声波滤波器中的FBAR滤波器,其包括谐振结构3013(包括上下电极以及位于上下电极之间的压电膜)以及位于谐振结构3013一侧的第三空腔3011。相应的,第二空腔21以及的第一空腔18构成第一芯片30的下空腔,第一芯片30中的第三空腔3011位于第二空腔21上方,第三空腔3011作为第一芯片30的上空腔,该上空腔和下空腔分别位于谐振结构3013两侧,第一空腔18、第二空腔和第三空腔3011共同作为第一芯片30的工作腔。在其他实施例中,第一芯片也可以是其他含有空腔的芯片,比如红外热堆传感器。对第一芯片30的具体描述,可结合参考前述实施例中的相应描述,在此不再赘述。
第二焊垫31凹陷于第三表面301,从而使第二焊垫31与第一焊垫11相对围成第一空隙,且有利于增大第一空隙的高度。第一空隙32用于为形成第一导电凸块40提供空间位置,且第一空隙32暴露出第一焊垫11和第二焊垫31,第一焊垫11和第二焊垫31的材料均为导电材料,以便于在形成第一导电凸块40的电镀工艺的过程中,仅在暴露出的第一焊垫11和第二焊垫31上电镀形成第一导电凸块。本实施例中,第一空隙的高度为5μm至200μm,有利于使得电镀液容易进入第一空隙内进行电镀工艺,提高第一导电凸块40的形成质量,还使得第一导电凸块40的高度不至于过大。本实施例中,第一焊垫11和第二焊垫31包括正对部分、错开部分。第一焊垫11和所述第二焊垫31的正对部分的面积大于第一焊垫11或第二焊垫31面积的二分之一,从而更好的实现电镀工艺,有利于使得第一导电凸块40尽可能完整地填充于第一空隙内,从而保证第一导电凸块40与第一焊垫11、第二焊垫31之间均具有足够的接触面积,相应有利于实现较低的接触电阻。
键合层20不仅实现了第一芯片30与电路板10之间的物理连接,且键合层20中形成有第二空腔21,第二空腔21提供了位于第一芯片30下方的空腔的一部分深度,使得第一空腔18的深度不会太大,有利于减小对电路板10设计的影响。本实施例中,第一空腔18和第二空腔21共同构成第一芯片30的工作腔。本实施例中,第二空腔21为封闭的空腔,第一芯片30位于第二空腔21上方。具体地,第一芯片30遮盖第二空腔21,使得第一芯片密封第二空腔21。在其他实施例中,根据第一芯片的功能类型,第二空腔也可以为非封闭空腔,第一芯片也可以遮盖部分第二空腔。根据第一芯片30的功能类型,至少部分第一芯片30位于第一空腔18上方。本实施例中,第一芯片30中含有第三空腔3011,因此,第三空腔3011位于第二空腔21上方。作为一种示例,第一芯片30完全遮盖第一空腔18,从而增大工作腔的有效空间大小,提高第一芯片30的性能。
键合层20的材料包括可光刻键合材料、芯片粘结膜(die attach film,DAF)、玻璃、介质材料和聚合物材料中的一种或多种。
本实施例中,键合层20的材料包括可光刻键合材料。键合层20的材料包括:膜状干膜或液态干膜。干膜材料的弹性模量比较小,在受到热应力时容易变形而不至于破损,有利于减小第一芯片30与电路板10之间的结合应力。本实施例中,键合层20的形状为环状,第二空腔21为封闭的空腔,从而防止在后续进行塑封工艺时,塑封材料填入至第二空腔21和第一空腔18(即第一芯片的工作腔)中,进而避免对第一芯片的正常性能产生影响。
在其他实施例中,键合层的材料为芯片粘结膜,芯片粘结膜为具有双面粘性的膜状材料;或者,键合层的材料为介质材料,例如为含硅的氧化物或氮化物;或者,键合层的材料为玻璃;或者,键合层的材料为聚合物材料,其中,该聚合物材料指的是聚合物黏合剂,例如为PMMA或聚酰亚胺。
本实施例中,键合层20位于第一芯片30和电路板10之间,并避开第一焊垫11和第二焊垫31设置,便于通过电镀工艺形成第一导电凸块40时,电镀液能够流入第一空隙中。具体地,键合层20覆盖第一芯片30与第一空腔18外侧的电路板10之间第一空隙之外的剩余区域,所述键合层20用于定义第一导电凸块40的形成位置,即键合层20围成了第一空隙的边界,防止第一导电凸块40超越该边界,方便进行电镀工艺的控制,防止电镀工艺中第一导电凸块横向外溢。此外,由于第一芯片30与电路板10之间通过键合层20实现物理连接,键合层20覆盖第一芯片30与第一空腔18外侧的电路板10之间第一空隙之外的剩余区域,增强了封装结构的机械强度。本实施例中,第二空腔21的侧壁和第一空腔18的侧壁相齐平。在其他实施例中,第一空腔在电路板表面的投影位于第二空腔在电路板表面的投影内;或者,第二空腔在电路板表面的投影位于第一空腔在电路板表面的投影内。键合层20的厚度为5μm至200μm,键合层20至少覆盖第一芯片30面积的10%,以保证第一芯片30与电路板10之间的粘结强度。
第一导电凸块40用于实现第一焊垫11和第二焊垫31的电连接,使得第一芯片30与电路板10之间实现电连接。其中,键合层20覆盖第一芯片30与所述第一空腔18外侧的电路板10表面之间第一导电凸块40外围的区域。本实施例中,第一导电凸块40的横截面积大于10平方微米,从而既可以保证第一导电凸块40占用的面积不至于过大,也可以保证第一导电凸块40与第一焊垫11或第二焊垫31之间的结合强度,进而保证第一焊垫11与第二焊垫31之间良好的电性连接。
本实施例中,所述板级系统级封装结构还包括:塑封层50,覆盖第一芯片30和电路板10。本实施例中,第二空腔21为封闭的空腔,因此,塑封层50的材料不会填充至第二空腔21和第一空腔18中。其他实施例中,基于实际的器件功能需求,板级系统级封装结构也可以不包括所述塑封层。
对本实施例所述板级系统级封装结构的具体描述,可结合参考前述实施例中的相应描述,本实施例在此不再赘述。
图8是本发明板级系统级封装结构第二实施例的结构示意图。
本实施例与前述实施例的相同之处,在此不再赘述。本实施例与前述实施例的不同之处在于:所述电路板10还包括第三焊垫16,位于电路板10背向第一芯片30的一侧的表面。
所述电路板10包括相背的第一表面101和第二表面102。本实施例中,所述电路板10的第一表面101中形成有第一空腔18。
本实施例中,电路板10包括多层板,每层板至少包括基板12以及位于基板12表面的互连结构14。第三焊垫16位于底层的互连结构14上且与相应的互连结构14电连接。具体地,电路板10的第二表面102上形成有第三焊垫16。第三焊垫16的部分表面暴露于第二表面10。第三焊垫16凹陷于第二表面102,方便第二导电凸块的形成。本实施例中,位于所述底层的互连结构14的部分表面暴露于所述第二表面102,第二表面102暴露出的部分互连结构14用于作为第三焊垫16,从而无需额外在第二表面102上形成焊垫,有利于简化工艺;或者,所述第三焊垫16形成在底层的互连结构14上,且暴露于第二表面102。本实施例中,第二表面102形成有第二有机介质层17或第二无机介质层,第三焊垫16设于所述第二有机介质层17或第二无机介质层中且部分暴露在外。
本实施例中,所述封装结构还包括:电镀的第二导电凸块80,位于第三焊垫16上。第二导电凸块80用于实现电路板10与其他芯片或部件的电连接。本实施例中,第二导电凸块80和第一导电凸块40在同一步骤中通过电镀工艺形成,提高了封装效率。对本实施例所述板级系统级封装结构的具体描述,可结合参考前述实施例中的相应描述,本实施例在此不再赘述。
图9是本发明板级系统级封装结构第三实施例的结构示意图。
本实施例与前述实施例的相同之处,在此不再赘述。本实施例与前述实施例的不同之处在于:所述电路板10相对的两个面上均键合有第一芯片30。
所述电路板10具有相背的第一表面101和第二表面102,所述第一空腔18分别位于所述第一表面101和第二表面102中。所述第一芯片30分别键合于第一表面101和第二表面102上,所述键合层20还避开第三焊垫16设置,所述第三焊垫16与所述第二焊垫31相对围成第二空隙。所述电路板10相对的两个面上均键合有第一芯片30,有利于提高封装的集成度。键合于电路板10的第一表面101和第二表面102上的第一芯片30的种类可以相同,也可以不同。
相应的,所述封装结构还包括:所述第三导电凸块80a,位于所述第二空隙中,所述第三导电凸块80a电连接所述第二焊垫31与所述第三焊垫16。
对本实施例所述板级系统级封装结构的具体描述,可结合参考前述实施例中的相应描述,本实施例在此不再赘述。
图10是本发明板级系统级封装结构第四实施例的结构示意图。
本实施例与前述实施例的相同之处,在此不再赘述。本实施例与前述实施例的不同之处在于:所述第一空腔18位于部分厚度的所述电路板10中,且所述第一空腔18底部的电路板10中形成有贯穿剩余厚度的多个空气孔19
通过在第一空腔18底部的电路板10中形成有贯穿剩余厚度的多个空气孔19,以满足第一芯片30的实际的器件功能需求。例如,第一芯片30为传感器模组芯片,且该传感器模组芯片是麦克风传感器芯片,通过形成空气孔19,使麦克风传感器能够实现声波传感功能。
对本实施例所述板级系统级封装结构的具体描述,可结合参考前述实施例中的相应描述,本实施例在此不再赘述。
图12是本发明板级系统级封装结构第五实施例的结构示意图。
本实施例与前述实施例的相同之处,在此不再赘述。本实施例与前述实施例的不同之处在于:所述封装方法用于实现三维封装(3D package)。
第一芯片30具有相背的第三表面301和第四表面302,第二焊垫31位于第三表面301一侧且凹陷于第三表面301,第一芯片30还包括第四焊垫36,第四焊垫36位于第四表面302一侧且凹陷于第四表面302,第四焊垫36和第二焊垫31之间实现电连接。本实施例中,所述第一芯片30中形成有通孔互连结构33,所述通孔互连结构34朝向所述第三表面301的一端与所述第二焊垫31连接。具体地,通孔互连结构33为硅通孔互连结构。本实施例中,通孔互连结构33朝向第四表面302的一端与第四焊垫36连接。
本实施例中,第四表面302形成有第三有机介质层37或第三无机介质层,第四焊垫36埋设于第三有机介质层37或第三无机介质层中且部分暴露在外。本实施例中,由于无需利用焊接工艺实现第一芯片30与电路板10以及第二芯片之间的电连接,第四表面302上无需形成阻焊剂和助焊剂,可以形成具有光刻键合特性的第三有机介质层37或第三无机介质层,从而提升第一芯片30的形成效率,节省工艺流程。
本实施例中,所述封装结构还包括:第二芯片70,键合于第一芯片30上,第二芯片70的任一表面形成有第五焊垫34,第五焊垫34凹陷于第二芯片70的表面,第五焊垫34与第四焊垫36相对围成第三空隙;电镀的第四导电凸块75,位于第三空隙中,第四导电凸块75电连接第四焊垫36和第五焊垫34。第二芯片70与第一芯片30键合在一起,以实现特定的功能。其中,将第二芯片70与第一芯片30键合在一起,且将第一芯片30键合于电路板10上,从而将第二芯片70和第一芯片30在沿垂直于电路板10表面的方向上堆叠,相应实现了三维封装。所述第二芯片70的类型可以与第一芯片30的类型相同,也不可以不同。关于所述第二芯片70以及所述第五焊垫34的详细描述,可参考前述实施例对第一芯片30和第二焊垫31的相应描述,在此不再赘述。
第五焊垫34凹陷于第二芯片70的表面,以便使第五焊垫34与第四焊垫36相对能够围成第三空隙。第五焊垫34相应用于与第一芯片30的第四焊垫36对应实现电连接。第四导电凸块75位于第三空隙中,第四导电凸块75电连接第四焊垫36与第五焊垫34,实现第一芯片30与第二芯片70之间的电连接。
对本实施例所述板级系统级封装结构的具体描述,可结合参考前述实施例中的相应描述,本实施例在此不再赘述。
图13是本发明板级系统级封装结构第六实施例的结构示意图。
本实施例与前述实施例的相同之处,在此不再赘述。本实施例与前述实施例的不同之处在于:所述封装结构还包括:互连芯片300,键合于第一芯片30侧部的电路板10上。
本实施例中,第一空腔18外侧的电路板10表面还形成有多个第六焊垫55,第六焊垫55凹陷于电路板10表面。对第六焊垫55的具体描述,可结合参考第一焊垫的相应描述,在此不再赘述。
互连芯片300中形成有互连结构305,互连芯片300的其中一表面暴露部分互连结构305,互连结构305和第六焊垫55相对围成第四空隙(未标示);电镀的第五导电凸块45,位于第四空隙中,第五导电凸块45电连接第六焊垫55与互连芯片300的互连结构305。
本实施例中,通过电路板10中的布线方式,互连芯片300可以与电路板10电连接,或者,通过电路板10与第一芯片30电连接。互连芯片300可以用于将电路板10的电性引出,以便后续通过互连芯片300实现电路板10与外部电路的互连或者与其他芯片的互连;互连芯片300也可以用于将第一芯片30的电性引出,从而将第一芯片30的引出端引至互连芯片300中,以改变第一芯片30的互连位置,对第一芯片30的引出端进行再分布。
互连芯片300的其中一表面暴露部分互连结构305,从而使互连结构305能够与第六焊垫55实现电连接。本实施例中,互连结构305贯穿互连芯片300,互连结构305的两端均被暴露,其中一端用于与第六焊垫55实现电连接,另一端用于与其他芯片或外部电路实现电连接。作为一种示例,互连结构305包括位于互连芯片300的其中一表面的互连线310和焊垫、以及从相背的另一表面嵌于互连芯片300中的插塞320,插塞320与互连线310相连。其中,互连芯片300表面暴露部分的互连线310,且互连线310中被互连芯片300表面暴露的部分作为焊垫(未标示)。在另一些实施例中,互连结构也可以仅包括贯穿互连芯片的插塞,插塞相应为互连芯片的表面所暴露的部分。在其他实施例中,互连结构也可以包括互连线和焊垫,焊垫为互连芯片表面所暴露的部分,后续通过形成从相背的另一表面嵌于互连芯片中的插塞,即可将互连芯片的电性引出。
本发明还提供一种电路板。图14是本发明电路板一实施例的结构示意图。
本实施例中,所述电路板10用于与芯片相键合形成板级系统级封装结构,所述电路板10包括:多层堆叠的板,包括多个用于形成空腔的非布线区域90a,每层板至少包括基板92以及位于所述基板92表面的互连结构94,所述非布线区域90a外围的顶层板上形成有第一焊垫91,所述第一焊垫91与位于顶层板的所述互连结构94电连接,所述第一焊垫91用于与所述芯片的第二焊垫相对并实现电连接;空腔98,贯穿所述非布线区域90a的部分层数或全部层数的板,所述空腔98用于与所述封装结构中芯片的位置相对应。
空腔98用于与封装结构中芯片的位置相对应,空腔98用于提供芯片的工作腔所需要的空间,也就是说,空腔98用于作为芯片的工作腔,因此,在制备芯片时,无需在芯片上完成所有工作腔的制备工艺,有利于降低制备芯片的工艺复杂度,提高芯片制造效率。且将芯片的工作腔的一部分设置于电路板90中,减小了封装结构的整体厚度,满足器件尺寸的薄型化和小型化的需求。
电路板90用于支撑和固定多个不同的电路元件,还用于实现电路元件之间的电连接。本实施例中,所述电路板90具有相背的第一表面901和第二表面902。第一表面901和第二表面902中的任意一个为所述电路板90的正面,另外一个为所述电路板90的背面。
本实施例中,电路板90可以为印刷电路板。电路板90不限于PCB板,还可以为其他形式的电路板,比如陶瓷电路板。本实施例中,电路板90包括多层板。所述多层板包括用于形成空腔98的非布线区域90a。所述非布线区域90a用于形成空腔98。本实施例中,每层板至少包括基板92以及位于所述基板92表面的互连结构94。所述互连结构94可以包括互连线、及位于互连线上的互连垫。本实施例中,每层板还包括:互连插塞95贯穿所述基板92,所述互连插塞连接基板92两侧的互连结构94。互连插塞95可以包括通孔及通孔表面镀有的导电层,且通孔内填充绝缘树脂。或者,互连插塞95也可以包括填充于通孔内的导电树脂,节省形成导电层的工艺。所述电路板90的层数可以根据实际需求确定。本实施例以电路板90为三层板为示例进行说明。在其他实施例中,电路板也可以是单层板、双层板或四层板等。
需要说明的是,所述空腔98位于电路板10的非布线区域10a中,因此,所述空腔98底部的剩余层数板中可以具有电路结构,不可以不具有电路结构。本实施例中,空腔98贯穿所述非布线区域90a的部分层数的板。在其他实施例中,根据待键合的芯片的功能类型,空腔也可以贯穿电路板。
本实施例中,空腔98用于作为芯片的工作腔的一部分,因此,在所述空腔98的底部面积根据芯片的性能而定,所述空腔98的深度根据芯片的性能而定。空腔98位于部分厚度的电路板90中,且空腔98位于第一表面901和第二表面902中的任意一个或两个中。本实施例中,空腔98位于电路板90的第一表面901中。在其他实施例中,空腔也可以分别位于第一表面和第二表面中。
第一焊垫91用于与待键合芯片的第二焊垫对应电连接。具体地,第一焊垫91凹陷于电路板90表面,以便于在将芯片键合于所述电路板90上后,第一焊垫91与芯片的第二焊垫相对能够围成空隙,从而使得空隙能够为导电凸块的形成提供空间。本实施例中,第一焊垫91位于顶层的互连结构94上且与相应的互连结构94电连接。第一焊垫91位于非布线区域90a外围的顶层板上,从而使得第一焊垫91与芯片的第二焊垫相对后,所述芯片能够位于空腔98的上方。第一焊垫91可以是焊盘(Pad),但不限于焊盘,也可以是其他具有电连接功能的导电块。第一焊垫11的材料为导电材料。本实施例中,第一焊垫91的材料包括:铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。
本实施例中,本实施例中,所述电路板90还包括:具有光刻键合特性的第一有机介质层93或第一无机介质层,位于所述顶层板上,所述第一焊垫91埋设于所述第一有机介质层93或第一无机介质层中且部分暴露在外。由于无需利用焊接工艺实现芯片与电路板90之间的电连接,电路板90上无需形成阻焊剂和助焊剂,可以形成具有光刻键合特性的第一有机介质层93或第一无机介质层,从而提升电路板90的形成效率,节省工艺流程。
本实施例中,所述电路板90还包括:第三焊垫96,位于电路板90的第二表面902上。当在电路板90的第二表面902键合其他芯片,或者将电路板90键合至其他基板上时,所述第三焊垫96用于实现电路板90与其他芯片或基板的电连接。具体地,第三焊垫96位于底层的板上,且与位于底层板的互连结构94电连接。第三焊垫96的部分表面暴露于第二表面902,用于在电镀工艺的过程中形成导电凸块。第三焊垫96凹陷于第二表面902,方便后续导电凸块的形成。本实施例中,位于底层的互连结构94的部分表面暴露于第二表面902,第二表面902暴露出的部分互连结构94用于作为第三焊垫96,从而无需额外在第二表面902上形成焊垫,有利于简化工艺;或者,第三焊垫96形成在底层的互连结构94上,且暴露于第二表面902。本实施例中,所述电路板90还包括:具有光刻键合特性的第二有机介质层97或第二无机介质层,第三焊垫96设于所述第二有机介质层97或第二无机介质层中且部分暴露在外。在其他实施例中,电路板的第二表面也可以不设有第三焊垫或者不暴露第三焊垫。
对本实施例所述电路板的具体描述,可结合参考前述实施例中的相应描述,本实施例在此不再赘述。
图15是本发明电路板又一实施例的结构示意图。
本实施例与前述实施例的相同之处,在此不再赘述。本实施例与前述实施例的不同之处在于:所述电路板90还包括:多个空气孔99,贯穿所述空腔98底部的剩余层数的板。通过在空腔98底部的电路板90中形成有贯穿剩余厚度的多个空气孔99,以满足待键合芯片的实际的器件功能需求。例如,当待键合芯片为传感器模组芯片,且该传感器模组芯片是麦克风模组芯片时,通过空气孔99,使麦克风传感器能够实现声波传感功能。
对本实施例所述电路板的具体描述,可结合参考前述实施例中的相应描述,本实施例在此不再赘述。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (25)
1.一种板级系统级封装方法,其特征在于,包括:
提供电路板,所述电路板中形成有第一空腔,所述第一空腔外侧的所述电路板表面形成有多个第一焊垫,所述第一焊垫凹陷于所述电路板表面;
提供多个第一芯片,所述第一芯片的其中一表面形成有第二焊垫,所述第二焊垫凹陷于所述第一芯片的表面;
通过键合层将所述第一芯片键合于所述电路板上,所述键合层避开所述第一焊垫和第二焊垫设置,所述第一焊垫与第二焊垫相对围成第一空隙,所述键合层中形成有第二空腔,所述第二空腔和第一空腔相对并连通,所述第一芯片位于所述第二空腔上方;
通过电镀工艺在所述第一空隙中形成第一导电凸块,所述第一导电凸块电连接所述第一焊垫和第二焊垫。
2.如权利要求1所述的板级系统级封装方法,其特征在于,所述键合层的材料包括可光刻键合材料、芯片粘结膜、玻璃、介质材料和聚合物材料中的一种或多种。
3.如权利要求1所述的板级系统级封装方法,其特征在于,所述键合层的厚度为5μm至200μm,所述键合层至少覆盖所述第一芯片面积的10%。
4.如权利要求1所述的板级系统级封装方法,其特征在于,相对的所述第一焊垫和第二焊垫包括正对部分和错开部分,所述正对部分的面积大于所述第一焊垫面积或所述第二焊垫面积的二分之一。
5.如权利要求1所述的板级系统级封装方法,其特征在于,所述第一空隙的高度为5μm至200μm。
6.如权利要求1所述的板级系统级封装方法,其特征在于,所述第一焊垫或所述第二焊垫暴露出的面积为5平方微米至200平方微米。
7.如权利要求1所述的板级系统级封装方法,其特征在于,所述第一导电凸块的横截面积大于10平方微米。
8.如权利要求1-7中任一项所述的板级系统级封装方法,其特征在于,所述电镀工艺包括化学镀。
9.如权利要求8所述的板级系统级封装方法,其特征在于,所述化学镀包括:化学镀钯浸金,其中化学镍的时间为30分钟至50分钟,化学金的时间为4分钟至40分钟,化学钯的时间为7分钟至32分钟;或者,化学镍金,其中化学镍的时间为30分钟至50分钟,化学金的时间为4分钟至40分钟;或者,化学镍,其中化学镍的时间为30分钟至50分钟。
10.如权利要求1所述的板级系统级封装方法,其特征在于,所述提供电路板的步骤中,所述电路板具有相背的第一表面和第二表面,所述第一焊垫位于所述第一表面一侧且凹陷于所述第一表面;
所述电路板还包括第三焊垫,所述第三焊垫位于所述第二表面一侧且凹陷于所述第二表面;
所述板级系统级封装方法还包括:通过电镀工艺在所述第三焊垫上形成第二导电凸块;
或者,
通过键合层将所述第一芯片键合于所述电路板上的步骤中,将所述第一芯片分别键合于所述第一表面和第二表面上,所述键合层还避开所述第三焊垫设置,所述第三焊垫与所述第二焊垫相对围成第二空隙;
所述板级系统级封装方法还包括:通过电镀工艺在所述第二空隙中形成第三导电凸块,所述第三导电凸块电连接所述第三焊垫与所述第二焊垫。
11.如权利要求1所述的板级系统级封装方法,其特征在于,所述提供电路板的步骤中,所述第一空腔位于部分厚度的所述电路板中;
或者,所述第一空腔位于部分厚度的所述电路板中,且所述第一空腔底部的电路板中形成有贯穿剩余厚度的多个空气孔。
12.如权利要求1所述的板级系统级封装方法,其特征在于,所述提供电路板的步骤中,所述电路板具有相背的第一表面和第二表面;
所述第一空腔位于部分厚度的所述电路板中,且所述第一空腔位于所述第一表面和第二表面中的任意一个或两个中。
13.如权利要求1所述的板级系统级封装方法,其特征在于,所述提供第一芯片的步骤中,所述第一芯片具有相背的第三表面和第四表面,所述第二焊垫位于所述第三表面一侧且凹陷于所述第三表面,所述第一芯片还包括第四焊垫,所述第四焊垫位于所述第四表面一侧且凹陷于所述第四表面,所述第四焊垫和第二焊垫之间实现电连接;
所述板级系统级封装方法还包括:提供第二芯片,所述第二芯片的任一表面形成有第五焊垫,所述第五焊垫凹陷于所述第二芯片的表面;将所述第一芯片与所述第二芯片键合,所述第四焊垫与第五焊垫相对围成第三空隙;通过电镀工艺在所述第三空隙中形成第四导电凸块,所述第四导电凸块电连接所述第四焊垫和第五焊垫。
14.如权利要求1所述的板级系统级封装方法,其特征在于,所述提供电路板的步骤中,所述第一空腔外侧的所述电路板表面还形成有多个第六焊垫,所述第六焊垫凹陷于所述电路板表面;
所述板级系统级封装方法还包括:提供多个互连芯片,所述互连芯片中形成有导电结构,所述互连芯片的其中一表面暴露部分所述导电结构;将所述互连芯片键合于所述电路板上,所述导电结构和第六焊垫相对围成第四空隙;通过电镀工艺在所述第四空隙中形成第五导电凸块,所述第五导电凸块电连接所述第六焊垫与所述导电结构;其中,所述互连芯片位于所述第一芯片侧部的电路板上;所述互连芯片与所述电路板电连接,或者,所述互连芯片通过所述电路板与所述第一芯片电连接。
15.如权利要求1所述的板级系统级封装方法,其特征在于,所述多个第一芯片为同功能第一芯片;或者,所述多个第一芯片至少包括两种不同功能的第一芯片;所述第一芯片包括:第一芯片为裸芯片、表面包裹有塑封层、顶面具有屏蔽层、第一芯片中形成有贯穿芯片的互连通孔结构中的至少一种情形;
所述第一芯片包括CIS芯片、传感器模组芯片、MEMS芯片和滤波器芯片中的至少一种;
所述传感器模组芯片包括生物传感器芯片、射频传感模组芯片、红外辐射传感模组芯片、可见光信号传感模组芯片、声波信号传感模组芯片、电磁波信号传感模组芯片中的至少一种;所述滤波器芯片包括表面声波谐振器和体声波谐振器中的一种或两种;所述MEMS芯片包括麦克风传感器芯片或热堆传感器芯片。
16.一种板级系统级封装结构,其特征在于,包括:
电路板,所述电路板中形成有第一空腔,所述第一空腔外侧的所述电路板表面形成有多个第一焊垫,所述第一焊垫凹陷于所述电路板表面;
键合于所述电路板上的多个第一芯片,所述第一芯片的其中一表面形成有第二焊垫,所述第二焊垫凹陷于所述第一芯片的表面,所述第二焊垫与所述第一焊垫相对围成第一空隙;
键合层,位于所述电路板和第一芯片之间且避开所述第一焊垫和第二焊垫设置,所述键合层中形成有第二空腔,所述第二空腔和所述第一空腔相对并连通,其中,所述第一芯片位于所述第二空腔上方;
电镀的第一导电凸块,位于所述第一空隙中,所述第一导电凸块电连接所述第一焊垫和第二焊垫。
17.如权利要求16所述的板级系统级封装结构,其特征在于,所述键合层的材料包括可光刻键合材料、芯片粘结膜、玻璃、介质材料和聚合物材料中的一种或多种。
18.如权利要求16所述的板级系统级封装结构,其特征在于,相对的所述第一焊垫和第二焊垫包括正对部分和错开部分,所述正对部分的面积大于所述第一焊垫面积或所述第二焊垫面积的二分之一。
19.如权利要求16所述的板级系统级封装结构,其特征在于,所述第一空隙的高度为5μm至200μm。
20.如权利要求16所述的板级系统级封装结构,其特征在于,所述电路板具有相背的第一表面和第二表面,所述第一焊垫位于所述第一表面一侧且凹陷于所述第一表面;
所述电路板还包括第三焊垫,所述第三焊垫位于所述第二表面一侧且凹陷于所述第二表面;
所述板级系统级封装结构还包括:电镀的第二导电凸块,位于所述第三焊垫上;
或者,
所述第一芯片分别键合于所述第一表面和第二表面上,所述键合层还避开所述第三焊垫设置,所述第三焊垫与所述第二焊垫相对围成第二空隙;
所述板级系统级封装结构还包括:电镀的第三导电凸块,位于所述第二空隙中,所述第三导电凸块电连接所述第二焊垫与所述第三焊垫。
21.如权利要求16所述的板级系统级封装结构,其特征在于,所述第一空腔位于部分厚度的所述电路板中;
或者,所述第一空腔位于部分厚度的所述电路板中,且所述第一空腔底部的电路板中形成有贯穿剩余厚度的多个空气孔。
22.如权利要求16所述的板级系统级封装结构,其特征在于,所述电路板具有相背的第一表面和第二表面;
所述第一空腔位于部分厚度的所述电路板中,且所述第一空腔位于所述第一表面和第二表面中的任意一个或两个中。
23.如权利要求16所述的板级系统级封装结构,其特征在于,所述第一芯片具有相背的第三表面和第四表面,所述第二焊垫位于所述第三表面一侧且凹陷于所述第三表面,所述第一芯片还包括第四焊垫,所述第四焊垫位于所述第四表面一侧且凹陷于所述第四表面,所述第四焊垫和第二焊垫之间实现电连接;
所述板级系统级封装结构还包括:第二芯片,键合于所述第一芯片上,所述第二芯片的任一表面形成有第五焊垫,所述第五焊垫凹陷于所述第二芯片的表面,所述第五焊垫与第四焊垫相对围成第三空隙;电镀的第四导电凸块,位于所述第三空隙中,所述第四导电凸块电连接所述第四焊垫和第五焊垫。
24.如权利要求16所述的板级系统级封装结构,其特征在于,所述第一空腔外侧的所述电路板表面还形成有多个第六焊垫,所述第六焊垫凹陷于所述电路板表面;
所述板级系统级封装结构还包括:互连芯片,键合于所述第一芯片侧部的电路板上,所述互连芯片中形成有导电结构,所述互连芯片的其中一表面暴露部分所述导电结构,所述导电结构和第六焊垫相对围成第四空隙;电镀的第五导电凸块,位于所述第四空隙中,所述第五导电凸块电连接所述第六焊垫与所述导电结构;
其中,所述互连芯片与所述电路板电连接,或者,所述互连芯片通过所述电路板与所述第一芯片电连接。
25.一种电路板,所述电路板用于与芯片相键合形成板级系统级封装结构,其特征在于,包括:
多层堆叠的板,包括多个用于形成空腔的非布线区域,每层板至少包括基板以及位于所述基板表面的互连结构,所述非布线区域外围的顶层板上形成有第一焊垫,所述第一焊垫与位于顶层板的所述互连结构电连接,所述第一焊垫用于与所述芯片的第二焊垫相对并实现电连接;
空腔,贯穿所述非布线区域的部分层数或全部层数的板,所述空腔用于与所述封装结构中芯片的位置相对应。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2021/143214 WO2022143930A1 (zh) | 2020-12-30 | 2021-12-30 | 一种板级系统级封装方法、结构、电路板及形成方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011624142 | 2020-12-30 | ||
CN2020116241427 | 2020-12-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114695143A true CN114695143A (zh) | 2022-07-01 |
Family
ID=82135727
Family Applications (7)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110129096.1A Withdrawn CN114695143A (zh) | 2020-12-30 | 2021-01-29 | 板级系统级封装方法及封装结构、电路板 |
CN202110130745.XA Pending CN114695146A (zh) | 2020-12-30 | 2021-01-29 | 一种板级系统级封装方法、结构、电路板及形成方法 |
CN202110129097.6A Withdrawn CN114695144A (zh) | 2020-12-30 | 2021-01-29 | 板级系统级封装方法及封装结构 |
CN202110130719.7A Withdrawn CN114695145A (zh) | 2020-12-30 | 2021-01-29 | 板级系统级封装方法及封装结构 |
CN202110129090.4A Withdrawn CN114695142A (zh) | 2020-12-30 | 2021-01-29 | 板级系统级封装方法及封装结构、电路板 |
CN202110129836.1A Pending CN114684780A (zh) | 2020-12-30 | 2021-01-29 | 超声波传感模组板级系统封装结构及其封装方法 |
CN202110127276.6A Pending CN114695400A (zh) | 2020-12-30 | 2021-01-29 | 摄像头板级系统封装结构及其封装方法 |
Family Applications After (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110130745.XA Pending CN114695146A (zh) | 2020-12-30 | 2021-01-29 | 一种板级系统级封装方法、结构、电路板及形成方法 |
CN202110129097.6A Withdrawn CN114695144A (zh) | 2020-12-30 | 2021-01-29 | 板级系统级封装方法及封装结构 |
CN202110130719.7A Withdrawn CN114695145A (zh) | 2020-12-30 | 2021-01-29 | 板级系统级封装方法及封装结构 |
CN202110129090.4A Withdrawn CN114695142A (zh) | 2020-12-30 | 2021-01-29 | 板级系统级封装方法及封装结构、电路板 |
CN202110129836.1A Pending CN114684780A (zh) | 2020-12-30 | 2021-01-29 | 超声波传感模组板级系统封装结构及其封装方法 |
CN202110127276.6A Pending CN114695400A (zh) | 2020-12-30 | 2021-01-29 | 摄像头板级系统封装结构及其封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (7) | CN114695143A (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114937633B (zh) * | 2022-07-25 | 2022-10-18 | 成都万应微电子有限公司 | 一种射频芯片系统级封装方法及射频芯片系统级封装结构 |
CN115285934A (zh) * | 2022-08-10 | 2022-11-04 | 河北美泰电子科技有限公司 | 一种解决mems惯性芯片焊接应力的装配方法及装配外壳 |
-
2021
- 2021-01-29 CN CN202110129096.1A patent/CN114695143A/zh not_active Withdrawn
- 2021-01-29 CN CN202110130745.XA patent/CN114695146A/zh active Pending
- 2021-01-29 CN CN202110129097.6A patent/CN114695144A/zh not_active Withdrawn
- 2021-01-29 CN CN202110130719.7A patent/CN114695145A/zh not_active Withdrawn
- 2021-01-29 CN CN202110129090.4A patent/CN114695142A/zh not_active Withdrawn
- 2021-01-29 CN CN202110129836.1A patent/CN114684780A/zh active Pending
- 2021-01-29 CN CN202110127276.6A patent/CN114695400A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN114695146A (zh) | 2022-07-01 |
CN114695145A (zh) | 2022-07-01 |
CN114695144A (zh) | 2022-07-01 |
CN114695400A (zh) | 2022-07-01 |
CN114695142A (zh) | 2022-07-01 |
CN114684780A (zh) | 2022-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5193898B2 (ja) | 半導体装置及び電子装置 | |
JP4899603B2 (ja) | 三次元半導体パッケージ製造方法 | |
KR20070040305A (ko) | 하이브리드 모듈 및 그 제조 방법 | |
TWI704658B (zh) | 封裝基板 | |
CN114695143A (zh) | 板级系统级封装方法及封装结构、电路板 | |
CN113539851A (zh) | 一种系统级封装方法及其封装结构 | |
CN113555291A (zh) | 一种系统级封装方法及封装结构 | |
CN113539852A (zh) | 一种系统级封装方法及封装结构 | |
JP4810957B2 (ja) | ハイブリットモジュール及びその製造方法 | |
CN113539855A (zh) | 一种系统级封装方法及封装结构 | |
CN113539849A (zh) | 一种系统级封装方法及其封装结构 | |
CN113539859A (zh) | 一种系统级封装方法及封装结构 | |
JP2006270036A5 (zh) | ||
WO2022143930A1 (zh) | 一种板级系统级封装方法、结构、电路板及形成方法 | |
JP3320932B2 (ja) | チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法 | |
CN114823372A (zh) | 板级系统级封装方法及封装结构 | |
JP2007220792A (ja) | ハイブリットモジュールの製造方法 | |
CN113539857A (zh) | 一种系统级封装方法及封装结构 | |
CN114698259B (zh) | 射频前端模组板级系统封装结构及其封装方法 | |
WO2022161248A1 (zh) | 一种晶圆级系统封装结构及封装方法 | |
CN114823356A (zh) | 晶圆级系统封装方法及晶圆级系统封装结构 | |
CN114823373A (zh) | 板级系统级封装方法及封装结构 | |
JP2004327516A (ja) | 多層光電気混載基板およびその製造方法 | |
CN114823375A (zh) | 板级系统级封装方法及封装结构 | |
CN114823374A (zh) | 板级系统级封装方法及封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20220701 |
|
WW01 | Invention patent application withdrawn after publication |