CN113539849A - 一种系统级封装方法及其封装结构 - Google Patents
一种系统级封装方法及其封装结构 Download PDFInfo
- Publication number
- CN113539849A CN113539849A CN202110807613.6A CN202110807613A CN113539849A CN 113539849 A CN113539849 A CN 113539849A CN 202110807613 A CN202110807613 A CN 202110807613A CN 113539849 A CN113539849 A CN 113539849A
- Authority
- CN
- China
- Prior art keywords
- pcb
- device wafer
- chip
- groove
- welding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000004806 packaging method and process Methods 0.000 title abstract description 31
- 238000003466 welding Methods 0.000 claims abstract description 47
- 230000008569 process Effects 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 28
- 238000009713 electroplating Methods 0.000 claims description 24
- 229910000679 solder Inorganic materials 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 239000011651 chromium Substances 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052725 zinc Inorganic materials 0.000 claims description 5
- 239000011701 zinc Substances 0.000 claims description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 claims description 2
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 239000011135 tin Substances 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 1
- 239000002861 polymer material Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 9
- 238000007789 sealing Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 57
- 238000001259 photo etching Methods 0.000 description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000035882 stress Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 239000003292 glue Substances 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 238000000018 DNA microarray Methods 0.000 description 1
- 238000012369 In process control Methods 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 210000001061 forehead Anatomy 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 238000010965 in-process control Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种系统级封装方法及其封装结构，包括：提供PCB板，PCB板的表面具有多个凹槽，PCB板的表面形成有多个裸露的第一焊垫；提供器件晶圆，器件晶圆包括多个第一芯片，第一芯片的表面形成有多个裸露的第二焊垫；连接层在与凹槽相对位置具有第一开口，第一开口与凹槽共同被连接层、器件晶圆和PCB板围成空腔。本发明通过将器件晶圆与PCB板通过连接层键合，连接层具有第一开口，且PCB板具有凹槽，凹槽与第一开口相对设置，当器件晶圆与PCB板键合时，凹槽与第一开口共同被连接层、器件晶圆和PCB板围成空腔，空腔为第一芯片提供工作的空腔环境，不需再另外做封盖，简化了工艺，降低了器件集成的高度，从而降低了工艺难度，提高封装结构的导电性能。
Description
技术领域
本发明属于半导体技术领域，更具体地，涉及一种系统级封装方法及其封装结构。
背景技术
系统级封装采用任何组合，将多个具有不同功能和采用不同工艺制备的有源元/器件、无源元/器件、MEMS器件、分立的KGD(Known Good Die)诸如光电芯片、生物芯片等，在三维(X方向、Y方向和Z方向)集成组装成为具有多层器件结构，并且可以提供多种功能的单个标准封装件，形成一个系统或者子系统。
倒装芯片(FC，Flip-Chip)焊接为目前比较常用的一种系统级封装方法。该系统级封装的方法包括：提供PCB电路板，其中PCB电路板上形成有按一定要求排列的焊球(利用植球工艺形成)；在电路板上浸蘸助焊剂，然后将芯片倒装贴片在电路板上；利用回流焊工艺将芯片上的焊垫(pad)与电路板上的焊球进行焊接后电连接；之后，在芯片底部和电路板之间充填灌胶，以增加整个结构的机械强度；但是，现有的系统级封装的方法，存在以下缺点：1、工艺复杂，造成封装效率低；2、需要将各个芯片依次焊接在焊球上，封装效率低；3、封装高度较高、集成度低。
因此，期待一种新的系统级封装方法及其封装结构，可以解决工艺控制的难度大、封装尺寸大、集成度低以及封装效果差等技术问题。
发明内容
本发明的目的是提供一种系统级封装方法及其封装结构，能够解决工艺难度大、封装尺寸大、集成度低以及封装效果差等技术问题。
为了实现上述目的，本发明提供一种系统级封装方法，包括：
提供PCB板，所述PCB板的表面具有多个凹槽，所述PCB板的表面形成有多个裸露的第一焊垫；
提供器件晶圆，所述器件晶圆包括多个第一芯片，所述第一芯片的表面形成有多个裸露的第二焊垫；
将所述器件晶圆通过连接层键合至所述PCB板上，所述第一焊垫与所述第二焊垫相对以围成空隙；
所述连接层在与所述凹槽相对位置具有第一开口，所述第一开口与所述凹槽共同被所述连接层、所述器件晶圆和所述PCB板围成空腔，所述空腔作为所述第一芯片的工作腔；
通过电镀工艺在所述空隙中形成导电凸块，所述第一焊垫与所述第二焊垫通过所述导电凸块电连接。
本发明还提供一种系统级封装结构，包括：
PCB板，所述PCB板包括相对的正面和背面，所述PCB板正面具有凹槽，在所述PCB板的正面具有多个裸露的第一焊垫；
器件晶圆，所述器件晶圆具有第一芯片，所述器件晶圆的表面具有多个裸露的第二焊垫，所述第一焊垫与所述第二焊垫相对设置，所述器件晶圆通过连接层键合在所述PCB板表面，所述第一焊垫与所述第二焊垫相对设置；
所述连接层在与所述凹槽相对位置具有第一开口，所述第一开口与所述凹槽共同被所述器件晶圆和/或所述PCB板围成空腔，所述空腔作为所述第一芯片的工作腔；
导电凸块，通过电镀工艺形成于所述第一焊垫与所述第二焊垫之间以电连接所述第一焊垫与所述第二焊垫。
有益效果：
本发明通过将器件晶圆与PCB板通过连接层键合，连接层具有第一开口，且PCB板具有凹槽，凹槽与第一开口相对设置，当器件晶圆与PCB板键合时，凹槽与第一开口共同被连接层、器件晶圆和PCB板围成空腔，空腔为第一芯片提供工作的空腔环境，不需再另外做封盖，简化了工艺，降低了器件集成的高度，从而降低了工艺难度，提高封装结构的导电性能。另外，通过连接层和PCB板共同围成工作腔，可以降低形成工作腔的工艺难度。
进一步，在器件晶圆与PCB板键合时，对空隙通过电镀工艺形成导电凸块，满足了电镀液容易进入空隙进行电镀，降低电镀工艺的难度，提高封装结构的导电性能。
进一步的，器件晶圆与PCB板之间通过可光刻键合材料实现物理连接且覆盖所述导电凸块外围的区域，可以省去现有技术的充填灌胶工艺。另外，可光刻键合材料由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小器件晶圆与PCB板的结合应力。
进一步的，可光刻键合材料可以定义导电凸块的位置，防止电镀工艺中导电凸块横向外溢。
进一步地，通过在器件晶圆上键合第二芯片，提高了空间利用率并提高器件的多功能性。
进一步地，在器件晶圆上开设连通孔，贯穿器件晶圆并延伸至所述第一芯片，使第一芯片暴露在外部大气中，从而提升封装结构的工作性能，提高了其利用率，且能在更多的场合使用，使其更具有灵活性。
本发明的其它特征和优点将在随后具体实施方式部分予以详细说明。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图5为本发明实施例1所提供的系统级封装方法中不同步骤对应的结构示意图；
图6为本发明实施例2所提供的系统级封装方法中不同步骤对应的结构示意图；
图7为本发明实施例5所提供的系统级封装结构示意图；
图8为本发明实施例6所提供的系统级封装结构示意图。
附图标记：
21、基板；31、第一连接块；32、导电插塞；40、第一焊垫；41、第五焊垫；42、第六焊垫；50、可光刻键合材料；51、空腔；60、第二焊垫；61、第三焊垫；62、第四焊垫；70、导电凸块；70a、空隙；100、器件晶圆；101、第一芯片；200、第二芯片；300、第三芯片；400、塑封层；80、连通孔；90、凹槽。
具体实施方式
以下结合附图和具体实施例对本发明的系统级封装方法及其封装结构作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
实施例1
参考图1至图5，本实施例1提供一种系统级封装方法，包括以下步骤：
S01：提供PCB板，PCB板的表面具有多个凹槽90，PCB板的表面形成有多个裸露的第一焊垫40；
S02：提供器件晶圆100，器件晶圆100包括多个第一芯片101，第一芯片101的表面形成有多个裸露的第二焊垫60；
S03：将器件晶圆100通过连接层键合至PCB板上，第一焊垫40与第二焊垫60相对以围成空隙70a；
S04：连接层在与凹槽90相对位置具有第一开口，第一开口与凹槽90共同被连接层、器件晶圆100和PCB板围成空腔51，空腔51作为第一芯片101的工作腔；
S05：通过电镀工艺在空隙70a中形成导电凸块70，第一焊垫40与第二焊垫60通过导电凸块70电连接。
需要说明的是，步骤S0N不代表先后顺序。
图1至图5是本实施系统级封装方法各步骤对应的结构示意图。下面请参考图1至图5对系统级封装方法进行阐述。
参考图1，执行步骤S01，提供PCB板，PCB板的表面具有多个凹槽90，PCB板的表面形成有多个裸露的第一焊垫40。
具体地，PCB板包括至少一层板，每层板至少包括基板21以及位于基板21内的互连结构，第一焊垫40位于顶层基板21上与互连结构电连接。
基板21的材料包括半导体材料，如硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体等。
PCB板包括：至少一基板21，位于基板21内的导电插塞32，第一焊垫40位于顶层基板21上且与导电插塞32电连接。基板21可以是单层板，双层板，三层板，四层板等，具体的，基板21的层数可以根据实际需求确定。本实施例中，基板21为双层板，PCB板包括基板21以及位于基板21表面的第一焊垫40、与第一焊垫40电连接的互连结构，互连结构包括导电插塞32以及与第一焊垫40相对一面上形成的第一连接块31，第一连接块31与导电插塞32电连接。本发明中，基板21可以为陶瓷基板。
现有技术中，PCB板顶层为阻焊层、助焊层，阻焊剂覆盖PCB板顶面且暴露出焊垫。本发明中，PCB板的顶层可以同现有技术相同，在顶面设置阻焊层、阻焊；由于本发明中，后续第一芯片与PCB板的电连接无需通过焊接实现，因此顶面可以不设置阻焊层(绿油)，也可以不设置助焊层。第一焊垫40埋设于基板21内且部分暴露在外。
第一焊垫40用于与后续第一芯片电连接，第一焊垫40的材料为导电材料，具体可以为铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。
参考图2，形成PCB板之后，在PCB板的正面形成连接层，连接层覆盖后续形成的导电凸块外围的区域。
连接层包括可光刻键合材料50，芯片粘结膜，金属，介质层，或聚合物材料之一或组合。
本实施例中，连接层为可光刻键合材料50，可光刻键合材料50的厚度为60-160μm，可光刻键合材料50至少覆盖后续第一芯片面积的10％。在后续粘合第一芯片和PCB板时，形成较大面积的可光刻键合材料50，能够提高器件的结构强度，提高成品率。
可光刻键合材料50可以定义后续形成的导电凸块的位置，防止电镀工艺中导电凸块横向外溢。
需要说明的是，在连接层形成在PCB板表面并覆盖后续形成的导电凸块外围的区域时，应避免形成在PCB板表面凹槽90的相对位置，避免后续的第一开口与凹槽90不能被连接层、器件晶圆和PCB板围成空腔。
本实施例中，导电凸块70的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。
可光刻键合材料50材料可以为液体干膜，也可以是膜状干膜，液态干膜可以旋涂在PCB板的表面上，膜状干膜可以贴覆在PCB板的表面上。由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小后续第一芯片与PCB板的结合应力。可光刻键合材料50覆盖凹槽90以及后续形成的导电凸块外围的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。
连接层在PCB板的凹槽90相对位置具有第一开口，且凹槽90与第一开口相通，用于后续第一开口与凹槽90共同被连接层、器件晶圆和PCB板围成空腔，作为后续第一芯片的工作腔，不需再另外做封盖，简化了工艺，降低了器件集成的高度，可以降低形成工作腔的工艺难度。
在此段合适位置引出连接层具有第一开口，并做相应的说明。根据附图把相关的技术特征都要引出来，并结合独权或者从权。以及针对发明点把有益效果都要学会融入进去。
参考图3，执行步骤S02，提供器件晶圆100，器件晶圆100包括多个第一芯片101，第一芯片101的表面形成有多个裸露的第二焊垫60。
第一芯片101为多个，多个第一芯片101可以为具有同功能的芯片；也可以是多个第一芯片101至少包括两种不同功能的芯片，多种不同功能的芯片集成在一起实现一定的功能。第一芯片101可以是无源器件或者有源器件，无源器件包括电容、电感、连接芯片(起电连接作用的电连接块)，有源器件可以包括传感器模组芯片、MEMS芯片、滤波器芯片、逻辑芯片、存储芯片。
传感器模组芯片包括至少传感射频信号、红外辐射信号、可见光信号、声波信号、电磁波信号其中之一的模组芯片。传感射频信号的模组芯片可以是应用在5G设备中的射频模组芯片，但不限于5G射频传感器模组芯片，还可以是其他类型的射频模组芯片。接收红外辐射信号的模组芯片可以是热像仪、额温枪、其他类型中的测温或成像等利用红外辐射信号的红外传感器模组芯片。传感器模组芯片还可以是摄像头模组芯片，比如包括感光芯片以及滤光片的模组芯片，可以接收可见光用来成像。传感器模组芯片还可以是麦克风模组芯片，可以接收声波用来传递声音信号。本发明中的传感器模组芯片不限于在此列举的类型，可以为本领域可以实现一定功能的各种类型的传感器模组芯片。
本实施例中，每个第一芯片101均设有两个第二焊垫60，在其他实施例中，第一芯片101的第二焊垫60可以为多个，第二焊垫60的材料与第一焊垫40相同，此处不再赘述，第二焊垫60用于后续与第一焊垫40电连接。
参考图4，执行步骤S03和S04，将器件晶圆100通过连接层键合至PCB板上，第一焊垫40与第二焊垫60相对以围成空隙70a。
具体地，空隙70a的高度为60-160μm，如60μm、80μm、120μm。空隙70a的高度为60-160μm时，既满足了后续的电镀液容易进入空隙70a进行电镀，也避免了空隙70a高度太高而导致电镀时间长的问题，从而兼顾了电镀效率与电镀的良率。
继续参考图4，第一开口与凹槽90共同被连接层、器件晶圆100和PCB板围成空腔51，空腔51作为第一芯片101的工作腔。
本发明通过将器件晶圆100与PCB板通过连接层键合，连接层具有第一开口，且PCB板具有凹槽90，凹槽90与第一开口相对设置，当器件晶圆100与PCB板键合时，凹槽90与第一开口共同被连接层、器件晶圆100和PCB板围成空腔51，空腔51为第一芯片101提供工作的空腔环境，不需再另外做封盖，简化了工艺，降低了器件集成的高度，从而降低了工艺难度，提高封装结构的导电性能。另外，通过连接层和PCB板共同围成工作腔，可以降低形成工作腔的工艺难度。
参考图5，执行S05步骤，通过电镀工艺在空隙70a中形成导电凸块70，第一焊垫40与第二焊垫60通过导电凸块70电连接。
本发明中，电镀工艺包括化学镀。其中，化学镀采用的镀液根据实际中需要形成的导电凸块70的材料以及第一焊垫40、第二焊垫60的材料确定。第一焊垫40、第二焊垫60的材料选自铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。导电凸块70的横截面积大于10平方微米；导电凸块70的材料包括：铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。
可以选择，化学镀钯浸金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟，化学钯的时间为7-32分钟；或，化学镍金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟。
电镀工艺选择化学镀钯浸金(ENEPIG)或化学镍金(ENIG)时，工艺参数可以参照下表1。
表1
在进行化学镀之前，为了更好的完成电镀工艺，可以先对焊垫的表面进行清洁，以去除焊垫表面的自然氧化层、提高焊垫的表面湿润度(wetabilities)；之后，可以进行活化工艺，促进镀层金属在待镀金属上的形核生长。
在器件晶圆100与PCB板键合时，空隙70a通过电镀工艺形成导电凸块70，满足了电镀液容易进入空隙70a进行电镀，降低电镀工艺的难度，提高封装结构的导电性能。
本发明中，器件晶圆100与PCB板之间通过可光刻键合材料50实现物理连接且覆盖导电凸块70外围的区域，不仅可以省去现有技术的充填灌胶工艺，还可以省去传统的将芯片键合在晶圆上的步骤，简化工艺，降低工艺难度，提高集成度，提高封装结构的导电性能。另外，可光刻键合材料50由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小器件晶圆100与PCB板的结合应力。
实施例2
参考图6，本实施例2提供一种系统级封装方法，与实施例1不同的是：形成导电凸块70之后，还包括形成连通孔80，连通孔80贯穿器件晶圆100并延伸至第一芯片101上。
本发明在器件晶圆100上开设连通孔80，贯穿器件晶圆100并延伸至第一芯片101，使第一芯片101暴露在外部大气中，从而提升封装结构的工作性能，提高了其利用率，且能在更多的场合使用，使其更具有灵活性。
具体地，本实施例中至少有一个器件晶圆100的表面设有连通孔80。
其它部分与实施例1相同，此处不做过多的赘述。
实施例3
参考图5，本实施例3提供一种系统级封装结构，包括：
PCB板，PCB板包括相对的正面和背面，PCB板正面具有凹槽90，在PCB板的正面具有多个裸露的第一焊垫40；
器件晶圆100，器件晶圆100具有第一芯片101，器件晶圆100的表面具有多个裸露的第二焊垫60，第一焊垫40与第二焊垫60相对设置，器件晶圆100通过连接层键合在PCB板表面，第一焊垫40与第二焊垫60相对设置；
连接层在与凹槽90相对位置具有第一开口，第一开口与凹槽90共同被器件晶圆100和/或PCB板围成空腔51，空腔51作为第一芯片101的工作腔；
导电凸块70，通过电镀工艺形成于第一焊垫40与第二焊垫60之间以电连接第一焊垫40与第二焊垫60。
具体地，本实施例中，PCB板包括：至少一个基板21，位于基板21内的导电插塞32，第一焊垫40位于顶层基板21上且与导电插塞32电连接。基板21可以是单层板，双层板，三层板，四层板等，具体的，基板21的层数可以根据实际需求确定。本实施例中，基板21为双层板，PCB板包括基板21以及位于基板21表面的第一焊垫40、与第一焊垫40电连接的互连结构，互连结构包括导电插塞32以及与第一焊垫40相对一面上形成的第一连接块31，第一连接块31与导电插塞32电连接。本发明中，基板21可以为陶瓷基板。
第一芯片101为多个，多个第一芯片101可以为具有同功能的芯片；也可以是多个第一芯片101至少包括两种不同功能的芯片，多种不同功能的芯片集成在一起实现一定的功能。第一芯片101可以是无源器件或者有源器件，无源器件包括电容、电感、连接芯片(起电连接作用的电连接块)，有源器件可以包括传感器模组芯片、MEMS芯片、滤波器芯片、逻辑芯片、存储芯片。
具体的，器件晶圆100与PCB板之间通过可光刻键合材料50实现物理连接，可光刻键合材料50的厚度为60-160μm，可光刻键合材料50避开焊垫设置并覆盖导电凸块70外围的区域，可以省去现有技术的充填灌胶工艺。另外，可光刻键合材料50由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小器件晶圆100与PCB板的结合应力。
连接层在PCB板的凹槽90相对位置具有第一开口，而且凹槽90与第一开口相通，第一开口与凹槽90共同被连接层、器件晶圆100和PCB板围成空腔51，作为第一芯片101的工作腔，不需再另外做封盖，降低了器件集成的高度。
本发明通过将器件晶圆100与PCB板通过连接层键合，连接层具有第一开口，且PCB板具有凹槽90，凹槽90与第一开口相对设置，当器件晶圆100与PCB板键合时，凹槽90与第一开口共同被连接层、器件晶圆100和PCB板围成空腔51，空腔51为第一芯片101提供工作的空腔环境，不需再另外做封盖，简化了工艺，降低了器件集成的高度，从而降低了工艺难度，提高封装结构的导电性能。另外，通过连接层和PCB板共同围成工作腔，可以降低形成工作腔的工艺难度。
实施例4
参考图6，本实施例4提供一种系统级封装结构，与实施例3不同的是：器件晶圆100的表面设有连通孔80，连通孔80贯穿器件晶圆100并延伸至第一芯片101上。
本发明在器件晶圆100上开设连通孔80，贯穿器件晶圆100并延伸至第一芯片101，使第一芯片101暴露在外部大气中，从而提升封装结构的工作性能，提高了其利用率，且能在更多的场合使用，使其更具有灵活性。
其它与实施例3相同，在此不做赘述。
实施例5
参考图7，本实施例5提供一种系统级封装结构，图7示出了实施例5的一种系统级封装结构示意图，参考图7，本实施例5与实施例3的区别之处在于，在本实施例4还包括第二芯片200，第二芯片200键合在器件晶圆100上，第二芯片200与第一芯片101通过电镀工艺形成的导电凸块或焊球电连接。
具体的，器件晶圆100包括第一表面和第二表面，第一表面与第二表面相对，其中第二焊垫位于器件晶圆100的第一表面，器件晶圆100的第二表面上形成有第三焊垫61，第二芯片200上形成有第四焊垫62，第二芯片200通过可光刻键合材料与第一芯片101连接，并通过导电凸块实现第三焊垫61与第四焊垫62的电连接，最终实现第一芯片101与第二芯片200的电连接。
通过将第二芯片200键合在器件晶圆100上，能够提高了空间利用率并提高器件的多功能性。
其它部分与实施例3相同，此处不做过多的赘述。
实施例6
参考图8，本实施例6提供一种系统级封装结构，与实施例6不同的是：在PCB板的背面键合第三芯片300。
具体的，第三芯片300上形成有第六焊垫42，PCB板的背面形成有多个裸露的第五焊垫41,第三芯片300通过可光刻键合材料50与PCB板连接，并通过导电凸块实现第五焊垫41与第六焊垫42的电连接，最终实现PCB板与第三芯片300的电连接。
通过将第三芯片300键合在PCB板的背面上，能够提高了空间利用率并提高器件的多功能性。
其它部分与实施例3相同，此处不做过多的赘述。
需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (17)
1.一种系统级封装方法，其特征在于，包括：
提供PCB板，所述PCB板的表面具有多个凹槽，所述PCB板的表面形成有多个裸露的第一焊垫；
提供器件晶圆，所述器件晶圆包括多个第一芯片，所述第一芯片的表面形成有多个裸露的第二焊垫；
将所述器件晶圆通过连接层键合至所述PCB板上，所述第一焊垫与所述第二焊垫相对以围成空隙；
所述连接层在与所述凹槽相对位置具有第一开口，所述第一开口与所述凹槽共同被所述连接层、所述器件晶圆和所述PCB板围成空腔，所述空腔作为所述第一芯片的工作腔；
通过电镀工艺在所述空隙中形成导电凸块，所述第一焊垫与所述第二焊垫通过所述导电凸块电连接。
2.根据权利要求1所述的系统级封装方法，其特征在于，所述PCB板包括：
至少一层板，每层板至少包括基板以及位于所述基板内的互连结构，所述第一焊垫位于顶层基板上与所述互连结构电连接。
3.根据权利要求1所述的系统级封装方法，其特征在于，所述连接层包括可光刻键合材料，芯片粘结膜，金属，介质层，或聚合物材料之一或组合。
4.根据权利要求3所述的系统级封装方法，其特征在于，所述可光刻键合材料的厚度为60-160μm。
5.根据权利要求3所述的系统级封装方法，其特征在于，所述可光刻键合材料包括膜状干膜或液态干膜。
6.根据权利要求3所述的系统级封装方法，其特征在于，所述可光刻键合材料覆盖所述导电凸块外围的区域。
7.根据权利要求1所述的系统级封装方法，其特征在于，所述导电凸块的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。
8.根据权利要求1所述的系统级封装方法，其特征在于，所述第一芯片包括传感器模组芯片、MEMS芯片、滤波器芯片、逻辑芯片、存储芯片、电容、电感中的至少一种。
9.根据权利要求1所述的系统级封装方法，其特征在于，所述导电凸块的横截面积大于10平方微米。
10.根据权利要求1所述的系统级封装方法，其特征在于，所述工作腔的形成方法包括：
提供PCB板，刻蚀所述PCB板形成所述凹槽；
提供器件晶圆，所述连接层形成于所述器件晶圆上，刻蚀所述连接层形成第一开口；
PCB板和所述器件晶圆键合之后，第一开口和所述凹槽相通围成所述工作腔。
11.根据权利要求1所述的系统级封装方法，其特征在于，形成所述导电凸块之后，还包括形成连通孔，所述连通孔贯穿所述器件晶圆并延伸至所述第一芯片上。
12.一种系统级封装结构，其特征在于，包括：
PCB板，所述PCB板包括相对的正面和背面，所述PCB板正面具有凹槽，在所述PCB板的正面具有多个裸露的第一焊垫；
器件晶圆，所述器件晶圆具有第一芯片，所述器件晶圆的表面具有多个裸露的第二焊垫，所述第一焊垫与所述第二焊垫相对设置，所述器件晶圆通过连接层键合在所述PCB板表面，所述第一焊垫与所述第二焊垫相对设置；
所述连接层在与所述凹槽相对位置具有第一开口，所述第一开口与所述凹槽共同被所述器件晶圆和/或所述PCB板围成空腔，所述空腔作为所述第一芯片的工作腔；
导电凸块，通过电镀工艺形成于所述第一焊垫与所述第二焊垫之间以电连接所述第一焊垫与所述第二焊垫。
13.根据权利要求12所述的系统级封装结构，其特征在于，连接层包括可光刻键合材料，所述可光刻键合材料的厚度为60-160μm，所述可光刻键合材料覆盖所述导电凸块外围的区域。
14.根据权利要求12所述的系统级封装结构，其特征在于，所述PCB板包括：
至少一层板，每层板至少包括基板以及位于所述基板内的互连结构，所述第一焊垫位于顶层基板上与所述互连结构电连接。
15.根据权利要求12所述的系统级封装结构，其特征在于，在所述器件晶圆上键合第二芯片，所述第二芯片与所述器件晶圆通过电镀工艺形成的导电凸块或焊球电连接。
16.根据权利要求12所述的系统级封装结构，其特征在于，所述器件晶圆的表面设有连通孔，所述连通孔贯穿所述器件晶圆并延伸至所述第一芯片。
17.根据权利要求12所述的系统级封装结构，其特征在于，所述PCB板具有相对的正面和背面，在所述PCB板的背面键合第三芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110807613.6A CN113539849A (zh) | 2021-07-16 | 2021-07-16 | 一种系统级封装方法及其封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110807613.6A CN113539849A (zh) | 2021-07-16 | 2021-07-16 | 一种系统级封装方法及其封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113539849A true CN113539849A (zh) | 2021-10-22 |
Family
ID=78099834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110807613.6A Withdrawn CN113539849A (zh) | 2021-07-16 | 2021-07-16 | 一种系统级封装方法及其封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113539849A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022143930A1 (zh) * | 2020-12-30 | 2022-07-07 | 中芯集成电路（宁波）有限公司 | 一种板级系统级封装方法、结构、电路板及形成方法 |
| WO2022161248A1 (zh) * | 2021-01-29 | 2022-08-04 | 中芯集成电路（宁波）有限公司 | 一种晶圆级系统封装结构及封装方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006081888A2 (de) * | 2005-01-31 | 2006-08-10 | Robert Bosch Gmbh | Mikromechanisches sensorelement zur messung einer beschleunigung und verfahren zu seiner herstellung |
| US20130126991A1 (en) * | 2011-11-21 | 2013-05-23 | Robert Bosch Gmbh | Micromechanical functional apparatus, particularly a loudspeaker apparatus, and appropriate method of manufacture |
| CN110875203A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法以及封装结构 |
| CN111377393A (zh) * | 2018-12-27 | 2020-07-07 | 中芯集成电路（宁波）有限公司上海分公司 | Mems封装结构及其制作方法 |
-
2021
- 2021-07-16 CN CN202110807613.6A patent/CN113539849A/zh not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006081888A2 (de) * | 2005-01-31 | 2006-08-10 | Robert Bosch Gmbh | Mikromechanisches sensorelement zur messung einer beschleunigung und verfahren zu seiner herstellung |
| US20130126991A1 (en) * | 2011-11-21 | 2013-05-23 | Robert Bosch Gmbh | Micromechanical functional apparatus, particularly a loudspeaker apparatus, and appropriate method of manufacture |
| CN110875203A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法以及封装结构 |
| CN111377393A (zh) * | 2018-12-27 | 2020-07-07 | 中芯集成电路（宁波）有限公司上海分公司 | Mems封装结构及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022143930A1 (zh) * | 2020-12-30 | 2022-07-07 | 中芯集成电路（宁波）有限公司 | 一种板级系统级封装方法、结构、电路板及形成方法 |
| WO2022161248A1 (zh) * | 2021-01-29 | 2022-08-04 | 中芯集成电路（宁波）有限公司 | 一种晶圆级系统封装结构及封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7842541B1 (en) | Ultra thin package and fabrication method | |
| US10014286B2 (en) | Stackable electronics package and method of fabricating same | |
| CN113539851A (zh) | 一种系统级封装方法及其封装结构 | |
| KR102362426B1 (ko) | 노출된 다이 후면을 갖는 플립 칩 패키지를 위한 emi 차폐 | |
| CN113539849A (zh) | 一种系统级封装方法及其封装结构 | |
| CN113540003A (zh) | 一种系统级封装结构及封装方法 | |
| CN113539852A (zh) | 一种系统级封装方法及封装结构 | |
| CN111029262A (zh) | 一种芯片封装结构的制作方法 | |
| CN114388375A (zh) | 形成芯片封装体的方法和芯片封装体 | |
| CN113555291A (zh) | 一种系统级封装方法及封装结构 | |
| CN115312402B (zh) | 基于激光的重分布和多堆叠的封装 | |
| CN113539855A (zh) | 一种系统级封装方法及封装结构 | |
| CN113539859A (zh) | 一种系统级封装方法及封装结构 | |
| CN113540066A (zh) | 一种系统级封装结构及封装方法 | |
| CN114695146A (zh) | 一种板级系统级封装方法、结构、电路板及形成方法 | |
| CN114823391A (zh) | 一种晶圆级系统封装结构及方法 | |
| CN113539857A (zh) | 一种系统级封装方法及封装结构 | |
| CN114823357A (zh) | 晶圆级封装方法以及封装结构 | |
| CN114698259B (zh) | 射频前端模组板级系统封装结构及其封装方法 | |
| CN113539856A (zh) | 一种系统级封装方法及封装结构 | |
| CN113539850A (zh) | 一种系统级封装方法及封装结构 | |
| CN114823372A (zh) | 板级系统级封装方法及封装结构 | |
| CN113555333A (zh) | 一种系统级封装结构及封装方法 | |
| CN113540065A (zh) | 一种系统级封装结构及封装方法 | |
| CN114823390A (zh) | 晶圆级系统封装方法及封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20211022 |
|
| WW01 | Invention patent application withdrawn after publication |