CN113540065A - 一种系统级封装结构及封装方法 - Google Patents
一种系统级封装结构及封装方法 Download PDFInfo
- Publication number
- CN113540065A CN113540065A CN202110807609.XA CN202110807609A CN113540065A CN 113540065 A CN113540065 A CN 113540065A CN 202110807609 A CN202110807609 A CN 202110807609A CN 113540065 A CN113540065 A CN 113540065A
- Authority
- CN
- China
- Prior art keywords
- chip
- pad
- welding
- pcb
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 91
- 238000004806 packaging method and process Methods 0.000 title abstract description 23
- 238000003466 welding Methods 0.000 claims abstract description 127
- 230000008569 process Effects 0.000 claims abstract description 58
- 238000009713 electroplating Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 20
- 230000010354 integration Effects 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 51
- 239000010410 layer Substances 0.000 description 48
- 239000000463 material Substances 0.000 description 30
- RKUAZJIXKHPFRK-UHFFFAOYSA-N 1,3,5-trichloro-2-(2,4-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC=C1C1=C(Cl)C=C(Cl)C=C1Cl RKUAZJIXKHPFRK-UHFFFAOYSA-N 0.000 description 29
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 239000010931 gold Substances 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 239000011800 void material Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- -1 molybdenum (Mo) Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本发明提供一种系统级封装结构及封装方法，封装结构包括：PCB板，PCB板包括相对正面和背面，正面形成有若干第一凹槽和裸露第一焊垫，第一焊垫设在第一凹槽周围的PCB板上，背面形成有若干第二凹槽和裸露第三焊垫，第三焊垫设在第二凹槽周围的PCB板上；第一芯片，第一芯片顶端形成有多个裸露第二焊垫，第一芯片具有第二焊垫的一侧键合在PCB板正面，第一焊垫和第二焊垫隔空垂直相对；第二芯片，第二芯片顶端形成有多个裸露第四焊垫，第二芯片具有第四焊垫一侧键合在PCB板背面，第三焊垫和第四焊垫隔空垂直相对；第一导电凸块，设置于第一焊垫和第二焊垫之间；第二导电凸块，设置于第三焊垫和第四焊垫之间。本发明降低工艺难度，提高空间利用率和集成度。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种系统级封装结构及封装方法。
背景技术
随着5G通讯和人工智能(AI)时代的到来，应用于此类相关领域的芯片所要传输和高速交互处理的数据量非常巨大，移动互联网以及物联网方面的需求越来越强劲，电子终端产品的小型化和多功能化成为产业发展的大趋势。如何将不同种类的高密度芯片集成封装在一起构成一个功能强大且体积功耗又比较小的系统或者子系统，成为半导体芯片先进封装领域的一大挑战。
现有的系统级封装，存在以下缺点：a、工艺复杂，造成封装效率低；b、需要先将芯片与器件晶圆实现电连接，最后才能实现与PCB电连接，使得封装尺寸大，集成度低，工艺复杂，成本高等问题。
因此，亟待一种新的系统级封装方法及封装结构，可以解决工艺难度大、封装尺寸大、集成度低以及封装效果差等技术问题。
发明内容
本发明的目的在于提供一种系统级封装结构及封装方法，至少能够解决工艺难度大、封装尺寸大、集成度低以及封装效果差等技术问题。
为了实现上述目的，本发明提供一种系统级封装结构，包括：
PCB板，所述PCB板包括相对的正面和背面，所述正面形成有若干第一凹槽和裸露的第一焊垫，所述第一焊垫设在所述第一凹槽的周围的所述PCB板上，所述背面形成有若干第二凹槽和裸露的第三焊垫，所述第三焊垫设在所述第二凹槽的周围的所述PCB板上；
第一芯片，所述第一芯片的顶端形成有多个裸露的第二焊垫，所述第一芯片具有所述第二焊垫的一侧键合在所述PCB板的正面，且所述第一芯片遮盖所述第一凹槽，所述第一焊垫和所述第二焊垫隔空垂直相对；
第二芯片，所述第二芯片的顶端形成有多个裸露的第四焊垫，所述第二芯片具有所述第四焊垫的一侧键合在所述PCB板的背面，且所述第二芯片遮盖所述第二凹槽，所述第三焊垫和所述第四焊垫隔空垂直相对；
第一导电凸块，设置于所述第一焊垫和所述第二焊垫之间，用于电连接所述第一焊垫和所述第二焊垫；
第二导电凸块，设置于所述第三焊垫和所述第四焊垫之间，用于电连接所述第三焊垫和所述第四焊垫。
本发明还提供一种系统级封装方法，包括：
提供PCB板，所述PCB板包括相对的正面和背面，所述正面形成有若干第一凹槽和裸露的第一焊垫，所述第一焊垫设在所述第一凹槽的周围的所述PCB板上，所述背面形成有若干第二凹槽和裸露的第三焊垫，所述第三焊垫设在所述第二凹槽的周围的所述PCB板上；
提供第一器件晶圆，所述第一器件晶圆上形成有第一芯片，所述第一芯片的顶端形成有多个裸露的第二焊垫；
提供第二器件晶圆，所述第二器件晶圆上形成有第二芯片，所述第二芯片的顶端形成有多个裸露的第四焊垫；
将所述第一芯片具有所述第二焊垫的一侧键合在所述PCB板的正面，所述第一芯片遮盖所述第一凹槽，且所述第一焊垫和所述第二焊垫隔空垂直相对且在所述第一焊垫和所述第二焊垫之间形成第一空隙；
将所述第二芯片具有所述第四焊垫的一侧键合在所述PCB板的背面，所述第二芯片遮盖所述第二凹槽，且所述第三焊垫和所述第四焊垫隔空垂直相对且在所述第三焊垫和所述第四焊垫之间形成第二空隙；
对所述第一器件晶圆和所述第二器件晶圆进行切割，形成独立的芯片结构；
通过电镀工艺在所述第一空隙内形成第一导电凸块以电连接所述第一焊垫和所述第二焊垫；
通过电镀工艺在所述第二空隙内形成第二导电凸块以电连接所述第三焊垫和所述第四焊垫。
本发明的有益效果在于：
本发明在PCB板的正面上形成第一凹槽，通过键合工艺将第一芯片键合在PCB板的正面，并且使得第一芯片遮盖住第一凹槽，在PCB板的背面上形成第二凹槽，通过键合工艺将第二芯片键合在PCB板的背面，并且使得第二芯片遮盖住第二凹槽，实现第一芯片以及第二芯片与PCB板的键合连接，简化工艺，降低工艺难度，提高了空间利用率和器件的集成度。
进一步地，通过电镀工艺形成第一导电凸块和第二导电凸块，以实现第一芯片与PCB板的第一焊垫的电连接，第二芯片与PCB板的第三焊垫的电连接，与传统工艺利用焊接实现芯片与PCB板电连接的封装工艺相比，简化工艺流程，提高了封装效率，降低工艺难度，提高了封装结构的可靠性和导电性能。
进一步的，通过刻蚀第一键合层形成第一开口，第一开口和第一凹槽被第一芯片和PCB板围成第一空腔，通过刻蚀第二键合层形成第二开口，第二开口和第二凹槽被第二芯片和PCB板围成第二空腔，第一空腔为第一芯片提供工作的空腔环境，第二空腔为第二芯片提供工作的空腔环境，不需再另外做封盖，简化了工艺，同时还扩展了第一芯片和第二芯片的应用功能类型。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-图10为本发明实施例1的系统级封装方法各步骤对应的结构示意图；
图11为本发明实施例3的系统级封装结构的结构示意图。
附图标记：100、PCB板；100a、基板；101、导电互连结构；102、第一凹槽；103、第一焊垫；104、第二凹槽；105、第三焊垫；200、第一器件晶圆；201、第一芯片；202、第二焊垫；200a、第二器件晶圆；201a、第二芯片；202a、第四焊垫；300、第一导电凸块；301、第一空隙；300a、第二导电凸块；301a、第二空隙；500、第一键合层；501、第一开口；502、第一空腔；500a、第二键合层；501a、第二开口；502a、第二空腔；600、第三芯片；601、第五焊垫；602、第三导电凸块；603、第六焊垫；604、第三键合层；605、第三空腔。
具体实施方式
以下结合附图和具体实施例对本发明的系统级封装结构及封装方法作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
实施例1
本实施例1提供了一种系统级封装方法，包括以下步骤：
S01：提供PCB板，所述PCB板包括相对的正面和背面，所述正面形成有若干第一凹槽和裸露的第一焊垫，所述第一焊垫设在所述第一凹槽的周围的所述PCB板上，所述背面形成有若干第二凹槽和裸露的第三焊垫，所述第三焊垫设在所述第二凹槽的周围的所述PCB板上；
S02：提供第一器件晶圆，所述第一器件晶圆上形成有第一芯片，所述第一芯片的顶端形成有多个裸露的第二焊垫；
S03：提供第二器件晶圆，所述第二器件晶圆上形成有第二芯片，所述第二芯片的顶端形成有多个裸露的第四焊垫；
S04：将所述第一芯片具有所述第二焊垫的一侧键合在所述PCB板的正面，所述第一芯片遮盖所述第一凹槽，且所述第一焊垫和所述第二焊垫隔空垂直相对且在所述第一焊垫和所述第二焊垫之间形成第一空隙；
S05：将所述第二芯片具有所述第四焊垫的一侧键合在所述PCB板的背面，所述第二芯片遮盖所述第二凹槽，且所述第三焊垫和所述第四焊垫隔空垂直相对且在所述第三焊垫和所述第四焊垫之间形成第二空隙；
S06：对所述第一器件晶圆和所述第二器件晶圆进行切割，形成独立的芯片结构；
S07：通过电镀工艺在所述第一空隙内形成第一导电凸块用于电连接所述第一焊垫和所述第二焊垫；
S08：通过电镀工艺在所述第二空隙内形成第二导电凸块用于电连接所述第三焊垫和所述第四焊垫。
需要说明的是，步骤S0N不代表先后顺序。
参考图1至图10，根据本发明实施例1的一种系统级封装方法的各步骤对应的结构示意图详细说明。
参考图1，执行步骤S01，提供PCB板100，所述PCB板100包括相对的正面和背面，所述正面形成有若干第一凹槽102和裸露的第一焊垫103，所述第一焊垫103设在所述第一凹槽102的周围的所述PCB板100上，所述背面形成有若干第二凹槽104和裸露的第三焊垫105，所述第三焊垫105设在所述第二凹槽104的周围的所述PCB板100上。
PCB板100包括：
至少一层电路板，每层电路板包括基板100a以及贯穿基板100a的导电互连结构101，相邻的电路板通过导电互连结构101电连接。
PCB板的形成方法有很多，下面以一种实施例作为说明。
参考图1，提供基板100a，基板100a的材料包括半导体材料，如硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体等。
本实施例中，PCB板100为两层电路板，所述第一焊垫103位于顶层基板100a上且与所述导电互连结构101电连接，基板100a可以是单层板，双层板，三层板，四层板等，具体的，基板100a的层数可以根据实际需求确定；本实施例中，基板100a为双层板，PCB板包括基板100a以及位于基板100a表面的第一焊垫103、与第一焊垫103电连接的导电互连结构101；本发明中，基板100a可以为陶瓷基板。
PCB板100还包括：介质层(图中未示出)，形成于顶层的基板100a上。
第一凹槽102的形成方法包括：刻蚀介质层形成第一凹槽102，第一凹槽102可以贯穿介质层，也可以贯穿部分介质层，本实施例中的第一凹槽102贯穿介质层。PCB板100的顶层具有光刻键合特性的介质层时，第一焊垫103埋设于介质层中且部分暴露在外，并根据工艺要求形成一定厚度的介质层，方便后续将第一芯片201键合至PCB板100上，无需额外形成键合层，这样可以节省工艺，从而提升PCB板100的形成效率。第一凹槽102的形成方法还包括：直接在PCB板100的正面上直接刻蚀形成第一凹槽102，并通过刻蚀工艺暴露出导电互连结构101的第一焊垫103。所述PCB板背面的第二凹槽104的形成方法参考第一凹槽102，所述第三焊垫105的形成方法参考第一焊垫103，此处不再赘述。
介质层材料包括氧化硅、氮化硅等，可以通过沉积工艺形成。
第一焊垫103可以是焊盘(Pad)，但不限于焊盘，也可以是其他具有电连接功能的导电块。第一焊垫103的材料为导电材料。本实施例中，第一焊垫103的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。
第三焊垫105的材料与第一焊垫103的材料相同，此处不再赘述。
参考图2至图4，执行步骤S02：提供第一器件晶圆200，所述第一器件晶圆200上形成有第一芯片201，所述第一芯片201的顶端形成有多个裸露的第二焊垫202。
本实施例中，如图2所示，第一器件晶圆200的材质可以为以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为介质体上硅(SOI)、介质体上层叠硅(SSOI)、介质体上层叠锗化硅(S-SiGeOI)、介质体上锗化硅(SiGeOI)以及介质体上锗(GeOI)，或者还可以为双面抛光硅片(Double SidePolished Wafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。本实施例中第一器件晶圆200为单晶硅。
本实施例中，形成于所述第一器件晶圆200中的多个第一芯片201可以为具有同功能的芯片；也可以是所述多个第一芯片201至少包括两种不同功能的芯片，多种不同功能的芯片集成在一起实现一定的功能。第一芯片201可以是无源器件或者有源器件，无源器件包括电容、电感、连接芯片(起电连接作用的电连接块)，有源器件可以包括传感器模组芯片、MEMS芯片、滤波器芯片、逻辑芯片、存储芯片。需要说明的是，本实施例中以第一器件晶圆200中形成有三个第一芯片201为例进行说明，但所述第一芯片201的数量不仅限于三个。
本实施例中，所述第二焊垫202位于所述第一芯片201的顶面，所述第二焊垫202用于与半导体器件相连，所述第二焊垫202可以使用本领域技术任意熟知的任意合适的导电材料，其中，导电材料可以为具有导电性能的金属材料，例如，由钼(Mo)、铝(Al)、铜(Cu)、钨(W)、钽(Ta)、铂(Pt)、钌(Ru)、铑(Rh)、铱(Ir)、铬(Cr)、钛(Ti)、金(Au)、锇(Os)、铼(Re)、钯(Pd)等金属中一种制成或由上述金属形成的叠层制成。可以通过磁控溅射、蒸镀等物理气相沉积或者化学气相沉积方法形成所述第二焊垫202，优选的，本实施例中，所述第二焊垫202采用金属铜。
本实施例中，如图3所示，通过可光刻键合材料将PCB板100和第一器件晶圆200键合，可光刻键合材料的形成方法包括：
PCB板100与第一器件晶圆200键合之前，在PCB板100的正面形成可光刻键合材料；或者，
PCB板100与第一器件晶圆200键合之前，在第一器件晶圆200形成有第一芯片201的一侧形成可光刻键合材料。
如图3所示，PCB板100与第一器件晶圆200键合之前，在第一器件晶圆200形成有第一芯片201的一侧形成可光刻键合材料，即在第一器件晶圆200的正面形成第一键合层500，第一键合层500覆盖后续形成的第一导电凸块300的外围区域。
如图4所示，对第一键合层500进行图形化工艺，去除第一器件晶圆200的第一芯片201部分上表面的第一键合层500以及第一芯片201之间的第一键合层500，以暴露出第一芯片201和第一芯片201上的第二焊垫202，同时在第一键合层500上形成第一开口501。
本实施例中，第一键合层500为可光刻键合材料，可光刻键合材料的厚度为60-160μm，可光刻键合材料至少覆盖后续第一芯片201面积的10％。在后续键合第一器件晶圆200和PCB板100时，形成较大面积的可光刻键合材料，尤其将第一键合层500形成在后期塑封工艺时塑封材料不容易填充的位置，这样在后续形成塑封层时，可以保证塑封层和可光刻键合材料共同密封第一芯片201，第一芯片201外周不存在空隙，能够提高器件的结构强度，提高成品率。
可光刻键合材料可以为液体干膜，也可以是膜状干膜，液态干膜可以旋涂在第一器件晶圆200形成有第一芯片201的一侧上，膜状干膜可以贴覆在第一器件晶圆200形成有第一芯片201的一侧上。由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小后续第一器件晶圆200与PCB板100的结合应力。可光刻键合材料覆盖后续形成的第一导电凸块外围的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。
PCB板100与第一器件晶圆200键合之前，在PCB板100的正面形成可光刻键合材料，参考前述在PCB板100的顶层形成具有光刻键合特性的介质层的方法，此处不在详细赘述。
参考图5至图7，执行步骤S03：提供第二器件晶圆200a，所述第二器件晶圆200a上形成有第二芯片201a，所述第二芯片201a的顶端形成有多个裸露的第四焊垫202a；
如图5所示，第二器件晶圆200a的形成方法与第一器件晶圆200相同，此处不再赘述。
如图6和图7所示，第二键合层500a的形成方法与第一键合层500的形成方法相同，此处不再赘述。
参考图8，执行步骤S04和步骤S05：将所述第一芯片201具有所述第二焊垫202的一侧键合在所述PCB板100的正面，所述第一芯片201遮盖所述第一凹槽102，且所述第一焊垫103和所述第二焊垫202隔空垂直相对且在所述第一焊垫103和所述第二焊垫202之间形成第一空隙301；将所述第二芯片201a具有所述第四焊垫202a的一侧键合在所述PCB板100的背面，所述第二芯片201a遮盖所述第二凹槽104，且所述第三焊垫105和所述第四焊垫202a隔空垂直相对且在所述第三焊垫105和所述第四焊垫202a之间形成第二空隙301a。
本实施例中，具体的，第一空隙301为第一导电凸块300提供形成空间，也就是说定义了第一导电凸块300的形成位置，围成了第一空隙301的边界，使得后续形成的第一导电凸块300不能超越该边界，方便进行电镀工艺的控制，防止电镀工艺中导电凸块的横向外溢。本实施例中，第一空隙301的高度为5μm至200μm(例如：10μm、50μm、100μm)，在后续进行电镀工艺的过程中，不仅有利于使得电镀液容易进入第一空隙301内，还有利于避免由于第一空隙301的高度太大而导致电镀时间过长的问题，从而兼顾了电镀工艺的效率与良率。
本实施例中，所述第一键合层500具有第一开口501，所述第一开口501被后续第一芯片201和/或所述PCB板100围成第一空腔502，所述第一空腔502作为后续第一芯片201的工作腔。该第一空腔502为第一芯片201提供工作的空腔环境，不需再另外做封盖，简化了工艺。
本实施例中，第二空隙301a为第二导电凸块300提供形成空间，也就是说定义了第二导电凸块300a的形成位置，围成了第二空隙301a的边界，使得后续形成的第二导电凸块300a不能超越该边界，方便进行电镀工艺的控制，防止电镀工艺中导电凸块的横向外溢。本实施例中，第二空隙301a的高度为5μm至200μm(例如：10μm、50μm、100μm)，在后续进行电镀工艺的过程中，不仅有利于使得电镀液容易进入第二空隙301a内，还有利于避免由于第二空隙301a的高度太大而导致电镀时间过长的问题，从而兼顾了电镀工艺的效率与良率。
本实施例中，所述第二键合层500a具有第二开口501a，所述第二开口501a被后续第二芯片201a和/或所述PCB板100围成第二空腔502a，所述第二空腔502a作为后续第二芯片201a的工作腔。该第二空腔502a为第二芯片201a提供工作的空腔环境，不需再另外做封盖，简化了工艺。
参考图9，执行步骤S06：对所述第一器件晶圆200和所述第二器件晶圆200a进行切割，形成独立的芯片结构。
本实施例中，通过切割工艺切割第一器件晶圆200和第二器件晶圆200a，将第一芯片201和第二芯片201a形成独立的芯片结构。先对第一器件晶圆200的背面进行减薄工艺，减薄到合适厚度，即保证位于第一器件晶圆200内的器件模块的性能，又能减少封装厚度。沿切割道切割第一器件晶圆200，将第一器件晶圆200分割成多块，每块包括至少一个器件模块。切割第二器件晶圆200a的切割工艺与切割第一器件晶圆200的切割工艺相同，此处不再赘述。
参考图10，执行步骤S07和步骤S08：通过电镀工艺在所述第一空隙301内形成第一导电凸块300用于电连接所述第一焊垫103和所述第二焊垫202；通过电镀工艺在所述第二空隙301a内形成第二导电凸块300a用于电连接所述第三焊垫105和所述第四焊垫202a。
本实施例中，具体的，通过电镀工艺，在第一空隙301内形成第一导电凸块300a，与通过现有技术焊接的方式实现电连接的方案相比，首先，本实施例利用电镀工艺实现第一焊垫103和第二焊垫202之间的电连接，工艺流程简单、效率高；其次，第一导电凸块300通过电镀工艺形成，第一导电凸块300与第一焊垫103和第二焊垫202之间均具有较好的连接性能，有利于提高封装结构的可靠性和导电性；而且，本实施例能够在实现所有的第一芯片201与PCB板100之间的键合之后，通过电镀工艺形成用于电连接第一芯片201的第二焊垫202与PCB板100的第一焊垫103之间的第一导电凸块300，相较于对每个第一芯片201单独焊接以实现与PCB板100之间的电连接，本实施例极大地提高了封装结构的形成效率；此外，与焊接的焊球的高度相比，第一导电凸块300的高度由第一空隙301的高度定义，第一导电凸块300易于实现更小的高度，从而减小封装结构的整体厚度，进而满足封装结构的薄型化和小型化的需求。
第一导电凸块300的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。本实施例中，第一导电凸块300的材料与导电互连结构101、第一焊垫103的材料相同，这样更容易在第一空隙301中形成第一导电凸块300。为了更容易形成第一导电凸块300，可以在第一焊垫103和第二焊垫202上先形成材料层，材料层的材质与第一导电凸块300的材质相同。
本实施例中，电镀工艺包括化学镀。化学镀采用的镀液根据实际中需要形成的第一导电凸块300的材料以及第一焊垫103、第二焊垫202的材料确定。
本实施例中，化学镀包括：化学镀钯浸金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟，化学钯的时间为7分钟至32分钟；或者，化学镍金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟；或者，化学镍，其中化学镍的时间为30分钟至50分钟。
本实施例中，电镀工艺选择化学镀钯浸金(ENEPIG)或化学镍金(ENIG)时，工艺参数可以参照表1。
表1
本实施例中，在进行化学镀之前，为了更好的完成电镀工艺，可以先对第一焊垫103和第二焊垫202的表面进行清洁，去除表面的自然氧化层、提高第一焊垫103和第二焊垫202的表面湿润度(wettability)；之后，可以进行活化工艺，促进镀层金属在待镀金属上的形核生长。
本实施例中，第二导电凸块300a的形成方法与第一导电凸块300的形成方法相同，此处不再赘述。
实施例2
本实施例2提供了一种系统级封装结构，图10示出了实施例2的一种系统级封装结构的示意图，请参考图10，所述系统级封装结构包括：
PCB板100，所述PCB板100包括相对的正面和背面，所述正面形成有若干个第一凹槽102和裸露的第一焊垫103，所述背面形成有若干个第二凹槽104和裸露的第三焊垫105；
第一芯片201，所述第一芯片201的顶端形成有多个裸露的第二焊垫202，所述第一芯片201具有所述第二焊垫202的一侧键合在所述PCB板100的正面，且所述第一芯片201遮盖所述第一凹槽102，所述第一焊垫103和所述第二焊垫202隔空垂直相对；
第二芯片201a，所述第二芯片201a的顶端形成有多个裸露的第四焊垫202a，所述第二芯片201a具有所述第四焊垫202a的一侧键合在所述PCB板100的背面，且所述第二芯片201a遮盖所述第二凹槽104，所述第三焊垫105和所述第四焊垫202a隔空垂直相对；
第一导电凸块300，设置于所述第一焊垫103和所述第二焊垫202之间，用于电连接所述第一焊垫103和所述第二焊垫202；
第二导电凸块300a，设置于所述第三焊垫105和所述第四焊垫202a之间，用于电连接所述第三焊垫105和所述第四焊垫202a。
本实施例中，在PCB板100的正面形成第一凹槽102，通过键合工艺将第一芯片201键合在PCB板100的正面，并且使得第一芯片201遮盖住第一凹槽102。并且，在PCB板100的背面上形成第二凹槽104，通过键合工艺将第二芯片201a键合在PCB板100的背面，并且使得第二芯片201a遮盖住第二凹槽102a，实现第一芯片201以及第二芯片201a与PCB板100的键合连接，提高了空间利用率和器件的集成度。
本实施例中，通过电镀工艺形成第一导电凸块300和第二导电凸块300a，以实现第一芯片201与PCB板100的第一焊垫103的电连接，第二芯片201a与PCB板100的第三焊垫105的电连接。首先，与传统工艺利用焊接实现芯片与PCB板100电连接的封装工艺相比，简化工艺流程，提高了封装效率，降低工艺难度，提高了封装结构的可靠性和导电性能。
本实施例中，通过刻蚀第一键合层500形成第一开口501，第一开口501和第一凹槽102被第一芯片201和PCB板100围成第一空腔502，第一空腔502为第一芯片201的提供工作的空腔环境，通过刻蚀第二键合层500a形成第二开口501a，第二开口501a和第二凹槽104被第二芯片201a和PCB板100围成第二空腔502a，第一空腔502为第一芯片201的提供工作的空腔环境，第二空腔502a为第二芯片201a的提供工作的空腔环境，不需再另外做封盖，简化了工艺，同时还扩展了第一芯片201和第二芯片201a的应用功能类型。
实施例3
本实施例3提供了一种系统级封装结构，图11示出了实施例3的一种系统级封装结构的示意图，请参考图11，本实施例与实施例1的区别在于：所述系统级封装结构还包括：
第三芯片600，所述第三芯片600的顶端形成有多个裸露的第五焊垫601，所述第三芯片600形成有所述第五焊垫601的一侧通过第三键合层604键合于所述第一芯片201与所述第二焊垫201相背的一侧；
所述第一芯片201与所述第二焊垫201相背的一侧具有多个裸露的第六焊垫603，所述第六焊垫603与所述第五焊垫601隔空垂直相对；
第三导电凸块602，设置于所述第五焊垫601和所述第六焊垫603之间，用于电连接所述第五焊垫601和所述第六焊垫603。
本实施例中，第三芯片600上形成有裸露芯片表面的第五焊垫601，第一芯片201的表面即远离PCB板100的一面形成有多个裸露的第六焊垫603，并在第一芯片201的表面通过第三键合层604与第三芯片600键合，再通过电镀工艺形成的第三导电凸块602实现第五焊垫601与第六焊垫603的电连接，最终实现第三芯片600与第一芯片201的电连接，从而有助于满足实际应用中对封装结构更高的集成度、便携性和多功能的要求。在其它实施例中，在PCB板100的表面和背面键合有第一芯片201和第二芯片201a之后，在第一芯片201和第二芯片201a上再键合其它芯片，同样也能进一步提高空间利用率和器件的多功能性。
需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (20)
1.一种系统级封装封装结构，其特征在于，包括：
PCB板，所述PCB板包括相对的正面和背面，所述正面形成有若干第一凹槽和裸露的第一焊垫，所述第一焊垫设在所述第一凹槽的周围的所述PCB板上，所述背面形成有若干第二凹槽和裸露的第三焊垫，所述第三焊垫设在所述第二凹槽的周围的所述PCB板上；
第一芯片，所述第一芯片的顶端形成有多个裸露的第二焊垫，所述第一芯片具有所述第二焊垫的一侧键合在所述PCB板的正面，且所述第一芯片遮盖所述第一凹槽，所述第一焊垫和所述第二焊垫隔空垂直相对；
第二芯片，所述第二芯片的顶端形成有多个裸露的第四焊垫，所述第二芯片具有所述第四焊垫的一侧键合在所述PCB板的背面，且所述第二芯片遮盖所述第二凹槽，所述第三焊垫和所述第四焊垫隔空垂直相对；
第一导电凸块，设置于所述第一焊垫和所述第二焊垫之间，用于电连接所述第一焊垫和所述第二焊垫；
第二导电凸块，设置于所述第三焊垫和所述第四焊垫之间，用于电连接所述第三焊垫和所述第四焊垫。
2.根据权利要求1所述的系统级封装结构，其特征在于，所述第一芯片具有所述第二焊垫的一侧和所述PCB板的正面之间还设有第一键合层，所述第一键合层位于所述第一导电凸块的内侧，覆盖所述第一凹槽外围与所述第一导电凸块之间的所述PCB板区域。
3.根据权利要求2所述的系统级封装结构，其特征在于，所述第一键合层具有第一开口，所述第一开口与所述第一凹槽相对设置，所述第一芯片、所述第一凹槽、所述第一键合层共同并围成第一空腔。
4.根据权利要求3所述的系统级封装结构，其特征在于，所述第一空腔贯穿所述第一键合层或者贯穿部分所述第一键合层。
5.根据权利要求1所述的系统级封装结构，其特征在于，所述第二芯片具有所述第四焊垫的一侧和所述PCB板的背面之间还设有第二键合层，所述第二键合层位于所述第二导电凸块的内侧，覆盖所述第二凹槽外围与所述第二导电凸块之间的所述PCB板区域。
6.根据权利要求5所述的系统级封装结构，其特征在于，所述第二键合层具有第二开口，所述第二开口与所述第二凹槽相对设置，所述第二芯片、所述第二凹槽、所述第二键合层共同并围成第二空腔。
7.根据权利要求6所述的系统级封装结构，其特征在于，所述第二空腔贯穿所述第二键合层或者贯穿部分所述第二键合层。
8.根据权利要求1所述的系统级封装结构，其特征在于，所述第一导电凸块和所述第二导电凸块通过电镀工艺形成。
9.根据权利要求1所述的系统级封装结构，其特征在于，所述PCB板包括：
至少一层电路板，每层所述电路板包括基板以及贯穿所述基板的导电互连结构。
10.根据权利要求1所述的系统级封装结构，其特征在于，还包括：
第三芯片，所述第三芯片的顶端形成有多个裸露的第五焊垫，所述第三芯片形成有所述第五焊垫的一侧通过第三键合层键合于所述第一芯片与所述第二焊垫相背的一侧；
所述第一芯片的表面具有多个裸露的第六焊垫，所述第六焊垫与所述第五焊垫隔空垂直相对；
第三导电凸块，设置于所述第五焊垫和所述第六焊垫之间，用于电连接所述第五焊垫和所述第六焊垫。
11.一种系统级封装方法，其特征在于，包括：
提供PCB板，所述PCB板包括相对的正面和背面，所述正面形成有若干第一凹槽和裸露的第一焊垫，所述第一焊垫设在所述第一凹槽的周围的所述PCB板上，所述背面形成有若干第二凹槽和裸露的第三焊垫，所述第三焊垫设在所述第二凹槽的周围的所述PCB板上；
提供第一器件晶圆，所述第一器件晶圆上形成有第一芯片，所述第一芯片的顶端形成有多个裸露的第二焊垫；
提供第二器件晶圆，所述第二器件晶圆上形成有第二芯片，所述第二芯片的顶端形成有多个裸露的第四焊垫；
将所述第一芯片具有所述第二焊垫的一侧键合在所述PCB板的正面，所述第一芯片遮盖所述第一凹槽，且所述第一焊垫和所述第二焊垫隔空垂直相对且在所述第一焊垫和所述第二焊垫之间形成第一空隙；
将所述第二芯片具有所述第四焊垫的一侧键合在所述PCB板的背面，所述第二芯片遮盖所述第二凹槽，且所述第三焊垫和所述第四焊垫隔空垂直相对且在所述第三焊垫和所述第四焊垫之间形成第二空隙；
对所述第一器件晶圆和所述第二器件晶圆进行切割，形成独立的芯片结构；
通过电镀工艺在所述第一空隙内形成第一导电凸块用于电连接所述第一焊垫和所述第二焊垫；
通过电镀工艺在所述第二空隙内形成第二导电凸块用于电连接所述第三焊垫和所述第四焊垫。
12.根据权利要求11所述的系统级封装方法，其特征在于，所述第一芯片具有所述第二焊垫的一侧和所述PCB板的正面之间通过第一键合层连接，所述位于所述第一导电凸块的内侧，覆盖所述第一凹槽外围与所述第一导电凸块之间的所述PCB板区域。
13.根据权利要求12所述的系统级封装方法，其特征在于，所述第一键合层具有第一开口，所述第一开口与所述第一凹槽相对设置并围成第一空腔。
14.根据权利要求13所述的系统级封装方法，其特征在于，所述第一空腔贯穿所述第一键合层或者贯穿部分所述第一键合层。
15.根据权利要求11所述的系统级封装方法，其特征在于，所述第二芯片具有所述第四焊垫的一侧和所述PCB板的背面之间通过第二键合层连接，所述第二键合层位于所述第二导电凸块的内侧，覆盖所述第二凹槽外围与所述第二导电凸块之间的所述PCB板区域。
16.根据权利要求15所述的系统级封装方法，其特征在于，所述第二键合层具有第二开口，所述第二开口与所述第二凹槽相对设置，所述第二芯片、所述第二凹槽、所述第二键合层共同并围成第二空腔。
17.根据权利要求16所述的系统级封装方法，其特征在于，所述第二空腔贯穿所述第二键合层或者贯穿部分所述第二键合层。
18.根据权利要求11所述的系统级封装方法，其特征在于，所述第一导电凸块和所述第二导电凸块通过电镀工艺形成。
19.根据权利要求11所述的系统级封装方法，其特征在于，所述PCB板包括：
至少一层电路板，每层所述电路板包括基板以及贯穿所述基板的导电互连结构。
20.根据权利要求11所述的系统级封装方法，其特征在于，还包括：
提供第三芯片，所述第三芯片的顶端形成有多个裸露的第五焊垫，所述第三芯片键合于所述第一芯片与所述第二焊垫相背的一侧；
所述第一芯片的表面具有多个裸露的第六焊垫，所述第五焊垫与所述第六焊垫隔空垂直相对且在所述第五焊垫和所述第六焊垫之间形成第三空隙；
通过电镀工艺在所述第三空隙内形成第三导电凸块用于电连接所述第五焊垫和所述第六焊垫。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110807609.XA CN113540065A (zh) | 2021-07-16 | 2021-07-16 | 一种系统级封装结构及封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110807609.XA CN113540065A (zh) | 2021-07-16 | 2021-07-16 | 一种系统级封装结构及封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113540065A true CN113540065A (zh) | 2021-10-22 |
Family
ID=78099822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110807609.XA Withdrawn CN113540065A (zh) | 2021-07-16 | 2021-07-16 | 一种系统级封装结构及封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113540065A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022143930A1 (zh) * | 2020-12-30 | 2022-07-07 | 中芯集成电路（宁波）有限公司 | 一种板级系统级封装方法、结构、电路板及形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006081888A2 (de) * | 2005-01-31 | 2006-08-10 | Robert Bosch Gmbh | Mikromechanisches sensorelement zur messung einer beschleunigung und verfahren zu seiner herstellung |
| CN104051337A (zh) * | 2014-04-24 | 2014-09-17 | 上海丽恒光微电子科技有限公司 | 立体堆叠集成电路系统芯片封装的制造方法与测试方法 |
| CN105977222A (zh) * | 2016-06-15 | 2016-09-28 | 苏州晶方半导体科技股份有限公司 | 半导体芯片封装结构及封装方法 |
| CN111377393A (zh) * | 2018-12-27 | 2020-07-07 | 中芯集成电路（宁波）有限公司上海分公司 | Mems封装结构及其制作方法 |
-
2021
- 2021-07-16 CN CN202110807609.XA patent/CN113540065A/zh not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006081888A2 (de) * | 2005-01-31 | 2006-08-10 | Robert Bosch Gmbh | Mikromechanisches sensorelement zur messung einer beschleunigung und verfahren zu seiner herstellung |
| CN104051337A (zh) * | 2014-04-24 | 2014-09-17 | 上海丽恒光微电子科技有限公司 | 立体堆叠集成电路系统芯片封装的制造方法与测试方法 |
| CN105977222A (zh) * | 2016-06-15 | 2016-09-28 | 苏州晶方半导体科技股份有限公司 | 半导体芯片封装结构及封装方法 |
| CN111377393A (zh) * | 2018-12-27 | 2020-07-07 | 中芯集成电路（宁波）有限公司上海分公司 | Mems封装结构及其制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022143930A1 (zh) * | 2020-12-30 | 2022-07-07 | 中芯集成电路（宁波）有限公司 | 一种板级系统级封装方法、结构、电路板及形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6875638B2 (en) | Manufacturing method of a semiconductor device incorporating a passive element and a redistribution board | |
| JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| JP3684978B2 (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
| JP2003142624A5 (zh) | ||
| JP2001230369A (ja) | 半導体装置およびその製造方法 | |
| JP5813552B2 (ja) | 半導体パッケージおよびその製造方法 | |
| CN113540003A (zh) | 一种系统级封装结构及封装方法 | |
| JP2007157844A (ja) | 半導体装置、および半導体装置の製造方法 | |
| KR20080079074A (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2005260053A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20040124516A1 (en) | Circuit device, circuit module, and method for manufacturing circuit device | |
| KR20140063271A (ko) | 관통 전극을 갖는 반도체 장치 및 그 제조 방법 | |
| CN113540066A (zh) | 一种系统级封装结构及封装方法 | |
| CN113540065A (zh) | 一种系统级封装结构及封装方法 | |
| CN113539855A (zh) | 一种系统级封装方法及封装结构 | |
| CN113539849A (zh) | 一种系统级封装方法及其封装结构 | |
| CN113555291A (zh) | 一种系统级封装方法及封装结构 | |
| CN113555333A (zh) | 一种系统级封装结构及封装方法 | |
| CN113539851A (zh) | 一种系统级封装方法及其封装结构 | |
| CN113539859A (zh) | 一种系统级封装方法及封装结构 | |
| CN113539852A (zh) | 一种系统级封装方法及封装结构 | |
| CN114695145A (zh) | 板级系统级封装方法及封装结构 | |
| CN113539856A (zh) | 一种系统级封装方法及封装结构 | |
| CN113539850A (zh) | 一种系统级封装方法及封装结构 | |
| CN113539854A (zh) | 一种晶圆封装方法以及封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20211022 |
|
| WW01 | Invention patent application withdrawn after publication |