CN113539852A - 一种系统级封装方法及封装结构 - Google Patents

一种系统级封装方法及封装结构 Download PDF

Info

Publication number
CN113539852A
CN113539852A CN202110807626.3A CN202110807626A CN113539852A CN 113539852 A CN113539852 A CN 113539852A CN 202110807626 A CN202110807626 A CN 202110807626A CN 113539852 A CN113539852 A CN 113539852A
Authority
CN
China
Prior art keywords
chip
cavity
pcb
welding
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110807626.3A
Other languages
English (en)
Inventor
蔺光磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinzhiwei Shanghai Electronic Technology Co ltd
Original Assignee
Xinzhiwei Shanghai Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinzhiwei Shanghai Electronic Technology Co ltd filed Critical Xinzhiwei Shanghai Electronic Technology Co ltd
Priority to CN202110807626.3A priority Critical patent/CN113539852A/zh
Publication of CN113539852A publication Critical patent/CN113539852A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种系统级封装方法及封装结构，包括：提供PCB板，表面具有多个裸露的第一焊垫，PCB板的表面形成第一空腔，至少部分所述第一焊垫位于第一空腔的下方；提供第一芯片，表面具有多个裸露的第二焊垫；将第一芯片通过连接层键合至所述第一空腔底部，第一焊垫与所述第二焊垫相对以围成空隙；通过电镀工艺在空隙中形成导电凸块，第一焊垫与第二焊垫通过导电凸块电连接。本发明通过在PCB板上形成第一空腔，通过键合工艺将第一芯片通过连接层键合在第一空腔底部，实现第一芯片与PCB板的连接，降低了器件集成的高度，提高空间利用率；另外，通过电镀工艺在芯片与PCB板之间形成导电凸块，省去传统的将芯片键合在晶圆上的步骤，简化工艺，降低工艺难度。

Description

一种系统级封装方法及封装结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种系统级封装方法及封装结构。
背景技术
系统级封装采用任何组合，将多个具有不同功能和采用不同工艺制备的有源元/器件、无源元/器件、MEMS器件、分立的KGD(Known Good Die)诸如光电芯片、生物芯片等，在三维(X方向、Y方向和Z方向)集成组装成为具有多层器件结构，并且可以提供多种功能的单个标准封装件，形成一个系统或者子系统。
倒装芯片(FC，Flip-Chip)焊接为目前比较常用的一种系统级封装方法。该系统级封装的方法包括：提供PCB电路板，其中PCB电路板上形成有按一定要求排列的焊球(利用植球工艺形成)；在电路板上浸蘸助焊剂，然后将芯片倒装贴片在电路板上；利用回流焊工艺将芯片上的焊垫(pad)与电路板上的焊球进行焊接后电连接；之后，在芯片底部和电路板之间充填灌胶，以增加整个结构的机械强度；但是，现有的系统级封装的方法，存在以下缺点：1、工艺复杂，造成封装效率低；2、需要将各个芯片依次焊接在焊球上，封装效率低；3、封装高度较高、集成度低。
因此，期待一种新的系统级封装方法及封装结构，可以解决工艺控制的难度大、封装尺寸大、集成度低以及封装效果差等技术问题。
发明内容
本发明的目的在于提供一种系统级封装方法及封装结构，能够解决工艺控制的难度大、封装尺寸大、集成度低以及封装效果差等技术问题。
为了实现上述目的，本发明提供一种系统级封装方法，包括：提供PCB板，所述PCB板的表面具有多个裸露的第一焊垫，所述PCB板的表面形成第一空腔，至少部分所述第一焊垫位于所述第一空腔的下方；
提供第一芯片，所述第一芯片的表面具有多个裸露的第二焊垫；
将所述第一芯片通过连接层键合至所述第一空腔底部，所述第一焊垫与所述第二焊垫相对以围成空隙；
通过电镀工艺在所述空隙中形成导电凸块，所述第一焊垫与所述第二焊垫通过所述导电凸块电连接。
本发明还提供一种系统级封装结构，包括：
PCB板，所述PCB板包括相对的正面和背面，在所述PCB板的正面具有多个裸露的第一焊垫和第一空腔，至少部分所述第一焊垫位于所述第一空腔的下方；
第一芯片，所述第一芯片的表面具有多个裸露的第二焊垫，所述第一芯片通过连接层键合在所述第一空腔底部，所述第一焊垫与所述第二焊垫相对设置；
导电凸块，通过电镀工艺形成于所述第一焊垫与所述第二焊垫之间以电连接所述第一焊垫与所述第二焊垫。
本发明的有益效果在于：
本发明通过在PCB板上形成第一空腔，通过键合工艺将所述第一芯片通过连接层键合在所述第一空腔底部，实现第一芯片与PCB板的连接，降低了器件集成的高度，提高空间利用率，提高器件的集成度；另外，本发明完全避开了传统的利用焊接实现芯片与PCB板电连接的封装工艺，本发明通过电镀工艺形成导电凸块，以实现第一芯片与PCB板的电连接，第一，简化了工艺流程，提高了封装效率；其次，通过电镀工艺在芯片与PCB板之间形成导电凸块，省去传统的将芯片键合在晶圆上的步骤，简化工艺，降低工艺难度，提高集成度，提高封装结构的导电性能。
进一步的，将所有的芯片均键合在PCB板上之后，通过电镀工艺形成每一芯片与所述PCB板的电连接，相较于传统的每个芯片单独焊接与PCB板实现电连接，极大的提高了封装效率。
进一步的，第一芯片与PCB板之间通过可光刻键合材料实现物理连接且覆盖所述导电凸块外围的区域，可以省去现有技术的充填灌胶工艺。在后续进行塑封工艺时，塑封材料无需填充第一芯片与PCB板之间的间隙，从而节省了塑封工艺的时间。另外，可光刻键合材料由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一芯片与PCB板的结合应力。
进一步的，可光刻键合材料可以定义导电凸块的位置，防止电镀工艺中导电凸块横向外溢。
进一步地，通过在第一芯片上键合第二芯片，提高了空间利用率并提高器件的多功能性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图6为本发明实施例1所提供的系统级封装方法中不同步骤对应的结构示意图；
图7为本发明实施例3所提供的系统级封装结构的示意图；
图8为本发明实施例4所提供的系统级封装结构的示意图；
图9为本发明实施例5所提供的系统级封装结构的示意图。
附图标记：附图标记：10、第一空腔；21、基板；22、介质层；31、第一连接块；32、导电插塞；40、第一焊垫；41、第五焊垫；42、第六焊垫；50、可光刻键合材料；51、第二空腔；60、第二焊垫；61、第三焊垫；62、第四焊垫；70、导电凸块；70a、空隙；100、第一芯片；200、第二芯片；300、第三芯片；400、塑封层。
具体实施方式
以下结合附图和具体实施例对本发明的系统级封装方法及封装结构作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
实施例1
本实施例2提供了一种系统级封装方法，包括以下步骤：
S01：提供PCB板，所述PCB板的表面具有多个裸露的第一焊垫，所述PCB板的表面形成第一空腔，至少部分所述第一焊垫位于所述第一空腔的下方；
S02：提供第一芯片，所述第一芯片的表面具有多个裸露的第二焊垫；
S03：将所述第一芯片通过连接层键合至所述第一空腔底部，所述第一焊垫与所述第二焊垫相对以围成空隙；
S04：通过电镀工艺在所述空隙中形成导电凸块，所述第一焊垫与所述第二焊垫通过所述导电凸块电连接。
需要说明的是，步骤S0N不代表先后顺序。
图1至图6是本实施例系统级封装方法各步骤对应的结构示意图。下面请参考图1至图6对系统级封装方法进行详细阐述。
参考图1，提供PCB板，所述PCB板的表面具有多个裸露的第一焊垫40，所述PCB板的表面形成第一空腔10，至少部分所述第一焊垫40位于所述第一空腔10的下方。
需要说明的是，所述PCB板背面的表面形成有多个裸露的第五焊垫41。
所述PCB板包括至少一层板，每层板至少包括基板21以及位于所述基板21内的互连结构，所述第一焊垫40位于顶层基板21上与所述互连结构电连接；在所述顶层基板21上形成介质层22，刻蚀所述介质层22形成第一空腔10并暴露部分所述第一焊垫40。
PCB板的形成方法有很多，下面以一种实施例作为说明。
继续参考图1，提供基板21，基板21的材料包括半导体材料，如硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体等。
所述PCB板包括：至少一基板21，位于所述基板21内的导电插塞32，所述第一焊垫40位于顶层基板21上且与所述导电插塞32电连接。基板21可以是单层板，双层板，三层板，四层板等，具体的，基板21的层数可以根据实际需求确定。本实施例中，基板21为双层板，PCB板包括基板21以及位于基板21表面的第一焊垫40、与第一焊垫40电连接的互连结构，互连结构包括导电插塞32以及与第一焊垫40相对一面上形成的第一连接块31，所述第一连接块31与导电插塞32电连接。本发明中，基板21可以为陶瓷基板。
PCB板还包括：介质层22，形成于所述顶层基板21上。
第一空腔10的形成方法包括：刻蚀所述介质层22形成第一空腔10，第一空腔10可以贯穿介质层22，也可以贯穿部分介质层22，本实施例第一空腔10贯穿介质层22。
现有技术中，PCB板顶层为阻焊层、助焊层，阻焊剂覆盖PCB板顶面且暴露出焊垫。本发明中，PCB板的顶层可以同现有技术相同，在顶面设置阻焊层、阻焊；由于本发明中，第一芯片与PCB板的电连接无需通过焊接实现，因此顶面可以不设置阻焊层(绿油)，也可以不设置助焊层。顶层和底层均可以是具有光刻键合特性的介质层22，第一焊垫40埋设于所述基板21内且部分暴露在外。当顶层和底层是具有光刻键合特性的介质层22时，可以根据需要选择一定厚度的介质层22，方便后续将第一芯片100键合至PCB板上，无需额外形成键合层，这样可以节省工艺，从而提升PCB板的形成效率。
第一焊垫40用于后续与第一芯片电连接，第一焊垫40的材料为导电材料，具体可以为铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。
介质层22材料包括氧化硅、氮化硅等，可以通过沉积工艺形成。
参考图2，形成PCB板之后，在PCB板的正面形成连接层，所述连接层覆盖后续形成的导电凸块外围的区域。
需要说明的是，连接层至少部分位于第一空腔10下方的基板21上。
所述连接层包括可光刻键合材料，芯片粘结膜，金属，介质层，或聚合物材料之一或组合。
本实施例中，连接层为可光刻键合材料50，所述可光刻键合材料50的厚度为60-160μm，可光刻键合材料50至少覆盖后续第一芯片面积的10％。在后续粘合第一芯片和PCB板时，形成较大面积的可光刻键合材料50，尤其将可光刻键合材料50层形成在后期工艺中塑封层不容易填充的位置，这样在后续形成塑封层时，可以保证塑封层和可光刻键合材料50层共同密封第一芯片，第一芯片外周不存在空隙，能够提高器件的结构强度，提高成品率。
可光刻键合材料50材料可以为液体干膜，也可以是膜状干膜，液态干膜可以旋涂在PCB板的表面上，膜状干膜可以贴覆在PCB板的表面上。由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小后续第一芯片与PCB板的结合应力。可光刻键合材料50覆盖后续形成的导电凸块外围的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。
在其它实施例中，所述连接层具有第一开口，所述第一开口被后续第一芯片和/或所述PCB板围成第二空腔(图中未示出)，所述第二空腔作为后续第一芯片的工作腔。
所述第二空腔的形成方法包括：
在所后续第一芯片的表面上形成可光刻键合材料50，刻蚀所述可光刻键合材料形成所述第二空腔，或者，在所述PCB板的至少所述第一空腔10底部形成可光刻键合材料50，刻蚀所述可光刻键合材料50形成所述第二空腔。
该第二空腔为第一芯片提供工作的空腔环境，不需再另外做封盖，简化了工艺。
参考图3，提供第一芯片100，所述第一芯片100的表面具有多个裸露的第二焊垫60。
第一芯片100含有空腔(图中未示出)或未含有空腔。
所述第一芯片100为多个，多个第一芯片100可以为具有同功能的芯片；也可以是所述多个第一芯片100至少包括两种不同功能的芯片，多种不同功能的芯片集成在一起实现一定的功能。第一芯片100可以是无源器件或者有源器件，无源器件包括电容、电感、连接芯片(起电连接作用的电连接块)，有源器件可以包括传感器模组芯片、MEMS芯片、滤波器芯片、逻辑芯片、存储芯片。
所述传感器模组芯片包括至少传感射频信号、红外辐射信号、可见光信号、声波信号、电磁波信号其中之一的模组芯片。传感射频信号的模组芯片可以是应用在5G设备中的射频模组芯片，但不限于5G射频传感器模组芯片，还可以是其他类型的射频模组芯片。接收红外辐射信号的模组芯片可以是热像仪、额温枪、其他类型中的测温或成像等利用红外辐射信号的红外传感器模组芯片。传感器模组芯片还可以是摄像头模组芯片，比如包括感光芯片以及滤光片的模组芯片，可以接收可见光用来成像。传感器模组芯片还可以是麦克风模组芯片，可以接收声波用来传递声音信号。本发明中的传感器模组芯片不限于在此列举的类型，可以为本领域可以实现一定功能的各种类型的传感器模组芯片。
本实施例中，每个第一芯片100均设有两个第二焊垫60，在其他实施例中，第一芯片100的第二焊垫60可以为多个，第二焊垫60的材料与第一焊垫40相同，此处不再赘述，第二焊垫60用于后续与第一焊垫40电连接。
参考图4，将所述第一芯片100通过连接层键合至所述第一空腔10底部，所述第一焊垫40与所述第二焊垫60相对以围成空隙70a。
第一空隙70a的高度为60-160μm，如60μm、80μm、120μm。第一空隙70a的高度为60-160μm时，第一芯片100的两侧与所述第一空腔10侧壁的距离为40-100μm，既满足了后续的电镀液容易进入第一空隙70a进行电镀，也避免了第一空隙70a高度太高而导致电镀时间长的问题，从而兼顾了电镀效率与电镀的良率。
参考图5，通过电镀工艺在所述空隙70a中形成导电凸块70，所述第一焊垫40与所述第二焊垫60通过所述导电凸块70电连接。
本发明中，所述电镀工艺包括化学镀。其中，化学镀采用的镀液根据实际中需要形成的导电凸块70的材料以及第一焊垫40、第二焊垫60的材料确定。第一焊垫40、第二焊垫60的材料选自铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。所述导电凸块70的横截面积大于10平方微米；导电凸块70的材料包括：铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。
可以选择，化学镀钯浸金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟，化学钯的时间为7-32分钟；或，化学镍金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟。
电镀工艺选择化学镀钯浸金(ENEPIG)或化学镍金(ENIG)时，工艺参数可以参照下表1。
表1
Figure BDA0003166949330000081
Figure BDA0003166949330000091
在进行化学镀之前，为了更好的完成电镀工艺，可以先对焊垫的表面进行清洁，以去除焊垫表面的自然氧化层、提高焊垫的表面湿润度(wetabilities)；之后，可以进行活化工艺，促进镀层金属在待镀金属上的形核生长。
参考图6，形成所述导电凸块70之后，还包括：形成塑封层400，覆盖所述PCB板及所述第一芯片100。
可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、真空层压工艺或旋涂工艺形成所述塑封层400。塑封层400的材料包括：聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料。
其中，在本实施例中，第一芯片100与PCB板之间的间隙被可光刻键合材料50完全填充，因此塑封层400无需填充在第一芯片100和PCB板之间，从而可以节省塑封工艺的时间。当然，本发明中，如果第一芯片100和PCB板之间如果并没有完全被可光刻键合材料50占据、存在间隙，则塑封层400会进入该间隙，对第一芯片100进行更好的绝缘、密封以及保护作用。
本发明通过在PCB板上形成第一空腔，通过键合工艺将所述第一芯片通过连接层键合在所述第一空腔底部，实现第一芯片与PCB板的连接，降低了器件集成的高度，提高空间利用率，提高器件的集成度；另外，本发明完全避开了传统的利用焊接实现芯片与PCB板电连接的封装工艺，本发明通过电镀工艺形成导电凸块，以实现第一芯片与PCB板的电连接，第一，简化了工艺流程，提高了封装效率；其次，通过电镀工艺在芯片与PCB板之间形成导电凸块，省去传统的将芯片键合在晶圆上的步骤，简化工艺，降低工艺难度，提高集成度，提高封装结构的导电性能。
进一步的，将所有的芯片均键合在PCB板上之后，通过电镀工艺形成每一芯片与所述PCB板的电连接，相较于传统的每个芯片单独焊接与PCB板实现电连接，极大的提高了封装效率。
进一步的，第一芯片与PCB板之间通过可光刻键合材料实现物理连接且覆盖所述导电凸块外围的区域，可以省去现有技术的充填灌胶工艺。在后续进行塑封工艺时，塑封材料无需填充第一芯片与PCB板之间的间隙，从而节省了塑封工艺的时间。另外，可光刻键合材料由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一芯片与PCB板的结合应力。
进一步的，可光刻键合材料可以定义导电凸块的位置，防止电镀工艺中导电凸块横向外溢。
实施例2
参考图5和图6，本实施例提供了一种系统级封装结构，图5示出了实施例2的一种系统级封装结构示意图，请参考图5，所述系统级封装结构包括：
PCB板，所述PCB板包括相对的正面和背面，在所述PCB板的正面具有多个裸露的第一焊垫40和第一空腔10，至少部分所述第一焊垫40位于所述第一空腔10的下方；
第一芯片100，所述第一芯片100的表面具有多个裸露的第二焊垫40，所述第一芯片100通过连接层键合在所述第一空腔10底部，所述第一焊垫40与所述第二焊垫60相对设置；
导电凸块70，通过电镀工艺形成于所述第一焊垫40与所述第二焊垫60之间以电连接所述第一焊垫40与所述第二焊垫60。
本发明通过在PCB板上形成第一空腔，通过键合工艺将所述第一芯片通过连接层键合在所述第一空腔底部，实现第一芯片与PCB板的连接，降低了器件集成的高度，提高空间利用率，提高器件的集成度；另外，本发明完全避开了传统的利用焊接实现芯片与PCB板电连接的封装工艺，本发明通过电镀工艺形成导电凸块，以实现第一芯片与PCB板的电连接，第一，简化了工艺流程，提高了封装效率；其次，通过电镀工艺在芯片与PCB板之间形成导电凸块，省去传统的将芯片键合在晶圆上的步骤，简化工艺，降低工艺难度，提高集成度，提高封装结构的导电性能。
本实施例中，所述PCB板包括：至少一基板21，位于所述基板21内的导电插塞32，所述第一焊垫40位于顶层基板21上且与所述导电插塞32电连接。基板可以是单层板，双层板，三层板，四层板等，具体的，基板21的层数可以根据实际需求确定。本实施例中，基板21为双层板，PCB板包括基板21以及位于基板21表面的第一焊垫40、与第一焊垫40电连接的互连结构，互连结构包括导电插塞32以及与第一焊垫40相对一面上形成的第一连接块31，所述第一连接块31与导电插塞32电连接。本发明中，基板21可以为陶瓷基板。
PCB板还包括：介质层22，位于所述顶层基板21上，所述介质层22具有第一空腔10，所述第一焊垫40位于所述第一空腔10的下方并至少部分暴露于所述第一空腔10中。
介质层22以及第一空腔10的形成方法请参考实施例1，此处不再赘述。
第一芯片100含有空腔(图中未示出)或未含有空腔。
所述第一芯片100为多个，多个第一芯片100可以为具有同功能的芯片；也可以是所述多个第一芯片100至少包括两种不同功能的芯片，多种不同功能的芯片集成在一起实现一定的功能。第一芯片100可以是无源器件或者有源器件，无源器件包括电容、电感、连接芯片(起电连接作用的电连接块)，有源器件可以包括传感器模组芯片、MEMS芯片、滤波器芯片、逻辑芯片、存储芯片。
具体的，第一芯片100与PCB板之间通过可光刻键合材料50实现物理连接，所述可光刻键合材料50避开焊垫设置并覆盖所述导电凸块70外围的区域。
第一芯片100与PCB板之间通过可光刻键合材料50实现物理连接，而且可光刻键合材料50覆盖所述导电凸块70外围的区域，一方面，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺，另一方面，可光刻键合材料50材料由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一芯片100与PCB板的结合应力。
参考图6，还包括：塑封层400，所述塑封层400覆盖所述PCB板及所述第一芯片100。
塑封层400的材料和作用参考实施例1，此处不再描述。
实施例3
参考图7，本实施例提供另一系统级封装结构，本实施例3与实施例2的区别之处在于,本实施例3的可光刻键合材料50具有第一开口，所述第一开口被所述第一芯片100和所述PCB板围成第二空腔51。
本实施例中，第一芯片100的下方均需要具有空腔，在其它实施例中，也可以部分第一芯片100的下方不需要空腔。该第二空腔51为第一芯片100提供工作的空腔环境，不需再另外做封盖，简化了工艺。
其它部分与实施例1相同，此处不做过多的赘述。
实施例4
参考图8，本实施例4提供一种系统级封装结构，与实施例2不同的是：本实施例4与还包括第二芯片200，所述第二芯片200键合在所述第一芯片100上，所述第二芯片200与所述第一芯片100通过电镀工艺形成的导电凸块或焊球电连接。
具体的，第二芯片200上形成有第四焊垫62，第一芯片100的第二表面上形成有第三焊垫61，第二芯片200通过可光刻键合材料50与第一芯片100连接，并通过导电凸块实现第三焊垫61与第四焊垫62的电连接，最终实现第一芯片100与第二芯片200的电连接。
通过将第二芯片200键合在第一芯片100上，能够提高了空间利用率并提高器件的多功能性。
其它与实施例2相同，在此不做赘述。
实施例5
参考图9，本实施例5提供一种系统级封装结构，与实施例2不同的是：在所述PCB板的背面键合第三芯片300。
具体的，第三芯片300上形成有第六焊垫42，PCB板的背面形成有多个裸露的第五焊垫41,第三芯片300通过可光刻键合材料50与PCB板连接，并通过导电凸块实现第五焊垫41与第六焊垫42的电连接，最终实现PCB板与第三芯片300的电连接。
通过将第三芯片300键合在PCB板的背面上，能够提高了空间利用率并提高器件的多功能性。
在其它实施例中，在PCB板的正面和背面键合有第一芯片100和第三芯片300之后，在第一芯片100和第三芯片300上键合其它芯片，进一步提高空间利用率和器件的多功能性。
其它与实施例2相同，在此不做赘述。
需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (20)

1.一种系统级封装方法，其特征在于，包括：
提供PCB板，所述PCB板的表面具有多个裸露的第一焊垫，所述PCB板的表面形成第一空腔，至少部分所述第一焊垫位于所述第一空腔的下方；
提供第一芯片，所述第一芯片的表面具有多个裸露的第二焊垫；
将所述第一芯片通过连接层键合至所述第一空腔底部，所述第一焊垫与所述第二焊垫相对以围成空隙；
通过电镀工艺在所述空隙中形成导电凸块，所述第一焊垫与所述第二焊垫通过所述导电凸块电连接。
2.根据权利要求1所述的系统级封装方法，其特征在于，所述PCB板包括：
至少一层板，每层板至少包括基板以及位于所述基板内的互连结构，所述第一焊垫位于顶层基板上与所述互连结构电连接；
在所述顶层基板上形成介质层，刻蚀所述介质层形成第一空腔并暴露部分所述第一焊垫。
3.根据权利要求1所述的系统级封装方法，其特征在于，包括：
所述第一芯片的两侧与所述第一空腔侧壁的距离为40-100μm。
4.根据权利要求1所述的晶圆级系统封装方法，其特征在于，所述连接层包括可光刻键合材料，芯片粘结膜，金属，介质层，或聚合物材料之一或组合。
5.根据权利要求4所述的系统级封装方法，其特征在于，所述可光刻键合材料的厚度为60-160μm。
6.根据权利要求4所述的系统级封装方法，其特征在于，所述可光刻键合材料覆盖所述导电凸块外围的区域。
7.根据权利要求1所述的系统级封装方法，其特征在于，所述连接层具有第一开口，所述第一开口被所述第一芯片和/或所述PCB板围成第二空腔，所述第二空腔作为所述第一芯片的工作腔。
8.根据权利要求7所述的系统级封装方法，其特征在于，所述第二空腔贯穿所述连接层或者贯穿部分所述连接层。
9.根据权利要求1所述的系统级封装方法，其特征在于，所述导电凸块的横截面积大于10平方微米。
10.根据权利要求4所述的系统级封装方法，其特征在于，所述可光刻键合材料包括膜状干膜或液态干膜。
11.根据权利要求2所述的系统级封装方法，其特征在于，所述第二空腔的形成方法包括：
在所述第一芯片的表面上形成可光刻键合材料，刻蚀所述可光刻键合材料形成所述第二空腔，或者，在所述PCB板的至少所述第一空腔底部形成可光刻键合材料，刻蚀所述可光刻键合材料形成所述第二空腔。
12.根据权利要求4所述的系统级封装方法，其特征在于，所述可光刻键合材料至少覆盖所述第一芯片面积的10％。
13.根据权利要求1所述的系统级封装方法，其特征在于，形成所述导电凸块之后，还包括形成塑封层，所述塑封层覆盖所述第一芯片和所述PCB板。
14.一种系统级封装结构，其特征在于，包括：
PCB板，所述PCB板包括相对的正面和背面，在所述PCB板的正面具有多个裸露的第一焊垫和第一空腔，至少部分所述第一焊垫位于所述第一空腔的下方；
第一芯片，所述第一芯片的表面具有多个裸露的第二焊垫，所述第一芯片通过连接层键合在所述第一空腔底部，所述第一焊垫与所述第二焊垫相对设置；
导电凸块，通过电镀工艺形成于所述第一焊垫与所述第二焊垫之间以电连接所述第一焊垫与所述第二焊垫。
15.根据权利要求14所述的系统级封装结构，其特征在于，所述连接层包括可光刻键合材料，所述可光刻键合材料的厚度为60-160μm，所述可光刻键合材料覆盖所述导电凸块外围的区域。
16.根据权利要求14所述的系统级封装结构，其特征在于，所述连接层具有第一开口，所述第一开口被所述第一芯片和/或所述PCB板围成第二空腔，所述第二空腔作为所述第一芯片的工作腔。
17.根据权利要求16所述的系统级封装结构，其特征在于，所述第二空腔贯穿所述连接层或者贯穿部分所述连接层。
18.根据权利要求14所述的系统级封装结构，其特征在于，所述PCB板包括：
至少一层板，每层板至少包括基板以及位于所述基板内的互连结构，所述第一焊垫位于顶层基板上与所述互连结构电连接；
介质层，位于所述顶层基板上，所述介质层具有第一空腔，所述第一焊垫位于所述第一空腔的下方并至少部分暴露于所述第一空腔中。
19.根据权利要求14所述的系统级封装结构，其特征在于，
在所述第一芯片上键合第二芯片，所述第二芯片与所述第一芯片通过电镀工艺形成的导电凸块或焊球电连接。
20.根据权利要求14-19所述的系统级封装结构，其特征在于，
所述PCB板具有相对的正面和背面，在所述PCB板的背面键合第三芯片。
CN202110807626.3A 2021-07-16 2021-07-16 一种系统级封装方法及封装结构 Withdrawn CN113539852A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110807626.3A CN113539852A (zh) 2021-07-16 2021-07-16 一种系统级封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110807626.3A CN113539852A (zh) 2021-07-16 2021-07-16 一种系统级封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN113539852A true CN113539852A (zh) 2021-10-22

Family

ID=78099826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110807626.3A Withdrawn CN113539852A (zh) 2021-07-16 2021-07-16 一种系统级封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN113539852A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022143930A1 (zh) * 2020-12-30 2022-07-07 中芯集成电路（宁波）有限公司 一种板级系统级封装方法、结构、电路板及形成方法
WO2023108781A1 (zh) * 2021-12-15 2023-06-22 厦门市芯颖显示科技有限公司 一种微led显示模组及其制造方法及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006081888A2 (de) * 2005-01-31 2006-08-10 Robert Bosch Gmbh Mikromechanisches sensorelement zur messung einer beschleunigung und verfahren zu seiner herstellung
US20130126991A1 (en) * 2011-11-21 2013-05-23 Robert Bosch Gmbh Micromechanical functional apparatus, particularly a loudspeaker apparatus, and appropriate method of manufacture
CN104051337A (zh) * 2014-04-24 2014-09-17 上海丽恒光微电子科技有限公司 立体堆叠集成电路系统芯片封装的制造方法与测试方法
CN110875203A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构
CN111377393A (zh) * 2018-12-27 2020-07-07 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006081888A2 (de) * 2005-01-31 2006-08-10 Robert Bosch Gmbh Mikromechanisches sensorelement zur messung einer beschleunigung und verfahren zu seiner herstellung
US20130126991A1 (en) * 2011-11-21 2013-05-23 Robert Bosch Gmbh Micromechanical functional apparatus, particularly a loudspeaker apparatus, and appropriate method of manufacture
CN104051337A (zh) * 2014-04-24 2014-09-17 上海丽恒光微电子科技有限公司 立体堆叠集成电路系统芯片封装的制造方法与测试方法
CN110875203A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构
CN111377393A (zh) * 2018-12-27 2020-07-07 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022143930A1 (zh) * 2020-12-30 2022-07-07 中芯集成电路（宁波）有限公司 一种板级系统级封装方法、结构、电路板及形成方法
WO2023108781A1 (zh) * 2021-12-15 2023-06-22 厦门市芯颖显示科技有限公司 一种微led显示模组及其制造方法及显示面板

Similar Documents

Publication Publication Date Title
US11309304B2 (en) Stackable electronic package and method of fabricating same
CN113539851A (zh) 一种系统级封装方法及其封装结构
CN113539852A (zh) 一种系统级封装方法及封装结构
CN113540003A (zh) 一种系统级封装结构及封装方法
CN113539849A (zh) 一种系统级封装方法及其封装结构
CN111029262A (zh) 一种芯片封装结构的制作方法
CN114388375A (zh) 形成芯片封装体的方法和芯片封装体
CN113555291A (zh) 一种系统级封装方法及封装结构
CN113540066A (zh) 一种系统级封装结构及封装方法
CN113539855A (zh) 一种系统级封装方法及封装结构
CN113539859A (zh) 一种系统级封装方法及封装结构
CN114695145A (zh) 板级系统级封装方法及封装结构
CN114823357A (zh) 晶圆级封装方法以及封装结构
CN113539857A (zh) 一种系统级封装方法及封装结构
CN114823391A (zh) 一种晶圆级系统封装结构及方法
CN114698259B (zh) 射频前端模组板级系统封装结构及其封装方法
CN114823377A (zh) 一种晶圆级系统封装结构及封装方法
WO2022161248A1 (zh) 一种晶圆级系统封装结构及封装方法
CN114823390A (zh) 晶圆级系统封装方法及封装结构
CN114823372A (zh) 板级系统级封装方法及封装结构
CN113539850A (zh) 一种系统级封装方法及封装结构
CN114823356A (zh) 晶圆级系统封装方法及晶圆级系统封装结构
CN114823373A (zh) 板级系统级封装方法及封装结构
CN114823374A (zh) 板级系统级封装方法及封装结构
CN114823375A (zh) 板级系统级封装方法及封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20211022

WW01 Invention patent application withdrawn after publication