CN114823390A - 晶圆级系统封装方法及封装结构 - Google Patents

晶圆级系统封装方法及封装结构 Download PDF

Info

Publication number
CN114823390A
CN114823390A CN202110130763.8A CN202110130763A CN114823390A CN 114823390 A CN114823390 A CN 114823390A CN 202110130763 A CN202110130763 A CN 202110130763A CN 114823390 A CN114823390 A CN 114823390A
Authority
CN
China
Prior art keywords
chip
device wafer
wafer
opening
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110130763.8A
Other languages
English (en)
Inventor
黄河
向阳辉
刘孟彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp
Original Assignee
Ningbo Semiconductor International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp filed Critical Ningbo Semiconductor International Corp
Priority to CN202110130763.8A priority Critical patent/CN114823390A/zh
Priority to PCT/CN2022/072998 priority patent/WO2022161248A1/zh
Publication of CN114823390A publication Critical patent/CN114823390A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种晶圆级系统封装方法以及封装结构，晶圆级系统封装方法包括：形成器件晶圆，器件晶圆的第一表面具有多个裸露的第一焊垫，器件晶圆表面形成有第一开口，第一焊垫位于第一开口外周；提供第一芯片，第一芯片具有多个裸露的第二焊垫；在器件晶圆或第一芯片上形成连接层，连接层形成有第二开口；通过连接层将第一芯片键合于器件晶圆上，第一芯片、连接层和器件晶圆将第一开口、第二开口围成第一空腔，第一空腔作为其上第一芯片的工作腔，第二焊垫与第一焊垫相对以围成第一空隙；通过电镀工艺在第一空隙内形成导电凸块，导电凸块电连第一焊垫和第二焊垫。本发明通过电镀工艺形成原位导电凸块，以实现第一芯片与器件晶圆直接电连接。

Description

晶圆级系统封装方法及封装结构
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种晶圆级系统封装方法及封装结构。
背景技术
随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(Ball GridArray，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、晶圆级系统封装(Wafer LevelPackage，WLP)、三维封装(3D)和系统封装(System in Package，SiP)等。
目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用晶圆级系统封装(Wafer Level Package System in Package，WLPSiP)。与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。
但是，现有的晶圆级系统封装的方法，存在以下缺点：1、工艺复杂，造成封装效率低；2、需要将各个芯片依次焊接在焊球上，封装效率低；3、需要利用焊接工艺实现芯片与晶圆器件的电连接，无法与封装前段的工艺兼容；4、浸蘸助焊剂过程中稍有不慎施以较大压力时容易造成晶圆器件压裂。
发明内容
本发明解决的问题是现有晶圆级系统封装的封装效率低、无法与前段的芯片形成工艺兼容等。
为了实现上述目的，本发明提供一种晶圆级系统封装方法，包括：
形成器件晶圆，所述器件晶圆的第一表面具有多个裸露的第一焊垫，所述器件晶圆表面形成有第一开口，所述第一焊垫位于所述第一开口外周；
提供第一芯片，所述第一芯片具有多个裸露的第二焊垫；
在所述器件晶圆或所述第一芯片上形成连接层，所述连接层形成有第二开口；
通过所述连接层将所述第一芯片键合于所述器件晶圆上，所述第一芯片、所述连接层和所述器件晶圆将所述第一开口、所述第二开口围成第一空腔，所述第一空腔作为其上所述第一芯片的工作腔，所述第二焊垫与所述第一焊垫相对以围成第一空隙；
通过电镀工艺在所述第一空隙内形成导电凸块，所述导电凸块电连所述第一焊垫和所述第二焊垫。
本发明还提供一种晶圆级系统封装结构，包括：
器件晶片，所述器件晶片的表面具有第一开口和多个裸露的第一焊垫，所述第一焊垫位于所述第一开口外周；
第一芯片，所述第一芯片通过连接层键合于所述器件晶片上，所述连接层上设有第二开口，所述第二开口与所述第一开口连通设置，所述第一芯片、所述连接层和所述器件晶圆将所述第一开口、所述第二开口围成第一空腔，所述第一空腔作为其上第一芯片的工作腔，所述第二焊垫与所述第一焊垫相对设置；
电镀工艺形成的导电凸块，电连所述第一焊垫和所述第二焊垫。
与现有技术相比，本发明的技术方案具有以下优点：
本发明通过电镀工艺在第一焊垫和第二焊垫围成的第一空隙中形成导电凸块，以实现第一芯片与器件晶圆直接电连接，并利用器件晶圆和连接层围成第一芯片所需要的空腔。第一、相对于传统的通过植球工艺形成导电凸快的方法，本发明相对于传统的封装工艺，工艺流程简单，封装效率高；第二、可以将所有的芯片粘接于器件晶圆之后，通过电镀工艺形成每一芯片与器件晶圆的电连接，相较于传统的焊接工艺实现电连接，极大的提高了封装效率；通过晶圆对晶圆的封装方法实现系统级集成，采用电镀方式直接形成电性互联，克服了晶圆对晶圆系统及封装电连接的难点问题，以及避免芯片对晶圆键合方案的对位精度、机台匹配考量，批量集成封装，提高产品质量和封装效率。第三、电镀工艺与封装前段的工艺兼容，可以利用传统的芯片制造工艺或晶圆级封装工艺实现的系统级封装工艺。第四，利用器件晶圆和连接层围成第一空腔，以满足第一芯片工作的空腔环境，这样在完成系统集成的同时，兼容第一芯片的空腔需求，降低了系统的封装高度，并且可以降低形成空腔的工艺难度，避免另外做封盖，节省了工艺步骤，降低成本。
进一步地，第一芯片与器件晶圆之间通过可光刻键合材料实现物理连接，即可以实现图形化形成空腔，又实现键合，工艺简化，而且可光刻键合材料覆盖所述第一空腔外围的区域，直接增强了整个结构的机械强度。
进一步地，通过对连接层与第一芯片重叠区域的设置，使重叠区域面积大于第一芯片面积的10％，可选覆盖第一芯片除第二焊垫以外的全部下表面，这样，在后续工艺形成塑封层时，保证第一芯片下方没有空隙，以提高第一芯片和器件晶圆的结合强度，提高成品率。另外，干膜材料的连接层，由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一芯片与器件晶圆的结合应力。
进一步地，当第一空隙的高度为5-200微米时，既满足了电镀液容易进入空隙进行电镀，也避免了第一空隙高度太高而导致电镀时间长的问题，从而兼顾了电镀效率与电镀的良率。
进一步地，通过对第一焊垫和第二焊垫的正对部分和错开部分的设置，以错开的部分可以更容易与电镀液接触，这样可以避免由于空隙小而导致电镀液不容易流入空隙而导致无法形成比较完好的导电凸块的问题；正对部分、错开部分的面积大于第一焊垫或第二焊垫的二分之一时，可以更好的实现电镀工艺，使形成的导电凸块尽可能完整的填充空隙内，避免形成的导电凸块与焊垫接触面积过小而导致电阻增大。
进一步的，由于无需利用焊接工艺，器件晶圆上的无需再形成阻焊剂和助焊剂，可以是具有光刻键合特性的有机介质层或者也可以是无机介质层，从而提升器件晶圆的形成效率，节省工艺。当顶层是具有光刻键合特性的有机介质层时，可以根据需要选择一定厚度的有机介质层，方便后续将第一芯片键合至器件晶圆上，无需额外形成键合层。当顶层是无机介质层时，相比有机介质层而言，电镀液在无机介质层上的表面张力小，电镀液更容易进入空隙中，提高导电凸块的形成良率。
附图说明
图1至图13示出了本发明实施例一中晶圆级系统封装方法一实施例中各步骤对应的结构示意图；
图14-图15示出了本发明实施例二晶圆级系统封装结构示意图；
图16示出了本发明实施例三晶圆级系统封装结构示意图。
附图标记说明：
1、器件晶圆；11、第一焊垫；12、第四焊垫；13、电性连接端；14、介质层；15、连通孔；16、电连接结构；2、第一空腔；21、第一开口；22、第二开口；3、第一芯片；31、第二焊垫；32、第三焊垫；33、第二空腔；4、第一空隙；5、导电凸块；6、连接层；7、第二芯片；71、导电体；8、互连芯片81、互连结构；9、塑封层；10、布线层；101、钝化层。
具体实施方式
现有的晶圆级系统封装的方法，存在以下缺点：1、工艺复杂，造成封装效率低；2、需要将各个芯片依次焊接在焊球上，封装效率低；3、需要利用焊接工艺实现芯片与晶圆器件的电连接，无法与封装前段的工艺兼容；4、浸蘸助焊剂过程中稍有不慎施以较大压力时容易造成晶圆器件压裂。
以下结合附图和具体实施例对本发明进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
如果本文的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
实施例1
本发明提供一种晶圆级系统封装方法，包括：
S01：提供器件晶圆，器件晶圆表面具有多个裸露的第一焊垫，器件晶圆表面形成有第一开口，第一焊垫位于第一开口外周。
S02：提供第一芯片，第一芯片具有多个裸露的第二焊垫。
S03：在器件晶圆或第一芯片上形成连接层，连接层形成有第二开口；
S04：通过所述连接层将第一芯片与器件晶圆键合，第一芯片、连接层和器件晶圆将第一开口、第二开口围成第一空腔，第一空腔作为其上第一芯片的工作腔，第二焊垫与第一焊垫相对以围成第一空隙；
S05：通过电镀工艺在第一空隙内形成导电凸块，导电凸块电连第一焊垫和第二焊垫。
需要说明的是，本说明书中的S04不代表制造工艺的先后顺序。
图1至图13示出了本实施例的晶圆级封装方法的不同步骤对应的结构示意图，请参考图1至图13，详细说明各步骤。
参考图1-图2，步骤S01，提供器件晶圆1，器件晶圆1表面具有多个裸露的第一焊垫11，器件晶圆11形成有第一开口21，第一焊垫11位于第一开口21外周。
第一开口21的形成方法包括：在器件晶圆1上刻蚀形成第一开口21，参考图1；或者，器件晶圆1包括介质层14，刻蚀介质层14形成第一开口21，参考图2；或者，形成器件晶圆1时形成牺牲层，形成器件晶圆1后去除牺牲层形成第一开口21。
器件晶圆1可以采用半导体制作技术所制成，例如在第一半导体衬底上通过沉积、刻蚀等工艺形成N型金属氧化物半导体(N-Metal-Oxide-Semiconductor，NMOS)器件和P型金属氧化物半导体(P-Metal-Oxide-Semiconductor，PMOS)器件等，在所述器件上形成介质层、金属互连结构以及与金属互连结电连接的焊盘等结构。器件晶圆1可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟等他半导体材料，也可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。需要说明的是，半导体材料可以是适宜于工艺需要或易于集成的材料。根据实际工艺需求，器件晶圆1的厚度为10微米至100微米。另外，第一焊垫11可以为焊盘(pad)，但不限于焊盘，也可以是其他具有电连接功能的导电块。
第一开口21可以位于器件晶圆1上并延伸至器件晶圆衬底中，该第一开口21可以避开器件，如位于相邻器件之间，如图1所示，还可在器件中，可以根据需求设计。或者第一开口21位于器件晶圆1表面的结构层上，如介质层，器件位于结构层的下面，参考图2。
为了便于器件晶圆1与外部电连，在形成器件晶圆1的第一焊垫11时，还形成电性连接端13，电性连接端13位于第一焊垫11外围，以便于将器件晶圆1与外部电连。
参考图3，步骤S02，提供第一芯片3，第一芯片3具有多个裸露的第二焊垫31。
第一芯片3数量为多个，多个第一芯片3为同功能芯片；或者，多个第一芯片3至少包括两种不同功能的芯片；第一芯片3包括有源器件或无源器件。具体地，第一芯片3包括裸芯片，具有塑封层的芯片，顶面具有屏蔽层的芯片，顶面具有电性引出端的芯片，如在第一器件晶圆为减薄后的裸芯片晶圆，或者晶圆非焊盘面覆盖有塑封层或者屏蔽层，或者在晶圆非焊盘面设置典型引出端，如第一电连接结构，或者还有连接第一电连接结构的插塞。或者所述第一芯片3包括逻辑芯片、存储芯片、中央处理器芯片、微处理器芯片、模数转换芯片的至少之一，或者所述第一芯片3包括麦克风、压力传感器、陀螺仪、速度传感器、加速度传感器中的至少一种MEMS芯片，感测传感射频信号、红外辐射信号、可见光信号、声波信号、电磁波信号其中之一的传感器芯片，或者所述第一芯片3包括具有CMOS、CIS、二极管、三极管至少之一的PN结器件，或者所述第一芯片3包括电感、电容、滤光片、MLCC、连接件至少之一的无源器件。多个第一芯片3的种类可以相同也可以不同。
传感器芯片可以是应用在5G设备中的射频模组芯片，但不限于5G射频传感器模组芯片，还可以是其他类型的射频模组芯片。接收红外辐射信号的模组芯片可以是热像仪、额温枪、其他类型中的测温或成像等利用红外辐射信号的红外传感器模组芯片。传感器模组芯片还可以是摄像头模组芯片，比如包括感光芯片以及滤光片的模组芯片，可以接收可见光用来成像。传感器模组芯片还可以是麦克风模组芯片，可以接收声波用来传递声音信号。本发明中的传感器模组芯片不限于在此列举的类型，可以为本领域可以实现一定功能的各种类型的传感器模组芯片。MEMS芯片包括麦克风、压力传感器、陀螺仪、速度传感器、加速度传感器、热电堆传感器中的至少一种。滤波器芯片包括：表面声波谐振器、体声波谐振器至少其中之一。MLCC芯片包括：NP0、C0G、Y5V、Z5U、X7R、X5R等电容器。
第一芯片3含有第二空腔或未含有第二空腔，也就是说，第一芯片3可以是上下均需要空腔的芯片，比如体声波薄膜谐振器；第一芯片3也可以是仅需要具有上空腔或下空腔的芯片，比如表面声波谐振器。第一芯3的表面形成有露出第二焊垫31的介质层，介质层具有一定的厚度，以在后续形成导电凸块的步骤中提供空间形成第一空隙。
应当注意，步骤S01和步骤S02不存在先后顺序，即在实际形成过程中，可以先实施步骤S01，也可以先实施步骤S02，还可以使步骤S01和步骤S02同步实施。
参考图3-图4，步骤S03，在器件晶圆1或第一芯片3上形成连接层6，连接层6形成有第二开口22。
连接层6可以形成在第一芯片3上，也可以形成在器件晶圆1上，还可以是在第一芯片3以及器件晶圆1上均形成可光刻键合材料6。
参考图3，连接层6形成于第一芯片3上时，在将第一芯片3与器件晶圆1键合之前，刻蚀连接层6形成第二开口22，第二开口22至少延伸至连接层6的部分深度。需要说明的是，可以是多颗第一芯片设置在一个基板表面，其上形成连接层6，再分离连接层6，并形成第二开口22，获得第一芯片3形成连接层6第二开口22，或者第一芯片3形成在一片晶圆中，在晶圆上做连接层6，形成第二开口，之后切割晶圆；应当注意，当连接层6形成于第一芯片3上时，在形成器件晶圆时，形成延伸至器件晶圆部分深度的第一开口。
参考图4，连接层6形成于器件晶圆1上时，在形成第一开口21之前，刻蚀连接层6和器件晶圆1，形成贯穿连接层3的第二开口22和延伸至器件晶圆1部分深度的第一开口21。在其他实施例中，连接层6形成于器件晶圆1上，在形成第一开口21之后，连接层6可以直接键合于器件晶圆1上，也可以先在第一开口21内填充形成牺牲层，再在器件晶圆1上形成连接层6，连接层6覆盖至少部分牺牲层。
连接层6采用可光刻键合材料，可光刻键合材料包括膜状干膜或液态干膜，也可以包括其他光敏粘合材料或粘片膜(Die Attach Film，DAF)。膜状干膜是将无溶剂型光致抗蚀剂涂在涤纶片基上，再覆上聚乙烯薄膜；使用时揭去聚乙烯薄膜，把无溶剂型光致抗蚀剂压于第一芯片3和/或器件晶圆1上，经曝光显影处理，即可在干膜内形成图形。液态干膜指的是膜状干膜中的成分以液态的形式存在。另外，干膜是一种永久键合膜，粘结强度较高。膜状干膜可以通过贴膜的方式形成在第一芯片3和/或器件晶圆1上，液态干膜通过旋涂工艺涂布在第一芯片3和/或器件晶圆1上，之后对液态干膜进行固化处理。在其他实施例中，连接层6还可以为金属材料、介质层材料或聚合物材料中的一种或组合等，以便于后续将第一芯片3和器件晶圆1进行熔融键合或金属键合，或者粘结胶粘合。
应当注意，在进行固化处理之后，需要对干膜进行图形化工艺，以暴露第一芯片3上的第二焊垫31和/或器件晶圆1上的第一焊垫11，通过干膜键合第一芯片3和器件晶圆1，一方面干膜是可光刻材料，可以通过半导体工艺形成所需的图案样式，工艺简单且与半导体工艺兼容，可批量化生产。而且干膜的弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，减小第一芯片3与器件晶圆1的结合应力。
连接层6覆盖第一空腔2并延伸至第一空腔2外围，以确保后续形成的第一空隙与第一空腔2之间存在一定安全距离，从而避免后续电镀时电镀液溢出至第一空腔2内。连接层6的厚度为5-200μm，如15μm、30μm、80μm、150μm等，既满足了电镀液容易进入空隙进行电镀，也避免了后续键合后形成的第一空隙高度太高而导致电镀时间长的问题，从而兼顾了电镀效率与电镀的良率。另外，连接层6至少覆盖第一芯片3面积的10％，以保证第一芯片3与器件晶圆1之间的粘结强度。
为便于后续电镀时外部电镀液体流入第一空隙，连接层6留有连通第一空隙流体通道，如连接层6包围第一焊垫11或第二焊垫31，但留有流体通道将第一空隙连通到第一芯片3边缘，流体通道可以贯穿连接层6，也可以不贯穿连接层6；或者连接层6未包围或未完全包围第一焊垫11或第二焊垫31，未包围的部分与外界连通作为流体通道。其他实施例中，第一空隙连通外部，也可以作为一种流体通道；可选的在相邻第一芯片之间的连接层6中留有流体通道，或者相邻第一芯片之间不设连接层6，流体通道连通外部，该流体通道延伸至第一焊垫11和第二焊垫31形成的第一空隙，这样使得外部镀液通过流体通道流至第一空隙，形成导电凸块。在一种可能的实现方式中，连接层6覆盖后续形成的导电凸块外围的区域，即定义导电凸块的形成位置，也就是说连接层6围成了第一空隙的边界，后续导电凸块不能超越该边界，方便进行电镀工艺的控制。由于，第一芯片3与器件晶圆1之间通过连接层6实现物理连接，而且连接层6覆盖导电凸块外围的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。若后续还进行塑封工艺，塑封材料无需填充第一芯片3与器件晶圆1之间的间隙，从而节省了塑封工艺的时间。在另一种可能的实现方式中，连接层6覆盖第一开口21并延伸至第一开口21外周的第一焊垫11，连接层6暴露第一焊垫11。
参考图5，步骤S04，通过连接层6将第一芯片3与器件晶圆1键合，第一芯片3、连接层6和器件晶圆1将第一开口21、第二开口22围成第一空腔2，第一空腔2作为其上第一芯片3的工作腔，第二焊垫31与第一焊垫11相对以围成第一空隙4。
为了可以更好进行电镀工艺，第一焊垫11和第二焊垫31包括正对部分和错开部分，正对部分的面积大于第一焊垫11或第二焊垫31面积的二分之一，以便于后续形成的导电凸块尽可能完整的填充第一空隙4内，避免形成的导电凸块与第一焊垫11、第二焊垫31接触面积过小而导致电阻增大；另一方面，错开的部分可以更容易与电镀液接触，这样可以避免由于第一空隙4小而导致电镀液不容易流入第一空隙4而导致无法形成比较完好的导电凸块的问题。此外，通过第一开口21和第二开口22共同围成第一空腔2，既满足了第一芯片3工作的空腔环境，又降低了形成第一空腔2的工艺难度，还保证了系统的封装高度。
参考图6，步骤S05，通过电镀工艺在第一空隙内形成导电凸块5，导电凸块5电连第一焊垫11和第二焊垫31。
通过电镀工艺形成导电凸块5，相较于传统的通过植球工艺而言，提供了一种新的方法，并且电镀工艺的效率高于植球工艺。电镀工艺包括化学镀。其中，化学镀采用的镀液根据实际中需要形成的导电凸块5的材料以及第一焊垫11、第二焊垫31的材料确定。第一焊垫11、第二焊垫31的材料选自铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或它们的任意组合。导电凸块5的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或它们的任意组合。可选实施例中，导电凸块5的高度为5-200μm，如10μm、50μm、100μm。当导电凸块5即第一空隙的高度为5-200μm时，既满足了电镀液容易进入第一空隙进行电镀，也避免了第一空隙高度太高而导致电镀时间长的问题，从而兼顾了电镀效率与电镀的良率。
化学镀包括：化学镀钯浸金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟，化学钯的时间为7-分钟；或者，化学镍金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟；或者，化学镍，其中化学镍的时间为30-50分钟。
电镀工艺选择化学镀钯浸金(ENEPIG)或化学镍金(ENIG)时，工艺参数可以参照下表1。
表1
Figure BDA0002925144240000111
在进行化学镀之前，为了更好的完成电镀工艺，可以先对第一焊垫11、第二焊垫31的表面进行清洁，以去除焊垫表面的自然氧化层、提高焊垫的表面湿润度(wetabilities)；之后，可以进行活化工艺，促进镀层金属在待镀金属上的形核生长。
为了更好的实现电镀，形成比较完善的导电凸块5，第一焊垫11、第二焊垫31的设置也需要满足一定的要求，比如：第一焊垫11或第二焊垫31暴露出的面积为5-200平方微米，在该范围内，焊垫可以与电镀液较充分的接触，避免焊垫与镀液不充分接触而影响导电凸块5与焊垫的接触，比如接触面积过小影响电阻，或者，无法接触造成电接触不良；而且，也可以保证接触面积不会过大而降低电镀效率及不会占用过多的面。另外，形成的导电凸块5的横截面积大于10平方微米，既可以保证导电凸块5占用的面积不会太大，也可以保证导电凸块5与第一焊垫11、第二焊垫31之间的结合强度。
可选方案中，导电凸块5的材料与第二焊垫31、第一焊垫11的材料相同，这样更容易在空隙中形成导电凸块5。当然，第一焊垫11、第二焊垫31的材料可以与导电凸块5的材料不同，为了后续更容易形成导电凸块5，可以在第一焊垫11或第二焊垫31上先形成材料层，该材料层的材料与导电凸块5的材料相同，形成材料层的方法可以为沉积工艺。
对于空腔型体声波谐振器(BAW)和表声波谐振器(SAW)在主体谐振区下方设置有下空腔，本实施例中的第一空腔2可以作为上空腔，谐振器的压电叠层设于第一芯片3表面，第一电连接部分别连接压电叠层的上电极和下电极。对于牢固安置型体声波谐振器(SMR)，本实施例中的第一空腔2可以作为上空腔。对于红外热电堆传感器，其功能区下方设置有用于隔热的隔热空腔，本实施例形成的第一空腔2可以作为隔热空腔，红外敏感单元设置于第一芯片3表面，第一电连接部连接输入输出端。对于超声波传感器，膜状的振动部悬空设置，上表面用于接收超声波，下表面遮盖空腔，本实施例的第一空腔2可以作为超声波传感器的下空腔。
参考图7，当所述第一空腔2需要与外部连通时(如麦克风芯片，由于麦克风芯片的工作需求，空腔需与外部连通)，在形成第一空腔2时，可以形成较大的空腔，后期工艺切割器件晶圆1后，第一芯片3并未完全遮盖第一空腔2，以使第一空腔2与外部连通，如果第一空腔2较小，切割后的第一芯片3将第一空腔2密封，还包括在器件非功能区形成连通孔15，连通孔15将第一空腔2与外部连通。当第一空腔2内形成牺牲层时，连通孔15还可以用于释放孔，以释放牺牲层。
参考图8，当第一芯片3为MEMS芯片时，由于MEMS芯片是上下均需要空腔的芯片，比如体声波薄膜谐振器，因此第一芯片3还包含第二空腔33。另外，MEMS芯片上还形成有封盖或堆叠第二芯片，以覆盖第二空腔，堆叠第二芯片的方式可参照下文实施例2，此处不作赘述。
参考图9，为了便于器件晶圆与外部电连，在形成上述结构后，还可以在器件晶圆1背离第一空腔2的一面形成电连接结构16，该电连接结构16可以为插塞。
参考图10，还可以提供互连芯片8，将互连芯片8键合于器件晶圆1上，互连芯片8与电性连接端13电连接，以将电性引出端13的电性引出，因此，互连芯片8的至少一个面露出形成于其内的部分互连结构81，从而使互连结构81能够与电性连接端13实现电连接。通过互连芯片8，能够将器件晶圆1和第一芯片3构成的芯片模块的引出端(例如，I/O端)引至器件晶圆1中具有电性连接端13的一侧，与将电性连接端13引至器件晶圆1中背向第一空腔2的一侧的方案相比，本实施例后续能够不对器件晶圆1进行处理(例如，进行背面减薄处理或者硅通孔互连工艺)，从而减小对器件晶圆1的损伤，有利于提高封装可靠性，而且，使所述封装方法适用于各种器件晶圆1的系统集成，相应提高封装兼容性。需要说明的是，互连芯片8可以与第一芯片3同步键合于器件晶圆1上，也可以在第一芯片3键合于器件晶圆1之前或之后，与器件晶圆1键合。
在形成导电凸块5之后，形成塑封层，塑封层覆盖器件晶圆1及其上键合的第一芯片3。继续参考图7，当器件晶圆1上还键合有互连芯片8时，塑封层9还需要覆盖互连芯片8，并在形成塑封层9之后，对塑封层9进行减薄，以暴露出互连芯片8的互连结构81，从而便于互连结构81与外部电连，互连结构81可以为插塞等导电结构；再在塑封层9的顶面形成布线层10，布线层10与被暴露的互连结构81电连接，并对互连结构81进行再分布；布线层10上形成焊球等导电结构，以实现与外部电连。另外，还可以在形成布线层10之后，形成钝化层101，钝化层101覆盖布线层10，以对布线层10之间进行绝缘，并为后续形成焊球等导电结构提供工艺平台，钝化层101还可以起到防水、防氧化、防污染等作用。在其他实施例中，还可以在切割器件晶圆1成单元时，在单元上形成塑封层，以便后续研磨、切割等工艺。
当然，也可以在后续对上述器件进行切割以形成独立的芯片结构之后，对独立的芯片进行单独塑封，形成覆盖单独芯片的塑封层。本发明中也可以无需形成塑封层。比如，键合的第一芯片3为图像传感器芯片模组，可以不形成塑封层，如果形成塑封层，则需要在图像传感器芯片模组上进行开口，以暴露出滤光片。具体地，可以通过注塑工艺形成塑封层。注塑工艺的填充性能较好，可以使注塑剂较好地填充在多个第一芯片3之间，从而使第一芯片3具有良好的封装效果。在其他实施例中，还可以采用其他工艺形成塑封层。需要说明的是，当第一芯片3与器件晶圆1之间的间隙被可光刻键合材料完全填充时，塑封层无需填充在第一芯片3和器件晶圆1之间，从而节省塑封工艺的时间；当第一芯片3和器件晶圆1之间未完全被可光刻键合材料占据且存在间隙时，塑封层需要填充该间隙，以对第一芯片3进行更好的绝缘、密封以及保护。
在形成导电凸块5之后，第一芯片3通过第二焊垫31与第一焊垫11电连接，第一焊垫11与器件晶圆1内的器件电连，从而实现第一芯片3和器件晶圆1的电连接，第一焊垫11与器件晶圆1内的器件电连的情形包括：对应电连单颗第一芯片3的第一焊垫11与器件晶圆1内的器件电连，电性引出端13可以作为外部电连接路径，参照图6-图8；或者，通过单颗第一芯片3对应的器件晶圆1内的第一焊垫11与器件晶圆1内的同一器件电连，参照图9-图11；或者，第一焊垫11形成于器件晶圆1的介质层上时，通过形成于介质层中的电连接结构与器件晶圆1内的器件电性相连，参照图12；或者，相邻第一芯片之间对应电连的第一焊垫11与器件晶圆内的同一器件电连，参照图13。以完成不同器件和芯片的各种系统集成。
为了形成独立的封装结构，可以先对器件晶圆1的背面进行减薄工艺，减薄到合适厚度，以保证器件晶圆1内的器件的性能，又能减少封装厚度。沿切割道切割器件晶圆1，将器件晶圆1分割成多块，每块包括至少一个器件。切割器件晶圆1时，可以将第一芯片3的一面临时键合在临时载板上，以临时载板为支撑切割器件晶圆1。
综上所述，本发明实施例本发明通过电镀工艺在第一焊垫和第二焊垫围成的第一空隙中形成导电凸块，以实现第一芯片与器件晶圆直接电连接，并利用器件晶圆和连接层围成第一芯片所需要的空腔。第一、相对于传统的通过植球工艺形成导电凸快的方法，本发明相对于传统的封装工艺，工艺流程简单，封装效率高；第二、可以将所有的芯片粘接于器件晶圆之后，通过电镀工艺形成每一芯片与器件晶圆的电连接，相较于传统的焊接工艺实现电连接，极大的提高了封装效率；通过晶圆对晶圆的封装方法实现系统级集成，采用电镀方式直接形成电性互联，克服了晶圆对晶圆系统及封装电连接的难点问题，以及避免芯片对晶圆键合方案的对位精度、机台匹配考量，批量集成封装，提高产品质量和封装效率。第三、电镀工艺与封装前段的工艺兼容，可以利用传统的芯片制造工艺或晶圆级封装工艺实现的系统级封装工艺。第四，利用器件晶圆和连接层围成第一空腔，以满足第一芯片工作的空腔环境，这样在完成系统集成的同时，兼容第一芯片的空腔需求，降低了系统的封装高度，并且可以降低形成空腔的工艺难度，避免另外做封盖，节省了工艺步骤，降低成本。
进一步地，第一芯片与器件晶圆之间通过可光刻键合材料实现物理连接，即可以实现图形化形成空腔，又实现键合，工艺简化，而且可光刻键合材料覆盖所述第一空腔外围的区域，直接增强了整个结构的机械强度。
进一步地，通过对连接层与第一芯片重叠区域的设置，使重叠区域面积大于第一芯片面积的10％，可选覆盖第一芯片除第二焊垫以外的全部下表面，这样，在后续工艺形成塑封层时，保证第一芯片下方没有空隙，以提高第一芯片和器件晶圆的结合强度，提高成品率。另外，干膜材料的连接层，由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一芯片与器件晶圆的结合应力。
进一步地，当第一空隙的高度为5-200微米时，既满足了电镀液容易进入空隙进行电镀，也避免了第一空隙高度太高而导致电镀时间长的问题，从而兼顾了电镀效率与电镀的良率。
进一步地，通过对第一焊垫和第二焊垫的正对部分和错开部分的设置，以错开的部分可以更容易与电镀液接触，这样可以避免由于空隙小而导致电镀液不容易流入空隙而导致无法形成比较完好的导电凸块的问题；正对部分、错开部分的面积大于第一焊垫或第二焊垫的二分之一时，可以更好的实现电镀工艺，使形成的导电凸块尽可能完整的填充空隙内，避免形成的导电凸块与焊垫接触面积过小而导致电阻增大。
进一步的，由于无需利用焊接工艺，器件晶圆上的无需再形成阻焊剂和助焊剂，可以是具有光刻键合特性的有机介质层或者也可以是无机介质层，从而提升器件晶圆的形成效率，节省工艺。当顶层是具有光刻键合特性的有机介质层时，可以根据需要选择一定厚度的有机介质层，方便后续将第一芯片键合至器件晶圆上，无需额外形成键合层。当顶层是无机介质层时，相比有机介质层而言，电镀液在无机介质层上的表面张力小，电镀液更容易进入空隙中，提高导电凸块的形成良率。
实施例2
参考图14，与实施例1不同的是：第一芯片3形成有第二芯片7，第二芯片7与第一芯片3电连接。在本实施例中，在提供第一芯片时，第一芯片3远离器件晶圆1的一面形成有多个裸露的第三焊垫32，第三焊垫32与第二焊垫31分别位于第一芯片3的两面；在形成导电凸块5之后，提供第二芯片7；再将第二芯片7与第一芯片3键合，并在第二芯片7和第一芯片3之间形成第二空隙，在第二空隙内形成导电块，以电连接第一芯片3和第二芯片7。需要说明的是，第二芯片7可以仅与第一芯片3电连接，也可以通过第一芯片3与器件晶圆1实现电连。
键合第二芯片7和第一芯片3可参照实施例1中的键合第一芯片3和器件晶圆1，形成第二空隙并电镀形成导电块可参照实施例1中形成第一空隙和电镀形成导电凸块，其余步骤和有益效果可参照实施例1中所述，此处不再赘述。在其他实施例中，在第一芯片3与器件晶圆1形成导电凸块5前，第二芯片7与第一芯片3可以先键合，再通过电镀工艺同时形成电连接第一焊垫11和第二焊垫的导电凸块5以及电连接第三焊垫32和第二芯片7的导电凸块，制程整合，可以缩短工艺周期，降低工艺成本。在其他实施例中，可以采用植球工艺电连第二芯片7和第一芯片3，即通过植球工艺在第一芯片3的第三焊垫32上形成导电体71，再通过助焊剂利用回流焊工艺将第二芯片7上的焊垫焊接导电体上，以实现第二芯片7和第一芯片3的电连接，参照图15。
第二芯片7的类型可参照第一芯片1的类型选用。具体地，第二芯片7可以选用与第一芯片3同种类型的芯片，或者，第二芯片7可以选用与第一芯片3不同类型的芯片，第二芯片3的选用可根据实际设计需求确定，此处不作进一步地限定。
实施例3
参照图16，器件晶圆1具有相对的正面和背面，正面为开设有第一空腔2的一面，实施例1中的第一芯片3键合于器件晶圆1的正面，实施例3与实施例1不同的是：器件晶圆1的背面还键合第二芯片7，第二芯片7与器件晶圆1电连接。器件晶圆1背面键合第二芯片7的方法包括：提供第二芯片7，第二芯片7键合于器件晶圆1的背面。需要说明的是，第二芯片7与器件晶圆1的键合及电连方式参照实施例4中第一芯片3与器件晶圆1的键合及电连方式，此处不再赘述。另外，第二芯片7可以先于第一芯片3键合于器件晶圆1上，也可以在第一芯片3与器件晶圆1键合之后键合于器件晶圆1上。
当器件晶圆1的背面键合第二芯片7时，在形成器件晶圆1时，器件晶圆1的背面形成有多个裸露的第四焊垫12，以便于与后续键合的第二芯片7电连接，其余形成方式及有益效果均参照实施例1中在器件晶圆1的正面键合第一芯片3的方式，此处不再赘述。
应当注意，当器件晶圆1的正面键合有第一芯片3，背面键合有第二芯片7时，设置于器件晶圆1正面的第一芯片3和设置于第一器件晶圆1背面的第二芯片7之间可以电连接，也可以不电连。若两者电连，则在形成器件晶圆1时，器件晶圆1内还形成有插塞等电连结构，以将第一焊垫11和第四焊垫12电连接，从而实现键合于器件晶圆1正面的第一芯片3与键合于器件晶圆1背面的第二芯片7的电连接。应当注意，第一芯片3与第二芯片7的类型可以相同或不同。
实施例4
参考图6-图13，实施例4提供一种晶圆级系统封装结构，包括：
器件晶片1’，器件晶片1’的表面具有第一空腔2和多个裸露的第一焊垫11，第一焊垫11位于第一开口21外周；器件晶片1’可以包括6寸、8寸或12寸的含有器件的晶圆，或者为含有器件的单颗裸芯片。
第一芯片3，第一芯片3通过连接层6键合于器件晶片1’上，连接层6上设有第二开口22，第二开口22与第一开口21连通设置，第一芯片3、连接层6和器件晶片1’将第一开口21、第二开口22围成第一空腔2，第一空腔2作为其上第一芯片3的工作腔，第二焊垫31与第一焊垫11相对设置；
电镀工艺形成的导电凸块5，电连第一焊垫11和第二焊垫31。
在本实施例中，器件晶片1’与第一芯片3通过连接层6键合，连接层6避开第二焊垫11设置、覆盖导电凸块5外围的区域。连接层6的材料、厚度及其相对于第一芯片3、第二焊垫31、器件晶片1’、第一焊垫11和第一开口21的位置关系、有益效果可参照实施例1，此处不再赘述。
另外，连接层6避开第一焊垫11、第二焊垫31设置，并覆盖导电凸块5外围的区域，连接层6覆盖第一开口21并延伸至第一开口21外围，以便于在第一焊垫11和第二焊垫31之间电镀形成导电凸块5时，避免电镀液溢出至第一空腔2内，以避免第一空腔2受到污染。
第一芯片3含有第二空腔或未含有第二空腔，也就是说，第一芯片3可以是上下均需要空腔的芯片，比如体声波薄膜谐振器；第一芯片3也可以是仅需要具有上空腔或下空腔的芯片，比如表面声波谐振器。具体而言，当第一芯片3为一个时，器件晶片1’为器件晶圆经过切割以与单颗第一芯片3一一对应，第一芯片3含有第二空腔或未含有第二空腔；当第一芯片3的数量为至少两个时，器件晶片1’为未经切割的器件晶圆，至少部分第一芯片3具有第二空腔或至少部分第一芯片3不具有第二空腔。
第一芯片3还设有塑封层，塑封层覆盖器件晶片1’及其上键合的第一芯片3，以对第一芯片3进行更好的绝缘、密封以及保护。另外，由于部分芯片的特殊要求，比如第一芯片3采用麦克风芯片时，其工作腔即第一空腔2需要与外部空气连通，因此，器件晶片1’上设有贯穿器件晶片1’的连通孔，连通孔连通第一空腔和外部空气。
实施例5
参考图14-图15，与实施例4不同的是，实施例6的第一芯片3上还设有与第一芯片3键合且电连接的第二芯片7，第一芯片3与第二芯片7的连接结构可参照实施例2，其余结构参照实施例4，此处不作赘述。在其他实施例中，第一芯片3和第三芯片7之间还可以通过植球工艺键合电连。另外，第二芯片7可以选用与第一芯片3同种类的芯片，也可以选用与第一芯片不同种类的芯片，可根据实际需求进行选择。第二芯片7的类型可参照实施例1中第一芯片的类型，此处不再赘述。
实施例6
参考图16，器件晶片1’具有相对的正面和背面，第一开口21位于器件晶片1’的正面，实施例4中的第一芯片3键合设置于器件晶片1’的正面，实施例7中的器件晶片1’的正面和背面均设置有第一芯片3。在其他实施例中，器件晶片1’的背面设有第一芯片3。实施例4中的器件晶片1’的正面键合有第一芯片3，实施例6与实施例4不同的是：器件晶片1’的背面还键合第二芯片7，第二芯片7与器件晶片1’电连接。需要说明的是，第二芯片7与器件晶片1’的键合及电连结构参照实施例4中第一芯片3与器件晶片1’的键合及电连结构，此处不再赘述。另外，第二芯片7可以先于第一芯片3键合于器件晶片1’上，也可以在第一芯片3与器件晶片1’键合之后键合于器件晶片1’上。
当器件晶片1’的背面设有第二芯片7时，器件晶片1’的背面形成有多个裸露的第四焊垫12，以便于设置于器件晶片1’背面的第二芯片7与器件晶片1’电连接，其余形成方式及有益效果均参照实施例1中在器件晶圆1的正面键合第一芯片3的方式，此处不再赘述。
当器件晶片1’的正面键合有第一芯片3，背面键合有第二芯片7时，设置于器件晶片1’正面的第一芯片3和设置于器件晶片1’背面的第二芯片7之间可以电连接，也可以不电连。若设置于器件晶片1’正面的第一芯片3和设置于器件晶片1’背面的第二芯片7之间电连接，则器件晶片1’内还形成有电连接第一焊垫11和第四焊垫12的插塞等电连结构，以将器件晶片1’两面的芯片电连，其余结构可参照实施例4，其形成方法可参照实施例3，此处不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种晶圆级系统封装方法，其特征在于，包括：
形成器件晶圆，所述器件晶圆的第一表面具有多个裸露的第一焊垫，所述器件晶圆表面形成有第一开口，所述第一焊垫位于所述第一开口外周；
提供第一芯片，所述第一芯片具有多个裸露的第二焊垫；
在所述器件晶圆或所述第一芯片上形成连接层，所述连接层形成有第二开口；
通过所述连接层将所述第一芯片键合于所述器件晶圆上，所述第一芯片、所述连接层和所述器件晶圆将所述第一开口、所述第二开口围成第一空腔，所述第一空腔作为其上所述第一芯片的工作腔，所述第二焊垫与所述第一焊垫相对以围成第一空隙；
通过电镀工艺在所述第一空隙内形成导电凸块，所述导电凸块电连所述第一焊垫和所述第二焊垫。
2.根据权利要求1所述的晶圆级系统封装方法，其特征在于，所述连接层采用可光刻的键合材料，芯片粘结膜，金属，介质层，或聚合物材料之一或组合，所述可光刻键合材料包括膜状干膜或液态干膜。
3.根据权利要求1所述的晶圆级系统封装方法，其特征在于，所述连接层的厚度为5-200μm，所述连接层覆盖所述第一芯片面积的范围为10％。
4.根据权利要求1所述的晶圆级系统封装方法，其特征在于，所述连接层留有连通所述第一空隙流体通道，以使外部电镀液体流入所述第一空隙。
5.根据权利要求4所述的晶圆级系统封装方法，其特征在于，所述连接层位于所述第一空腔外围，并覆盖所述导电凸块外围的区域；或者，
所述连接层自所述第一空腔边界延伸至所述第一焊垫，所述连接层暴露所述第一焊垫。
6.根据权利要求1所述的晶圆级系统封装方法，其特征在于，所述电镀工艺包括化学镀。
7.根据权利要求6所述的晶圆级系统封装方法，其特征在于，所述化学镀包括：
化学镀钯浸金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟，化学钯的时间为7-32分钟；或者，
化学镍金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟；或者，
化学镍，其中化学镍的时间为30-50分钟。
8.根据权利要求1所述的晶圆级系统封装方法，其特征在于，第一焊垫和所述第二焊垫包括正对部分和错开部分，所述正对部分的面积大于所述第一焊垫或所述第二焊垫面积的二分之一。
9.根据权利要求1所述的晶圆级系统封装方法，其特征在于，所述连接层形成于所述第一芯片上，在将所述第一芯片与所述器件晶圆键合之前，刻蚀所述连接层形成第二开口，所述第二开口至少延伸至所述连接层的部分深度；在形成所述器件晶圆时，形成延伸至所述器件晶圆部分深度的第一开口；或者，
所述连接层形成于所述器件晶圆上，在将所述第一芯片与所述器件晶圆键合之前，刻蚀所述连接层和所述器件晶圆，形成贯穿所述连接层的第二开口和延伸至所述器件晶圆部分深度的第一开口。
10.根据权利要求1所述的晶圆级系统封装方法，其特征在于，所述第一开口的形成方法包括：
在所述器件晶圆上刻蚀形成所述第一开口；或者：
所述器件晶圆包括介质层，刻蚀所述介质层形成所述第一开口；或者，
形成器件晶圆时形成牺牲层，形成所述器件晶圆后去除所述牺牲层形成所述第一开口。
11.根据权利要求1所述的晶圆级系统封装方法，其特征在于，所述第一芯片远离所述器件晶圆的一面形成有多个裸露的第三焊垫；
提供第二芯片，将所述第二芯片与所述第三焊垫电连；和/或，
在所述器件晶圆背离形成有所述第一开口的一面键合所述第一芯片。
12.根据权利要求1所述的晶圆级系统封装方法，其特征在于，所述第一芯片包括CMOS芯片、CIS芯片、MLCC芯片、传感器模组芯片、MEMS芯片、滤波器芯片、逻辑芯片、存储芯片、电容、电感中的至少一种；或者，所述第一芯片包括带有塑封层的芯片、设有屏蔽层的芯片、一面暴露插塞的芯片、具有空腔的芯片或一面为接收辐射的芯片；或者，所述第一芯片包括有源器件或无源器件，其中：
所述传感器模组芯片包括至少传感射频信号、红外辐射信号、可见光信号、声波信号、电磁波信号其中之一的模组芯片；
所述MEMS芯片包括麦克风、压力传感器、陀螺仪、速度传感器、加速度传感器中的至少一种；
所述滤波器芯片包括：表面声波谐振器、体声波谐振器至少其中之一；
所述MLCC芯片包括：NP0、C0G、Y5V、Z5U、X7R、X5R电容器中的至少一种。
13.一种晶圆级系统封装结构，其特征在于，包括：
器件晶片，所述器件晶片的表面具有第一开口和多个裸露的第一焊垫，所述第一焊垫位于所述第一开口外周；
第一芯片，所述第一芯片通过连接层键合于所述器件晶片上，所述连接层上设有第二开口，所述第二开口与所述第一开口连通设置，所述第一芯片、所述连接层和所述器件晶圆将所述第一开口、所述第二开口围成第一空腔，所述第一空腔作为其上第一芯片的工作腔，所述第二焊垫与所述第一焊垫相对设置；
电镀工艺形成的导电凸块，电连所述第一焊垫和所述第二焊垫。
14.根据权利要求13所述的晶圆级系统封装结构，其特征在于，所述连接层包括可光刻键合材料，所述连接层留有连通所述第一空隙流体通道，以使外部电镀液体流入所述第一空隙。
15.根据权利要求13所述的晶圆级系统封装结构，其特征在于，所述连接层避开焊垫设置，并覆盖所述导电凸块外围的区域。
16.根据权利要求13所述的晶圆级系统封装结构，其特征在于，所述连接层的厚度为5-200μm，所述连接层至少覆盖所述第一芯片面积的10％。
17.根据权利要求13所述的晶圆级系统封装结构，其特征在于，第一焊垫和所述第二焊垫包括正对部分和错开部分，所述正对部分的面积大于所述第一焊垫或所述第二焊垫面积的二分之一。
18.根据权利要求13所述的晶圆级系统封装结构，其特征在于，所述第一芯片含有第二空腔或未含有第二空腔。
19.根据权利要求13所述的晶圆级系统封装结构，其特征在于，所述第一芯片上键合有与所述第一芯片电连接的第二芯片；和/或，
所述第一芯片键合设置于所述器件晶片开设有所述第一空腔的一面；和/或，
所述第一芯片键合设置于所述器件晶片背离开设有所述第一空腔的一面。
CN202110130763.8A 2021-01-29 2021-01-29 晶圆级系统封装方法及封装结构 Withdrawn CN114823390A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110130763.8A CN114823390A (zh) 2021-01-29 2021-01-29 晶圆级系统封装方法及封装结构
PCT/CN2022/072998 WO2022161248A1 (zh) 2021-01-29 2022-01-20 一种晶圆级系统封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110130763.8A CN114823390A (zh) 2021-01-29 2021-01-29 晶圆级系统封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN114823390A true CN114823390A (zh) 2022-07-29

Family

ID=82525386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110130763.8A Withdrawn CN114823390A (zh) 2021-01-29 2021-01-29 晶圆级系统封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN114823390A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117430080A (zh) * 2023-12-15 2024-01-23 苏州敏芯微电子技术股份有限公司 Mems传感器的制作方法及mems传感器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117430080A (zh) * 2023-12-15 2024-01-23 苏州敏芯微电子技术股份有限公司 Mems传感器的制作方法及mems传感器
CN117430080B (zh) * 2023-12-15 2024-02-20 苏州敏芯微电子技术股份有限公司 Mems传感器的制作方法及mems传感器

Similar Documents

Publication Publication Date Title
CN108335986B (zh) 一种晶圆级系统封装方法
US8508039B1 (en) Wafer scale chip scale packaging of vertically integrated MEMS sensors with electronics
CN113539851A (zh) 一种系统级封装方法及其封装结构
WO2022143930A1 (zh) 一种板级系统级封装方法、结构、电路板及形成方法
CN114823357A (zh) 晶圆级封装方法以及封装结构
WO2022161464A1 (zh) 晶圆级系统封装方法及晶圆级系统封装结构
CN114823391A (zh) 一种晶圆级系统封装结构及方法
CN113539852A (zh) 一种系统级封装方法及封装结构
CN113539855A (zh) 一种系统级封装方法及封装结构
CN113539859A (zh) 一种系统级封装方法及封装结构
CN114823390A (zh) 晶圆级系统封装方法及封装结构
CN114695145A (zh) 板级系统级封装方法及封装结构
KR101761502B1 (ko) 반도체 디바이스 및 그 제조 방법
WO2022161248A1 (zh) 一种晶圆级系统封装结构及封装方法
CN114823377A (zh) 一种晶圆级系统封装结构及封装方法
CN113539857A (zh) 一种系统级封装方法及封装结构
WO2022161249A1 (zh) 一种晶圆级封装结构及其制造方法
CN114823356A (zh) 晶圆级系统封装方法及晶圆级系统封装结构
CN117352502A (zh) 电子封装件及其制法
CN114823383A (zh) 一种晶圆级封装方法
CN114823393A (zh) 晶圆级系统封装方法及封装结构
CN114823381A (zh) 晶圆级系统封装方法及封装结构
CN114823372A (zh) 板级系统级封装方法及封装结构
CN114823354A (zh) 晶圆级封装方法及晶圆级封装结构
CN114823394A (zh) 一种晶圆级系统封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220729