CN117352502A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN117352502A
CN117352502A CN202210805110.XA CN202210805110A CN117352502A CN 117352502 A CN117352502 A CN 117352502A CN 202210805110 A CN202210805110 A CN 202210805110A CN 117352502 A CN117352502 A CN 117352502A
Authority
CN
China
Prior art keywords
electronic
photonic
external connection
hollowed
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210805110.XA
Other languages
English (en)
Inventor
高灃
王隆源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN117352502A publication Critical patent/CN117352502A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/121—Channel; buried or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Abstract

一种电子封装件及其制法，主要于一具有多个导电穿孔及至少一外接部的光子元件上配置一电性连接该导电穿孔的电子元件与一具有镂空区的功能件，再以包覆层包覆该电子元件与该功能件，以令该外接部外露于该镂空区与该包覆层，供光纤伸入该镂空区中而连接该外接部，以达到光电整合的目的。

Description

电子封装件及其制法
技术领域
本发明有关一种半导体装置，尤指一种具光子元件的电子封装件及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前第五代(5G)通讯技术的应用已扩展到物联网(Internet of Things，简称IoT)、工业物联网(Industrial Internet of Things，简称IIoT)、云端(Cloud)、人工智慧(artificialintelligence，简称AI)、自动驾驶汽车(Autonomous Car)与医疗(Medical)等领域，且随着应用层面的扩展在过程中将会产生非常大量的数据需要有效率的被传输、被计算与被储存。因此，近年来，大型数据中心与云端服务器对于数据的传输需求是大量的涌现，产业开始进入光通讯领域，使用“光”取代“电”作为数据传输的载体。
光通讯可提高传输的容量/效率/距离，以增加数据频宽与降低单位能耗，故硅光子(Silicon Photonics)的元件及其应用的产品进而开始重新被重视存在的价值与研发。
因此，如何整合硅光子的元件于封装制程中，实已成为目前业界亟待克服的难题。
发明内容
鉴于上述现有技术的种种缺陷，本发明提供一种电子封装件及其制法，可至少部分地解决现有技术中的问题。
本发明的电子封装件及其制法，以至少部分地解决现有技术中的问题。
本发明电子封装件，包括：光子元件，其具有相对的第一侧、第二侧及多个连通该第一侧与第二侧的导电穿孔，且该第一侧配置有电性连接该多个导电穿孔的外接部及多个未电性连接该多个导电穿孔与该外接部的虚接垫；电子元件，其设于该光子元件的第一侧上并电性连接该多个导电穿孔；功能件，其通过多个虚接凸块结合至该多个虚接垫上以设于该光子元件的第一侧上且具有贯穿该功能件的镂空区，以令该外接部外露于该镂空区，其中，该功能件未电性连接该光子元件；以及包覆层，其设于该光子元件的第一侧上且包覆该电子元件与该功能件，以令该包覆层外露该镂空区，供光纤连接该镂空区中的该外接部。
本发明还提供一种电子封装件的制法，包括：提供光子元件、电子元件与具有凹部的功能件，其中，该光子元件具有相对的第一侧、第二侧及多个连通该第一侧与第二侧的导电穿孔，且该第一侧配置有电性连接该多个导电穿孔的外接部与多个电性接触垫、及多个未电性连接该多个导电穿孔与该外接部的虚接垫；将该电子元件设于该光子元件的第一侧的该多个电性接触垫上，且将该功能件以其凹部朝向该外接部而通过多个虚接凸块结合至该多个虚接垫上以设于该光子元件的第一侧上，并使该凹部叠合于该外接部上，其中，该电子元件电性连接该多个导电穿孔，且该功能件未电性连接该光子元件；形成包覆层于该光子元件的第一侧上，以令该包覆层包覆该电子元件与该功能件；以及移除该包覆层的部分材料与该功能件的部分材料，以令该凹部形成贯穿该功能件的镂空区，使该外接部外露于该镂空区及该包覆层。
前述的制法中，采用单一次研磨作业，以移除该包覆层的部分材料与该功能件的部分材料。
前述的电子封装件及其制法，还包括布设挡块于该光子元件的第一侧上，以令该多个虚接垫围绕该挡块，且使该挡块围绕该外接部，并于形成该镂空区后，该挡块对应沿该镂空区的边缘配置。
前述的电子封装件及其制法，还包括于形成该镂空区后，将一封装基板接置于该光子元件的第二侧上。
前述的电子封装件及其制法，还包括于形成该镂空区前，将一封装基板接置于该光子元件的第二侧上。进一步，于形成该镂空区前，于该封装基板上配置至少一止挡件，使该止挡件环绕该光子元件。
前述的电子封装件及其制法中，该多个虚接凸块包含焊锡材料。
由上可知，本发明的电子封装件及其制法中，主要通过该光子元件具有导电穿孔的设计，以堆叠该电子元件而垂直整合至该封装基板上，不仅达到光电整合的目的，且该电子元件的信号直接传递至该光子元件，而该光子元件的信号直接传递至该光纤，使该电子元件与该光纤的间的信号传输路径可大幅缩短，以有效加快信号传输速度，因而可符合该电子封装件对于快速运行的效能需求，进而使应用该电子封装件的电子产品可于消费市场上具备竞争力。
附图说明
图1为本发明的电子封装件的制法的第一实施例的前置步骤的剖视示意图。
图2A至图2D为本发明的电子封装件的制法的第一实施例的剖视示意图。
图2E为图2D的后续制程的剖视示意图。
图2F为图2E的另一方式的剖视示意图。
图3A至图3E为本发明的电子封装件的制法的第二实施例的剖视示意图。
图4A为图2A的另一方式的剖视示意图。
图4A-1为图4A的后续制程的局部上视示意图。
图4B为图4A的后续制程的剖视示意图。
图4C为图4B的另一实施例的剖视示意图。
主要组件符号说明
1 半导体基材
2,3,4a,4b,5 电子封装件
2a 光子元件
20 半导体结构体
20a 第一侧
20b 第二侧
200 导电穿孔
21 电子元件
21a 作用面
21b 非作用面
210 电极垫
211 导电凸块
211a,221a 焊锡材料
211b,221b 铜柱
212,222,281 底胶
22 功能件
220 凹部
221 虚接凸块
23 包覆层
23a 第一表面
23b 第二表面
24 线路结构
240 介电层
241 线路重布层
242,252 电性接触垫
243 外接部
244 虚接垫
25 布线结构
250 绝缘层
251 线路层
26 导电元件
27 光纤
28 封装基板
280 焊球
282 止挡件
29 散热件
3a 封装模块
42 挡块
A 镂空区
L,S 切割路径。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
图1为本发明的电子封装件2的制法的第一实施例的前置步骤的剖面示意图。图2A至图2D为本发明的电子封装件2的制法的第一实施例的剖面示意图。
如图1所示，将一包含有多个功能件22阵列排列的半导体基材1进行切单作业，以获取多个具有凹部220及该多个虚接凸块(dummy bump)221的功能件22。
于本实施例中，该些虚接凸块221包含焊锡材料221a及/或其它金属材料，如铜柱(Cu pillar)221b。
如图2A所示，提供一包含有多个光子元件(Photonic die)2a阵列排列的晶圆级(wafer form)板体或整版面(panel)板体、至少一电子元件21及至少一具有凹部220的功能件22。该电子元件21与该功能件22设于该光子元件2a上。
所述的光子元件2a包含一半导体结构体20，如硅基板、玻璃板或其它适当板材，其具有相对的第一侧20a与第二侧20b，以采用导电硅穿孔(Through-silicon via，简称TSV)制程形成多个连通该第一侧20a与第二侧20b的导电穿孔200。
于本实施例中，该光子元件2a还包含至少一设于该第一侧20a上并电性连接该导电穿孔200的线路结构24，其具有至少一介电层240、设于该介电层240上且电性连接该导电穿孔200的线路重布层(redistribution layer，简称RDL)241及多个设于该介电层240上并外露于该介电层240的虚接垫(dummy pad)244，且最外层的线路重布层241具有多个外露于该介电层240的电性接触垫242，如微垫(micro pad，俗称μ-pad)，其中，该多个电性接触垫242的至少其中一者作为外接部243，以令该些虚接垫244环绕该外接部243。例如，形成该线路重布层241的材料为铜，且形成该介电层240的材料为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)或其它等的介电材。
再者，该光子元件2a可于其半导体结构体20的第二侧20b上形成一电性连接该导电穿孔200的布线结构25。例如，该布线结构25包括至少一绝缘层250及设于该绝缘层250上且电性连接该导电穿孔200的线路层251，其中，该线路层251可具有多个电性接触垫252，如C4型规格。例如，形成该线路层251的材料为铜，且形成该绝缘层250的材料为如聚对二唑苯(PBO)、聚酰亚胺(PI)、预浸材(PP)或其它等的介电材。
另外，该些虚接垫244与该线路重布层241分开配置而未相互连接，故该些虚接垫244未电性连接该线路重布层241，使该些虚接垫244无信号传输的功能。
所述的电子元件21为主动元件、被动元件或其组合者，其中，该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。
于本实施例中，该电子元件21为半导体芯片，其具有相对的作用面21a与非作用面21b，该作用面21a具有多个电极垫210，以通过多个导电凸块211采用覆晶方式焊接该线路重布层241，并以底胶212包覆该些导电凸块211。例如，该些导电凸块211包含焊锡材料211a及/或其它金属材料，如铜柱211b。
应可理解地，有关该电子元件21电性连接该光子元件2a的方式繁多，例如，该电子元件21可通过多个焊线(图略)以打线方式电性连接该线路重布层241、或直接接触该线路重布层241等，故不限于上述。
所述的功能件22通过多个虚接凸块(dummy bump)221结合至该些虚接垫244上，使该功能件22无法电性连接该光子元件2a或该线路结构24，且该功能件22以其凹部220对应设置于该外接部243上方，其中，该凹部220未贯穿该功能件22。
于本实施例中，所述的功能件22为半导体结构，其无传递信号功能的电极，如虚芯片(dummy die)，故基于简化制程的目的，该功能件22与该电子元件21可采用相同制程以设于该光子元件2a上。例如，采用覆晶制程，将该功能件22通过该多个虚接凸块221以凹部220朝向该光子元件2a(或该线路结构24)的方式焊接至该光子元件2a的第一侧20a或该线路结构24上，并以底胶222包覆该些虚接凸块221，其中，该些虚接凸块221作为支撑用，并无传递信号功能，故采用焊锡材料211a或其它金属材料，以增加支撑力。
因此，该功能件22通过该些虚接凸块221的焊接不仅可增强接合力，且可与该电子元件21采用相同置晶(die bond)制程，以减少于生产线上进行不同置晶制程的切换时间。
再者，该底胶222未覆盖该外接部243，且该底胶222可填入或未填入该凹部220中。
如图2B所示，形成一包覆层23于该光子元件2a的第一侧20a(或该线路结构24)上，以令该包覆层23包覆该电子元件21、该功能件22与该些底胶212,222，使该包覆层23保护该电子元件21以强化整体封装件的结构强度，其中，该包覆层23具有相对的第一表面23a与第二表面23b，以令该包覆层23以其第一表面23a结合至该线路结构24的介电层240(或该光子元件2a的第一侧20a)上。
于本实施例中，该包覆层23为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)。例如，该包覆层23的制程可选择液态封胶(liquid compound)、喷涂(injection)、压合(lamination)或模压(compression molding)等方式形成于该线路结构24(或该光子元件2a的第一侧20a)上。
如图2C所示，移除该包覆层23的第二表面23b的部分材料及该功能件22的部分材料，以令先前位于该功能件22中的该凹部220贯穿经薄化后的该功能件22，供作为镂空区A，进而使该外接部243外露于该镂空区A及该包覆层23的第二表面23b。
于本实施例中，可采用单一次研磨作业移除该包覆层23的第二表面23b的部分材料及该功能件22的部分材料。
再者，可通过研磨方式一并进行整平制程，使该包覆层23的第二表面23b齐平该电子元件21的非作用面21b，以令该电子元件21的非作用面21b外露于该包覆层23的第二表面23b。应可理解地，该整平制程可依需求移除该电子元件21的非作用面21b的部分材料。
如图2D所示，于形成该镂空区A后，先于该光子元件2a的第二侧20b的电性接触垫252上结合多个如焊锡凸块或焊球的导电元件26，使该光子元件2a电性连接该些导电元件26，再沿如图2C所示的切割路径L进行切单制程，以获取多个电子封装件2。
于本实施例中，该镂空区A可依需求插入至少一光纤27，以令该光纤27电性连接该外接部243。应可理解地，该功能件22围绕该外接部243以形成一插槽，供该光纤27对位该外接部243之用，故该功能件22不需配置线路，因而不同于现有电子连接器12需配置线路的结构。
再者，如图2E所示的电子封装件5的另一实施例，该光子元件2a亦可通过该些导电元件26设于一封装基板28上侧，使该光子元件2a电性连接该封装基板28，再于该封装基板28上形成底胶281，以包覆该些导电元件26，且于该封装基板28下侧可进行植球制程以形成多个电性连接该封装基板28的焊球280，供于后续制程中，该电子封装件5可通过该些焊球280设于一电路板(图略)上。进一步，该封装基板28上侧可依需求设置一散热件29。
较佳地，如图2F所示，于形成该底胶281前，可于该封装基板28上配置至少一环绕该光子元件2a的如绝缘材、半导体材或导电材等制作的止挡件(dam)282，以限制该底胶281的布设区域，故能避免该底胶281溢流至该封装基板28上的其它区域而污染线路的问题。
因此，本发明的制法通过该光子元件2a具有导电穿孔200的设计，以堆叠该电子元件21而垂直整合至该封装基板28上，不仅达到光电整合的目的，且该电子元件21的信号能直接传递至该光子元件2a，而该光子元件2a的信号通过该镂空区A能直接传递至该光纤27，故本发明的电子封装件2能大幅缩短该电子元件21与该光纤27之间的信号传输路径，以有效加快信号传输速度，因而能符合该电子封装件2对于快速运行的效能需求，进而使应用该电子封装件2的电子产品于消费市场上具备竞争力。
再者，于另一实施例中，该电子元件21与该光纤27之间的信号传输路径亦可依序为电子元件21、光子元件2a、封装基板28、光子元件2a及光纤27，故本发明仅需经由该封装基板28转传一次，因而本发明的电子封装件3,5于该电子元件21与该光纤27之间的信号传输路径仍符合需求。
另外，通过该功能件22形成镂空区A的设计，使该镂空区A的位置对应该光子元件2a的外接部243的位置(即光纤连接位置)，以外露该外接部243，供该光纤27对位而便于连接该光纤27。
另外，通过该功能件22对应遮盖于该光子元件2a的外接部243之处，使该凹部220叠合于该外接部243上，以于形成该包覆层23时，该包覆层23不会覆盖该外接部243(即光纤连接处)，故当研磨该功能件22以形成镂空区A时，能直接外露该外接部243(即光纤连接处)，而无需进一步移除该外接部243上的包覆层23的材料或其它材料。
图3A至图3D为本发明的电子封装件3的制法的第二实施例的剖面示意图。本实施例与第一实施例的差异在于镂空区A的形成步骤，其它制程大致相同，故以下不再赘述相同处。
如图3A所示，采用如图2A至图2B所示的制程，将该电子元件21与该功能件22设于该光子元件2a上，再以该包覆层23包覆该电子元件21、该功能件22与该些底胶212,222。
如图3B所示，于该光子元件2a上形成该些导电元件26，再沿如图3A所示的切割路径S进行切单制程，以获取多个封装模块3a。于本实施例中，于完成切单制程后，仍未形成该镂空区A。
如图3C所示，将该封装模块3a通过该些导电元件26设于一封装基板28上侧。
如图3D所示，于该封装基板28上形成该止挡件282，再以底胶281包覆该些导电元件26。接着，通过研磨方式移除该包覆层23的第二表面23b的部分材料及该功能件22的部分材料，以令该凹部220形成该镂空区A，使该外接部243外露于该镂空区A。
于本实施例中，可于该封装基板28上侧设置一散热件29，并于该封装基板28下侧进行植球制程以形成多个焊球280，如图3E所示。
因此，第一实施例的制法与第二实施例的制法虽可制作出相同的电子封装件3(如图3E或图2F所示)，但第二实施例的制法主要通过先进行切单制程以获取该封装模块3a，再于该封装基板28上的封装模块3a上形成该镂空区A，故相比于第一实施例的制法，第二实施例的制法应用于大尺寸封装件时可有效改善制程良率。例如，第一实施例于切单制程后，于运送如图2D所示的电子封装件2至该封装基板28的过程中，异物容易掉入该镂空区A中，导致该光纤27无法有效电性连接该光子元件2a，故当该电子封装件5进行电性检测时，容易发生断讯的问题，导致该电子封装件2无法符合电子产品的可靠度要求。
再者，第二实施例的制法因先形成该止挡件282，再进行用以形成该镂空区A的研磨作业，故于进行研磨作业时，如图3D所示，该止挡件282能增加整体结构强度，以分散研磨应力，因而能提升该电子封装件3的良率与可靠度。
另外，第一实施例的制法于晶圆级板体或整版面板体(即切单制程前的光子元件2a)上进行研磨作业，以形成该镂空区A，故只需进行一次研磨作业，即可生产所需的电子封装件2,5的数量。相对地，第二实施例的制法于切单制程后所得的多个封装模块3a上分别进行用以形成该镂空区A的研磨作业，故需进行多次研磨作业，才能生产所需的电子封装件3的数量。因此，第一实施例的产能会高于第二实施例的产能。
另外，如图4A及图4A-1所示，基于第一与第二实施例，于该功能件22设于该光子元件2a上之前(即图2A所示的制程前)，可先形成至少一挡块(dam)42于该光子元件2a的第一侧20a上，以令该多个虚接垫244围绕该挡块42，且使该挡块42围绕该外接部243，再将该功能件22以其凹部220设于该光子元件2a上，以于形成用以包覆该支撑用虚接凸块221的底胶222时，限制该底胶222的布设区域，而避免该底胶222溢流覆盖至该外接部243上的问题，如图4A-1所示。因此，于形成该镂空区A后，该挡块42与该外接部243将一并外露于该镂空区A，如图4B所示的电子封装件4a(可采用第一实施例的制法)或图4C所示的电子封装件4b(可采用第二实施例的制法)，且该挡块42并对应沿该镂空区A的边缘配置。
应可理解地，有关该挡块42的种类繁多，例如，以点胶方式形成如底胶的绝缘材(较佳实施例)或其它方式(如电镀金属、以粘固方式设置半导体预制件)等，并无特别限制。
因此，通过该挡块42的配置能防止该光子元件2a与该功能件22之间的底胶222溢流至该外接部243(即光纤连接处)的情况发生，因而能避免该光纤27无法顺利焊接至该外接部243(即光纤连接处)的问题。
本发明亦提供一种电子封装件2,3,4a,4b,5，包括：一光子元件2a、一电子元件21、一功能件22以及一包覆层23。
所述的光子元件2a具有相对的第一侧20a与第二侧20b、及多个连通该第一侧20a与第二侧20b的导电穿孔200，且该第一侧20a配置有电性连接该多个导电穿孔200的至少一外接部243及多个未电性连接该多个导电穿孔200与该外接部243的虚接垫244。
所述的电子元件21设于该光子元件2a的第一侧20a上并电性连接该多个导电穿孔200。
所述的功能件22通过多个虚接凸块221结合至该多个虚接垫244上以设于该光子元件2a的第一侧20a上且具有至少一贯穿该功能件22的镂空区A，以令该外接部243外露于该镂空区A，其中，该功能件22未电性连接该光子元件2a。
所述的包覆层23设于该光子元件2a的第一侧20a上且包覆该电子元件21与该功能件22，以令该包覆层23外露该镂空区A，供光纤27伸入该镂空区A中而连接该外接部243。
于一实施例中，该光子元件2a的第一侧20a上布设有围绕该外接部243的挡块42，以令该多个虚接垫244围绕该挡块42，且该挡块42对应沿该镂空区A的边缘配置。
于一实施例中，所述的电子封装件3,4a,4b,5还包括一接置该光子元件2a第二侧20b的封装基板28。例如，该封装基板28上配置有至少一环绕该光子元件2a的止挡件282。或者，该封装基板28上配置有一散热件29。
于一实施例中，该多个虚接凸块221包含焊锡材料。
综上所述，本发明的电子封装件及其制法，通过该光子元件具有导电穿孔的设计，以堆叠该电子元件而垂直整合两者，不仅达到光电整合的目的，且该电子元件的信号直接传递至该光子元件，而该光子元件的信号通过该镂空区直接传递至该光纤，故本发明的电子封装件能大幅缩短该电子元件与该光纤之间的信号传输路径，以有效加快信号传输速度，因而能符合该电子封装件对于快速运行的效能需求，进而使应用该电子封装件的电子产品于消费市场上具备竞争力。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (13)

1.一种电子封装件，包括：
光子元件，其具有相对的第一侧、第二侧及多个连通该第一侧与第二侧的导电穿孔，且该第一侧配置有电性连接该多个导电穿孔的外接部及多个未电性连接该多个导电穿孔与该外接部的虚接垫；
电子元件，其设于该光子元件的第一侧上并电性连接该多个导电穿孔；
功能件，其通过多个虚接凸块结合至该多个虚接垫上以设于该光子元件的第一侧上且具有贯穿该功能件的镂空区，以令该外接部外露于该镂空区，其中，该功能件未电性连接该光子元件；以及
包覆层，其设于该光子元件的第一侧上并包覆该电子元件与该功能件，且令该包覆层外露该镂空区，供光纤连接该镂空区中的该外接部。
2.如权利要求1所述的电子封装件，其中，该光子元件的第一侧上布设有围绕该外接部的挡块，以令该多个虚接垫围绕该挡块，且该挡块对应沿该镂空区的边缘配置。
3.如权利要求1所述的电子封装件，其中，该电子封装件还包括一接置该光子元件第二侧的封装基板。
4.如权利要求3所述的电子封装件，其中，该封装基板上配置有环绕该光子元件的止挡件。
5.如权利要求3所述的电子封装件，其中，该封装基板上配置有一散热件。
6.如权利要求1所述的电子封装件，其中，该多个虚接凸块包含焊锡材料。
7.一种电子封装件的制法，包括：
提供光子元件、电子元件与具有凹部的功能件，其中，该光子元件具有相对的第一侧、第二侧及多个连通该第一侧与第二侧的导电穿孔，且该第一侧配置有电性连接该多个导电穿孔的外接部与多个电性接触垫、及多个未电性连接该多个导电穿孔与该外接部的虚接垫；
将该电子元件设于该光子元件的第一侧的该多个电性接触垫上，且将该功能件以其凹部朝向该外接部而通过多个虚接凸块结合至该多个虚接垫上以设于该光子元件的第一侧上，并使该凹部叠合于该外接部上，其中，该电子元件电性连接该多个导电穿孔，且该功能件未电性连接该光子元件；
形成包覆层于该光子元件的第一侧上，以令该包覆层包覆该电子元件与该功能件；以及
移除该包覆层的部分材料与该功能件的部分材料，以令该凹部形成贯穿该功能件的镂空区，使该外接部外露于该镂空区及该包覆层。
8.如权利要求7所述的电子封装件的制法，其中该制法还包括布设挡块于该光子元件的第一侧上，以令该多个虚接垫围绕该挡块，且使该挡块围绕该外接部并于形成该镂空区后，该挡块对应沿该镂空区的边缘配置。
9.如权利要求7所述的电子封装件的制法，其中，该制法还包括于形成该镂空区后，将一封装基板接置于该光子元件的第二侧上。
10.如权利要求7所述的电子封装件的制法，其中，该制法还包括于形成该镂空区前，将一封装基板接置于该光子元件的第二侧上。
11.如权利要求10所述的电子封装件的制法，其中，该制法还包括于形成该镂空区前，于该封装基板上配置至少一止挡件，使该止挡件环绕该光子元件。
12.如权利要求7所述的电子封装件的制法，其中，该多个虚接凸块包含焊锡材料。
13.如权利要求7所述的电子封装件的制法，其中，采用单一次研磨作业，以移除该包覆层的部分材料与该功能件的部分材料。
CN202210805110.XA 2022-06-24 2022-07-08 电子封装件及其制法 Pending CN117352502A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111123709A TWI800416B (zh) 2022-06-24 2022-06-24 電子封裝件及其製法
TW111123709 2022-06-24

Publications (1)

Publication Number Publication Date
CN117352502A true CN117352502A (zh) 2024-01-05

Family

ID=86949023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210805110.XA Pending CN117352502A (zh) 2022-06-24 2022-07-08 电子封装件及其制法

Country Status (3)

Country Link
US (1) US20230420391A1 (zh)
CN (1) CN117352502A (zh)
TW (1) TWI800416B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6863846B2 (ja) * 2017-07-19 2021-04-21 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
WO2019050477A1 (en) * 2017-09-06 2019-03-14 Agency For Science, Technology And Research PHOTONIC INTEGRATED CIRCUIT BOX AND METHOD FOR FORMING THE SAME
US10930628B2 (en) * 2018-06-27 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method
US11315878B2 (en) * 2018-10-31 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Photonics integrated circuit package
TWI791881B (zh) * 2019-08-16 2023-02-11 矽品精密工業股份有限公司 電子封裝件及其組合式基板與製法
TWI732509B (zh) * 2020-04-01 2021-07-01 矽品精密工業股份有限公司 電子封裝件
US11694939B2 (en) * 2020-05-22 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package, integrated optical communication system
US11222867B1 (en) * 2020-07-09 2022-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package and manufacturing method thereof
TWI777633B (zh) * 2020-08-06 2022-09-11 力成科技股份有限公司 封裝結構及其製造方法

Also Published As

Publication number Publication date
US20230420391A1 (en) 2023-12-28
TW202401678A (zh) 2024-01-01
TWI800416B (zh) 2023-04-21

Similar Documents

Publication Publication Date Title
TWI703680B (zh) 半導體封裝件及其形成方法
CN109309074B (zh) 半导体封装件及其形成方法
WO2019179184A1 (zh) 一种封装结构及其制作方法、电子设备
KR20190005728A (ko) 이중 측면의 금속 라우팅을 갖는 반도체 패키지
CN110112115B (zh) 集成电路封装件及其形成方法
KR20160023529A (ko) 반도체 패키지 및 그 형성 방법
CN111952274B (zh) 电子封装件及其制法
CN113192894A (zh) 半导体封装
US11315878B2 (en) Photonics integrated circuit package
KR102415484B1 (ko) 패키지 구조체 및 그 제조 방법
KR102469446B1 (ko) 반도체 구조물 및 그 형성 방법
CN113053827A (zh) 半导体结构及其形成方法
CN112652608A (zh) 多芯片封装件及其制造方法
US20230369274A1 (en) Integrated circuit package and method of forming same
CN217062063U (zh) 堆叠封装体
CN110634848A (zh) 一种多芯片堆叠封装结构及其制作方法
KR101761502B1 (ko) 반도체 디바이스 및 그 제조 방법
CN115206894A (zh) 半导体封装件及其形成方法
CN117352502A (zh) 电子封装件及其制法
CN112838067A (zh) 芯片封装结构及其制造方法
US20240077669A1 (en) Integrated circuit package and method of forming same
US20230125546A1 (en) Semiconductor Device and Method of Making a Photonic Semiconductor Package
US20240145455A1 (en) Electronic package and manufacturing method thereof
US20230335536A1 (en) Semiconductor Packages and Methods of Forming the Same
CN117673031A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination