CN117038588A - 封装结构以及封装方法 - Google Patents

封装结构以及封装方法 Download PDF

Info

Publication number
CN117038588A
CN117038588A CN202210466508.5A CN202210466508A CN117038588A CN 117038588 A CN117038588 A CN 117038588A CN 202210466508 A CN202210466508 A CN 202210466508A CN 117038588 A CN117038588 A CN 117038588A
Authority
CN
China
Prior art keywords
chip
bonding
bonding region
substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210466508.5A
Other languages
English (en)
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202210466508.5A priority Critical patent/CN117038588A/zh
Priority to US18/096,088 priority patent/US20230352467A1/en
Publication of CN117038588A publication Critical patent/CN117038588A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

一种封装结构以及封装方法，结构包括：基板；第一芯片，包括相背的第一表面和第二表面，第一表面包括用于键合芯片组的第一键合区、以及用于键合第二芯片的第二键合区；第二表面键合于基板上；第二芯片，包括第三表面，第三表面包括键合于第二键合区上的第三键合区，第三表面的剩余区域作为第四键合区；导电柱，位于第四键合区上，且导电柱与第二芯片相背的一端键合于基板上；芯片组，键合于第一芯片的第一键合区上，且芯片组在第一芯片上的投影暴露出第二键合区；芯片组包括沿纵向堆叠的一个或多个第三芯片，且沿纵向上的相邻第三芯片之间电连接，与第一芯片相邻的第三芯片和第一芯片之间电连接。本发明实施例提升芯片之间的通信速度。

Description

封装结构以及封装方法
技术领域
本发明实施例涉及半导体封装领域，尤其涉及一种封装结构以及封装方法。
背景技术
对于单片芯片的尺寸，常规的芯片制造技术正在被推向它们的极限。然而，应用却渴望使用最新技术实现大尺寸集成电路的能力，芯片之间实现高速和小体积互连具有较大的挑战。
目前的一种解决方案是使用嵌入在硅衬底中的硅桥(Si Bridge)芯片的较小的集成电路，以通过硅桥芯片实现芯片与芯片之间的互连，进而提供异质芯片封装。
但是，目前封装结构的结构较为复杂，且芯片之间的通信速度仍有待提高。
发明内容
本发明实施例解决的问题是提供一种封装结构以及封装方法，提升芯片之间的通信速度，优化封装结构的性能。
为解决上述问题，本发明实施例提供一种封装结构，包括：基板；第一芯片，包括相背的第一表面和第二表面，所述第一表面包括用于键合芯片组的第一键合区、以及用于键合第二芯片的第二键合区；所述第二表面键合于所述基板上；第二芯片，包括第三表面，所述第三表面包括键合于所述第二键合区上的第三键合区，所述第三表面的剩余区域作为第四键合区；导电柱，位于所述第四键合区上，且所述导电柱与所述第二芯片相背的一端键合于所述基板上；芯片组，键合于所述第一芯片的第一键合区上，且所述芯片组在所述第一芯片上的投影暴露出所述第二键合区；所述芯片组包括沿纵向堆叠的一个或多个第三芯片，且沿纵向上的相邻所述第三芯片之间电连接，与所述第一芯片相邻的所述第三芯片和所述第一芯片之间电连接。
相应的，本发明实施例还提供一种封装方法，包括：提供承载基底；在所述承载基底上贴合第一芯片，所述第一芯片包括相背的第一表面和第二表面，所述第一表面包括用于键合芯片组的第一键合区、以及用于键合第二芯片的第二键合区；提供第二芯片，包括第三表面，所述第三表面包括与第二键合区对应的第三键合区，所述第三表面的剩余区域作为第四键合区；在所述第二芯片的第四键合区上形成导电柱；实现所述第三键合区与所述第二键合区之间的键合、以及所述导电柱与所述承载基底之间的键合，所述第二芯片与所述第一芯片之间电连接；提供芯片组，包括沿纵向堆叠的一个或多个第三芯片，且沿纵向上的相邻所述第三芯片之间电连接；实现所述芯片组与所述第一键合区之间的键合，且所述芯片组在所述第一芯片上的投影暴露出所述第二键合区，与所述第一芯片相邻的所述第三芯片和所述第一芯片之间电连接；在实现所述第三键合区与所述第二键合区之间的键合、以及实现所述芯片组与所述第一键合区之间的键合之后，去除所述承载基底；实现基板与所述第一芯片的第二表面、以及与所述导电柱之间的键合，所述基板分别与所述第一芯片、以及所述导电柱之间电连接。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的封装结构，所述第二芯片的第三表面包括键合于所述第二键合区上的第三键合区，所述第三表面的第四键合区上形成有导电柱，且所述导电柱与所述第二芯片相背的一端键合于所述基板上，芯片组键合于所述第一芯片的第一键合区上，且所述芯片组在所述第一芯片上的投影暴露出所述第二键合区，从而本发明实施例通过使所述芯片组在所述第一芯片上的投影暴露出所述第二键合区，能够为在第一芯片上键合部分第二芯片提供空间，进而将部分所述第二芯片直接堆叠并键合于第一芯片的第二键合区上，以实现第二芯片与所述第一芯片之间的电连接，进而通过第一芯片使第二芯片与第三芯片之间实现电连接，与通过芯片桥(Bridge)实现第二芯片与第一芯片之间的电连接相比，本发明实施例省去了所述芯片桥，有利于简化封装结构、以及减薄封装结构，并且缩短第二芯片与第一芯片之间、以及第二芯片与第三芯片的传输路径，进而提高第二芯片与第一芯片之间、以及第二芯片与第三芯片之间的通信速度，优化了封装结构的性能。
本发明实施例提供的封装方法中，在所述第二芯片的第四键合区上形成导电柱，随后实现所述第三键合区与第二键合区之间的键合、以及所述导电柱与所述承载基底之间的贴合，并且实现所述芯片组与第一键合区之间的键合，从而通过使所述第一芯片的第一表面包括用于键合芯片组的第一键合区、以及用于键合第二芯片的第二键合区，能够为在第一芯片上键合部分第二芯片提供空间，进而将部分所述第二芯片直接堆叠并键合于第一芯片的第二键合区上，以实现第二芯片与所述第一芯片之间的电连接，与通过芯片桥(Bridge)实现第二芯片与第一芯片之间的电连接相比，本发明实施例省去了所述芯片桥，有利于简化封装流程和封装结构、以及减薄封装结构，并且缩短第二芯片与第一芯片之间、以及第二芯片与第三芯片之间的传输路径，进而提高第二芯片与第一芯片之间、以及第二芯片与第三芯片之间的通信速度，优化了封装结构的性能。
附图说明
图1是一种封装结构的结构示意图；
图2和图3是另一种封装结构的结构示意图；
图4至图6是本发明封装结构一实施例的结构示意图；
图7至图16是本发明封装方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前封装结构的结构较为复杂，且芯片之间的通信速度仍有待提高。现结合两种封装结构分析封装结构的结构较为复杂，且芯片之间的通信速度仍有待提高的原因。
图1是一种封装结构的结构示意图。
封装结构包括：基板11，包括键合面(未标示)；转接板(interposer)12，键合于基板11的键合面上；一个或多个自下而上依次堆叠的第一芯片13，键合于转接板12上；第二芯片14，键合于第一芯片13侧部的转接板12上，第二芯片14与第一芯片13通过转接板12相互电连接。
封装结构中，第一芯片13与基板11之间通过转接板12实现电连接，第二芯片14与基板11之间通过转接板12实现电连接，并且，第二芯片14与第一芯片13通过转接板12相互电连接，有利于提高第一芯片13与第二芯片14之间的通信速度和连接性能。
但是，在半导体封装领域中，转接板12的成本较高，进而容易增加封装结构的成本，并且，通过转接板的方式实现芯片之间、以及芯片与基板之间的电连接，导致封装结构较为复杂。
图2和图3是另一种封装结构的结构示意图。其中，图2为剖面图，图3为图2对应的俯视图。
封装结构包括：基板4，包括键合面(未标示)；芯片桥(Bridge)3，键合于基板4的键合面上；封装层(未标示)，位于键合面上且覆盖芯片桥3的侧壁；第一芯片1，键合于封装层和芯片桥3上，且与芯片桥3电连接；第二芯片2，键合于第一芯片1露出的封装层和芯片桥3上，且与芯片桥3电连接，第二芯片2与第一芯片1之间通过芯片桥3相互连接。
封装结构中，采用芯片桥3使得第一芯片1与第二芯片2电连接，与利用转接板实现第一芯片与第二芯片之间电连接的方式相比，芯片桥3的成本更低，有利于降低封装结构的成本。
但是，第一芯片1和第二芯片2之间需要通过芯片桥3实现电连接，封装结构较为复杂，同时，第一芯片1和第二芯片2之间的传输路径较长，难以提高第一芯片1和第二芯片2之间的通信速度。
为了解决所述技术问题，本发明实施例提供一种封装结构，第二芯片的第三表面包括键合于第二键合区上的第三键合区，第三表面的第四键合区上形成有导电柱，且导电柱与第二芯片相背的一端键合于基板上，芯片组键合于第一芯片的第一键合区上，且芯片组在第一芯片上的投影暴露出第二键合区，从而本发明实施例通过使芯片组在第一芯片上的投影暴露出第二键合区，能够为在第一芯片上键合部分第二芯片提供空间，进而将部分第二芯片直接堆叠并键合于第一芯片的第二键合区上，以实现第二芯片与第一芯片之间的电连接，进而通过第一芯片使第二芯片与第三芯片之间实现电连接，与通过芯片桥实现第二芯片与第一芯片之间的电连接相比，本发明实施例省去了芯片桥，有利于简化封装结构、以及减薄封装结构，并且缩短第二芯片与第一芯片之间、以及第二芯片与第三芯片的传输路径，进而提高第二芯片与第一芯片之间、以及第二芯片与第三芯片之间的通信速度，优化了封装结构的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。图4和图6，示出了本发明封装结构一实施例的结构示意图。其中，图4为剖面图，图5为图4在P位置处的局部放大图，图6为图4对应的俯视图。
本实施例中，封装结构包括：基板100；第一芯片10，包括相背的第一表面101和第二表面102，第一表面101包括用于键合芯片组300的第一键合区10i(如图6所示)、以及用于键合第二芯片20的第二键合区10ii(如图6所示)；第二表面102键合于基板10上；第二芯片20，包括第三表面201，第三表面201包括键合于第二键合区10ii上的第三键合区20I(结合参考图9)，第三表面201的剩余区域作为第四键合区20II(结合参考图9)；导电柱130，位于第四键合区20II上，且导电柱130与第二芯片20相背的一端键合于基板100上；芯片组300，键合于第一芯片10的第一键合区10i上，且芯片组300在第一芯片10上的投影暴露出第二键合区10ii；芯片组300包括沿纵向堆叠的一个或多个第三芯片30，且沿纵向上的相邻第三芯片30之间电连接，与第一芯片10相邻的第三芯片30和第一芯片10之间电连接。
基板100用于实现与第一芯片10以及导电柱130之间的键合，进而实现第一芯片10、芯片组300及第二芯片20与基板100之间的封装集成和电学集成。
基板100分别与第一芯片10以及导电柱130之间电连接，从而基板100通过第一芯片10与芯片组300电连接，并且通过导电柱130与第二芯片20实现电连接。本实施例中，基板100为PCB(Printed Circuit Board，印刷电路板)。
第一芯片10的第一键合区10i用于与芯片组300进行键合，第一芯片10的第二键合区10ii用于与第二芯片20键合，从而通过第一芯片10，便能够实现第二芯片20与芯片组300中的各个第三芯片30之间的电连接。
本实施例中，第一芯片10为第一逻辑芯片，用于对芯片组300中的各个第三芯片30起到逻辑控制的作用。
第一芯片10的第二键合区10ii用于与第二芯片20的第三键合区20II键合，进而实现第一芯片10与第二芯片20之间的电连接。
结合参考图5，本实施例中，第一芯片10的第二键合区10ii内形成有第一接口电路410，第一接口电路410用于实现第二键合区10ii与第二芯片20的第三键合区20II的电连接。具体地，本实施例中，第一接口电路410包括连接结构110，连接结构110露出于第一芯片10表面。
连接结构110用于作为第一接口电路410的外接端，从而实现第一芯片10与第二芯片20之间的电连接。在具体实施例中，连接结构110可以为TSV(硅通孔互连结构)。
需要说明的是，第二键合区10ii占第一芯片10总面积的比例不宜过小，也不宜过大。如果比例过小，容易导致第一芯片10上为第二芯片20提供的键合空间过小，容易增加在第一芯片10上键合第二芯片20的难度；如果比例过大，容易导致第一芯片10所占的面积过大，进而容易增加封装结构的横向尺寸。为此，本实施例中，第二键合区10ii占第一芯片10总面积的5％至20％。
第二芯片20用于与第一芯片10进行键合，以实现与第一芯片10之间的电连接，进而通过第一芯片10，使得第二芯片20与堆叠于第一芯片10上的芯片组300实现电连接。
本实施例中，第二芯片20为第二逻辑芯片，用于对芯片组300进行逻辑控制。具体地，第二逻辑芯片可以为CPU芯片、GPU芯片或SoC芯片。
第二芯片20具有第一表面201，其中，第三键合区20I用于与第一芯片10的第二键合区10ii实现键合，第四键合区20II用于形成导电柱130，以通过导电柱130实现第二芯片20与基板100之间的电连接。
本实施例中，第三键合区20I与第二键合区10ii相对设置，且彼此电连接，进而实现第二芯片20与第一芯片10之间的电连接。
具体地，结合参考图5，第三键合区20I内形成有第二接口电路420，第二接口电路420与第一接口电路410相对设置且彼此电连接。
本实施例中，封装结构还包括：第一导电凸块210，位于第三键合区20I与第二键合区10ii之间。第一导电凸块210用于电连接第三键合区20I与第二键合区10ii之间，进而实现第一芯片10与第二芯片20之间的电连接。更具体地，第一导电凸块210电连接第一接口电路410和第二接口电路420。
需要说明的是，本实施例中，位于第三键合区20I与第二键合区10ii之间的第二导电凸块210为微凸块(μbump)，微凸块密度较高，有利于提高第一芯片10与第二芯片20之间的通信速度。
本实施例中，第一导电凸块210的材料包括锡、铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。作为示例，第一导电凸块210材料为锡。
导电柱130用于实现第二芯片20与基板100之间的电连接，并且，导电柱130还能够补偿第三表面201与第一芯片10的第二表面102之间的高度差异，使得导电柱130的与第二芯片20相背一侧的端部表面，与第一芯片10的第二表面102之间的高度差异较小，以便为键合基板100提供较为平坦的顶部表面，相应降低了键合基板100的工艺难度。因此，导电柱130的高度依据第二表面102与第三表面201之间的高度差而定。
需要说明的是，本实施例中，导电柱130与第一芯片10相背一侧的端部表面与第一芯片10的第二表面102相齐平，从而能够为在导电柱130和第二表面102上键合基板100提供平坦且高度一致的表面，有利于进一步降低键合基板100的难度。
其他实施例中，导电柱与第一芯片相背一侧的端部表面和第二表面的高度差在预设差值范围内时，也能够起到补偿第三表面和第二表面的高度差的作用。
本实施例中，导电柱130的数量为多个，多个导电柱130分立于第二芯片20的第四键合区20II上。
导电柱130的材料为导电材料。具体地，导电柱130的材料为金属，包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。本实施例中，导电柱130的材料为铜，即导电柱130为铜柱。
本实施例中，封装结构还包括：第二导电凸块220，位于基板100与第一芯片10的第二表面102之间、以及基板10和所述导电柱130与第二芯片20相背的一端之间。利用第二导电凸块220，实现基板100与第一芯片10的第二表面102之间、以及基板10与导电柱130之间的电连接。
本实施例中，第二导电凸块220与第一芯片10的第二表面102、导电柱130以及基板100相接触，从而基板100与第一芯片10的第一表面102之间、以及与导电柱130之间，仅需通过第二导电凸块220便能实现电连接，而无需额外的转接结构，有利于进一步缩短基板100与第一芯片10的第一表面102之间、以及与导电柱130之间的传输路径，进一步提升了封装结构的性能。
本实施例中，第二导电凸块220为第一焊球。本实施例中，第二导电凸块220的材料包括锡、铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。作为一种示例，第二导电凸块220的材料为锡。
具体地，第一焊球为C4(Controlled Collapse Chip Connection)，C4具有优良的电性能和热特性，而且，在同等焊球间距的情况下，C4能够实现较高的I/O密度，且还不受互连结构尺寸的限制，此外，C4还适于批量生产，并大大减小尺寸和重量。
芯片组300用于与第一芯片10键合，并通过第一芯片10实现与第二芯片20的电连接，从而形成相应的封装结构，以实现相应的功能。
本实施例中，沿纵向堆叠的一个或多个第三芯片30、与第一芯片10构成高宽带内存存储器(HBM)结构，通过采用HBM结构，有利于满足对更高的信息传输速度的要求。
本实施例中，第三芯片30为存储芯片，例如：DRAM芯片。相应地，本实施例中，第一芯片10作为第一逻辑芯片，用于控制存储芯片。
本实施例中，当芯片组300中第三芯片30的数量大于或等于两个时，沿纵向上的相邻第三芯片30之间电连接，从而实现第三芯片30之间的电学集成。其中，第三芯片30的数量可以为一个或多个。本实施例中，以第三芯片30的数量为四个为示例进行说明。在其他实施例中，第三芯片还可以为其他数量。
本实施例中，沿平行于第一芯片10表面的方向，第三芯片30的横向尺寸小于第一芯片10的横向尺寸，以便芯片组30暴露出部分第一芯片，即芯片组30暴露出第二键合区10ii，进而为在第一芯片10上键合第二芯片20提供空间。
与第一芯片10相邻的第三芯片30和第一芯片10之间电连接，从而通过实现芯片组30中的各个第三芯片30与第一芯片10之间的电连接，进而实现芯片组30与第一芯片10之间的电学集成。
本实施例中，封装结构还包括：第三导电凸块230，位于第一芯片10的第一键合区10i与芯片组300之间。通过第三导电凸块230，实现芯片组300与第一芯片10的第一键合区10i之间的电连接。
本实施例中，第三导电凸块230的材料包括锡、铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。作为示例，第三导电凸块230材料为锡。
需要说明的是，本实施例中，以第一芯片10与芯片组300之间通过第三导电凸块230实现键合、以及第二芯片20与第一芯片10之间通过第一导电凸块210实现键合为示例进行说明。但第一芯片与芯片组之间、第二芯片与第一芯片之间的键合方式不限于此。例如：在其他实施例中，第三导电凸块和第一导电凸块为同一导电凸块，从而通过同一导电凸块，便能够实现第一芯片与芯片组之间的键合、以及第二芯片与第一芯片之间的键合。
本实施例中，封装结构还包括：第一密封层140，位于第二键合区10ii与第三键合区20I之间且填充第一导电凸块120之间的空隙、以及填充第四键合区20II与导电柱130围成的区域内。
第一密封层140用于实现对第一导电凸块210以及导电柱130的密封，进而对第一导电凸块210以及导电柱130起到保护的作用，相应提高封装可靠性。
本实施例中，第一密封层140还填充于第一芯片10的第一键合区10i与芯片组300及第三导电凸块230围成的区域中，以密封第三导电凸块230。
作为一种示例，第一密封层140的材料为环氧树脂。
本实施例中，封装结构还包括：第一封装层310，位于基板100上且覆盖芯片组300和第二芯片20侧壁、以及第一芯片10。第一封装层310用于实现芯片组300与第一芯片10和第二芯片20的封装集成，第一封装层310还能够起到绝缘、密封以及防潮的作用，有利于提高封装可靠性。
作为一实施例，第一封装层310的材料为塑封(Molding)材料，例如：环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点。在其他实施例中，第一封装层还可以选用其他合适的封装材料。
在其他实施例中，封装结构还可以包括：第二封装层，位于芯片组侧部的第一芯片上且暴露出第二键合区。第二封装层暴露出第二键合区，以便实现第二键合区与第二芯片之间的键合。
本实施例中，封装结构还包括：第二密封层320，位于第二表面102与基板100之间的相邻第二导电凸块220之间的间隙内，以及第一封装层310的底面与基板100之间的相邻第二导电凸块220之间的间隙内，以实现对第二导电凸块220的密封。
作为一种示例，第二密封层320的材料为环氧树脂。
本实施例中，封装结构还包括：导热层340，位于芯片组300、第二芯片20和第一封装层310上。导热层340用于实现导热和散热的作用。
本实施例中，导热层340的材料为TIM(Thermal Interface Material，导热界面材料)。例如：导热层340的材料为硅胶。
本实施例中，封装结构还包括：封装外壳350，位于基板100上且包封芯片组300、第二芯片20、第一芯片10和第一封装层310。具体地，本实施例中，封装外壳350位于导热层340上且与导热层340相接触，从而使导热层340实现散热的功能。
封装外壳340用于对其内部的芯片起着机械保护和芯片电极向外过渡连接的作用，而且还有利于保障芯片各种功能参数的正确实现、以及电路使用时要求的环境条件。
本实施例中，封装外壳340的材料包括金属，即封装外壳340为金属封装外壳。在其他实施例中，封装外壳还可以为塑料封装外壳或陶瓷封装外壳等。
本实施例中，封装结构还包括：第四导电凸块360，位于基板100与第一芯片10相背的一侧表面上，第四导电凸块360用于实现封装结构与外部电路之间的电连接。本实施例中，第四导电凸块360为第二焊球。作为一示例，第二焊球的材料为锡。
相应的，本发明还提供一种封装方法。图7至图16是本发明封装方法一实施例中各步骤对应的结构示意图。以下结合附图，对本实施例封装方法进行详细说明。
参考图7，提供承载基底101。承载基底101用于为后续实现芯片组和第二芯片的键合提供工艺操作平台。
本实施例中，承载基底101为载体晶圆(carrier wafer)。在其他实施例中，承载基底还可以为其他类型的基底。本实施例中，承载基底101的材料可以包括硅、玻璃、氧化硅和氧化铝中的一种或多种。
参考图8，在承载基底101上贴合第一芯片10，第一芯片10包括相背的第一表面101和第二表面102，第一表面101包括用于键合芯片组的第一键合区10i、以及用于键合第二芯片的第二键合区10ii。
第一芯片10的第一键合区10i用于后续与芯片组进行键合，第一芯片10的第二键合区10ii用于后续与第二芯片键合，从而通过第一芯片10，便能够实现第二芯片与芯片组中的各个第三芯片之间的电连接。
本实施例中，第一芯片10为第一逻辑芯片，用于对芯片组中的各个第三芯片起到逻辑控制的作用。
在具体实施例中，可以采用临时键合的方式，在承载基底101上贴合第一芯片10，以便降低后续去除承载基底101的难度。
第一芯片10的第二键合区10ii用于与第二芯片20的第三键合区20II键合，进而实现第一芯片10与第二芯片20之间的电连接。
本实施例中，第一芯片10的第二键合区10ii内形成有第一接口电路，第一接口电路用于实现第二键合区10ii与第二芯片的第三键合区的电连接。
具体地，本实施例中，第一接口电路包括连接结构110，连接结构110露出于第一芯片10表面。
连接结构110用于作为第一接口电路的外接端，从而实现第一芯片10与第二芯片20之间的电连接。在具体实施例中，连接结构110可以为TSV(硅通孔互连结构)。
需要说明的是，第二键合区10ii占第一芯片10总面积的比例不宜过小，也不宜过大。如果比例过小，容易导致第一芯片10上为第二芯片提供的键合空间过小，容易增加在第一芯片10上键合第二芯片的难度；如果比例过大，容易导致第一芯片10所占的面积过大，进而容易增加封装结构的横向尺寸。为此，本实施例中，第二键合区10ii占第一芯片10总面积的5％至20％。
参考图9，提供第二芯片20，包括第三表面201，第三表面201包括与第二键合区10ii对应的第三键合区20I，第三表面201的剩余区域作为第四键合区20II。
第二芯片20用于后续与第一芯片10进行键合，以实现与第一芯片10之间的电连接，进而通过第一芯片10，使得第二芯片20与堆叠于第一芯片10上的芯片组实现电连接。
本实施例中，第二芯片20为第二逻辑芯片，用于对芯片组300进行逻辑控制。具体地，第二逻辑芯片可以为CPU芯片、GPU芯片或SoC芯片。
第二芯片20具有第一表面201，其中，第三键合区20I用于后续与第一芯片10的第二键合区10ii实现键合，第四键合区20II用于后续形成导电柱，以通过导电柱实现第二芯片20与基板之间的电连接。
在后续实现第二芯片20的第三键合区20I与第一芯片10的第二键合区10ii的键合的过程中，第三键合区20I与第一芯片10的第二键合区10ii相对设置且彼此电连接，进而实现第二芯片20与第一芯片10之间的电连接。
具体地，第三键合区20I内形成有第二接口电路420，第二接口电路420用于与第一芯片10的第一接口电路410电连接，进而实现第二芯片与第一芯片的电连接。
参考图10，在第二芯片20的第四键合区20II上形成导电柱130。
在后续去除承载基底105之后，导电柱130用于实现第二芯片20与后续的基板之间的电连接，并且，后续实现第二芯片20的第三键合区20I与第一芯片10的第二键合区10ii之间的键合之后，导电柱130还能够补偿第三表面201与第一芯片10的第二表面102的高度差异，使得导电柱130与第二芯片相背一侧的端部表面，与第一芯片10的第二表面102之间的高度差异较小，以便在后续键合基板的过程中，能够为键合基板提供较为平坦的顶部表面，相应降低了后续键合基板的工艺难度。
因此，导电柱130的高度依据后续实现第二芯片20的第三键合区20I与第一芯片10的第二键合区10ii之间的键合后，第一芯片的第二表面102与第二芯片20的第三表面201之间的高度差而定。
本实施例中，导电柱130的数量为多个，多个导电柱130分立于第二芯片20的第四键合区20II上。
导电柱130的材料为导电材料。具体地，导电柱130的材料为金属，包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。本实施例中，导电柱130的材料为铜，即导电柱130为铜柱。
作为一种示例，在第二芯片20的第四键合区20II上形成导电柱130的步骤包括：在第二芯片20上形成图形化层(图未示)，图形化层中形成有多个位于第四键合区20II的通孔；形成填充于通孔内的导电柱130；去除图形化层。
图形化层用于为形成导电柱提供支撑作用。通孔用于定义导电柱的形成位置、尺寸和形状。
本实施例中，填充通孔的工艺包括化学气相沉积工艺、物理气相沉积工艺和电化学镀工艺中的一种或两种。
去除图形化层，以便暴露出第二芯片20的第三表面201，以便后续实现第二芯片20的第三键合区20I与第一芯片的第二键合区10ii之间的键合。
参考图11至图13，图11为剖面图，图12为图11在P位置处的局部放大图，图13为图11对应的俯视图，实现第三键合区20I与第二键合区10ii之间的键合、以及导电柱130与承载基底105之间的键合，第二芯片20与第一芯片10之间电连接。
第三键合区20I与第二键合区10ii之间相键合，即将部分第二芯片20直接堆叠并键合于第一芯片10的第二键合区10ii上，以实现第二芯片20与第一芯片10之间的电连接，进而通过第一芯片10使第二芯片20与后续的第三芯片之间实现电连接，与通过芯片桥(Bridge)实现第二芯片与第一芯片之间的电连接相比，本实施例省去了芯片桥，有利于简化封装流程和封装结构、以及减薄封装结构，并且缩短第二芯片20与第一芯片10之间、以及第二芯片20与第三芯片的传输路径，进而提高第二芯片20与第一芯片10之间、以及第二芯片20与第三芯片之间的通信速度，优化了封装结构的性能。
具体地，本实施例中，第三键合区20I与第二键合区10ii相对设置，且第三键合区20I与第二键合区10ii通过第一导电凸块210电连接。
第一导电凸块210用于电连接第三键合区20I与第二键合区10ii，进而实现第一芯片10与第二芯片20之间的电连接。更具体地，第一导电凸块210电连接第一接口电路410和第二接口电路420。
需要说明的是，本实施例中，位于第三键合区20I与第二键合区10ii之间的第二导电凸块210为微凸块(μbump)，微凸块密度较高，有利于提高第一芯片10与第二芯片20之间的通信速度。
本实施例中，第一导电凸块210的材料包括锡、铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。作为一种示例，第一导电凸块210的材料为锡。
具体地，本实施例中，在第二芯片20的第三键合区20II上形成第一导电凸块210；实现第一导电凸块210与第二键合区10ii的连接。
在其他实施例中，还可以是在第一芯片的第二键合区上形成第一导电凸块；实现第一导电凸块与第三键合区之间的连接。或者，在第一芯片的第二键合区上形成第一子凸块；在第二芯片的第三键合区上形成第二子凸块；实现第一子凸块和第二子凸块之间的连接。
需要说明的是，本实施例中，在实现第三键合区20I与第二键合区10ii之间的键合、以及导电柱130与承载基底105之间的键合之后，导电柱130与第一芯片10相背一侧的端部表面与第一芯片10的第二表面102相齐平，从而在后续去除承载基底105后，能够为在导电柱130和第一芯片10的第二表面102上键合基板提供平坦且高度一致的表面，有利于降低后续键合基板的难度。
其他实施例中，导电柱与第一芯片相背一侧的端部表面和第二表面的高度差在预设差值范围内时，也能够起到补偿第三表面和第二表面的高度差的作用。
继续参考图11至图13，提供芯片组300，包括沿纵向堆叠的一个或多个第三芯片30，且沿纵向上的相邻第三芯片30之间电连接。
芯片组300用于后续与第一芯片10键合，并通过第一芯片10实现与第二芯片的电连接，从而形成相应的封装结构，以实现相应的功能。
在后续实现芯片组300与第一芯片10的键合后，沿纵向堆叠的一个或多个第三芯片30、与第一芯片10构成高宽带内存存储器(HBM)结构，通过采用HBM结构，有利于满足对更高的信息传输速度的要求。
本实施例中，第三芯片30为存储芯片，例如：DRAM芯片。相应地，本实施例中，在后续实现芯片组300与第一芯片10之间的键合之后，第一芯片10作为第一逻辑芯片，用于控制存储芯片。
本实施例中，当芯片组300中第三芯片30的数量大于或等于两个时，沿纵向上的相邻第三芯片30之间电连接，从而实现第三芯片30之间的电学集成。其中，第三芯片30的数量可以为一个或多个。本实施例中，以第三芯片30的数量为四个为示例进行说明。在其他实施例中，第三芯片还可以为其他数量。
本实施例中，沿平行于第一芯片10表面的方向，第三芯片30的横向尺寸小于第一芯片10的横向尺寸，以便后续将芯片组键合于第一芯片10上后，芯片组30能够暴露出部分第一芯片，即芯片组30能够暴露出第二键合区10ii，以便为在第一芯片上键合第二芯片提供空间。
继续参考图11至图13，实现芯片组30与第一键合区10i之间的键合，且芯片组300在第一芯片10上的投影暴露出第二键合区10ii，与第一芯片10相邻的第三芯片30和第一芯片10之间电连接。
与第一芯片10相邻的第三芯片30和第一芯片10之间电连接，从而通过实现芯片组30中的各个第三芯片30与第一芯片10之间的电连接，进而实现芯片组30与第一芯片10之间的电学集成。
芯片组300在第一芯片10上的投影暴露出第二键合区10ii，以便在第二键合区10ii上键合部分第二芯片20。
本实施例中，通过第三导电凸块230，实现芯片组300与第一芯片10的第一键合区10i之间的键合。
本实施例中，第三导电凸块230的材料包括锡、铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。作为一种示例，第三导电凸块230的材料为锡。
作为一种示例，在芯片组300上，形成第三导电凸块230；实现第三导电凸块230与第一芯片10之间的连接。
在其他实施例中，还可以是在第一芯片上形成第三导电凸块；实现第三导电凸块与芯片组之间的连接。或者，在第一芯片上形成第三子凸块；在芯片组上形成第四子凸块；实现第三子凸块和第四子凸块之间的连接。
需要说明的是，本实施例中，以在承载基底105上贴合第一芯片10之后，实现芯片组300与第一键合区10i之间的键合为示例进行说明。
在其他实施例中，还可以是在承载基底上贴合第一芯片之前，实现芯片组与第一键合区之间的键合。
在具体实施中，封装方法还可以包括：在实现芯片组与第一键合区之间的键合之后，且在承载基底上贴合第一芯片之前，在第一芯片上形成覆盖第二芯片侧壁的第二封装层，第二封装层覆盖第二键合区。
相应的，封装方法还包括：在形成第二封装层之后，且在实现第三键合区与第二键合区之间的键合之前，去除位于第二键合区的第二封装层，暴露出第二键合区，以便实现第二键合区与第二芯片之间的键合。具体地，可以采用干法刻蚀工艺，去除位于第二键合区的第二封装层。
还需要说明的是，在具体实施中，可以是在第一芯片10上键合芯片组300之后，实现第一芯片10的第二键合区10ii与第二芯片20的第三键合区20II之间的键合。或者，也可以是在实现第一芯片10的第二键合区10ii与第二芯片20的第三键合区20II之间的键合之后，在第一芯片10的第一键合区10i上键合芯片组。
此外，本实施例中，以第一芯片10与芯片组300之间通过第三导电凸块230实现键合、以及第二芯片20与第一芯片10之间通过第一导电凸块210实现键合为示例进行说明。但第一芯片与芯片组之间、第二芯片与第一芯片之间的键合方式不限于此。例如：在其他实施例中，还可以是在第一芯片上形成导电凸块，并通过导电凸块，实现第一芯片与芯片组之间的键合、以及第二芯片与第一芯片之间的键合。
参考图14，本实施例中，封装方法还包括：在实现第三键合区20I与第二键合区10ii之间的键合、以及实现芯片组300与第一键合区10i之间的键合之后，在承载基底105上形成覆盖芯片组300和第二芯片20侧壁、以及第一芯片10的第一封装层310。
第一封装层310用于实现芯片组300与第一芯片10和第二芯片20的封装集成，第一封装层310还能够起到绝缘、密封以及防潮的作用，有利于提高封装可靠性。
作为一实施例，第一封装层310的材料为塑封(Molding)材料，例如：环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点。在其他实施例中，第一封装层还可以选用其他合适的封装材料。
需要说明的是，本实施例中，在承载基底105上键合第一芯片10之后，实现芯片组300与第一芯片10之间的键合，以及实现第二芯片20与第一芯片10之间的键合，因此，在形成第一封装层310的步骤中，第一封装层310对第一芯片10、第二芯片20以及芯片组300的封装效果更好，第一封装层310对第一芯片10、第二芯片20以及芯片组300的整体固定性、以及密封性较好，有利于提高封装可靠性。
本实施例中，形成第一封装层310的步骤包括：在承载基底105上形成覆盖芯片组300与第一芯片10和第二芯片20的封装材料层(图未示)，封装材料层还覆盖芯片组300和第二芯片20的顶部；去除位于芯片组300和第二芯片20顶部的封装材料层。
本实施例中，采用塑封工艺，形成封装材料层。在其他实施例中，基于实际的工艺需求，还可以采用其他合适的工艺，形成封装材料层。
本实施例中，采用研磨(grinding)工艺，去除位于芯片组300和第二芯片20顶部的封装材料层，从而提高第一封装层310的顶面平坦度，进而有利于后续工艺的进行。
需要说明的是，本实施例中，在实现第三键合区20I与第二键合区10ii之间的键合、以及实现芯片组300与第一键合区10i之间的键合之后，且在形成第一封装层310之前，封装方法还包括：形成密封层140，位于第二键合区10ii与第三键合区20I之间且填充第一导电凸块210之间的空隙、以及填充第四键合区20II与导电柱130围成的区域内。
本实施例中，密封层140用于作为第一密封层140。
第一密封层140用于实现对第一导电凸块210以及导电柱130的密封，进而对第一导电凸块210以及导电柱130起到保护的作用，相应提高封装可靠性。
本实施例中，第一密封层140还填充于第一芯片10的第一键合区10i与芯片组300及第三导电凸块230围成的区域中，从而实现对第三导电凸块230的密封。
作为一种示例，第一密封层140的材料为环氧树脂。具体地，本实施例中，采用底部填胶(under fill)工艺，形成第一密封层140。
参考图15，去除承载基底105，暴露出第一芯片10的第二表面102以及导电柱130与第二芯片20相背的端部表面，以便后续实现第一芯片10的第二表面102与基板、以及导电柱130与基板之间的键合。
具体地，通过解键合处理，去除承载基底105。
参考图16，实现基板100与第一芯片10的第二表面102、以及与导电柱130之间的键合，基板100分别与第一芯片10、以及导电柱130之间电连接。
实现基板100与第一芯片10的第二表面102、以及与导电柱130之间的键合，进而实现芯片组300及第一芯片10与第二芯片20与基板100之间的封装集成和电学集成。
基板100分别与第一芯片10、以及导电柱130之间电连接，从而基板100通过第一芯片10与芯片组300实现电连接，并且通过导电柱130与第二芯片20实现电连接。
本实施例中，基板100为PCB。
本实施例中，利用第二导电凸块220，实现基板100与第一芯片10的第二表面102之间、以及基板10与导电柱130之间的电连接。
本实施例中，第二导电凸块220与第一芯片10的第二表面102、导电柱130以及基板100相接触，从而基板100与第一芯片10的第一表面102之间、以及与导电柱130之间，仅需通过第二导电凸块220便能实现电连接，而无需额外的转接结构，有利于进一步缩短基板100与第一芯片10的第一表面102之间、以及与导电柱130之间的传输路径，进一步提升了封装结构的性能。
本实施例中，第二导电凸块220为第一焊球。本实施例中，第二导电凸块220的材料包括锡、铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。作为一种示例，第二导电凸块220的材料为锡。
具体地，第一焊球为C4(Controlled Collapse Chip Connection)，C4具有优良的电性能和热特性，而且，在同等焊球间距的情况下，C4能够实现较高的I/O密度，且还不受互连结构尺寸的限制，此外，C4还适于批量生产，并大大减小尺寸和重量。
本实施例中，利用第二导电凸块220，实现基板100与第一芯片10的第二表面102之间、以及基板10与导电柱130之间的电连接后，还进行底部填充工艺，在第二表面102与基板100之间的相邻第二导电凸块220之间的间隙内，以及第一封装层310的底面与基板100之间的相邻第二导电凸块220之间的间隙内填充第二密封层320，以实现对第二导电凸块220的密封。
作为一种示例，第二密封层320的材料为环氧树脂。
还需要说明的是，在实现基板100与第一芯片10的第二表面102、以及与导电柱130之间的键合后，封装方法还包括：在芯片组300、第二芯片20和第一封装层310上形成导热层340。导热层340用于实现导热和散热的作用。
本实施例中，导热层340的材料为TIM(Thermal Interface Material，导热界面材料)。例如：导热层340的材料为硅胶。
本实施例中，封装方法还包括：在形成导热层340后，在基板100上形成封装外壳350，封装外壳350包封芯片组300、第二芯片20、第一芯片10和第一封装层310。具体地，本实施例中，封装外壳350位于导热层340上且与导热层340相接触，从而使导热层340实现散热的功能。
封装外壳340用于对其内部的芯片起着机械保护和芯片电极向外过渡连接的作用，而且还有利于保障芯片各种功能参数的正确实现、以及电路使用时要求的环境条件。
本实施例中，封装外壳340的材料包括金属，即封装外壳340为金属封装外壳。在其他实施例中，封装外壳还可以为塑料封装外壳或陶瓷封装外壳等。
本实施例中，封装方法还包括：在基板100与第一芯片10相背的一侧表面上形成第四导电凸块360，第四导电凸块360用于实现封装结构与外部电路之间的电连接。
本实施例中，第四导电凸块360为第二焊球。作为一示例，第二焊球的材料为锡。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种封装结构，其特征在于，包括：
基板；
第一芯片，包括相背的第一表面和第二表面，所述第一表面包括用于键合芯片组的第一键合区、以及用于键合第二芯片的第二键合区；所述第二表面键合于所述基板上；
第二芯片，包括第三表面，所述第三表面包括键合于所述第二键合区上的第三键合区，所述第三表面的剩余区域作为第四键合区；
导电柱，位于所述第四键合区上，且所述导电柱与所述第二芯片相背的一端键合于所述基板上；
芯片组，键合于所述第一芯片的第一键合区上，且所述芯片组在所述第一芯片上的投影暴露出所述第二键合区；所述芯片组包括沿纵向堆叠的一个或多个第三芯片，且沿纵向上的相邻所述第三芯片之间电连接，与所述第一芯片相邻的所述第三芯片和所述第一芯片之间电连接。
2.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括：第一封装层，位于所述基板上且覆盖所述芯片组和第二芯片侧壁、以及所述第一芯片。
3.如权利要求1所述的封装结构，其特征在于，所述第二键合区与所述第三键合区相对设置；所述封装结构还包括：第一导电凸块，位于所述第二键合区与所述第三键合区之间。
4.如权利要求3所述的封装结构，其特征在于，所述封装结构还包括：第一密封层，位于所述第二键合区与所述第三键合区之间且填充所述第一导电凸块之间的空隙、以及填充所述第四键合区与所述导电柱围成的区域内。
5.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括：第二导电凸块，位于所述基板与所述第一芯片的第二表面之间、以及所述基板和所述导电柱与第二芯片相背的一端之间。
6.如权利要求5所述的封装结构，其特征在于，所述封装结构还包括：第一封装层，位于所述基板上且覆盖所述芯片组和第二芯片侧壁、以及所述第一芯片；第二密封层，位于所述第二表面与所述基板之间的相邻所述第二导电凸块之间的间隙内，以及所述第一封装层的底面与基板之间的相邻第二导电凸块之间的间隙内。
7.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括：第二封装层，位于所述芯片组侧部的所述第一芯片上且暴露出所述第二键合区。
8.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括：第三导电凸块，位于所述第一芯片的第一键合区与所述芯片组之间。
9.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括：第四导电凸块，位于所述基板与所述第一芯片相背的一侧表面上。
10.如权利要求1-9任一项所述的封装结构，其特征在于，所述第二键合区占所述第一芯片总面积的5％至20％。
11.如权利要求1-9任一项所述的封装结构，其特征在于，所述第一芯片为第一逻辑芯片，所述第二芯片为第二逻辑芯片，所述第三芯片为存储芯片。
12.如权利要求1-9任一项所述的封装结构，其特征在于，所述封装结构还包括：导热层，位于所述芯片组和第二芯片上；封装外壳，位于所述基板上且包封芯片组、第二芯片和第一芯片，所述封装外壳与所述导热层相接触。
13.一种封装方法，其特征在于，包括：
提供承载基底；
在所述承载基底上贴合第一芯片，所述第一芯片包括相背的第一表面和第二表面，所述第一表面包括用于键合芯片组的第一键合区、以及用于键合第二芯片的第二键合区；
提供第二芯片，包括第三表面，所述第三表面包括与第二键合区对应的第三键合区，所述第三表面的剩余区域作为第四键合区；
在所述第二芯片的第四键合区上形成导电柱；
实现所述第三键合区与所述第二键合区之间的键合、以及所述导电柱与所述承载基底之间的键合，所述第二芯片与所述第一芯片之间电连接；
提供芯片组，包括沿纵向堆叠的一个或多个第三芯片，且沿纵向上的相邻所述第三芯片之间电连接；
实现所述芯片组与所述第一键合区之间的键合，且所述芯片组在所述第一芯片上的投影暴露出所述第二键合区，与所述第一芯片相邻的所述第三芯片和所述第一芯片之间电连接；
在实现所述第三键合区与所述第二键合区之间的键合、以及实现所述芯片组与所述第一键合区之间的键合之后，去除所述承载基底；
实现基板与所述第一芯片的第二表面、以及与所述导电柱之间的键合，所述基板分别与所述第一芯片、以及所述导电柱之间电连接。
14.如权利要求13所述的封装方法，其特征在于，所述封装方法还包括：在实现所述第三键合区与所述第二键合区之间的键合、以及实现所述芯片组与所述第一键合区之间的键合之后，且在去除所述承载基底之前，在所述承载基底上形成覆盖所述芯片组和第二芯片侧壁、以及所述第一芯片的第一封装层。
15.如权利要求13所述的封装方法，其特征在于，在所述承载基底上贴合第一芯片之后，且在去除所述承载基底之前，实现所述芯片组与所述第一键合区之间的键合。
16.如权利要求13所述的封装方法，其特征在于，在所述承载基底上贴合第一芯片之前，实现所述芯片组与所述第一键合区之间的键合。
17.如权利要求16所述的封装方法，其特征在于，所述封装方法还包括：在实现所述芯片组与第一键合区之间的键合之后，且在所述承载基底上贴合第一芯片之前，在所述第一芯片上形成覆盖所述第二芯片侧壁的第二封装层，所述第二封装层覆盖所述第二键合区；
所述封装方法还包括：在形成所述第二封装层之后，且在实现所述第三键合区与所述第二键合区之间的键合之前，去除位于所述第二键合区的第二封装层，暴露出所述第二键合区。
18.如权利要求17所述的封装方法，其特征在于，采用干法刻蚀工艺，去除位于所述第二键合区的第二封装层。
19.如权利要求13所述的封装方法，其特征在于，实现所述第三键合区与所述第二键合区之间的键合的步骤中，所述第三键合区与所述第二键合区相对设置，且所述第三键合区与所述第二键合区通过第一导电凸块电连接。
20.如权利要求13所述的封装方法，其特征在于，实现所述基板与所述第一芯片的第二表面、以及与所述导电柱之间的键合的步骤包括：利用第二导电凸块，实现所述基板与第一芯片的第二表面之间、以及所述基板与所述导电柱之间的电连接。
CN202210466508.5A 2022-04-29 2022-04-29 封装结构以及封装方法 Pending CN117038588A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210466508.5A CN117038588A (zh) 2022-04-29 2022-04-29 封装结构以及封装方法
US18/096,088 US20230352467A1 (en) 2022-04-29 2023-01-12 Packaging structure and packaging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210466508.5A CN117038588A (zh) 2022-04-29 2022-04-29 封装结构以及封装方法

Publications (1)

Publication Number Publication Date
CN117038588A true CN117038588A (zh) 2023-11-10

Family

ID=88512666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210466508.5A Pending CN117038588A (zh) 2022-04-29 2022-04-29 封装结构以及封装方法

Country Status (2)

Country Link
US (1) US20230352467A1 (zh)
CN (1) CN117038588A (zh)

Also Published As

Publication number Publication date
US20230352467A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
US10804242B2 (en) Methods of forming multi-die package structures including redistribution layers
US10381326B2 (en) Structure and method for integrated circuits packaging with increased density
JP4865197B2 (ja) 半導体装置およびその製造方法
CN1976014B (zh) 半导体器件及其制造方法
US20140377913A1 (en) Molded interposer package and method for fabricating the same
JP5091221B2 (ja) 半導体装置
CN103620774A (zh) 倒装芯片、正面和背面线键合相组合的封装
KR20000005670A (ko) 칩-온-칩패키지및그제조방법
CN113130464B (zh) 封装结构及其制造方法
CN117712067A (zh) 使用高密度互连桥接器的2xd模块的组件
JP5171726B2 (ja) 半導体装置
CN212303700U (zh) Led芯片系统级封装结构
CN117038588A (zh) 封装结构以及封装方法
KR20230063426A (ko) 반도체 패키지 및 그 제조방법
KR20230016520A (ko) 반도체 패키지
US20230352417A1 (en) Packaging structure and packaging method
US20240178186A1 (en) Packaging structure and packaging method
CN118073320A (zh) 封装结构以及封装方法
US20240178203A1 (en) Packaging structure and packaging method
US20230352468A1 (en) Packaging structure and packaging method
CN116417442A (zh) 封装结构以及封装方法
CN118073321A (zh) 封装结构以及封装方法
TWI834469B (zh) 半導體封裝及其製造方法
US20230154910A1 (en) Semiconductor chip, semiconductor package, and method of manufacturing the same
CN214588747U (zh) 一种板级三维芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination