CN1976014B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1976014B
CN1976014B CN2006101636490A CN200610163649A CN1976014B CN 1976014 B CN1976014 B CN 1976014B CN 2006101636490 A CN2006101636490 A CN 2006101636490A CN 200610163649 A CN200610163649 A CN 200610163649A CN 1976014 B CN1976014 B CN 1976014B
Authority
CN
China
Prior art keywords
semiconductor chip
hole
semiconductor
insulation layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006101636490A
Other languages
English (en)
Other versions
CN1976014A (zh
Inventor
川野连也
副岛康志
高桥信明
栗田洋一郎
小室雅宏
松井聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN1976014A publication Critical patent/CN1976014A/zh
Application granted granted Critical
Publication of CN1976014B publication Critical patent/CN1976014B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件，包括：互连构件，第一半导体芯片，第二半导体芯片，树脂层，无机绝缘层和通孔电极。第一半导体芯片以面向下的方式安装在互连构件上。树脂层覆盖第一半导体芯片的侧表面。无机绝缘层与第一半导体芯片的后表面接触，且直接覆盖该后表面。而且，无机绝缘层在树脂层之上延伸。通孔电极穿过无机绝缘层和第一半导体芯片的半导体衬底。以面向下的方式在无机绝缘层上安装第二半导体芯片，该无机绝缘层覆盖最上层中的第一半导体芯片的背表面。

Description

半导体器件及其制造方法
本申请基于日本专利申请No.2005-349794，其内容在此合并引用。
技术领域
本发明涉及半导体器件和该半导体器件的制造方法。
背景技术
作为传统的半导体器件的制造方法，例如，在日本专利公开No.2002-343904中公开了一种方法(专利文献1)。该文献公开了多芯片型半导体器件的制造方法，其中堆叠了多个半导体芯片。
根据在专利文献1中公开的制造方法，首先，制备印刷的衬底，其中在一个表面上形成电极柱，在另一个表面上形成连接电极。接着，在印刷衬底的形成电极柱的表面上，以面向下的方式安装半导体芯片。随后，在进行电极柱和半导体芯片的树脂模制之后，研磨树脂模制的表面侧，直到暴露电极柱。
制备以该方式获得的且具有安装于其上的半导体芯片的多个印刷衬底，并互相堆叠，以形成多芯片型半导体器件。这时，通过一个衬底电极柱至另一个衬底连接电极的连接，在相邻的印刷衬底之间建立连接。
根据日本专利公开No.2005-109486(专利文献2)，首先，在衬底上形成接触突起之后，在衬底上和在接触突起上形成再互连(re-interconnect)。接着，以倒装芯片的方式，在衬底上安装半导体芯片。随后，用树脂密封接触突起和半导体芯片。这时，进行树脂密封，以使其上已经形成了再互连的接触突起的尖端暴露于密封树脂的表面。通过重复从形成接触突起到用树脂密封的步骤，制造多芯片型半导体器件。
根据在日本专利公开No.2004-186422(专利文献3)中公开的制造方法，首先，在互连衬底上形成互连图案之后，以倒装的方式连接半导体芯片的连接端子至互连图案。接着，形成绝缘的夹层，以覆盖半导体芯片的整个侧表面和背表面。随后，形成过孔，其穿过绝缘的夹层，到达半导体芯片的元件形成表面。此后，形成金属塞以填充通孔。
通过重复从形成互连图案至形成金属塞的步骤，制造多芯片型半导体器件。这里，经由上述金属塞，半导体芯片的连接端子和半导体芯片上的互连图案彼此电连接。
根据在日本专利公开No.H4-356956(专利文献4)中公开的制造方法，首先，制备其中已经形成通孔的半导体衬底。接着在通孔的壁表面上，依次堆叠绝缘层和粘接金属层。随后，形成金属塞，以填充通孔。此时形成该金属塞，以从通孔突出。
制备以本方式获得的多个半导体芯片，并彼此堆叠，以制造多芯片型半导体器件。此时，经由上述突起的金属塞，在相邻半导体芯片之间建立连接。
发明内容
然而，根据在专利文献1，2中公开的制造方法，难以获得适合于高速工作的半导体器件。原因在于，构成在半导体芯片之间的信号传输路径的互连首先抽出到芯片的外部，接着再次拉入到芯片的内部，由此，需要较大的互连长度。
当互连长度大时，会有信号延迟，因此，难以将该制造方法应用到需要高速工作的半导体器件。例如，当考虑连接至DDR2(双倍数据速率)存储器时，甚至约2到3mm的互连长度都会产生问题。
而且，在专利文献1-4中公开的制造方法都不适合于其上安装薄型半导体芯片的半导体器件的制造。原因在于，关于专利文献1，由于半导体芯片的后表面为是剥离裸露的，当芯片厚度减小时，会发生金属污染的问题。该金属污染会对半导体器件产生不良影响。
另一方面，关于专利文献2-4，上述原因在于，在衬底上安装减薄的芯片之前，必须进行处理步骤。当芯片极薄时(例如，小于50μm)，即使用小力也会损坏芯片，因此，处理这种单芯片是困难的。而且，由于在硅和绝缘层之间的应力，当给予芯片自由表面时，芯片将大程度地翘曲，由此使得所有的处理更困难。
根据本发明，提供一种半导体器件的制造方法，包括：形成互连构件，，以面向下的方式在互连构件上安装具有半导体衬底的第一半导体芯片；在互连构件上形成树脂层，以覆盖第一半导体芯片的侧表面；减薄第一半导体芯片和树脂层；在第一半导体芯片的后表面上形成无机绝缘层，以与后表面接触，且在树脂层之上延伸；并形成通孔电极，以穿过无机绝缘层和半导体衬底。
在该制造方法中，通过通孔电极建立在第一半导体芯片和另一个半导体芯片之间的电连接。与通过绕行穿过芯片外部的互连建立的两个芯片之间的电连接的情况相比，这减小了在两个芯片之间的信号传输的路径的长度。因此，可获得适合于高速工作的半导体器件。
另外，形成无机绝缘层，其直接覆盖第一半导体芯片的后表面。该无机绝缘层防止半导体芯片的器件区(将形成例如晶体管的半导体元件的区域)受到金属的污染。因此，即使在减薄半导体芯片的条件下，能够防止发生金属污染的问题，不同于半导体芯片的后表面是剥离裸露的情况。
而且，在互连构件上安装第一半导体芯片之后减薄该第一半导体芯片。因此，不需要作为单个的片处理减薄的半导体芯片。因此，可以减薄芯片到难以作为单个片处理的这种厚度。考虑到这几点，本制造方法适合于制造半导体器件，其上安装薄型半导体芯片。
根据本发明，提供一种半导体器件，包括：互连构件；以面向下的方式安装在互连构件上且具有半导体衬底的第一半导体芯片；在互连构件上提供的树脂层，以覆盖第一半导体芯片的侧表面；在第一半导体芯片的后表面上提供的无机绝缘层，以与后表面接触，并在树脂层之上延伸；以及穿过第一半导体芯片和半导体衬底的通孔电极。
在该半导体器件中，通过通孔电极建立在第一半导体芯片和另一个半导体芯片之间的电连接。与通过绕行穿过芯片外部的互连建立的两个芯片之间的电连接的情况相比，这减小了在两个芯片之间的信号传输的路径的长度。因此，可获得适合于高速工作的半导体器件。
另外，形成无机绝缘层，其直接覆盖第一半导体芯片的后表面。该无机绝缘层防止半导体芯片的器件区受到金属的污染。因此，即使在减薄半导体芯片的条件下，能够防止发生金属污染的问题，不同于半导体芯片的后表面是剥离裸露的情况。
而且，用树脂层覆盖第一半导体芯片的侧表面，且用无机绝缘层覆盖第一半导体芯片的后表面。利用该结构，可适当地应用在互连构件上安装第一半导体芯片之后减薄第一半导体芯片的制造技术。因此，在制造该半导体器件中，不需要作为单个片处理减薄的芯片。因此，可以减薄芯片到难以作为单个片处理的这种厚度。考虑到这几点，该半导体器件适合用于安装薄型半导体芯片。
这样，根据本发明，提供了适合于高速工作且厚度减小的半导体器件，和该半导体器件的制造方法。
附图说明
参考附图，从下面的描述将更清楚本发明的上述和其它目的、优点和特征，其中：
图1是说明根据本发明的半导体器件的实施例的截面图；
图2A到2C是示出根据本发明的半导体器件的制造方法的实施例的步骤图；
图3A到3C是示出根据本发明的半导体器件的制造方法的实施例的步骤图；
图4A到4C是示出根据本发明的半导体器件的制造方法的实施例的步骤图；
图5A到5C是示出形成第一半导体芯片的步骤的范例的步骤图；
图6A和6B是说明绝缘环的结构的范例的图；
图7A和7B是说明绝缘环的结构的范例的图；
图8是说明根据该实施例的半导体器件的修改范例的截面图；
图9A和9B是说明根据该实施例的半导体器件的修改范例的图；
图10A和10B是说明根据该实施例的半导体器件的修改范例的图；
图11是说明根据该实施例的半导体器件的修改范例的图；
图12是说明绝缘环的结构的修改范例的平面图；
图13A到13C是示出根据本发明的半导体器件的制造方法的另一个实施例的步骤图；
图14A到14C是示出根据本发明的半导体器件的制造方法的另一个实施例的步骤图；
图15A和15B是示出根据本发明的半导体器件的制造方法的另一个实施例的步骤图；
图16是说明根据该实施例的半导体器件的修改范例的截面图；
图17是说明根据该实施例的半导体器件的修改范例的截面图；
图18是说明根据该实施例的半导体器件的修改范例的截面图；
图19A到19C是示出根据本发明的半导体器件的制造方法的另一个实施例的步骤图；
图20A和20B是示出根据本发明的半导体器件的制造方法的另一个实施例的步骤图；
图21是说明根据该实施例的半导体器件的修改范例的截面图；
图22是说明根据该实施例的半导体器件的修改范例的截面图；
具体实施方式
在此，现参考说明性的实施例描述本发明。本领域的技术人员应该清楚使用本发明的教导可以实现许多替换的实施例，且本发明不限制到用于说明目的而说明的实施例。
此后，参考附图，将详细地描述根据本发明的半导体器件及该半导体器件的制造方法的优选实施例。这里，在附图说明中，相同的元件用相同的附图标记表示，且不重复其中的描述。
图1是说明根据本发明的半导体器件的实施例的截面图。该半导体器件1包括：互连构件10、半导体芯片20(第一半导体芯片)、半导体芯片30(第二半导体芯片)、树脂层40、无机绝缘层50、和通孔电极60。该互连构件10包括绝缘树脂12和形成其上的互连14。在绝缘树脂12中形成的开口中形成导电材料。经由该导电材料，在互连14与后面描述的焊料块80之间建立电连接。
半导体芯片20以面向下的方式安装在互连构件10之上。具体地，半导体芯片20具有连接端子22，且该连接端子22以倒装芯片的方式与互连14连接。
而且，在互连构件10上形成树脂层40。该树脂层40覆盖半导体芯片20的侧表面。构成树脂层40的树脂为，例如环氧树脂或BT(双马来酰亚胺三嗪树脂)树脂。用树脂层40覆盖半导体芯片20的几乎整个侧表面，且半导体芯片20的背表面(与连接端子22相对的表面)暴露于树脂层40的该表面。
用底层树脂42填充互连构件10与半导体芯片20之间的间隙。该底层树脂42覆盖芯片20的上表面(在该表面上形成连接端子22)。这里可设置底层树脂42以覆盖除了半导体芯片20的上表面之外的半导体芯片20的侧表面。在该情况下，经由底层树脂42，上述树脂层40覆盖半导体芯片20的侧表面。
在半导体芯片20的背表面上形成无机绝缘层50。该无机绝缘层50与该半导体芯片20的背表面接触，且直接覆盖该背表面。而且，无机绝缘层50在树脂层40之上延伸。在本实施例中，具体地，设置无机绝缘层50，以在树脂层40的整个表面上延伸。进一步，该无机绝缘层50为彼此堆叠的多个无机绝缘层制成。在本实施例中，无机绝缘层50由SiN膜52和其上的SiO2膜54制成。
而且，在半导体芯片20中形成通孔电极60。该通孔电极60穿过无机绝缘层50和半导体芯片20的半导体衬底。该半导体芯片20具有的该半导体衬底例如是硅衬底。在该半导体衬底中，形成环绕该通孔电极60的绝缘环70。下面描述绝缘环70的详细结构。
在半导体器件1中，提供多个(在图1中三个)具有该结构的半导体芯片20，且这些芯片彼此堆叠。在这些半导体芯片20之中的最上层的半导体芯片20上提供半导体芯片30。即，半导体芯片30以面向下的方式安装在无机绝缘层50上，该无机绝缘层覆盖位于最上层中的半导体芯片20的后表面。具体地，半导体芯片30具有连接端子32，且该连接端子32以倒装芯片方式连接至穿过无机绝缘层50的通孔电极60。这样建立在半导体芯片30与通孔电极60之间的电连接。该半导体芯片30是位于整个半导体器件1的最上层的芯片。
另外，在互连构件10的底表面(该表面对着半导体芯片20)上形成焊料块80(外部电极端子)。
参考图2A到4C，描述半导体器件1的制造方法的一个实施例，作为根据本发明的半导体器件的制造方法的实施例。简言之，该制造方法包括以下步骤(a)到(g)：
(a)形成互连构件10；
(b)以面向下的方式在互连构件10上安装具有半导体衬底的半导体芯片20；
(c)在互连构件10上形成树脂层40，以覆盖半导体芯片20的侧表面；
(d)减薄该半导体芯片20和树脂层40；
(e)在半导体芯片20的背表面上形成无机绝缘层50，以与该背表面接触，且在树脂层40之上延伸；
(f)形成通孔电极60，以穿过无机绝缘层50和半导体的衬底；和
(g)以面向下的方式，在无机绝缘层50上，安装半导体芯片30，以电连接至通孔电极60。
此后，更详细地描述本制造方法。首先，在诸如硅衬底的支撑衬底90上形成籽晶金属层92。此后，使用电镀方法等形成互连14，以获得互连构件10(图2A)。
接着，在互连构件10上以倒装的方式安装已经分离成独立片的器件芯片(半导体芯片20)。另外，这些芯片的连接部分，即在互连构件10和半导体芯片20之间的间隙，用底层树脂42来填充(图2B)。此时，树脂可预先通过涂敷、浇铸等形成，且可与倒装芯片连接同时地固化树脂。随后，在互连构件10上形成树脂层40，以覆盖半导体芯片20的侧表面(图2C)。此时，可形成树脂层40，以覆盖除了半导体芯片20的侧表面之外的半导体芯片20的背表面。
此后，同时地研磨半导体芯片20和树脂层40。通过该步骤，减薄半导体芯片20和树脂层40(图3A)。此时，进行研磨直到绝缘环70暴露于半导体芯片20的背表面。在研磨之后，半导体芯片20的厚度可为，例如约20μm。这里，为了擦除在半导体芯片20的背表面上研磨产生的划痕，可在研磨之后进行应力消除工艺，例如抛光、CMP(化学机械抛光)或干法蚀刻。接着，在半导体芯片20的背表面上形成SiN膜52或SiO2膜54(图3B)。
此后，通过光刻等方法在将形成通孔电极60的区域开口。通过干法蚀刻等形成穿过无机绝缘层50和半导体芯片20的半导体衬底的通孔62(图3C)。此时，在绝缘环70和通孔62之间可留下部分半导体衬底。
进一步，在通孔62的侧表面上可形成绝缘膜(此后称作侧壁绝缘膜)。例如可使用单层SiO2膜或SiO2/SiN的叠层膜作为侧壁绝缘膜。在形成侧壁绝缘膜的情况下，形成绝缘膜，以使在通孔62的底表面上的该膜的厚度小，且在形成该膜之后，回蚀刻整个表面，以完全去除在底表面上的绝缘膜。此时进行回蚀刻，以保留不在底表面上的绝缘膜。
接着，用金属填充通孔62。例如以如下的方式进行该步骤。即，通过溅射方法或CVD方法，在通孔62的内部和无机绝缘层50上形成籽晶金属，随后进行电解电镀。通过CMP去除通过电解电镀在无机绝缘层50上形成的金属。这形成该通孔电极60(图4A)。这里，Cu/Ti的叠层膜可作为籽晶金属的范例。此后，可通过化学镀等方法，在暴露于无机绝缘层50的表面的通孔电极60上形成Au膜或Au/Ti的叠层膜。这改进了通孔电极60对于焊料的润湿性。
在此，用金属填充通孔62的步骤可以如下方式进行。即，提供溅射方法在通孔62内部和无机绝缘层50上形成籽晶金属，且去除了不在通孔62的底表面上形成的籽晶金属，随后进行化学镀。
在通过化学镀利用金属自身进行通孔62的填充的情况下，在形成籽晶金属之后，依次进行涂敷光刻胶、倾斜地暴露于光源和显影，藉此仅在通孔62的底表面上保留光刻胶。随后，湿法蚀刻在无机绝缘层50上的籽晶金属。通过这些，在使用Cu/Ti作为籽晶金属的情况下，可以仅在通孔62的底表面上保留Cu膜。此后，通过化学镀形成例如由Cu、Ni、Pd或其结合制成的金属膜。
至于第二和随后层的半导体芯片20，重复从安装芯片到形成通孔电极的上述步骤(图4B)。图4B显示了在紧接着用底层树脂42填充之后，第二层的半导体芯片20的状态。
在以此方法安装预定数量(本实施例中为3个)的半导体芯片20之后，在覆盖最上层的半导体芯片20的后表面的无机绝缘层50上，以倒装芯片的方式安装半导体芯片30(图4C)。
接着，去除支撑衬底90。通过研磨、CMP、蚀刻等进行该去除。这些可结合进行，所以，在研磨支撑衬底90之后，可通过CMP或蚀刻或两者都用来去除残留的部分。关于该蚀刻，可以使用干法蚀刻或湿法蚀刻。然而，当通过干法蚀刻进行最后的去除步骤时，因为蚀刻选择比可以很大，因此可以稳定的方式保留籽晶金属层92。
另外，当释放层插入支撑衬底90和籽晶金属层92之间时，利于支撑衬底90的去除。例如，当受热分解的材料用作释放层时，在去除支撑衬底90的步骤中，通过加热高于热分解温度，籽晶金属层92会与支撑衬底90分离。对于加热，优选使用激光等的局部加热的方法。通过设置激光的波长，以达到透射支撑衬底90且不透射释放层的波长，仅会局部地加热释放层。
代替此，可以预先选择材料，以使在支撑衬底90与释放层之间或释放层与籽晶金属层之间的界面的粘合强度弱，并且在去除支撑衬底90的步骤中，可通过施加机械力释放支撑衬底90。而且，可以将溶解于特定溶液的材料或者通过溶液渗入极大地降低与籽晶金属层92或支撑衬底90紧密粘合的材料作为释放层，由此通过允许溶液渗透释放层的侧表面来释放支撑衬底90。
此后，在互连构件的底表面上，即在曾经设置了支撑衬底90的表面上形成焊料块80。这样完成了多芯片型半导体器件1(参见图1)。
这里，参考图5A到5C，描述器件晶片(在分割成独立的片之前的，包括半导体芯片20的晶片)的处理步骤，即形成半导体芯片20的步骤的一个范例。首先，在器件晶片的半导体衬底100中形成绝缘环70(图5A)。该半导体衬底100在划片后成为半导体芯片20的半导体衬底。形成绝缘环70以环绕将形成通孔电极60的区域。
接着，在半导体衬底100中形成诸如STI的元件隔离区和诸如晶体管(未示出)的半导体元件。进一步，在半导体衬底100上形成互连层110。该互连层110包括接触塞112和互连114。该接触塞112与由绝缘环70环绕的半导体衬底100的表面区域接触。这样，该接触塞112将在后面的步骤中连接至通孔电极60。在多个层中设置该互连114。通过绝缘层将在同一层中设置的互连与在不同层中设置的互连隔开。此后，在互连层110上形成焊料块(连接端子22)(图5B)。该焊料块经由UBM(块下金属)116，连接至互连114。
随后，根据需要通过研磨等减薄半导体衬底100。此后，将器件晶片分割为独立的片以获得半导体芯片20(图5C)。这里，在图1和上述其它的图中，没有描述半导体芯片20的互连层。
参考图6A、6B、7A和7B，描述以上述方式形成的绝缘环70的结构的范例。图6A是说明半导体芯片20的部分的截面图。另外，图6B是说明在半导体芯片20中形成绝缘环70的平面图。如在这些图中所示，在该范例中，用导电膜72和环绕导电膜设置的绝缘膜74构成绝缘环70。该绝缘膜74可以是，例如SiO2/SiN/SiO2的叠层膜。可以仅用绝缘膜74构成该绝缘环70。通过增加导电膜72以便于填充绝缘环。
导电膜72的材料可以是，例如多晶硅、钨或铜。在形成绝缘环70之后形成例如晶体管的半导体元件的情况下，优选其中的多晶硅。借此，在形成半导体元件的步骤中，可适合地进行热处理。而且，可以防止导电膜72成为金属污染的原因。
以下面的方式形成具有该结构的绝缘环70。首先，通过干法蚀刻等在半导体衬底100中形成沟槽。随后，用绝缘膜74和导电膜72填充该沟槽。这时，依次形成SiO2(热氧化膜)、SiN、SiO2和导电膜72。此后，通过CMP去除保留在半导体衬底100的表面上的导电膜72和绝缘膜74。
图7A是说明在形成通孔电极60之后半导体芯片20的部分截面图。而且，图7B是说明在形成通孔电极60之后绝缘环70的平面图。如这些图中所示，在本范例中，绝缘环70以离通孔电极60预定的距离环绕该通孔电极60。因此半导体衬底100介于该通孔电极60与绝缘环70之间。
下面描述本实施例的效果。在本实施例中，通过该通孔电极60建立在半导体芯片20与半导体芯片30之间的电连接。与通过绕过芯片外部的互连建立的在两个芯片之间的电连接的情况相比，这减小了在两芯片之间传输的信号的路径长度。因此，可以获得适合于高速工作的半导体器件1。
另外，形成直接覆盖半导体芯片20的后表面的无机绝缘层50。该无机绝缘层50防止了半导体芯片20的器件区受到金属的污染。因此，不同于半导体芯片的后表面是剥离裸露的情况，即使在减薄了半导体芯片的境况下，也可防止发生金属污染的问题。
而且，用树脂层40覆盖半导体芯片20的侧表面，用无机绝缘层50覆盖半导体芯片20的后表面。利用这种结构，可适当地应用在互连构件10上安装半导体芯片20之后减薄半导体芯片20的制造技术。实际地，在根据本发明的制造方法中，在互连构件10上安装半导体芯片20之后减薄半导体芯片20。因此，不需要作为单个片处理已减薄的半导体芯片20。因此，芯片可以减薄到难以作为单个片将难以处理的厚度。换句话说，可减薄该芯片到研磨引起的变化范围中的极限。
考虑到这几点，根据本发明的制造方法适合于制造其上安装了薄型半导体芯片的半导体器件。而且，半导体芯片1适合于安装薄型半导体芯片。这样，在本实施例中实现了适合于高速工作且厚度减小的半导体器件1以及该器件的制造方法。
同时，在专利文献1中，没有使用通孔电极，而使用形成在印刷衬底上的电极柱在半导体芯片之间建立电连接。在这种情况下，当研磨半导体芯片用于减薄时也研磨电极柱，从而增加了构成电极柱的金属污染问题的出现。
考虑此点，本发明避免了此问题。具体地，通过在减薄半导体芯片20之后通过形成通孔电极60，防止了构成通孔电极60的金属污染的出现。
而且，在专利文献4中，在器件晶片中形成通孔电极。在当前半导体工业中，通孔电极的处理不是通用的，因此，通常要准备用于此处理的新生产线。这引起的问题在于，为了满足多个晶片的尺寸，必须对于每个尺寸准备制造设备。
考虑此点，根据本发明的实施例，针对已经分割成独立片的半导体芯片20形成通孔电极60，因此，不考虑器件晶片的尺寸，使用相同的制造设备，可实现通孔电极60的形成。
进一步，在本实施例中，对于每个堆叠的半导体芯片完成该工艺。因此，可以堆叠具有不同尺寸的多个半导体芯片。
而且，设置无机绝缘层50以在树脂层40之上延伸。这防止树脂在光刻工艺、电镀工艺等中发生膨胀。例如，环氧树脂对于诸如丙酮、异丙醇、乙酸乙酯、丁醋酸(butyl acetate)、甲乙酮的化学液体具有低阻止性，因此通过吸收这些化学液体，环氧树脂会膨胀。当在半导体芯片20附近的环氧树脂膨胀时，从这易于发生释放。
在半导体芯片20中设置环绕通孔电极60的绝缘环70。这防止构成通孔电极60的金属扩散进入器件区。这样，实现了半导体器件1，其中金属污染的问题较少可能发生。另外，在形成通孔电极60中，该绝缘环70也起到对准标记的作用。这利于通孔电极60的位置匹配。这里，可与绝缘环70分离地形成对准标记。
进一步，绝缘环70改进了在半导体衬底100与通孔电极60之间的绝缘的可靠性，且减小了通孔电极60的电容。
在本实施例中，具体地，绝缘环70以预定间隔环绕通孔电极60。通过设计绝缘环70的内径比通孔电极60的直径大，以这种方式，将允许在形成通孔电极60的时候位置匹配精确。然而，可设置绝缘环70以与通孔电极60接触。
由导电膜72和环绕导电膜设置的绝缘膜74构成绝缘环70。通过除了绝缘膜74之外也形成导电膜72，便于在形成绝缘环70的时候填充沟槽。而且，绝缘环70本身的形成不是必要的。具体地，当器件对于金属污染不敏感或当可接受的电容大时，不需设置绝缘环70。当不设置绝缘环70时，在形成通孔62之后形成侧壁绝缘膜的步骤是必要的。
在形成互连构件10的步骤中，在支撑衬底90上形成互连构件10，且在安装半导体芯片30的步骤之后去除支撑衬底90。这允许在晶片(即支撑衬底90)上进行至安装半导体芯片30的步骤。因此，可以有效地利用已存在的制造设备。
在互连构件10的底表面上设置焊料块80。这允许作为BGA封装获得半导体器件1。而且，在去除支撑衬底90之后形成该焊料块80。这允许在互连构件10的底表面上直接地形成该焊料块80。因此，可限制产生的寄生电容，这不同于通过硅衬底等的介入形成焊料块80的情况。
在用金属填充通孔62的步骤中，当通过溅射或CVD方法在通孔62的内部和无机绝缘层50上形成籽晶金属时，可以应用与形成Cu互连(镶嵌工艺)相同的工艺，此后进行电解电镀，由此通过CMP去除电解电镀在无机绝缘层50上形成的金属。
另一方面，在用金属填充通孔62的步骤中，当通过溅射方法等在通孔62的内部和无机绝缘层50上形成籽晶金属时，可填充通孔62，不产生空隙等，此后，去除在除过通孔62的底表面上之外形成的籽晶金属，随后化学镀。这是因为从通孔62的底部表面进行电镀增长。而且，不能执行用于去除金属的工艺，例如CMP。
参考图13A到图13C，图14A到14C和图15A和15B，描述根据本发明的涉及半导体器件和该半导体器件的制造方法的其他实施例。简言之，根据本实施例的制造方法，包括上述步骤(a)到(f)。
如下充分地描述制造方法。首先，在支撑衬底90上形成互连14以获得互连构件10(图13A)。在这种情况下，可采用硅衬底、玻璃衬底、铜(Cu)衬底等可作为支撑衬底90。进一步，在本实施例中，也可以采用具备形成在其中的半导体器件的硅晶片(即，器件晶片)。由于在本实施例中，将保留支撑衬底90作为半导体封装的成品结构的部分，因而使用器件晶片作为支撑衬底90将减小每片半导体芯片的组装工艺操作的数目。可选地，形成垫电极作为互连构件10就已足够，该垫电极设置在对应于半导体芯片20的电极位置的位置。
接着，在互连构件10上以倒装芯片方式安装已被分割成独立片的器件芯片(半导体芯片20)。进一步，用底部树脂42填充这些芯片的连接部分，即在互连构件10和半导体芯片20之间的间隙(图13B)。此时，通过涂敷、浇铸等方法可预先形成树脂，且可与倒装芯片连接同时地固化树脂。随后，在互连构件10上形成树脂层40，以覆盖半导体芯片20的侧表面(图13C)。此时，可形成树脂层40，以覆盖除了侧表面之外的半导体芯片20的背表面。可用于形成树脂层40的工艺包括涂覆、层压、印刷、模压等。
此后，同时研磨半导体芯片20和树脂层40。通过进行此工艺操作，减薄半导体芯片20和树脂层40(图14A)。此时，继续研磨直到绝缘环70暴露于半导体芯片20的背表面。研磨之后的半导体芯片20的厚度为例如，约20μm到30μm。这里，为了去除研磨工艺中在半导体芯片20的背表面上产生的划痕，在进行研磨工艺之后，可另外进行抛光工艺、化学机械抛光(CMP)工艺或干法蚀刻工艺。另外，如果在现有工艺中充分地减薄了半导体芯片20的厚度，那么不需要进行研磨工艺，仅通过进行CMP工艺即可获得同样的结构。
接着，在半导体芯片20的背表面上形成作为无机绝缘层50的氮化硅(SiN)膜或SiN膜和氧化硅(SiO2)膜的结合(图14B)。此后，经由光刻等方法形成用于形成通孔电极60的开口。进一步，经由干法蚀刻等工艺形成贯穿无机绝缘层50和半导体芯片20的半导体衬底的通孔62(图14C)。可在通孔62的侧壁上形成上述侧壁绝缘膜。
接着，用金属填充通孔62。可以按照例如下面的方法进行该步骤。经由溅射工艺在通孔62的内侧和无机绝缘层50的表面上形成籽晶金属，接着去除在除了位于通孔62底表面上的部分之外的籽晶金属部分，随后进行化学镀。
在通过化学镀利用金属自身填充通孔62的情况下，在形成籽晶金属之后依次进行涂敷光刻胶，倾斜地暴露于光和显影，由此仅在通孔62的底表面上保留光刻胶。随后，湿法蚀刻在无机绝缘层50上的籽晶金属。由此，在使用Cu/Ti作为籽晶金属的情况下，可以仅在通孔62的底表面上保留Cu膜。此后，可通过化学镀形成例如由Cu、Ni、Pd或它们的组合制成的金属膜。可选的，在用于形成通孔62的工艺期间，除了蚀刻硅半导体芯片的硅之外，可进行蚀刻工艺直到蚀刻互连夹层膜，以暴露半导体芯片的互连层，此后，可进行化学镀以填充通孔。用于半导体芯片的互连材料一般包括铝(Al)、铜(Cu)、钨(W)等，通过采用上述任一互连材料可进行化学镀。一般的用于化学镀工艺的材料包括Ni、Cu、金(Au)等。
可重复上述从安装芯片到形成通孔电极的步骤，以获得所需的多层结构。如上所述，安装预定的数目(在本实施例中为一个)的半导体芯片20，此后，对于位于最上层的半导体芯片20的背表面进行Cu/Ti籽晶溅射，接着依次进行采用光刻胶的图案化工艺、Cu电镀工艺、光刻胶剥离工艺和籽晶蚀刻工艺，以形成铜(Cu)柱64。进一步，形成树脂66并且接着进行研磨或CMP工艺，以暴露Cu柱64的顶表面(图15A)。
形成连接到这样形成的Cu柱64的铜互连68，接着形成抗焊料82，安装焊料球84，且进行分割操作，以最终获得完成的封装(图15B)。根据本实施例，可在封装的顶表面上暴露端子(焊料球84)，由此提供了需要较少工艺操作数目的更简单的工艺。另外，焊料球84和通孔电极60的结合提供了减小长度的互连，这样可预期加快器件的工作速度。进一步，当采用器件晶片用于支撑衬底90时，可减少在组装工艺中需要的操作数目。另外，在位于最上层的半导体芯片20的背表面上形成Cu柱64，以实现与精细间隔的互连耦合。在包括通过激光束形成过孔以及机用金属填充该过孔的普通构建工艺中，孔的最小间隔为约100μm。相反，在采用Cu柱的工艺中，可实现与约20μm的孔间隔的耦合。
除了上述内容，在本实施例中，可通过下列方法进行器件的组装：在形成Cu柱64和Cu互连68之后安装半导体芯片30；形成树脂76；采用激光束形成孔77；形成Cu互连78；形成抗焊料82；安装焊料球84；以及将其分割成独立的芯片(图16)。由于在此情况下可在多层结构中包括没有通孔电极的半导体芯片30，因此可实现减少的制造成本。另外，可以自由地确定在最上表面中进行绕行的灵活性以及焊料球84的位置。
另外，可通过下面的方法进行器件的组装：在形成Cu柱64和Cu互连68之后形成Cu柱75；安装半导体芯片30；形成树脂76；研磨树脂表面；安装焊料球84；以及将其分割为独立的芯片(图17)。在这种情况下，形成Cu柱75可提供用于形成外部端子的更简单的工艺，该工艺需要较少数目的工艺操作。另外，由于可利用晶片级芯片规格封装(CSP)的操作来形成外部端子，而不需要任何修改，所以可利用现有的设备。
另外，可通过下列方法进行器件的组装：在形成Cu柱64和Cu互连68之后安装半导体芯片30；形成树脂76；将其分割为独立的芯片；安装其到粘接层94；将其用树脂96封装；形成组合层(孔97和Cu互连98)；形成抗焊料82；安装焊料球84；和将其分割为独立的芯片(图18)。在这种情况下，可散开外部端子，以提供用于较大封装的器件的可用性。较小封装与较大封装的结合可实现制造整个器件的较低生产成本，其中较小封装需要形成通孔电极的工艺，因为该工艺需要形成更加精细的图案，因而较小封装是昂贵的，而较大封装仅包括组合互连，因为该工艺需要形成更加松散的图案，因而较大封装不昂贵。
参考图19A到19C和图20A和20B，描述根据本发明的涉及半导体器件和该半导体器件的制造方法的另外的实施例。简言之，除了上述步骤(a)到(f)之外，根据本实施例的制造方法还包括以下步骤(g)到(i)：
(g)在无机绝缘层50上安装硅插入部130，以电连接到通孔电极60；
(h)在硅插入部130上形成无机绝缘层134；和
(i)形成通孔电极136，以穿过无机绝缘层134和硅插入部130的硅衬底。
此后，更详细地描述该制造方法。首先，在支撑衬底90上形成互连14，并且获得互连构件10。接着，在互连构件10上，以倒装芯片的方式安装已经分割成独立片的器件芯片(半导体芯片20)。进一步，用底部树脂42填充这些芯片的连接部分，即在互连构件10和半导体芯片20之间的间隙。随后，在互连构件10上形成树脂层40，以覆盖半导体芯片20的侧表面(图19A)。
此后，同时研磨半导体芯片20和树脂层40。通过进行此工艺操作，减薄半导体芯片20和树脂层40。此时，进行研磨直到绝缘环70暴露于半导体芯片20的背表面。接着，作为无机绝缘层50的SiN膜或SiN膜和SiO2膜的组合在半导体芯片20的背表面上形成。此后，经由光刻等方法形成用于形成通孔电极60的开口。进一步，经由干法蚀刻等工艺形成延伸通过无机绝缘层50和半导体芯片20的半导体衬底的通孔62。
接着，用金属填充通孔62。在本实施例中，利用化学镀用金属填充通孔62。此时，通过从半导体芯片20的背表面突出金属，与形成通孔电极60同时形成电极垫61(图19B)。在这种情况下，在此可提供化学Au镀完成，以防止电极垫61的氧化，由此，在后面的形成接触和耦合芯片的工艺中提供改进的电耦合。
可重复上述从安装芯片到形成通孔电极的步骤，以获得所需的多层结构。如上所述，安装预定的数目(在本实施例中为一个)的半导体芯片20，此后，在位于最上层半导体芯片20上安装硅插入部130，其是在此安装的自由的有源元件。这里，硅插入部是通过在硅衬底上仅形成互连获得的构件或者是另外包括合并其中的无源元件(例如电容元件、电阻元件等)的这种构件。接着，用底层树脂42填充在无机绝缘层50和硅插入部130之间的间隙。随后，在无机绝缘层50上形成树脂层132，以覆盖硅插入部130的侧表面。此后，同时研磨硅插入部130和树脂层132。可以以同时研磨半导体芯片20和树脂层40采用的类似的方式进行该研磨工艺。
接着，在硅插入部130上形成作为无机绝缘层134的SiN膜或SiN膜和SiO2膜的结合。形成无机绝缘层134，以与硅插入部130接触并且在树脂层134之上延伸。随后，形成通孔电极136和电极垫138，以延伸通过无机绝缘层134和硅插入部130的硅衬底(图19C)。通孔电极136经由在硅插入部130的底表面上形成的互连(未示出)电连接到恰好不位于通孔电极136之下的电极垫61。可以类似于形成通孔电极60和电极垫61采用的类似的方式，形成通孔电极136和电极垫138。
接着，在其上安装半导体芯片30并且形成树脂76(图20A)。此后，可通过下面的方法进行器件组装：采用激光束形成通孔77；形成Cu互连78；形成抗焊料82；安装焊料球84；以及将其分割成独立的芯片(图20B)。由于在本实施例中，通过采用硅插入部130实现散开，因而与互连的更加精细间隔的电耦合可应用于较大尺寸的应用。另外，由于在芯片之间需要绕行的情况下可采用通过硅(Si)工艺形成的微互连，因此显著地改进了每个互连层的互连的性能。
除了上述方面，在本发明的实施例中，可通过下面的方法进行器件的组装：在形成通孔电极136和电极垫138之后，不安装半导体芯片30；形成树脂76；形成孔77；形成Cu互连78；形成抗焊料82；安装焊料球84；和将其分割成独立的芯片(图21)。在这种情况下，采用硅插入部130仅用于增加间隔。由于具有这种配置，那么利用在焊料球84之间的较大间隔的水平可容易地改变通孔电极60中的耦合，该耦合具有不同的窄间隔和密引脚配置。这是因为可以采用通过Si工艺的互连。
另外，可安装硅插入部130，以共同覆盖半导体芯片20的多个上部分(图22)。在这种情况下，可在最上层的芯片中共同设置相当数目的多层芯片的耦合。同时，硅插入部130也有助于将芯片的间隔增加至焊料球84的间隔。由于具有该配置，可实现例如封装内系统(SiP)，其能够提供非常大规模的存储器的较快存储性。
根据本发明的半导体器件和该半导体器件的制造方法不限于上述实施例，因此，可进行不同的修改。例如，在以面向下的方式安装半导体芯片20的步骤中，可在同一层中安装多个半导体芯片20。在如图8中示出的半导体器件2中，在从底部起的第二层中设置多个半导体芯片20(该实施例中为两个)。类似地，在安装半导体芯片30的步骤中，可在同一层中设置多个半导体芯片30。在那种情况下，获得一种半导体器件，其中在同一层中设置多个半导体芯片30。
而且，以面向下的方式安装半导体芯片20的步骤包括在同一层中设置虚(dummy)芯片作为半导体芯片20的步骤。以面向下的方式安装半导体芯片30的步骤包括在同一层中设置虚芯片作为半导体芯片30的步骤。这里，虚芯片是一芯片，其上没有形成半导体元件。在图9A中示出的半导体器件3中，在设置半导体芯片20的层和设置半导体芯片30的层中都设置虚芯片120。图9B是说明在半导体器件3中半导体芯片20(或半导体芯片30)与虚芯片120之间的位置关系的平面图。然而，可仅在设置半导体芯片20的层或设置半导体芯片30的层的一个中设置虚芯片120。而且在设置半导体芯片20的多个层之中的部分层中设置虚芯片120。而且，在虚芯片120中可设置电容元件并且虚芯片120可电连接到半导体芯片20或半导体芯片30。
通过在没有设置芯片的区域中设置虚芯片，可将半导体器件的翘曲限制到很小。这允许获得机械强度良好的半导体器件。进一步，可在虚芯片中形成电容元件并且可通过互连层连接，以用作解耦电容。这允许限制电源电压中的波动，由此获得能够高速工作且强抗噪声的器件工作。
进一步，在设置虚芯片的步骤中，可设置虚芯片以与半导体器件的侧表面间隔开。在图10A中示出的半导体器件4，设置虚芯片120与半导体器件4的侧表面间隔开。图10B是说明在半导体器件4中半导体芯片20(或半导体芯片30)与虚芯片120之间的位置关系的平面图。
以这种方式，通过采用虚芯片没有与封装的切割表面重叠的结构，在封装划片步骤中，不需要切割虚芯片。这允许限制断裂、剥离等问题的出现。
在上述实施例中，已经示出了范例，其中设置无机绝缘层50以在树脂层40的整个表面上延伸。然而，参考图11，可仅在树脂层40的部分上设置无机绝缘层50，以从半导体芯片20延伸预定的距离。在该情况下，在封装划片步骤中仅切割有机绝缘层，因此，不必切割无机绝缘层。这允许限制断裂、剥离等问题的出现。
在上述实施例中，已经示出了范例，其中叠层芯片的尺寸全是相等的；然而这些芯片的尺寸可以彼此不同。
在上述的实施例中，已经示出了范例，其中设置一个绝缘环70用于一个通孔电极60。然而，参考图12，可设置多个绝缘环70用于一个通孔电极60。在图12中，设置多个(在本实施例中为两个)同心的绝缘环70环绕一个通孔电极60。图12是类似于图7B的平面图。
显然，本发明不限于上述实施例并且可修改和改变，而不脱离本发明的范围和精神。

Claims (38)

1.一种半导体器件的制造方法，包括：
形成互连构件；
以面向下的方式在所述互连构件上安装具有半导体衬底的第一半导体芯片；
在所述互连构件上形成树脂层，以覆盖所述第一半导体芯片的侧表面；
减薄所述第一半导体芯片和所述树脂层；
在所述第一半导体芯片的后表面上形成无机绝缘层，以与所述后表面接触并且在所述树脂层之上延伸；和
形成通孔电极以穿过所述无机绝缘层和所述半导体衬底。
2.根据权利要求1所述的方法，进一步包括以面向下的方式在所述无机绝缘层上安装第二半导体芯片，以电连接到所述通孔电极。
3.根据权利要求2所述的方法，
其中所述第二半导体芯片的所述安装包括在同一层中安装多个所述第二半导体芯片。
4.根据权利要求2所述的方法，
其中所述第二半导体芯片的所述安装包括在与所述第二半导体芯片同一层中设置虚芯片，该虚芯片是没有半导体元件形成的芯片。
5.根据权利要求1所述的方法，进一步包括在所述第一半导体芯片的所述安装之前，在所述半导体衬底中形成绝缘环，以环绕将形成所述通孔电极的区域。
6.根据权利要求1所述的方法，
其中，所述第一半导体芯片的所述安装包括在同一层中安装多个所述第一半导体芯片。
7.根据权利要求1所述的方法，
其中所述第一半导体芯片的所述安装包括在与所述第一半导体芯片同一层中设置虚芯片，该虚芯片是没有半导体元件形成的芯片。
8.根据权利要求4所述的方法，
其中设置所述虚芯片，以与所述半导体器件的侧表面间隔开。
9.根据权利要求1所述的方法，
其中，在支撑衬底上形成所述互连构件，和
所述方法进一步包括在形成所述通孔电极之后，去除所述支撑衬底。
10.根据权利要求9所述的方法，进一步包括在所述支撑衬底的所述去除之后，在其中曾经设置所述支撑衬底的所述互连构件的表面上形成外部电极端子。
11.根据权利要求1所述的方法，
其中所述互连构件的所述形成包括在支撑衬底上形成所述互连构件，和
在形成所述通孔电极之后，所述方法进一步包括：
以面向下的方式在所述无机绝缘层上安装第二半导体芯片，以电连接到所述通孔电极；
在所述无机绝缘层上形成树脂，以覆盖所述第二半导体芯片；和
在所述树脂中形成孔，
其中在所述孔的所述形成之后，形成外部电极端子，和
所述外部电极端子通过所述孔电连接到所述通孔电极。
12.根据权利要求1所述的方法，
其中所述互连构件的所述形成包括在支撑衬底上形成所述互连构件，和
在形成所述通孔电极之后，所述方法进一步包括：
在所述无机绝缘层上形成导体柱；
在所述无机绝缘层上以面向下的方式安装第二半导体芯片，以电连接到所述通孔电极；
在所述无机绝缘层上形成树脂，以覆盖所述导体柱和所述第二半导体芯片；和
研磨所述树脂，直到暴露所述导电柱，
其中，在研磨所述树脂之后，形成外部电极端子，和
所述外部电极端子通过所述导体柱电连接到所述通孔电极。
13.根据权利要求1所述的方法，
其中所述互连构件的所述形成包括在支撑衬底上形成所述互连构件，和
在形成所述通孔电极之后，所述方法进一步包括：
在所述无机绝缘层上以面向下的方式安装第二半导体芯片，以电连接到所述通孔电极；
在所述无机绝缘层上形成树脂，以覆盖所述第二半导体芯片；
在所述树脂上粘接粘接层，所述粘接层具有比所述树脂更大的面积；和
在所述粘接层和所述树脂中形成孔，
其中在所述孔的所述形成之后，形成外部电极端子，和
所述外部电极端子通过所述孔电连接到所述通孔电极。
14.根据权利要求1所述的方法，
其中所述互连构件的所述形成包括在支撑衬底上形成所述互连构件，和
在形成所述通孔电极之后，所述方法进一步包括：
在所述无机绝缘层上安装具有硅衬底的硅插入部，以电连接到所述通孔电极；
在所述硅插入部上形成第二无机绝缘层；和
形成第二通孔电极，以穿过所述第二无机绝缘层和所述硅衬底，
其中，在所述第二通孔电极的所述形成之后，形成外部电极端子，和
所述外部电极端子通过所述第二通孔电极电连接到所述第一半导体芯片的所述通孔电极。
15.根据权利要求14所述的方法，进一步包括：
在所述第二无机绝缘层上以面向下的方式安装第二半导体芯片，以电连接到所述第二通孔电极；
在所述第二无机绝缘层上形成树脂，以覆盖所述第二半导体芯片；和
在所述树脂中形成孔，
其中在所述孔的所述形成之后，进行所述外部电极端子的所述形成，和
所述外部电极端子通过所述第二通孔电极和所述孔电连接到所述第一半导体芯片的所述通孔电极。
16.根据权利要求14所述的方法，进一步包括：
在所述第二无机绝缘层上形成树脂，而不安装半导体芯片；和
在所述树脂中形成孔，
其中在所述孔的所述形成之后，进行所述外部电极端子的所述形成，和
其中，所述外部电极端子通过所述第二通孔电极和所述孔电连接到所述第一半导体芯片的所述通孔电极。
17.根据权利要求14所述的方法，
其中，安装所述硅插入部，以共同地覆盖多个所述第一半导体芯片的上部分。
18.根据权利要求11-14中任何一个所述的方法，
其中所述支撑衬底是器件晶片。
19.根据权利要求1所述的方法，
其中，所述通孔电极的所述形成包括形成穿过所述无机绝缘层和所述半导体衬底的通孔，以及用金属填充所述通孔，和
在所述通孔的所述填充中，通过溅射方法或CVD方法在所述通孔内部和所述无机绝缘层上形成籽晶金属，此后进行电解电镀，并且通过CMP去除在所述无机绝缘层上通过所述电解电镀形成的金属。
20.根据权利要求1所述的方法，
其中所述通孔电极的所述形成包括形成穿过所述无机绝缘层和所述半导体衬底的通孔，以及用金属填充所述通孔，和
在所述通孔的所述填充中，通过溅射方法在所述通孔内部和所述无机绝缘层上形成籽晶金属，并且去除在所述通孔的底部表面以外的其它位置形成的所述籽晶金属，并且此后进行化学镀。
21.一种半导体器件：包括：
互连构件；
以面向下的方式安装在所述互连构件上并且具有半导体衬底的第一半导体芯片；
在所述互连构件上提供的树脂层，以覆盖所述第一半导体芯片的侧表面；
在所述第一半导体芯片的后表面上提供的无机绝缘层，以与所述后表面接触并在所述树脂层之上延伸；和
穿过所述第一半导体芯片和所述半导体衬底的通孔电极。
22.根据权利要求21所述的半导体器件，进一步包括在所述无机绝缘层上以面向下的方式安装的第二半导体芯片，以电连接到所述通孔电极。
23.根据权利要求22所述的半导体器件，
其中在同一层中提供多个所述第二半导体芯片。
24.根据权利要求22所述的半导体器件，
其中，在与所述第二半导体芯片同一层中提供虚芯片，该虚芯片是没有半导体元件形成的芯片。
25.根据权利要求21所述的半导体器件，进一步包括在所述半导体衬底中提供的绝缘环，以环绕所述通孔电极。
26.根据权利要求21所述的半导体器件，
其中，在同一层中提供多个所述第一半导体芯片。
27.根据权利要求21所述的半导体器件，
其中，在与所述第一半导体芯片同一层中提供虚芯片，该虚芯片是没有半导体元件形成的芯片。
28.根据权利要求24所述的半导体器件，
其中，所述虚芯片与所述半导体器件的侧表面间隔开。
29.根据权利要求24所述的半导体器件，
其中在所述虚芯片中提供电容元件，和
所述虚芯片电连接到所述第一或第二半导体芯片。
30.根据权利要求21所述的半导体器件，进一步包括在相对于安装所述第一半导体芯片的表面的所述互连构件的表面上提供的外部电极端子。
31.根据权利要求21所述的半导体器件，
其中，在支撑衬底上提供所述互连构件，和
所述半导体器件进一步包括：
在所述无机绝缘层上以面向下的方式安装并且电连接到所述通孔电极的第二半导体芯片；
在所述无机绝缘层上提供并且覆盖所述第二半导体芯片的树脂；和
在所述树脂中提供的孔，
其中外部电极端子通过所述孔电连接到所述通孔电极。
32.根据权利要求21所述的半导体器件，
其中，在支撑衬底上提供所述互连构件，和
所述半导体器件进一步包括：
在所述无机绝缘层上以面向下的方式安装并且电连接到所述通孔电极的第二半导体芯片；
在所述无机绝缘层上提供并且覆盖所述第二半导体芯片的树脂；和
在所述树脂中提供并且在所述树脂的表面中暴露的导电柱，
其中，外部电极端子通过所述导体柱电连接到所述通孔电极。
33.根据权利要求21所述的半导体器件，
其中，在支撑衬底上提供所述互连构件，和
所述半导体器件进一步包括：
在所述无机绝缘层上以面向下的方式安装并且电连接到所述通孔电极的第二半导体芯片；
在所述无机绝缘层上提供并且覆盖所述第二半导体芯片的树脂；
附着在所述树脂上并且具有比所述树脂更大面积的粘接层；和
在所述粘接层和所述树脂中提供的孔，
其中外部电极端子通过所述孔电连接到所述通孔电极。
34.根据权利要求21所述的半导体器件，
其中，在支撑衬底上提供所述互连构件，和
所述半导体器件进一步包括：
具有硅衬底的硅插入部，所述硅插入部安装在无机绝缘层上，以电连接到所述通孔电极；
在所述硅插入部上提供的第二无机绝缘层；和
穿过所述第二无机绝缘层和所述硅衬底的第二通孔电极，
其中，外部电极端子通过所述第二通孔电极电连接到所述第一半导体芯片的所述通孔电极。
35.根据权利要求34所述的半导体器件，进一步包括：
以面向下的方式安装在所述无机绝缘层上并且电连接到所述通孔电极的第二半导体芯片；
在所述第二无机绝缘层上提供并且覆盖所述第二半导体芯片的树脂；和
在所述树脂中提供的孔，
其中，所述外部电极端子通过所述第二通孔电极和所述孔电连接到所述第一半导体芯片的所述通孔电极。
36.根据权利要求34所述的半导体器件，进一步包括：
在所述第二无机绝缘层上提供的树脂；和
在所述树脂中提供的孔，
其中，所述外部电极端子通过所述第二通孔电极和所述孔电连接到所述第一半导体芯片的所述通孔电极，和
没有半导体芯片安装在所述第二无机绝缘层上。
37.根据权利要求34所述的半导体器件，
其中，所述硅插入部共同地覆盖多个所述第一半导体芯片的上部分。
38.根据权利要求31-34中任何一个所述的半导体器件，
其中所述支撑衬底是器件晶片。
CN2006101636490A 2005-12-02 2006-12-01 半导体器件及其制造方法 Active CN1976014B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-349794 2005-12-02
JP2005349794 2005-12-02
JP2005349794 2005-12-02

Publications (2)

Publication Number Publication Date
CN1976014A CN1976014A (zh) 2007-06-06
CN1976014B true CN1976014B (zh) 2011-03-23

Family

ID=38117866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101636490A Active CN1976014B (zh) 2005-12-02 2006-12-01 半导体器件及其制造方法

Country Status (2)

Country Link
US (2) US20070126085A1 (zh)
CN (1) CN1976014B (zh)

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340517B2 (ja) * 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP4880218B2 (ja) * 2004-12-22 2012-02-22 三洋電機株式会社 回路装置
RU2500442C2 (ru) * 2006-03-14 2013-12-10 Сёрен Рее АНДЕРСЕН Управляемый компьютером аппарат для фототерапии
JP4714049B2 (ja) * 2006-03-15 2011-06-29 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
KR100807050B1 (ko) * 2006-08-23 2008-02-25 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US8110899B2 (en) * 2006-12-20 2012-02-07 Intel Corporation Method for incorporating existing silicon die into 3D integrated stack
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
CN101675516B (zh) 2007-03-05 2012-06-20 数字光学欧洲有限公司 具有通过过孔连接到前侧触头的后侧触头的芯片
EP2186134A2 (en) 2007-07-27 2010-05-19 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
KR101538648B1 (ko) 2007-07-31 2015-07-22 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
US8551815B2 (en) 2007-08-03 2013-10-08 Tessera, Inc. Stack packages using reconstituted wafers
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US7623365B2 (en) 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
US8415783B1 (en) * 2007-10-04 2013-04-09 Xilinx, Inc. Apparatus and methodology for testing stacked die
JP2009239256A (ja) * 2008-03-03 2009-10-15 Panasonic Corp 半導体装置及びその製造方法
EP2308087B1 (en) 2008-06-16 2020-08-12 Tessera, Inc. Stacking of wafer-level chip scale packages having edge contacts
US8106520B2 (en) 2008-09-11 2012-01-31 Micron Technology, Inc. Signal delivery in stacked device
WO2010104610A2 (en) * 2009-03-13 2010-09-16 Tessera Technologies Hungary Kft. Stacked microelectronic assemblies having vias extending through bond pads
CN101847588B (zh) * 2009-03-27 2012-05-09 台湾积体电路制造股份有限公司 半导体工艺
US8294280B2 (en) * 2009-05-07 2012-10-23 Qualcomm Incorporated Panelized backside processing for thin semiconductors
WO2011014409A1 (en) 2009-07-30 2011-02-03 Megica Corporation System-in packages
US8803332B2 (en) * 2009-09-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Delamination resistance of stacked dies in die saw
JP5367523B2 (ja) * 2009-09-25 2013-12-11 新光電気工業株式会社 配線基板及び配線基板の製造方法
TWI436470B (zh) * 2009-09-30 2014-05-01 Advanced Semiconductor Eng 封裝製程及封裝結構
JP5715334B2 (ja) * 2009-10-15 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置
TWI392069B (zh) * 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
TWI401752B (zh) * 2009-12-31 2013-07-11 Advanced Semiconductor Eng 晶片封裝結構之製造方法
US20110291287A1 (en) * 2010-05-25 2011-12-01 Xilinx, Inc. Through-silicon vias with low parasitic capacitance
US8716873B2 (en) 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias
US8685793B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Chip assembly having via interconnects joined by plating
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
JP5703010B2 (ja) * 2010-12-16 2015-04-15 新光電気工業株式会社 半導体パッケージ及びその製造方法
US8519515B2 (en) 2011-04-13 2013-08-27 United Microlectronics Corp. TSV structure and method for forming the same
US8481425B2 (en) 2011-05-16 2013-07-09 United Microelectronics Corp. Method for fabricating through-silicon via structure
US9391046B2 (en) * 2011-05-20 2016-07-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming 3D semiconductor package with semiconductor die stacked over semiconductor wafer
US8822336B2 (en) 2011-06-16 2014-09-02 United Microelectronics Corp. Through-silicon via forming method
JP2013016577A (ja) * 2011-07-01 2013-01-24 Elpida Memory Inc 半導体装置の製造方法
US8828745B2 (en) 2011-07-06 2014-09-09 United Microelectronics Corp. Method for manufacturing through-silicon via
TWI500123B (zh) * 2011-08-09 2015-09-11 Soitec Silicon On Insulator 包含內有一個或多個電性、光學及流體互連之互連層之黏附半導體構造之形成方法及應用此等方法形成之黏附半導體構造
US9245773B2 (en) 2011-09-02 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packaging methods and structures thereof
US9418876B2 (en) 2011-09-02 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of three dimensional integrated circuit assembly
CN102403270B (zh) * 2011-12-07 2013-09-18 南通富士通微电子股份有限公司 硅通孔互连结构的形成方法
US8518823B2 (en) 2011-12-23 2013-08-27 United Microelectronics Corp. Through silicon via and method of forming the same
US8609529B2 (en) 2012-02-01 2013-12-17 United Microelectronics Corp. Fabrication method and structure of through silicon via
WO2013118426A1 (ja) 2012-02-09 2013-08-15 パナソニック株式会社 半導体装置及びその製造方法
US8691600B2 (en) 2012-05-02 2014-04-08 United Microelectronics Corp. Method for testing through-silicon-via (TSV) structures
US8691688B2 (en) 2012-06-18 2014-04-08 United Microelectronics Corp. Method of manufacturing semiconductor structure
US9275933B2 (en) 2012-06-19 2016-03-01 United Microelectronics Corp. Semiconductor device
US8900996B2 (en) 2012-06-21 2014-12-02 United Microelectronics Corp. Through silicon via structure and method of fabricating the same
US8525296B1 (en) 2012-06-26 2013-09-03 United Microelectronics Corp. Capacitor structure and method of forming the same
US8941208B2 (en) * 2012-07-30 2015-01-27 General Electric Company Reliable surface mount integrated power module
JP6100489B2 (ja) * 2012-08-31 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102012108522A1 (de) * 2012-09-12 2014-03-13 Ams Ag Verfahren zur Herstellung eines Halbleiterstapels und Halbleiterstapel mit rückseitigem Durchkontakt
US8912844B2 (en) 2012-10-09 2014-12-16 United Microelectronics Corp. Semiconductor structure and method for reducing noise therein
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9035457B2 (en) 2012-11-29 2015-05-19 United Microelectronics Corp. Substrate with integrated passive devices and method of manufacturing the same
US8716104B1 (en) 2012-12-20 2014-05-06 United Microelectronics Corp. Method of fabricating isolation structure
KR102056867B1 (ko) * 2013-03-04 2020-01-22 삼성전자주식회사 반도체 소자 및 그 제조방법
US10269688B2 (en) 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same
KR101473093B1 (ko) * 2013-03-22 2014-12-16 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8884398B2 (en) 2013-04-01 2014-11-11 United Microelectronics Corp. Anti-fuse structure and programming method thereof
US9287173B2 (en) 2013-05-23 2016-03-15 United Microelectronics Corp. Through silicon via and process thereof
US9123730B2 (en) 2013-07-11 2015-09-01 United Microelectronics Corp. Semiconductor device having through silicon trench shielding structure surrounding RF circuit
US9024416B2 (en) 2013-08-12 2015-05-05 United Microelectronics Corp. Semiconductor structure
US8916471B1 (en) 2013-08-26 2014-12-23 United Microelectronics Corp. Method for forming semiconductor structure having through silicon via for signal and shielding structure
US9048223B2 (en) 2013-09-03 2015-06-02 United Microelectronics Corp. Package structure having silicon through vias connected to ground potential
US9117804B2 (en) 2013-09-13 2015-08-25 United Microelectronics Corporation Interposer structure and manufacturing method thereof
US9343359B2 (en) 2013-12-25 2016-05-17 United Microelectronics Corp. Integrated structure and method for fabricating the same
US10340203B2 (en) 2014-02-07 2019-07-02 United Microelectronics Corp. Semiconductor structure with through silicon via and method for fabricating and testing the same
US9583460B2 (en) 2014-02-14 2017-02-28 Qualcomm Incorporated Integrated device comprising stacked dies on redistribution layers
JP6260998B2 (ja) * 2014-04-07 2018-01-17 ルネサスエレクトロニクス株式会社 積層型半導体装置
US9123738B1 (en) 2014-05-16 2015-09-01 Xilinx, Inc. Transmission line via structure
US9362444B1 (en) * 2015-03-18 2016-06-07 International Business Machines Corporation Optoelectronics and CMOS integration on GOI substrate
US11037904B2 (en) 2015-11-24 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Singulation and bonding methods and structures formed thereby
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
DE102017122831B4 (de) 2016-11-14 2022-12-08 Taiwan Semiconductor Manufacturing Co. Ltd. Gehäusestrukturen und Ausbildungsverfahren
US9865567B1 (en) * 2017-02-02 2018-01-09 Xilinx, Inc. Heterogeneous integration of integrated circuit device and companion device
JP2019054160A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
US10665582B2 (en) * 2017-11-01 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor package structure
JP2019149507A (ja) 2018-02-28 2019-09-05 東芝メモリ株式会社 半導体装置及びその製造方法
US10685937B2 (en) 2018-06-15 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package having dummy structures and method of forming same
US10672674B2 (en) * 2018-06-29 2020-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device package having testing pads on a topmost die
JP7154913B2 (ja) 2018-09-25 2022-10-18 株式会社東芝 半導体装置及びその製造方法
US11114403B2 (en) * 2019-11-06 2021-09-07 SK Hynix Inc. Semiconductor device and method of manufacturing semiconductor device
JP2021129083A (ja) * 2020-02-17 2021-09-02 キオクシア株式会社 半導体装置およびその製造方法
WO2022241765A1 (zh) * 2021-05-21 2022-11-24 广东省科学院半导体研究所 一种芯片的封装方法及封装结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2622038B2 (ja) 1991-06-03 1997-06-18 シャープ株式会社 半導体装置及びその製造方法
US6274937B1 (en) * 1999-02-01 2001-08-14 Micron Technology, Inc. Silicon multi-chip module packaging with integrated passive components and method of making
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
US6610596B1 (en) * 1999-09-15 2003-08-26 Samsung Electronics Co., Ltd. Method of forming metal interconnection using plating and semiconductor device manufactured by the method
WO2001052316A1 (fr) * 2000-01-14 2001-07-19 Toray Engineering Co., Ltd. Procede de montage de puce
JP2002110717A (ja) 2000-10-02 2002-04-12 Sanyo Electric Co Ltd 回路装置の製造方法
JP2002343904A (ja) 2001-05-21 2002-11-29 Matsushita Electric Ind Co Ltd 半導体装置
US6750516B2 (en) 2001-10-18 2004-06-15 Hewlett-Packard Development Company, L.P. Systems and methods for electrically isolating portions of wafers
TWI234253B (en) * 2002-05-31 2005-06-11 Fujitsu Ltd Semiconductor device and manufacturing method thereof
JP4056854B2 (ja) 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
JP4035034B2 (ja) * 2002-11-29 2008-01-16 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2004186422A (ja) * 2002-12-03 2004-07-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2005051150A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
DE10345391B3 (de) 2003-09-30 2005-02-17 Infineon Technologies Ag Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul
JP4547164B2 (ja) 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
EP1739739A4 (en) 2004-03-26 2010-02-24 Fujikura Ltd TRAVERSATION WIRING PLATE AND METHOD OF PRODUCING THE SAME
US7098070B2 (en) * 2004-11-16 2006-08-29 International Business Machines Corporation Device and method for fabricating double-sided SOI wafer scale package with through via connections
JP4983049B2 (ja) * 2005-06-24 2012-07-25 セイコーエプソン株式会社 半導体装置および電子機器

Also Published As

Publication number Publication date
US8395269B2 (en) 2013-03-12
US20100144091A1 (en) 2010-06-10
CN1976014A (zh) 2007-06-06
US20070126085A1 (en) 2007-06-07

Similar Documents

Publication Publication Date Title
CN1976014B (zh) 半导体器件及其制造方法
KR102256262B1 (ko) 집적 회로 패키지 및 방법
CN107808870B (zh) 半导体封装件中的再分布层及其形成方法
CN109786268B (zh) 半导体封装件中的金属化图案及其形成方法
US11929318B2 (en) Package structure and method of forming the same
CN111799227B (zh) 半导体器件及其形成方法
US7576004B2 (en) Semiconductor chip and method of manufacturing semiconductor chip
US9030029B2 (en) Chip package with die and substrate
KR102585621B1 (ko) 집적 회로 패키지 및 방법
KR20180121737A (ko) 반도체 소자 및 그 제조 방법
JP2006019433A (ja) 半導体装置およびその製造方法
US10199239B2 (en) Package structure and fabrication method thereof
CN112242381A (zh) 集成电路器件及其形成方法
US20240250002A1 (en) Semiconductor device and manufacturing method thereof
US20210305146A1 (en) Chip-on-wafer structure with chiplet interposer
CN107403785B (zh) 电子封装件及其制法
US20240312898A1 (en) Chip-on-wafer structure with chiplet interposer
CN113161302A (zh) 半导体封装结构、半导体封装件及其制造方法
KR20240005646A (ko) 집적 회로 패키지 및 방법
CN114023718A (zh) 半导体器件及其形成方法
US20230014913A1 (en) Heat Dissipation Structures for Integrated Circuit Packages and Methods of Forming the Same
CN113658944A (zh) 半导体封装件及其形成方法
CN113223970A (zh) 半导体结构及其制造方法
CN112582389A (zh) 半导体封装件、封装件及其形成方法
US20230369274A1 (en) Integrated circuit package and method of forming same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder