DE10345391B3 - Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul - Google Patents

Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul Download PDF

Info

Publication number
DE10345391B3
DE10345391B3 DE10345391A DE10345391A DE10345391B3 DE 10345391 B3 DE10345391 B3 DE 10345391B3 DE 10345391 A DE10345391 A DE 10345391A DE 10345391 A DE10345391 A DE 10345391A DE 10345391 B3 DE10345391 B3 DE 10345391B3
Authority
DE
Germany
Prior art keywords
contact
chip
rewiring
substrate
survey
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10345391A
Other languages
English (en)
Inventor
Harry Hedler
Roland Irsigler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10345391A priority Critical patent/DE10345391B3/de
Priority to SG200404361A priority patent/SG110113A1/en
Priority to CNB2004100118387A priority patent/CN1329977C/zh
Priority to JP2004280772A priority patent/JP2005109486A/ja
Priority to US10/952,383 priority patent/US7211472B2/en
Application granted granted Critical
Publication of DE10345391B3 publication Critical patent/DE10345391B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

Die vorliegende Erfindung stellt ein Verfahren zur Herstellung eines Multi-Chip-Moduls mit den Schritten bereit: (a) Aufbringen mindestens einer Kontakterhebung (11) auf ein Substrat (10); (b) Aufbringen und Strukturieren einer Umverdrahtungseinrichtung (12) auf das Substrat (10) und die zumindest eine Kontakterhebung (11) unter Bereitstellung einer Kontakteinrichtung (13) auf der zumindest einen Kontakterhebung (11); (c) Aufbringen eines Halbleiter-Chips (15) auf das Substrat (10) unter elektrischer Kontaktierung der Umverdrahtungseinrichtung (12); (d) Aufbringen einer nicht elektrisch leitfähigen Einkapselungseinrichtung (16) auf den Halbleiter-Chip (15), das Substrat (10), die Umverdrahtungseinrichtung (12) und die zumindest eine Kontakterhebung (11), wobei die Kontakteinrichtung (13) auf der zumindest einen Kontakterhebung (11) eine erste Oberfläche (16') der Einkapselungseinrichtung (16) zumindest berührt; und (e) zumindest einmaliges Wiederholen zumindest der Schritte (a) und (b), wobei die erste Oberfläche (16') der Einkapselungseinrichtung (16) als Substrat dient und die entsprechend erzeugte Umverdrahtungseinrichtung (12) die Kontakteinrichtung (13) der zumindest einen Kontakterhebung (11) der darunter liegenden Ebene elektrisch kontaktiert. Die vorliegende Erfindung stellt ebenfalls ein Multi-Chip-Modul bereit.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Multi-Chip-Moduls und ein entsprechendes MultiChop-Modul gemäß dem Oberbegriff des Anspruchs 1, wie aus der DE 101 53 609 A1 bekannt.
  • Aus der US 2002-152610 A1 ist es bekannt auf einem Substrat mit Umverdrahtung die Chips und die Kontakterhebungen unter elektrischer Kontaktierung aufzubringen und dies alles mit einer Masse zu verkapseln und nachfolgend die Kontakterhebungen freizulegen sowie daraus ein vielschichtiges Multi-Chip-Modul aufzubauen.
  • Die DE 102 02 881 A1 lehrt das Herstellen von Kontakterhebungen aus dielektrischem Material, die mit Metallisierungen beschichtet zur Kontaktierung auf dem Chip dienen.
  • Die nachveröffentlichte DE 102 09 922 A1 lehrt, elektrische Verbindungen in einem Chipstapel horizontal durch Leitbahnen und vertikal durch Kontaktlöcher oder Bond-Drähte herzustellen und baut dabei den Chipstapel schichtweise auf. Zusätzlich kann der DE 102 09 922 A1 entnommen werden, dass zusätzliche vertikale Kontaktierungen aus dielektrischen Material gefertigt und mit metallisieren in Metallisierungen integriert werden können. Zudem besteht das dortige Substrat aus einem metallischen Trägerstreifen, auf den weitere Leiterbahnen, Kontaktanschlussflächen und Chipinseln aufgebracht werden.
  • Die DE 102 34 208 A1 offenbart eine Waferlevel-Stapel-Chip-Packung, wobei Durchgangsöffnungen mit leitfähigem Filmmaterial im Halbleitermaterial bzw. in den Chips vorgesehen werden.
  • Um komplette Halbleiter-Systemlösungen bereitstellen zu können, ist es erforderlich, verschiedene Funktionseinheiten innerhalb eines Bausteins integrieren zu können. Für eine solche Integration besteht zum einen die Möglichkeit, einen SoC-Ansatz (system on chip) oder andererseits einen SiP-Ansatz (system in a package) zu wählen. SiP-Lösungen bieten den Vorteil, dass innerhalb eines Packages separate Chips als Funktionseinheiten jeweils einzeln optimiert, getestet und kostengünstig produziert werden können. Im Gegensatz werden bei einem SoC alle Funktionseinheiten innerhalb eines singulären Chips integriert. Problematisch bei SiP-Lösungen gestaltet sich, dass die einzelnen Chips innerhalb des Packages, vorzugsweise innerhalb eines Chip-Stapels, untereinander elektrisch leitend miteinander verbunden werden müssen. Um diese elektrisch leitenden Verbindungen zwischen einzelnen Chips innerhalb eines Chip-Stapels bereitzustellen, werden bekanntermaßen mehrere Verfahren eingesetzt. In 16 sind zwei bekannte Ausführungsformen dargestellt.
  • In der oberen Abbildung gemäß 16 ist ein erster Chip A über einen Interposer B mechanisch mit einem zweiten darüber liegenden Chip C verbunden. Die elektrische Kontaktierung der Chips A, C erfolgt über Bond-Drähte D innerhalb des Packages E. Das Package E ist beispielsweise über Lotkugeln F mit einer Leiterplatte (nicht dargestellt) verbindbar.
  • Bei der unteren bekannten dargestellten Konfiguration gemäß 16 ist ein Halbleiter-Chip A über Lotkugeln F elektrisch mit einem Chip C verbunden. Der Chip C weist ebenfalls Bond-Drähte D zur Umverdrahtung und Kontaktierung von Lotkugeln F innerhalb des Packages E auf. Das Package E ist nach außen elektrisch über die Lotkugeln F kontaktierbar. Aufgrund großer parasitärer Effekte bei hohen Frequenzen, basierend auf der hohen Induktivität und Kapazität des Bond-Drahtes, vielen Verbindungspunkten und einer fehlenden Impedanzanpassung, weisen die gemäß 16 erläuterten bekannten Konfigurationen schlechte elektrische Eigenschaften auf.
  • Außerdem ist eine Verdrahtung über Umverdrahtungssubstrate bzw. Interposer z.B. in Form eines Folded Packages bekannt. Bei einer solchen Anordnung treten jedoch lange Signalwege auf, welche ebenfalls in schlechten elektrischen Eigenschaften bei hohen Frequenzen resultieren. Darüber hinaus ist eine solche bekannte Anordnung mit hohen Substratkosten verbunden.
  • Eine Dünnfilm-Umverdrahtung über die Kante eines zuvor mit Polymeren eingebetteten Chips zu einer Durchkontaktierungsstelle ist ebenfalls bekannt. An der Durchkontaktierungsstelle werden vor der Separierung eines Wafers elektrisch leitende Durchkontaktierungen in dem Einbettungs-Polymer generiert. Solche Durchkontaktierungsstellen werden beispielsweise durch Bohrungen bzw. Öffnungen, aufgefüllt mit Metallisierungen, bereitgestellt. Von Nachteil ist dabei die aufwendige Prozessierung, welche mit hohen Kosten verbunden ist.
  • Bekannt ist darüber hinaus das Bereitstellen von Durchkontaktierungen innerhalb eines Chips, beispielsweise mittels Through-Si-Vias. Bei der Kontaktierung durch den Chip werden dabei in den Chip Vias geätzt (Trockenätzung, Nassätzung). Diese Kontaktierungen werden daraufhin passiviert unter anschließender Metallisierung des gesamten Vias. Die Metallisierung des Vias erfolgt durch Metallisieren der Wände und nachfolgendes Auffüllen des Vias mit einem leitfähigen Mate rial. Dabei treten die Nachteile auf, dass freie Flächen auf dem Chip zur Durchkontaktierung bereitgestellt werden müssen, wodurch eine Vergrößerung der Chip-Fläche erforderlich ist. Außerdem ist auch hier die Prozessierung aufwendig und mit hohen Kosten verbunden.
    •
  • Es ist deshalb Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Multi-Chip-Moduls und ein entsprechendes Multi-Chip-Modul bereitzustellen, mittels welchem elektrisch leitende Verbindungen von einer Chip-Ebene auf eine darüber liegende Chip-Ebene generiert werden.
  • Erfindungsgemäß wird diese Aufgabe durch das im Anspruch 10 angegebene Verfahren zur Herstellung eines Multi-Chip-Moduls und durch das Multi-Chip-Modul nach Anspruch 1 gelöst.
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht im wesentlichen darin, zuerst eine Kontakterhebung und eine Umverdrahtungseinrichtung auf der Kontakterhebung vorzusehen, wobei ein Chip nachfolgend elektrisch mit der Umverdrahtungseinrichtung verbunden wird, worauf eine Einbettung in eine Einkapselungseinrichtung erfolgt. Die Kontakterhebung bzw. das dreidimensionale Verbindungselement wird vorzugsweise durch eine gedruckte Erhebung aus einem nicht leitfähigen Material, wie beispielsweise Silikon, Polyurethan, Polyimid oder einem leitfähigen Material, wie z.B. Leitkleber, mit fließenden Übergängen zu einem darunter liegenden Substrat, wie z.B. eine Folie, gebildet. Dieses Substrat weist die vorzugsweise metallische, strukturierte Umverdrahtungslage auf.
  • Durch das erfindungsgemäße Herstellungsverfahren bzw. das erfindungsgemäße Multi-Chip-Modul kann eine Vielzahl von _ Chips in einem Chip-Stapel auf einfache und kostengünstige Weise vorteilhaft miteinander verbunden werden. Die Verwendung von kostenintensiven Umverdrahtungssubstraten oder nachteilbehafteten Bond-Drähten kann somit vermieden werde.
  • Dem erfindungsgemäßen Herstellungsverfahren folgend ist eine hohe Parallelität im Herstellungsprozess ermöglicht, da beispielsweise 12 Zoll-Substrate oder rechteckige Substrate oder auch ein Reel-to-Reel-Verfahren eingesetzt werden kann. Ein aufwendiges Metallisieren und Füllen von Kontaktlöchern ist nicht erforderlich, ebenso wenig wie eine vertikale Strukturierung nach einer Separierung des Chip-Stapels entlang von Chip-Kanten.
  • In der vorliegenden Erfindung werden die eingangs erwähnten Probleme insbesondere dadurch gelöst, dass ein Verfahren zur Herstellung eines Multi-Chip-Moduls mit den Schritten bereitgestellt wird: Aufbringen mindestens einer Kontakterhebung auf ein Substrat; Aufbringen und Strukturieren einer Umverdrahtungseinrichtung auf das Substrat und die zumindest eine Kontakterhebung unter Bereitstellung einer Kontakteinrichtung auf der zumindest einen Kontakterhebung; Aufbringen eines Halbleiter-Chips auf das Substrat unter elektrischer Kontaktierung der Umverdrahtungseinrichtung; Aufbringen einer nicht elektrisch leitfähigen Einkapselungseinrichtung auf den Halbleiter-Chip, das Substrat, die Umverdrahtungseinrichtung und die zumindest eine Kontakterhebung, wobei die Kontakteinrichtung der zumindest einen Kontakterhebung eine erste Oberfläche der Einkapselungseinrichtung zumindest berührt; und zumindest einmaliges Wiederholen zumindest der ersten zwei Schritte, wobei die erste Oberfläche der Einkapselungsschicht als Substrat dient und die entsprechend erzeugte Umverdrahtungseinrichtung die Kontakteinrichtung der zumindest einen Kontakterhebung der darunter liegenden Ebene elektrisch kontaktiert.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Erfindungsgegenstandes.
  • Gemäß einer bevorzugten Weiterbildung wird die zumindest eine Kontakterhebung aufgedruckt oder in einem Spritzgussschritt oder einem Stempelschritt oder einem Dosierschritt aufgebracht.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird eine Chip-Kontakteinrichtung auf die Umverdrahtungseinrichtung aufgebracht, welche mit dem Halbleiter-Chip elektrisch kontaktiert wird.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird die Chip-Kontakteinrichtung mit der Umverdrahtungseinrichtung durch Verlöten oder Verkleben mit leitfähigem Kleber oder Diffusionslöten oder Kompressions-Bonden elektrisch leitend verbunden.
  • Gemäß einer weiteren bevorzugten Weiterbildung erfolgt das Aufbringen der nicht leitfähigen Einkapselungseinrichtung durch Drucken oder einen Spritzgussschritt oder Vergießen oder Aufsprühen oder Aufschleudern.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird nach dem Aufbringen der nicht leitfähigen Einkapselungseinrichtung die Kontakteinrichtung auf der zumindest einen Kontakterhebung, vorzugsweise in einem Plasma- oder Nassätzschritt, gereinigt.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird neben Halbleiter-Chips zumindest ein passives Bauelement und/oder ein Speicher und/oder eine optische Halbleitereinrichtung in der Einkapselungseinrichtung unter elektrischer Kontaktierung mit der Umverdrahtungseinrichtung vorgesehen.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird die Umverdrahtungseinrichtung durch einen Sputter- oder Plattierprozess aufgebracht und nachfolgend, vorzugsweise mit einem Nassätzschritt, photolithographisch strukturiert.
  • Gemäß einer weiteren bevorzugten Weiterbildung werden auf dem Multi-Chip-Modul über einer abschließenden Einkapselungsein richtung Lotkugeln oder Kontakterhebungen oder Kontaktflächen, vorzugsweise jeweils über eine Umverdrahtungseinrichtung mit einer darunter liegenden Ebene leitend verbunden, als Anschlusseinrichtung aufgebracht.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird als Substrat eine Folie vorgesehen.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die Kontakterhebung ein nicht leitfähiges Material, vorzugsweise Silikon oder Polyimid oder Polyrethan, oder ein leitfähiges Material, vorzugsweise Leitkleber, auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die zumindest eine Kontakterhebung glockenförmig und weist vorzugsweise einen Übergang mit einer geringen Steigung zwischen dem Substrat und der Kontakterhebung auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist auf die Umverdrahtungseinrichtung eine Chip-Kontakteinrichtung aufgebracht, welche mit dem Halbleiter-Chip und der Umverdrahtungseinrichtung elektrisch kontaktiert ist.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die Chip-Kontakteinrichtung als Lotdepot oder Stud Bump oder Festkontakt auf der Umverdrahtungseinrichtung vorgesehen.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die Einkapselungseinrichtung ein Polymer auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung weisen zumindest zwei Halbleiter-Chips im Multi-Chip-Modul mit ihren Chip-Kontakten zueinander.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die Umverdrahtungseinrichtung metallisch und weist in vorbestimmten Bereichen vorzugsweise eine Löt-Stoppschicht oder eine Passivierung auf.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
    •
  • Es zeigen:
  • 1 bis 11 je eine schematische Querschnittsansicht aufeinanderfolgender Schritte bei der Herstellung eines Multi-Chip-Moduls gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 12 bis 14 je einen schematischen Querschnitt eines Multi-Chip-Moduls gemäß je einer Ausführungsform der vorliegenden Erfindung;
  • 15 eine schematische Draufsicht und einen schematischen Querschnitt eines Multi-Chip-Moduls zur Erläuterung einer Ausführungsform der vorliegenden Erfindung; und
  • 16 zwei bekannte Multi-Chip-Module.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • In 1 ist im Querschnitt ein Substrat 10, vorzugsweise eine Folie, dargestellt. Gemäß 2 wird darauf zumindest eine Kontakterhebung 11 aufgebracht. Die Kontakterhebung 11 ist beispielsweise aus einem Polymer, welches leitfähig, wie beispielsweise Leitkleber, oder nicht leitfähig, wie beispielsweise Silikon, Polyurethan, Polyimid, sein kann. Vorzugsweise erfolgt der Auftrag der zumindest einen Kontakterhebung 11 in einem Druckvorgang oder einem Dosierungsvorgang oder einem Spritzgussvorgang oder einem Stempelschritt. Die zumindest eine Kontakterhebung 11 ist vorzugsweise glocken förmig und weist eine geringe Steigung beim Übergang vom Substrat 10 zur Kontakterhebung 11 auf. Unter einer geringen Steigung wird in diesem Zusammenhang eine Steigung kleiner 0,5 verstanden.
  • Gemäß 3 ist auf das Substrat 10 und die zumindest eine Kontakterhebung 11 eine Umverdrahtungseinrichtung 12 aufgebracht und strukturiert. Die Umverdrahtungseinrichtung 12 weist dabei vorzugsweise jeweils eine Kontakteinrichtung 13 auf einer Kontakterhebung 11 auf. Im Fall einer Kontakterhebung 11 aus einem leitfähigen Material entfällt vorzugsweise die Kontakteinrichtung 13 auf der Kontakterhebung 11, wobei die Umverdrahtungseinrichtung 12 die dann leitfähige Kontakterhebung 11 elektrisch kontaktiert. Die Umverdrahtungseinrichtung 12 wird vorzugsweise aufgesputtert oder elektrochemisch plattiert, in einem photolithographischen Prozess, vorzugsweise mittels einer Nassätztechnik, strukturiert und weist über vorbestimmten Abschnitten (nicht dargestellt) eine Passivierung oder eine Löt-Stoppschicht auf.
  • Daraufhin erfolgt gemäß 4 das Aufbringen einer Chip-Kontakteinrichtung 14, welche elektrisch leitend mit der Umverdrahtungseinrichtung 12 verbunden ist. In den Querschnitten gemäß 3 bis 11 sind jeweils zwei elektrisch voneinander getrennte Stränge einer Umverdrahtungseinrichtung 12 dargestellt, d.h. zwischen den Chip-Kontakteinrichtungen 14 gemäß 4 ff. ist keine elektrisch leitende Verbindung in Form der Umverdrahtungseinrichtung 12 vorgesehen. Die Chip-Kontakteinrichtung 14 wird vorzugsweise durch Aufbringen eines Lotdepots oder eines Leitkleberdepots oder eines Stud Bumps vorgesehen.
  • In 5 ist ein Halbleiter-Chip 15 auf die Anordnung gemäß 4 aufgebracht, vorzugsweise aufgeklebt, wobei die Chip-Kontakteinrichtung 14 mit Chip-Kontakten (nicht dargestellt) der Halbleitereinrichtung 15 elektrisch leitend verbunden sind. Dies setzt eine präzise Positionierung des Halbleiter- Chips 15 auf dem Substrat 10 voraus. Die elektrische Kontaktierung der Chip-Kontakte (nicht dargestellt) mit der Chip-Kontakteinrichtung 14 erfolgt vorzugsweise durch eine Lot-Wiederverflüssigung oder einen Druckkontakt oder durch Diffusionslöten oder eine Klebeverbindung mit einem leitfähigen Klebemittel.
  • Gemäß 6 ist eine Einkapselungseinrichtung 16 über dem Chip 15 der Umverdrahtungseinrichtung 12, der zumindest einen Kontakterhebung 11 und dem Substrat 10 in Form eines nicht leitfähigen Polymers aufgebracht. Das Aufbringen der Einkapselungseinrichtung 16 erfolgt vorzugsweise durch Aufdrucken oder Spritzgießen oder Aufsprühen oder Aufschleudern eines nicht leitfähigen Materials. Dabei übersteigt die vertikale Ausdehnung der Einkapselungseinrichtung 16 nicht die vertikale Erstreckung der zumindest einen Kontakterhebung 11, so dass die Kontakteinrichtung 13 auf der Kontakterhebung 11 oder die Kontakterhebung 11 selbst zumindest eine Oberfläche 16' (Deckfläche) der Einkapselungseinrichtung 16 berührt. Vorzugsweise überragt die vertikale Erstreckung einer Kontakterhebung 11 die vertikale Erstreckung der Einkapselungseinrichtung 16. Bei der Anordnung gemäß 6 erfolgt daraufhin vorzugsweise ein Reinigen der Spitzen der Kontakterhebung 11 und insbesondere der Kontakteinrichtung 13 auf den Spitzen der Kontakterhebung 11, vorzugsweise in einem Plasma- oder einem Nassätzschritt.
  • 7 zeigt die Anordnung gemäß 6 nach einem Aufbringen von Kontakterhebungen 11 auf die Oberfläche 16' der Einkapselungseinrichtung 16. Die Kontakterhebungen 11 auf der Oberfläche 16' sind lateral benachbart der frei gelegten Kontakteinrichtungen 13 der Kontakterhebungen 11 der darunter liegenden Ebene angeordnet. Die Kontakterhebungen 11 auf der Oberfläche 16' werden auf die mit Bezug auf 2 erläuterte Art aufgebracht. Daran schließt sich ein Aufbringen und Strukturieren einer Umverdrahtungseinrichtung 12 auf die Oberfläche 16' der Einkapselungseinrichtung 16 und die Kon takterhebungen 11 auf der Oberfläche 16' unter Bildung von Kontakteinrichtungen 13 gemäß 8 an. Die Umverdrahtungseinrichtung 12 wird wie die mit Bezug auf 3 erläutert aufgebracht und strukturiert. Eine Leiterbahn der Umverdrahtungseinrichtung 12 auf der Oberfläche 16', welche auf eine Kontakterhebung 11 auf der Oberfläche 16' geführt ist und auf der Spitze eine Kontakteinrichtung 13 bildet, ist entgegen dem Schnittbild gemäß 8 vorzugsweise nicht mit der Kontakteinrichtung 13 auf der Kontakterhebung 11 der darunter liegenden Ebene kontaktiert, sondern mit einer lateral benachbarten Leiterbahn (im Schnittbild nicht dargestellt) umverdrahtet.
  • Gemäß 9 ist eine Chip-Kontakteinrichtung 14 auf die Anordnung gemäß 8 aufgebracht, welche der Chip-Kontakteinrichtung 14 der darunter liegenden Ebene vorzugsweise gleicht.
  • In 10 ist die Anordnung nach 9 dargestellt, wobei ein zweiter Halbleiter-Chip 15 unter Kontaktierung der Umverdrahtungseinrichtung 12, vorzugsweise über die Chip-Kontakteinrichtung 14, auf die Oberfläche 16' aufgebracht ist. Die Ausrichtung und Befestigung des zweiten Halbleiter-Chips 15 auf der Oberfläche 16' entspricht dem mit Bezug auf 5 beschriebenen Vorgang.
  • Gemäß 11 wird über dem zweiten Halbleiter-Chip 15, der Umverdrahtungseinrichtung 12, der Kontakterhebung 11 jeweils auf der Oberfläche 16' ebenfalls eine Einkapselungseinrichtung 16 gemäß 6 aufgebracht.
  • In 12 ist ein Querschnitt eines Multi-Chip-Moduls dargestellt, welches im Vergleich zu 11 zwei weitere Halbleiter-Chips 15 in zwei weiteren darüber liegenden Ebenen aufweist. Auf eine abschließende Oberfläche 16' einer abschließenden Einkapselungseinrichtung 16 ist eine Vielzahl von Kontakterhebungen 17 aufgebracht. Diese Verbindungselemente zur Kontaktierung, beispielsweise mit einer Leiterplatte oder eines Interposers (jeweils nicht dargestellt), ist vorzugsweise ebenfalls in Form einer Polymer-Erhebung vorgesehen, welche zu einem leitfähigen oder nicht leitfähigen Material, wie mit Bezug auf 2 beschrieben, besteht. Auf der Oberfläche 16' der obersten Einkapselungseinrichtung 16 ist ebenfalls eine Umverdrahtungseinrichtung 18 vorgesehen, welche vorzugsweise auch Kontakteinrichtungen 19 auf der Spitze der Kontakterhebungen 17 ausbildet. Die Umverdrahtungseinrichtung 18 ist mit Kontakteinrichtungen 13 auf den Kontakterhebungen 11 der darunter liegenden Ebene elektrisch leitend verbunden.
  • 13 zeigt eine alternative Ausführungsform der vorliegenden Erfindung, in welcher zwei Halbleiter-Chips 15 mit zueinander weisenden Chip-Kontakten (nicht dargestellt) vorgesehen sind, welche jeweils mit einer Chip-Kontakteinrichtung 14 elektrisch leitend verbunden sind. Entgegen dem Zeichnungseindruck gemäß 13 sind die Chip-Kontakteinrichtungen des oberen Halbleiter-Chips 15 und des unteren Halbleiter-Chips 15 nicht direkt elektrisch leitend miteinander verbunden. Dies erfordert einen modifizierten Herstellungsprozess.
  • Eine weitere Ausführungsform gemäß 14 weist die zueinander weisenden Chips gemäß 13 und einen darüber angeordneten weiteren Halbleiter-Chip 15 auf. Alle weiteren wesentlichen Merkmale entsprechen dem vorangehend Erläuterten.
  • Mit Bezug auf 15 ist schematisch ein Querschnitt und eine dazugehörige Draufsicht zur Erläuterung einer Ausführungsform der vorliegenden Erfindung dargestellt. Das Schnittbild entspricht dabei einem Schnitt entlang der gestrichelten Linie ZZ'.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar. So sind insbesondere andere Formen der erzeugten Kon takterhebung, beispielsweise als Bump, Wulst oder bezüglich der lateralen und vertikalen Ausdehnung, angedacht. Auch ist die Art der Erzeugung der Kontakterhebung neben den genannten Möglichkeiten auch durch Aufbringen, insbesondere Aufkleben, einer vorgeformten Erhebung möglich.
  • Außerdem besteht die Möglichkeit, anstatt der Kontakterhebungen 17 mit Kontakteinrichtungen 19 auf deren Spitze andere Kontaktelemente für den elektrischen Anschluss an weitere elektrische oder elektronische Bauelemente vorzusehen, wie beispielsweise über eine Umverdrahtungseinrichtung 18 kontaktierte Lotkugeln oder auch Kontaktflächen. Bezüglich der Stapelhöhe und Gestaltung der Chips bzw. der Chip-Anordnung sind beliebige Ausgestaltungen möglich, so dass beispielsweise unterschiedliche Chip-Größen oder auch Chips nebeneinander innerhalb einer Ebene in einem erfindungsgemäßen Multi-Chip-Modul vorgesehen sind. Darüber hinaus sind in den Zeichnungen wiedergegebene Größenverhältnisse lediglich beispielhaft zu betrachten.
    • 10
    Substrat, vorzugsweise Folie
    11
    Kontakterhebung
    12
    Umverdrahtungseinrichtung
    13
    Kontakteinrichtung auf Kontakterhebung
    14
    Chip-Kontakteinrichtung
    15
    Halbleiter-Chip
    16
    Einkapselungseinrichtung
    16'
    Oberfläche der Einkapselungseinrichtung
    17
    Kontakterhebung
    18
    Umverdrahtungseinrichtung
    19
    Kontakteinrichtung auf Kontakterhebung
    A
    Chip
    B
    Interposer-Substrat
    C
    Chip
    D
    Bond-Draht
    E
    Chip-Package
    F, F'
    Lotkugel

Claims (18)

  1. Multi-Chip-Modul mit (a) mindestens einer Kontakterhebung (11) auf einem Substrat (10); (b) einer Umverdrahtungseinrichtung (12) als Kontakteinrichtung (13) auf dem Substrat (10); (c) einem Halbleiter-Chip (15) auf dem Substrat (10) unter elektrischer Kontaktierung der Umverdrahtungseinrichtung (12); (d) einer nicht elektrisch leitfähigen Einkapselungseinrichtung (16) auf dem Halbleiter-Chip (15), dem Substrat (10), der Umverdrahtungseinrichtung (12) und der zumindest einen Kontakterhebung (11); (e) zumindest einmaligem Wiederholen zumindest der Merkmale (a) und (b), wobei die erste Oberfläche (16') der Einkapselungsschicht (16) als Substrat dient und die entsprechende Umverdrahtungseinrichtung (12) die Kontakteinrichtung (13) der darunter liegenden Ebene elektrisch kontaktiert, dadurch gekennzeichnet, dass als Kontakteinrichtung (13) die Umverdrahtungseinrichtung (12) auf dem Substrat (10) und auf der zumindest einen Kontakterhebung (11) vorhanden ist und die Kontakteinrichtung (13) eine erste Oberfläche (16') der Einkapselungseinrichtung (16) zumindest berührt.
  2. Multi-Chip-Modul nach Anspruch 1, dadurch gekennzeichnet, dass als Substrat (10) eine Folie vorgesehen ist.
  3. Multi-Chip-Modul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Kontakterhebung (11) ein nicht leitfähiges Material, vorzugsweise Silikon oder Polyimid oder Polyurethan, oder ein leitfähiges Material, vorzugsweise Leitkleber, aufweist.
  4. Multi-Chip-Modul nach Anspruch 3, dadurch gekennzeichnet, dass die zumindest eine Kontakterhebung (11) glockenförmig ist und vorzugsweise einen Übergang mit einer geringen Steigung zwischen dem Substrat (10) und der Kontakterhebung (11) aufweist.
  5. Multi-Chip-Modul nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass auf die Umverdrahtungseinrichtung (12) eine Chip-Kontakteinrichtung (14) aufgebracht ist, welche mit dem Halbleiter-Chip (15) und der Umverdrahtungseinrichtung (12) elektrisch kontaktiert ist.
  6. Multi-Chip-Modul nach Anspruch 5, dadurch gekennzeichnet, dass die Chip-Kontakteinrichtung (14) als Lotdepot oder Stud Bump oder Leitkleberdepot auf der Umverdrahtungseinrichtung (12) vorgesehen ist.
  7. Multi-Chip-Modul nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Einkapselungseinrichtung (16) ein Polymer aufweist.
  8. Multi-Chip-Modul nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass zumindest zwei Halbleiter-Chips (15) im Multi-Chip-Modul mit ihren Chip-Kontakten zueinander weisen.
  9. Multi-Chip-Modul nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Umverdrahtungseinrichtung (12) metallisch ist und in vorbestimmten Bereichen vorzugsweise eine Löt-Stoppschicht oder eine Passivierung aufweist.
  10. Verfahren zur Herstellung eines Multi-Chip-Moduls mit den Schritten: (a) Aufbringen mindestens einer Kontakterhebung (11) auf ein Substrat (10); (b) Aufbringen und Strukturieren einer Umverdrahtungseinrichtung (12) auf das Substrat (10) als Kontakteinrichtung (13); (c) Aufbringen eines Halbleiter-Chips (15) auf das Substrat (10) unter elektrischer Kontaktierung der Umverdrahtungseinrichtung (12); (d) Aufbringen einer nicht elektrisch leitfähigen Einkapselungseinrichtung (16) auf den Halbleiter-Chip (15), das Substrat (10), die Umverdrahtungseinrichtung (12) und die zumindest eine Kontakterhebung (11); und (e) zumindest einmaliges Widerholen zumindest der Schritte (a) und (b), wobei die erste Oberfläche (16') der Einkapselungseinrichtung (16) als Substrat dient und die entsprechend erzeugte Umverdrahtungseinrichtung (12) die Kontakteinrichtung (13) der darunter liegenden Ebene elektrisch kontaktiert dadurch gekennzeichnet, dass als Kontakteinrichtung (13) die Umverdrahtungseinrichtung (12) auf dem Substrat (10) und auf der zumindest einen Kontakterhebung (11) aufgebracht wird und die Kontakterhebung (11) derart aufgebracht wird, dass die Kontakteinrichtung (13) eine erste Oberfläche (16) der Einkapselungseinrichtung (16) zumindest berührt.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die zumindest eine Kontakterhebung (11) aufgedruckt wird oder in einem Spritzgussschritt oder einem Stempelschritt oder einem Dosierschritt aufgebracht wird.
  12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass zwischen Schritt (b) und (c) eine Chip-Kontakteinrichtung (14) auf die Umverdrahtungseinrichtung (12) aufgebracht wird, welche im Schritt (c) mit dem Halbleiter-Chip (15) elektrisch kontaktiert wird.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die Chip-Kontakteinrichtung (14) mit der Umverdrahtungseinrichtung (12) durch Verlöten oder Verkleben mit leitfähigem Kleber oder Diffusionslöten oder Kompressions-Bonden elektrisch leitend verbunden wird.
  14. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Aufbringen der nicht leitfähigen Einkapselungseinrichtung (16) durch Drucken oder einen Spritzgussschritt oder Vergießen oder Aufsprühen oder Aufschleudern erfolgt.
  15. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Aufbringen der nicht leitfähigen Einkapselungseinrichtung (16) gemäß Schritt (d) die Kontakteinrichtung (13) auf der zumindest einen Kontakterhebung (11), vorzugsweise in einem Plasma- oder Nassätzschritt, gereinigt wird.
  16. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass neben Halbleiter-Chips (15) zumindest ein passives Bauelement und/oder ein Speicher und/oder eine optische Halbleitereinrichtung in der Einkapselungseinrichtung (16) unter elektrischer Kontaktierung mit der Umverdrahtungseinrichtung (12) vorgesehen wird.
  17. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Umverdrahtungseinrichtung (12) durch einen Sputter- oder Plattierprozess aufgebracht und nachfolgend, vorzugsweise mit einem Nassätzschritt, photolithographisch strukturiert wird.
  18. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass auf dem Multi-Chip-Modul über einer abschließenden Einkapselungseinrichtung (16) Lotkugeln oder Kontakterhebungen (17) oder Kontaktflächen jeweils über eine Umverdrahtungseinrichtung (18) mit einer darunter liegenden Ebene leitend verbunden als Anschlusseinrichtung aufgebracht werden.
DE10345391A 2003-09-30 2003-09-30 Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul Expired - Fee Related DE10345391B3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10345391A DE10345391B3 (de) 2003-09-30 2003-09-30 Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul
SG200404361A SG110113A1 (en) 2003-09-30 2004-08-03 Method for producing a multichip module and multichip module
CNB2004100118387A CN1329977C (zh) 2003-09-30 2004-09-22 生产多芯片模块的方法和多芯片模块
JP2004280772A JP2005109486A (ja) 2003-09-30 2004-09-28 マルチチップモジュールの製造方法及びマルチチップモジュール
US10/952,383 US7211472B2 (en) 2003-09-30 2004-09-29 Method for producing a multichip module and multichip module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10345391A DE10345391B3 (de) 2003-09-30 2003-09-30 Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul

Publications (1)

Publication Number Publication Date
DE10345391B3 true DE10345391B3 (de) 2005-02-17

Family

ID=34072098

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10345391A Expired - Fee Related DE10345391B3 (de) 2003-09-30 2003-09-30 Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul

Country Status (5)

Country Link
US (1) US7211472B2 (de)
JP (1) JP2005109486A (de)
CN (1) CN1329977C (de)
DE (1) DE10345391B3 (de)
SG (1) SG110113A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2917236A1 (fr) * 2007-06-07 2008-12-12 Commissariat Energie Atomique Procede de realisation de via dans un substrat reconstitue.
DE102008038175A1 (de) * 2007-09-06 2010-02-25 Infineon Technologies Ag Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768113B2 (en) * 2005-05-26 2010-08-03 Volkan Ozguz Stackable tier structure comprising prefabricated high density feedthrough
US7919844B2 (en) 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
US20070069389A1 (en) * 2005-09-15 2007-03-29 Alexander Wollanke Stackable device, device stack and method for fabricating the same
US20070126085A1 (en) 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US20080054429A1 (en) * 2006-08-25 2008-03-06 Bolken Todd O Spacers for separating components of semiconductor device assemblies, semiconductor device assemblies and systems including spacers and methods of making spacers
US8174119B2 (en) 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US8193034B2 (en) * 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US8133762B2 (en) 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US8421244B2 (en) * 2007-05-08 2013-04-16 Samsung Electronics Co., Ltd. Semiconductor package and method of forming the same
US8106496B2 (en) * 2007-06-04 2012-01-31 Stats Chippac, Inc. Semiconductor packaging system with stacking and method of manufacturing thereof
US8283756B2 (en) * 2007-08-20 2012-10-09 Infineon Technologies Ag Electronic component with buffer layer
US10943869B2 (en) 2017-06-09 2021-03-09 Apple Inc. High density interconnection using fanout interposer chiplet

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020152610A1 (en) * 1999-06-17 2002-10-24 Sony Corporation Electronic circuit device and method of production of the same
DE10234208A1 (de) * 2001-07-19 2003-02-13 Samsung Electronics Co Ltd Waferlevel-Stapelchippackung und Herstellungsverfahren hierfür
DE10153609A1 (de) * 2001-11-02 2003-05-15 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE10202881A1 (de) * 2002-01-25 2003-08-14 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einem Chipkantenschutz, insbesondere für Wafer Level Packing Chips
DE10209922A1 (de) * 2002-03-07 2003-10-02 Infineon Technologies Ag Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783870A (en) * 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
US5986334A (en) * 1996-10-04 1999-11-16 Anam Industrial Co., Ltd. Semiconductor package having light, thin, simple and compact structure
TW392262B (en) * 1997-03-10 2000-06-01 Seiko Epson Corp Electric parts and semiconductor device and the manufacturing method thereof, and the assembled circuit board, and the electric device using the same
KR100266637B1 (ko) * 1997-11-15 2000-09-15 김영환 적층형볼그리드어레이반도체패키지및그의제조방법
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
JP3865989B2 (ja) * 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
US6252305B1 (en) * 2000-02-29 2001-06-26 Advanced Semiconductor Engineering, Inc. Multichip module having a stacked chip arrangement
US6956283B1 (en) * 2000-05-16 2005-10-18 Peterson Kenneth A Encapsulants for protecting MEMS devices during post-packaging release etch
JP3874062B2 (ja) * 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
JP2002184937A (ja) * 2000-12-18 2002-06-28 Shinko Electric Ind Co Ltd 半導体装置の実装構造
US20020140073A1 (en) * 2001-03-28 2002-10-03 Advanced Semiconductor Engineering, Inc. Multichip module
JP2002314031A (ja) * 2001-04-13 2002-10-25 Fujitsu Ltd マルチチップモジュール
US6624457B2 (en) * 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
DE10164800B4 (de) * 2001-11-02 2005-03-31 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
US6740546B2 (en) * 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020152610A1 (en) * 1999-06-17 2002-10-24 Sony Corporation Electronic circuit device and method of production of the same
DE10234208A1 (de) * 2001-07-19 2003-02-13 Samsung Electronics Co Ltd Waferlevel-Stapelchippackung und Herstellungsverfahren hierfür
DE10153609A1 (de) * 2001-11-02 2003-05-15 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE10202881A1 (de) * 2002-01-25 2003-08-14 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einem Chipkantenschutz, insbesondere für Wafer Level Packing Chips
DE10209922A1 (de) * 2002-03-07 2003-10-02 Infineon Technologies Ag Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2917236A1 (fr) * 2007-06-07 2008-12-12 Commissariat Energie Atomique Procede de realisation de via dans un substrat reconstitue.
WO2008155233A1 (fr) * 2007-06-07 2008-12-24 Commissariat A L'energie Atomique Procede de realisation de via dans un substrat reconstitue
US8159076B2 (en) 2007-06-07 2012-04-17 Commissariat A L'energie Atomique Method of producing a via in a reconstituted substrate
DE102008038175A1 (de) * 2007-09-06 2010-02-25 Infineon Technologies Ag Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen
DE102008038175B4 (de) * 2007-09-06 2011-07-07 Infineon Technologies AG, 85579 Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen

Also Published As

Publication number Publication date
CN1329977C (zh) 2007-08-01
US20050077632A1 (en) 2005-04-14
US7211472B2 (en) 2007-05-01
JP2005109486A (ja) 2005-04-21
SG110113A1 (en) 2005-04-28
CN1604309A (zh) 2005-04-06

Similar Documents

Publication Publication Date Title
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE102008032395B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10345391B3 (de) Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
WO2003075347A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
DE102005046737B4 (de) Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
EP0782765A1 (de) Polymerhöckergitter
DE102006058010A1 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
WO2006012846A1 (de) Halbleiterbasisbauteil mit verdrahtungssubstrat und zwischenverdrahtungsplatte für einen halbleiterbauteilstapel sowie verfahren zu deren herstellung
WO2012038127A1 (de) Multifunktionssensor als pop-mwlp
WO2006032250A1 (de) Halbleiterbauteil mit durchkontakten durch eine kunststoffgehäusemasse und verfahren zur herstellung derselben
WO2004093190A2 (de) Multichipmodul mit mehreren halbleiterchips sowie leiterplatte mit mehreren komponenten
WO2004100261A2 (de) Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben
DE10011005B4 (de) Multi-Chip-Modul und Verfahren zum Herstellen eines Multi-Chip-Moduls
DE10059178A1 (de) Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
DE10250634B4 (de) Halbleiterstruktur mit nachgiebigem Zwischenverbindungselement und Verfahren zu deren Herstellung
DE19846662A1 (de) Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
DE102009036033B4 (de) Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren
DE102015120647B4 (de) Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung
DE10345395B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE10153609C2 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee