WO2006012846A1 - Halbleiterbasisbauteil mit verdrahtungssubstrat und zwischenverdrahtungsplatte für einen halbleiterbauteilstapel sowie verfahren zu deren herstellung - Google Patents

Halbleiterbasisbauteil mit verdrahtungssubstrat und zwischenverdrahtungsplatte für einen halbleiterbauteilstapel sowie verfahren zu deren herstellung Download PDF

Info

Publication number
WO2006012846A1
WO2006012846A1 PCT/DE2005/001295 DE2005001295W WO2006012846A1 WO 2006012846 A1 WO2006012846 A1 WO 2006012846A1 DE 2005001295 W DE2005001295 W DE 2005001295W WO 2006012846 A1 WO2006012846 A1 WO 2006012846A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
wiring substrate
component
wiring
base component
Prior art date
Application number
PCT/DE2005/001295
Other languages
English (en)
French (fr)
Inventor
Jens Pohl
Hermann Vilsmeier
Holger Wörner
Bernhard Zuhr
Rainer Steiner
Michael Bauer
Robert-Christian Hagen
Ulrich Bachmaier
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to US11/572,873 priority Critical patent/US8659135B2/en
Publication of WO2006012846A1 publication Critical patent/WO2006012846A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the invention relates to a semiconductor base component with a wiring substrate and intermediate wiring board for a semiconductor component stack, and to a method for producing the same.
  • the invention relates to a wiring substrate and an intermediate wiring board, between which a semiconductor chip is arranged.
  • external contacts are arranged on the underside of the wiring substrate, and at least one semiconductor chip, for example a computer such as a DSP (digital signal processor) or a memory component (a DRAM) in the center of the wiring substrate, is located on the top side of the wiring substrate Wiring substrate arranged.
  • a computer such as a DSP (digital signal processor) or a memory component (a DRAM) in the center of the wiring substrate, is located on the top side of the wiring substrate Wiring substrate arranged.
  • a semiconductor module with semiconductor components stacked in this way has the disadvantage that the semiconductor components can not be stacked with the least possible space requirement, especially since the bent-over wiring foil requires a minimum bending radius, which must not be undershot, without microcracks in the conductor arranged on the wiring foil to risk wiring.
  • a semiconductor base component structured in this way has the disadvantage that relatively long and also differently long conduction paths exist via the foil between the semiconductor chip in the lower semiconductor base component housing and the stacked semiconductor component arranged on the semiconductor base component, so that differences in propagation time and crosstalk occur in the case of telecommunications use the coupling of high-frequency signals can occur.
  • a further variant for stacking semiconductor components with one another is the possibility of using interposers which have outer contact surfaces on their upper sides which can be arranged distributed arbitrarily over the entire surface, the size and arrangement of the size and arrangement of external contacts of one corresponds to be stacked Halbleiterbau ⁇ part.
  • solder-based 3D contacts are arranged, which have such a large diameter that the space between the interposer and a wiring substrate of a semiconductor component mounted thereunder can be bridged with a mounted semiconductor chip and the connection via this large volume 3D contacts zwi ⁇ rule interposer and wiring substrate of the arranged underneath arranged semiconductor device in edge regions of the wiring substrate.
  • these 3D contacts have a diameter which is greater than the thickness of the semiconductor chip of the semiconductor component arranged underneath, which has the disadvantage that such 3D contacts of the interposer do not lie arbitrarily close to the edge regions of the wiring substrate or of the interpo ⁇ sers can be arranged and thus are to be arranged disadvantageously in a wide connection pitch.
  • a must expansive, relatively high pitch for an arrangement of such 3D contacts are provided so that they do not touch.
  • a Halbleiterbasisge ⁇ housing of wiring substrate and interposer with 3D contacts a disadvantageously enlarged base housing, if a sufficient number of electrical connections between the interposer and the wiring substrate in the edge area des ⁇ same is to ensure.
  • a semiconductor base component is provided with a wiring substrate and an intermediate wiring board for a semiconductor device or for a semiconductor module. Disposed between the wiring substrate and the intermediate wiring board is a semiconductor chip electrically connected to the wiring substrate. While the semiconductor chip in the center of the upper side of the wiring is disposed substrate substrate, the wiring substrate in its edge regions on contact pads.
  • the intermediate wiring board is a self-supporting composite board, on whose edge sides angled outer flat conductors are arranged, which are electrically connected to the contact pads on the upper side of the wiring substrate.
  • the upper side of this wiring board is composed of an upper side of a plastic housing composition and of outer sides of inner flat conductors. The outer sides of the plastic housing composition and inner flat conductors are aligned coplanar with each other.
  • This semiconductor base component has the advantage that on its upper side with the coplanar aligned upper sides of inner flat conductors and plastic housing compound a semiconductor component can be stacked with external contacts whose size and arrangement is independent of the external contact pattern of the semiconductor base component.
  • a further advantage is that the intermediate wiring board with the angled outer flat conductors protruding from the edge regions can be produced by means of minimal production costs, especially since technologies can be used which have proven successful in the production of semiconductor components based on flat conductor frames.
  • the upper sides of the inner flat conductors have outer contact connection areas.
  • These concerned.an gleichfla ⁇ surfaces correspond to the size and arrangement of external contacts of a semiconductor device to be stacked.
  • this adaptation of the size and arrangement of the external contact pads on the top of the intermediate wiring board has the advantage that in principle any semiconductor device, in particular with a BGA, FBGA or LBGA package, can be stacked on the semiconductor base component.
  • an underside of the wiring substrate which faces away from the semiconductor chip of the semiconductor base component has external contacts of the semiconductor base component which are distributed over the entire underside.
  • the wiring substrate may be a self-supporting insulation plate having a wiring structure arranged on its underside and / or on its top side. Since the wiring structure can be electrically connected from both sides of the wiring substrate, the wiring substrate preferably has through contacts through the self-supporting insulation board. Such contacts can be on their inner walls metallized through holes through the wiring board.
  • the plastic housing composition of the intermediate wiring board identifies a semiconductor chip which is embedded in the plastic housing composition of the intermediate wiring board in such a way that its contact surfaces are aligned coplanar with the top side of the intermediate wiring board.
  • Intermediate wiring is embedded, with the lovedkon ⁇ clocks of a semiconductor component to be stacked on the semiconductor device can be connected ver ⁇ without additional manufacturing steps.
  • a suitable electronic component such as a resistor, a capacitor or a coil whose electrodes are coplanar with the top of the intermediate wiring board, so that these components also have a semiconductor device to be stacked on the semiconductor base electrically connected.
  • the semiconductor chip has a memory chip, in particular a DRAM (direct access memory) or a flash memory, between the intermediate wiring board and the wiring substrate.
  • a memory chip in particular a DRAM (direct access memory) or a flash memory
  • DRAM direct access memory
  • flash memory flash memory
  • connection grid 20 microns ⁇ p ⁇ 120 microns (microns) understood.
  • the term "wide" connection grid is understood to mean a center distance p of approximately 100 ⁇ m ⁇ p ⁇ 1,000 ⁇ m.
  • the semiconductor chip has a logic component, preferably a microprocessor.
  • the semiconductor chip is fixed with its rear side on the wiring substrate, and its contact surfaces of the active upper side arranged on the edge sides are connected via bonding connections to the wiring structure of the wiring substrate.
  • these components of the semiconductor base component may preferably be embedded in a plastic housing composition such that the external contacts are arranged on the underside of the semiconductor base component and on the top side of the semiconductor base structure ⁇ some of the external contact pads are accessible to a stacked semiconductor device and are not covered by Kunststoffge plastic material.
  • a further aspect of the invention relates to a semiconductor component stack which has a semiconductor base component as described above as the lower semiconductor component and is electrically connected to a stacked semiconductor component via the external contact connection areas of the intermediate wiring plate of the semiconductor base component.
  • the upper semiconductor device may comprise an internal semiconductor chip stack in a plastic package ground. Via external contacts on the underside of the semiconductor component, the internal semiconductor chip stack is electrically connected to the external contact terminal areas of the semiconductor base component or to the external contact terminal areas of the intermediate wiring board of the semiconductor base component arranged thereunder. With such an internal semiconductor chip stack, the storage capacity of such a semiconductor component stack of memory chips can be correspondingly increased.
  • logic components in the form of logic semiconductor chips with memory semiconductor chips in the internal semiconductor memory in order to increase the flexibility of the semiconductor component stack.
  • the semiconductor base component can have a digital signal processor as a semiconductor chip with flip-chip contacts in a BGA, FBGA or LBGA housing for application to a superimposed circuit board. While the semiconductor chip of the semiconductor base device is equipped with flip-chip contacts, the semiconductor base device may have on its top side an external pad arrangement for mounting a stacked semiconductor device which also has a BGA, FBGA or LBGA package.
  • the stacked semiconductor device may preferably be provided with SGRAM or GRAM as a lower internal semiconductor chip and be electrically connected to a BGA external contact structure and have a flash memory as the top internal semiconductor chip, the flash memory is arranged with its rear side in the center on the active upper side of the lower internal semiconductor chip.
  • a method for producing a semiconductor base component for a semiconductor component stack comprises the following method steps. First, a wiring substrate strip with a plurality of semiconductor device positions arranged in rows and / or columns is produced. Subsequently, semiconductor chips are fixed on the wiring substrate strips in individual semiconductor device positions, leaving edge regions of the wiring substrate strip on the upper side of the wiring substrate strip. In this case, the semiconductor chip is electrically connected to wiring structures in the semiconductor device positions of the substrate strip.
  • the intermediate wiring boards can be produced with their outer side conductors connected to their outer sides and outer contact connection areas on their upper sides. Subsequently, these inter-wiring boards are deposited in the semiconductor device positions of the interconnection substrate to connect the angled outer-surface conductors with wiring patterns in the semiconductor device positions. Thereafter, the wiring substrate strip can be separated into a plurality of individual semiconductor base components.
  • This method has the advantage that the manufacture of the intermediate wiring board with angled outer flat conductors can be carried out inexpensively by means of proven techniques.
  • the method has the advantage that a semiconductor base component is formed, which can accommodate complete semiconductor components on its upper side, since it it is possible to tune the connection structure of the intermediate wiring board precisely to the semiconductor component to be stacked and, in particular, to the arrangement and size of the external contacts of the semiconductor component to be stacked.
  • a separation of the wiring substrate strip Before in a separation of the wiring substrate strip, it can be equipped on its underside with external contacts in the respective semiconductor device positions for the semiconductor component to be formed. On the other hand, it is also possible to mount the external contacts in the form of solder balls only after the separation of the wiring substrate strip.
  • the production of the intermediate wiring plate with angled outer flat conductors can be carried out with the following method steps.
  • the inner flat conductors merge into bendable outer flat conductors, the free ends of the inner flat conductors having outer contact connection areas. These external contact terminal areas are adapted in size and arrangement to the size and arrangement of external contacts of a semiconductor component to be stacked.
  • the inner flat conductors are then embedded in a plastic housing composition, leaving the outer contact connection surfaces free, the outer contact connection surfaces being aligned coplanar with an upper side of a plastic housing composition.
  • the leadframe can be separated into individual intermediate circuit boards by bending the outer flat conductor.
  • a further semiconductor component is connected to the intermediate wiring board of the semiconductor base component with its outer contact terminal areas while the external contacts of the semiconductor device to be stacked are connected to the external contact terminal areas of the intermediate wiring board.
  • a novel "lead-frame” construction or by a novel leadframe construction for mounting ei ⁇ nes upper housing of a semiconductor device to be stacked is provided by the present invention.
  • This novel design consists of a half-sided molded QFP housing (quad flat package).
  • the outer contact legs in the form of angled outer flat conductors on Maisan gleichflä- Chen mounted on a substrate of the lower housing or the Halb ⁇ ladder base component.
  • the inner flat conductors or "lead fingers" serve as outer contact connection surfaces for the upper housing.
  • an intermediate wiring carrier in the form of the half-side molded QFP housing is mounted on the substrate of the lower housing with a conventional SMT (surface mount technology) method. For mounting, soldering or bonding techniques can be used.
  • SMT surface mount technology
  • Intermediate wiring board may be bonded for mechanical stabilization on the top of a semiconductor chip located between the intermediate wiring board and a wiring substrate. Since the intermediate wiring board is dimensionally stable, it can also be cantilevered on the wiring substrate of the base housing. During injection molding of the intermediate wiring carrier, the surfaces to be protected are sealingly protected by an adhesive film or an adhesive film before the plastic housing composition is sprayed onto the leadframe.
  • the lower case can be built in standard FCIP (chip in package) technology or in BGA technology or with only minor modifications in FBGA technology.
  • Wiring substrate may be provided.
  • the mounting of the intermediate wiring board can be done by conventional SMT processes which are established methods with a high yield.
  • the contact grid for the top housing is largely free and flexible selectable. The usual design rules of the flat conductor frame structuring are sufficient for the necessary contact distances. 4.
  • a pre-assembly of the entire structure is possible. However, this pre-assembly can also be carried out only at the customer, who intends a stacking of semiconductor devices.
  • the intermediate wiring board which is also called subcarrier, can be inexpensively using the
  • An additional component can be integrated in the plastic housing composition of the intermediate wiring carrier.
  • FIG. 1 shows a schematic cross section through an intermediate wiring board with angled outer flat conductors
  • FIG. 2 shows a schematic cross section of a semiconductor base component according to a first embodiment of the invention
  • FIG. 3 shows a schematic cross section of a semiconductor stack with a semiconductor base component according to FIG. 2;
  • FIG. 4 shows a schematic cross section of a semiconductor base component according to a second embodiment of the invention
  • FIG. 5 shows a schematic cross section of a semiconductor base component according to a third embodiment of the invention.
  • FIG. 1 shows a schematic cross section through an intermediate wiring board 6 of a leadframe 36 with angled outer flat conductors 14 and 15. These outer flat conductors 14 and 15 protrude out of the edge sides 12 and 13 of the intermediate wiring board 6.
  • the intermediate wiring board 6 itself is cantilevered and pressed from plastic casing 25 by an injection molding process. For this purpose, an injection molding tool was used, which at the same time several such intermediate wiring boards 6, which are connected via the lead frame 36, completed.
  • inner flat conductors 19 are aligned such that they form a coplanar surface with their upper sides 18 and with the upper side 17 of the plastic housing composition.
  • the inner flat conductors 19 merge into the outer flat conductors 14 and 15 and have at their ends, which are partially embedded in the plastics material, freely accessible outer contact connection surfaces 20, which are aligned coplanar with the upper side 17 of the plastic housing composition 25 and with the
  • Plastic housing composition 25 form a composite plate 11.
  • This composite panel 11 is distinguished by the fact that the size and arrangement of the outer contact terminal areas 20 arranged on the upper side 16 can be adapted to any size and arrangement of external contacts of semiconductor components to be stacked, and manufacturing methods which are used in semiconductor technology can be used for this purpose have proven to be successful.
  • FIG. 2 shows a schematic cross section of a semiconductor base component 1 according to a first embodiment of the invention.
  • Components having the same functions as in FIG. 1 are identified by the same reference numerals and will not be discussed separately.
  • the semiconductor base component 1 shown in FIG. 2 has the intermediate wiring plate 6 shown in FIG. 1, which forms the upper side 16 of the semiconductor base component 1 with its upper side 16 and the outer contact connection surfaces 20 arranged there.
  • the underside 23 of the semiconductor base component 1 is at the same time also underside 23 of the wiring substrate 5, the underside 23 having external contact pads 37 of the semiconductor base component 1.
  • These external contact pads 37 have external contacts 24 of the semiconductor base component 1 and at the same time external contacts 24 on the wiring substrate 5.
  • these external contacts 24 are connected to contact pads 10 which are arranged in the edge regions 8 and 9 of the top side 26 of the wiring substrate 5.
  • the outer flat conductors 14 and 15 of the intermediate wiring board 6 shown in FIG. 1 are fixed to these contact pads 10.
  • the external contact surfaces 20 electrically connected to the outer contacts 24 on the underside 23 of the semiconductor base component 1 on the upper side 16 of the semiconductor base component 1.
  • a semiconductor chip 7 with flip-chip contacts 34 is arranged, which likewise has the external contacts 24 on the underside 23 via a wiring structure 27 of the wiring substrate 5 of the semiconductor base component 1 and via the inter mediate wiring board 6 with the dismissorialan gleichfla ⁇ chen 20 on the upper side 16 of the semiconductor base member 1 are electrically connected.
  • the flip-chip contacts 34 of the semiconductor chip 7 are protected from mechanical damage by a layer 38 of underfill material of a so-called "underfiller", wherein thermal stress loads are mitigated by this plastic.
  • an adhesive layer 41 is arranged, which gives the semiconductor base component stability.
  • a housing contour 42 is indicated by a dashed line, which can be realized if the semiconductor base component 1 shown is to be additionally protected with a plastic housing composition.
  • the semiconductor chip 7 in this embodiment of the invention is a GDRAM memory for a graphics card and has a storage capacity of several gigabits.
  • FIG. 3 shows a schematic cross-section of a semiconductor component stack 4 with a semiconductor base component 1 according to FIG. 2.
  • Components with the same functions as in the preceding embodiments. forthcoming figures are identified by the same reference numerals ge and not discussed separately.
  • the available on the upper side 16 of the semiconductor base member 1 ends of the inner flat conductor 19 are here designed to solidarityfulnessan gleichflachen 20 and adapted in size and arrangement to the size and arrangement ofnostikon ⁇ clocks 21 on the bottom 30 of the stacked Halbleiter ⁇ component 22.
  • the external contacts 21 of the stacked semiconductor component 22 are formed on corresponding outer contact areas on the underside 32 of the stacked semiconductor component 22.
  • the semiconductor chip 7 of the semiconductor base component 1 is a semiconductor chip 7 with flip-chip contacts 34
  • the stacked semiconductor component 22 has a semiconductor chip 43 which is arranged with its rear side 44 on a wiring substrate 45 and a bonding channel 46 on its active upper side 47 has.
  • Conductors 33 extend from the central bonding channel 46 to the edge regions of the semiconductor chip 43, with bonding connections 48 electrically connecting the semiconductor chip 43 to the wiring substrate 45.
  • the stacked semiconductor component 22 is embedded in a plastic housing ground 49 of the stacked semiconductor component 22.
  • the semiconductor device stack can be connected via the external contacts 24 in a BGA arrangement with a überge ⁇ arranged circuit board 35.
  • FIG. 4 shows a schematic cross section of a semiconductor base component 2 according to a second embodiment of the invention.
  • the second exemplary embodiment shows that, instead of a semiconductor chip with flip-chip contacts, a memory chip 51 with a central bonding channel 46 and an internal wiring structure 50 on the active upper side 47 of the semiconductor chip 51 are connected via bonding connections 48 to the wiring substrate 5 of the semiconductor base component 2 can be.
  • a memory chip 51 with a central bonding channel 46 and an internal wiring structure 50 on the active upper side 47 of the semiconductor chip 51 are connected via bonding connections 48 to the wiring substrate 5 of the semiconductor base component 2 can be.
  • no underfill material is required because the semiconductor chip 51 can be fixed with its back side 44 directly on the rewiring substrate 5.
  • FIG. 5 shows a schematic cross section of a semiconductor base component 3 according to a third embodiment of the invention.
  • the third embodiment of the invention differs from the preceding embodiments of the invention Invention characterized in that in the composite panel 11 and there ins ⁇ particular in the plastic housing composition 25, a further Bau ⁇ part component 29 is embedded, which forms with its electrodes 30 external contact pads 20 for a semiconductor device to be stacked. If a semiconductor chip is used as additional component component 29, its contact surfaces 31 can be connected to the inner flat conductors 19 of the intermediate wiring board 6.
  • This third embodiment of the invention is preferably used when passive circuit elements, such as capacitors, resistors or coils, are additionally to be installed in the base semiconductor component, for example for impedance matching.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbasisbauteil (1) mit Verdrahtungssubstrat (5) und Zwischenverdrahtungsplatte (6) für einen Halbleiterbauteilstapel. Zwischen der Zwischenverdrahtungsplatte (6) und dem Verdrahtungssubstrat (5) ist ein Halbleiterchip (7) angeordnet, der über das Verdrahtungssubstrat (5) einerseits mit Außenkontakten (24) auf der Unterseite (23) des Verdrahtungssubstrats (5) und andererseits mit Kontaktanschlussflächen (10) in den Randbereichen (8, 9) des Verdrahtungssubstrats (5) elektrisch verbunden ist. Die Zwischenverdrahtungsplatte (6) weist abgewinkelte Außenflachleiter (14, 15) auf, die in den Kontaktanschlussflächen (10) der Verdrahtungsplatte (5) elektrisch verbunden sind. Außerdem sind an der Oberseite (16) der Zwischenverdrahtungsplatte (6) Außenkontaktanschlussflächen (20) auf den freien Enden der Innenflachleiter (19) angeordnet, die in Größe und Anordnung Außenkontakten eines zu stapelnden Halbleiterbauteils entsprechen.

Description

Beschreibung
Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischen¬ verdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
Die Erfindung betrifft ein Halbleiterbasisbauteil mit Ver¬ drahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel, sowie ein Verfahren zu deren Her- Stellung. Insbesondere betrifft die Erfindung ein Verdrah- tungssubstrat und eine Zwischenverdrahtungsplatte, zwischen denen ein Halbleiterchip angeordnet ist.
Bei herkömmlichen Halbleiterbauteilen mit einem Verdrahtungs- substrat sind auf der Unterseite des Verdrahtungssubstrats Außenkontakte angeordnet und auf der Oberseite des Verdrah¬ tungssubstrats ist wenigstens ein Halbleiterchip bspw. ein Rechner wie ein DSP (digitaler Signalprozessor) oder wie ein Speicherbauteil (ein DRAM) im Zentrum des Verdrahtungssub- strats angeordnet.
Soll ein derartiges herkömmliches Bauteil als stapelbares Halbleiterbauteil für ein Halbleitermodul aus gestapelten Halbleiterbauteilen eingesetzt werden, so können nur die Randbereiche des Verdrahtungssubstrats für das Anbringen von Außenkontakten eines gestapelten Halbleiterbauteils zur Ver¬ fügung stehen, da das Zentrum des Verdrahtungssubstrats von dem Halbleiterchip selbst eingenommen wird. Die Anzahl und Anordnung von Außenkontakten des zu stapelnden Halbleiterbau- teils ist dadurch sehr eingeschränkt, sodass eine große An¬ zahl bekannter Gehäusetypen, wie BGA (Ball Grid Array) , FBGA (Fine Pitch Ball Grid Array) oder LBGA (Large Ball Grid Ar¬ ray) -Gehäuse, nicht auf einem herkömmlichen Halbleiterbauteil mit Verdrahtungssubstrat gestapelt werden können, da die Lot¬ kugeln als Außenkontakte über die gesamte Unterseite derarti¬ ger Halbleiterbauteile verteilt angeordnet sind.
Eine Lösung dieses Stapelproblems ist aus der Druckschrift DE 101 38 278 bekannt. Zum Stapeln werden dabei herkömmliche Halbleiterbauteile mit BGA-, FBGA- oder LBGA- Gehäuse mit zu¬ sätzlichen flexiblen Verdrahtungsfolien versehen, die gro߬ flächiger sind als die zu stapelnden Halbleiterbauteile und die über den Rand der Halbleiterbauteile hinaus ragen, sodass sie in Richtung auf ein darunter oder darüber angeordnetes Halbleiterbauteil eines Halbleiterbauteilstapels gebogen und über die flexible Folie mit dem darunter bzw. darüber ange¬ ordneten Halbleiterbauteil elektrisch verbunden werden kön- nen.
Ein Halbleitermodul mit derartig gestapelten Halbleiterbau¬ teilen hat den Nachteil, dass die Halbleiterbauteile nicht mit geringst möglichem Raumbedarf gestapelt werden können, zumal die umgebogene Verdrahtungsfolie einen Mindestbiegera- dius erfordert, der nicht unterschritten werden darf, ohne Mikrorisse in den auf der Verdrahtungsfolie angeordneten Ver¬ drahtungsleitungen zu riskieren. Eine geeignete hochflexible Folie als Verdrahtungsfolie auszubilden und von der Untersei- te eines Halbleiterbauteils über eine der Randseiten des
Halbleiterbauteils auf die Oberseite des Halbleiterbauteils zu führen, sodass sowohl auf der Unterseite des Halbleiter¬ bauteils als auch auf der Oberseite des Halbleiterbauteils beliebig verteilt Außenkontaktflachen der Verdrahtungsfolie angeordnet und miteinander verbunden werden können, ist äu¬ ßerst komplex und erfordert kostenintensive Fertigungsverfah¬ ren. Ein derart strukturiertes Halbleiterbasisbauteil hat darüber hinaus den Nachteil, dass relativ lange und außerdem unter¬ schiedlich lange Leitungswege über die Folie zwischen dem Halbleiterchip im unteren Halbleiterbasisbauteilgehäuse und dem auf dem Halbleiterbasisbauteil angeordneten gestapelten Halbleiterbauteil existieren, sodass bei nachrichtentechni¬ schem Einsatz Laufzeitunterschiede und ein Übersprechen bei der Kopplung von Hochfrequenzsignalen auftreten können.
Eine weitere Variante, um Halbleiterbauteile aufeinander zu stapeln, besteht in der Möglichkeit Interposer zu verwenden, die auf ihren Oberseiten Außenkontaktflachen aufweisen, die beliebig an der gesamten Oberfläche verteilt angeordnet sein können, wobei deren Größe und Anordnung der Größe und Anord- nung von Außenkontakten eines zu stapelnden Halbleiterbau¬ teils entspricht. Auf einer Unterseite des Interposers oder eines Zwischenverbindungsteils sind lotballbasierende 3D- Kontakte angeordnet, die einen derart großen Durchmesser auf¬ weisen, dass der Zwischenraum zwischen Interposer und einem darunter angeordneten Verdrahtungssubstrat eines Halbleiter¬ bauteils mit montiertem Halbleiterchip überbrückt werden kann und die Verbindung über diese großvolumigen 3D-Kontakte zwi¬ schen Interposer und Verdrahtungssubstrat des darunter ange¬ ordneten Halbleiterbauteils in Randbereichen des Verdrah- tungssubstrats ermöglichen.
Dazu weisen diese 3D-Kontakte einen Durchmesser auf, der grö¬ ßer ist als die Dicke des Halbleiterchips des darunter ange¬ ordneten Halbleiterbauteils, was den Nachteil hat, dass der- artige 3D-Kontakte des Interposers nicht beliebig dicht auf den Randbereichen des Verdrahtungssubstrats bzw. des Interpo¬ sers angeordnet werden können und somit nachteilig in einem weiten Anschlussrastermaß anzuordnen sind. Somit muss eine raumgreifende, relativ hohe Schrittweite für eine Anordnung derartiger 3D-Kontakte vorgesehen werden, damit sich diese nicht berühren. Somit ergibt sich für ein Halbleiterbasisge¬ häuse aus Verdrahtungssubstrat und Interposer mit 3D- Kontakten ein nachteilig vergrößertes Basisgehäuse, wenn eine ausreichende Anzahl von elektrischen Verbindungen zwischen Interposer und dem Verdrahtungssubstrat im Randbereich des¬ selben sicherzustellen ist.
Aufgabe der Erfindung ist es, die Nachteile im Stand der
Technik durch ein Halbleiterbasisbauteil mit Verdrahtungssub¬ strat und Zwischenverdrahtungsplatte für einen Halbleiterbau¬ teilstapel zu überwinden, sowie ein Verfahren zu deren Her¬ stellung anzugeben. Dabei sollen die räumliche Ausdehnung des Basishalbleiterbauteils gegenüber den oben erwähnten Lösungen und die Fertigungskosten der Zwischenverdrahtungsplatte ver¬ mindert werden. Ein derart räumlich kompaktes Halbleiterba¬ sisbauteil soll darüber hinaus auf seiner Oberseite Außenkon- taktmuster aufweisen, die an unterschiedliche Außenkontaktan- Ordnungen von zu stapelnden Halbleiterbauteilen anpassbar sind.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen An¬ sprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Erfindungsgemäß wird ein Halbleiterbasisbauteil mit einem Verdrahtungssubstrat und einer Zwischenverdrahtungsplatte für ein Halbleiterbauteil bzw. für ein Halbleitermodul geschaf- fen. Zwischen dem Verdrahtungssubstrat und der Zwischenver¬ drahtungsplatte ist ein Halbleiterchip angeordnet, der mit dem Verdrahtungssubstrat elektrisch in Verbindung steht. Wäh¬ rend der Halbleiterchip im Zentrum der Oberseite des Verdrah- tungssubstrats angeordnet ist, weist das Verdrahtungssubstrat in seinen Randbereichen Kontaktanschlussflächen auf. Die Zwi¬ schenverdrahtungsplatte ist eine selbsttragende Verbundplat¬ te, an deren Randseiten abgewinkelte Außenflachleiter ange- ordnet sind, die mit den Kontaktanschlussflächen auf der O- berseite des Verdrahtungssubstrats elektrisch in Verbindung stehen. Die Oberseite dieser Verdrahtungsplatte setzt sich aus einer Oberseite einer Kunststoffgehäusemasse und aus O- berseiten von Innenflachleitern zusammen. Dabei sind die O- berseiten von Kunststoffgehäusemasse und Innenflachleitern koplanar zueinander ausgerichtet.
Dieses Halbleiterbasisbauteil hat den Vorteil, dass auf sei¬ ner Oberseite mit den koplanar ausgerichteten Oberseiten von Innenflachleitern und Kunststoffgehäusemasse ein Halbleiter¬ bauteil mit Außenkontakten gestapelt werden kann, dessen Grö¬ ße und Anordnung unabhängig von dem Außenkontaktmuster des Halbleiterbasisbauteils ist. Ein weiterer Vorteil besteht darin, dass die Zwischenverdrahtungsplatte mit den aus den Randbereichen herausragenden abgewinkelten Außenflachleitern mittels minimaler Fertigungskosten herstellbar ist, zumal Technologien eingesetzt werden können, die sich in der Ferti¬ gung von Halbleiterbauteilen auf der Grundlage von Flachlei¬ terrahmen bewährt haben.
Im Prinzip stellt die Zwischenverdrahtungsplatte ein halbier¬ tes Halbleiterbauteil mit herkömmlicher Flachleitertechnolo¬ gie bereit, wobei die Verbundplatte der Zwischenverdrahtungs¬ platte den unteren Teil eines derartigen Standardhalbleiter- bauteils darstellt. Während in einem standardisierten Halb¬ leiterbauteil auf der Basis der Flachleitertechnologie Innen- flachleiter vorhanden sind, auf die von Außen nicht zugegrif¬ fen werden kann, wird hier für die Zwischenverdrahtungsplatte nun der Zugriff auf diese Innenflachleiter durch das Ausbil¬ den einer koplanaren Oberseite aus Kunststoffgehäusemasse und Oberseiten von Innenflachleitern in vorteilhafter Weise er¬ möglicht.
In einer bevorzugten Ausführungsform der Erfindung weisen die Oberseiten der Innenflachleiter Außenkontaktanschlussflachen auf. Die Größe und Anordnung dieser Außenkontaktanschlussfla¬ chen entsprechen der Größe und Anordnung von Außenkontakten eines zu stapelnden Halbleiterbauteils. Mit dieser Anpassung der Größe und Anordnung der Außenkontaktanschlussflachen auf der Oberseite der Zwischenverdrahtungsplatte ist der Vorteil verbunden, dass im Prinzip jedes beliebige Halbleiterbauteil, insbesondere mit einem BGA-, FBGA- oder LBGA-Gehäuse, auf dem Halbleiterbasisbauteil gestapelt werden kann.
Weiterhin ist es vorgesehen, dass eine von dem Halbleiterchip des Halbleiterbasisbauteils abgewandte Unterseite des Ver¬ drahtungssubstrats Außenkontakte des Halbleiterbasisbauteils aufweist, die auf der gesamten Unterseite verteilt angeordnet sind. Damit ist der Vorteil verbunden, dass die Größe und An¬ ordnung der Außenkontakte des Halbleiterbasisbauteils an die Erfordernisse einer Norm einer übergeordneten Schaltungspla¬ tine, wie einem "motherboard" kundenspezifisch angepasst wer- den kann.
Weiterhin kann das Verdrahtungssubstrat eine selbsttragende Isolationsplatte mit einer auf seiner Unterseite und/oder auf seiner Oberseite angeordneten Verdrahtungsstruktur sein. Da- mit die Verdrahtungsstruktur von beiden Seiten des Verdrah¬ tungssubstrats elektrisch verbunden werden kann, weist das Verdrahtungssubstrat vorzugsweise Durchkontakte durch die selbsttragende Isolationsplatte auf. Derartige Durchkontakte können auf ihren Innenwänden metallisierte Durchgangslöcher durch die Verdrahtungsplatte sein. Ein Vorteil, eines derar¬ tigen Verdrahtungssubstrats ist es, dass es in Form eines Verdrahtungsstreifens mehrere Halbleiterbasisbauteilpositio- nen aufweisen kann, sodass gleich für mehrere Halbleiterba¬ sisbauteile gemeinsame Fertigungsschritte parallel in einer Massenproduktion durchgeführt werden können.
In einer weiteren Ausführungsform der Erfindung ist es vorge- sehen, dass die Kunststoffgehäusemasse der Zwischenverdrah¬ tungsplatte einen Halbleiterchip ausweist, der in der Weise in die Kunststoffgehäusemasse der Zwischenverdrahtungsplatte eingebettet ist, dass seine Kontaktflächen koplanar mit der Oberseite der Zwischenverdrahtungsplatte ausgerichtet sind. Dieses hat den Vorteil, dass der Halbleiterchip, der in der
Zwischenverdrahtungsplatte eingebettet ist, mit den Außenkon¬ takten eines auf dem Basishalbleiterbauteil zu stapelnden Halbleiterbauteils ohne zusätzliche Fertigungsschritte ver¬ bunden werden kann. Außerdem ist es möglich, anstelle des Halbleiterchips eine passende elektronische Bauteilkomponente wie einen Widerstand, einen Kondensator oder eine Spule ein¬ zubetten, deren Elektroden koplanar mit der Oberseite der Zwischenverdrahtungsplatte ausgerichtet sind, sodass auch diese Bauteilkomponenten mit einem zu stapelnden Halbleiter- bauteil auf dem Halbleiterbasisbauteil elektrisch in Verbin¬ dung stehen.
Weiterhin ist es in vorteilhafter Weise vorgesehen, dass der Halbleiterchip zwischen der Zwischenverdrahtungsplatte und dem Verdrahtungssubstrat ein Speicherchip, insbesondere ein DRAM (Direct Access Memory) oder einen Flash-Speicher auf¬ weist. Diese Speichertypen sind heute weit verbreitet und stehen als Halbleiterchip mit Flipchip-Kontakten zur Verfü- gung, sodass das Verdrahtungssubstrat die Aufgabe übernimmt, das enge Anschlussraster der Flipchip-Kontakte auf ein weites Anschlussraster eines "Motherboards" umzusetzen. Unter einem „engen" Anschlussraster wird in diesem Zusammenhang ein Mit- tenabstand p zwischen den Flipchip-Kontakten von
20 μm < p < 120 μm (Mikrometer) verstanden. Unter dem Aus¬ druck „weitem" Anschlussraster wird in diesem Zusammenhang ein Mittenabstand p von ca. 100 μm ≤ p < 1.000 μm verstanden.
In einer weiteren bevorzugten Ausführungsform der Erfindung weist der Halbleiterchip ein Logikbauteil, vorzugsweise einen Mikroprozessor auf. In diesem Fall ist der Halbleiterchip mit seiner Rückseite auf dem Verdrahtungssubstrat fixiert und seine auf den Randseiten angeordneten Kontaktflächen der ak- tiven Oberseite sind über Bondverbindungen mit der Verdrah¬ tungsstruktur des Verdrahtungssubstrats verbunden. Um die Flipchip-Kontakte eines DRAMs oder Flash-Speichers und/oder die Bondverbindungen eines Logikbauteils zu schützen, können vorzugsweise diese Komponenten des Halbleiterbasisbauteils in eine Kunststoffgehäusemasse derart eingebettet sein, dass auf der Unterseite des Halbleiterbasisbauteils die Außenkontakte angeordnet sind und auf der Oberseite des Halbleiterbasisbau¬ teils die Außenkontaktanschlussflachen für ein gestapeltes Halbleiterbauteil zugänglich sind und nicht von Kunststoffge~ häusemasse bedeckt sind.
Ein weiterer Aspekt der Erfindung betrifft einen Halbleiter¬ bauteilstapel, der als unteres Halbleiterbauteil ein wie oben beschriebenes Halbleiterbasisbauteil aufweist und über die Außenkontaktanschlussflachen der Zwischenverdrahtungsplatte des Halbleiterbasisbauteils mit einem gestapelten Halbleiter¬ bauteil elektrisch in Verbindung steht. In einer weiteren Ausführungsform eines derartigen Halbleiterbauteilstapels kann das obere Halbleiterbauteil einen internen Halbleiter¬ chipstapel in einer Kunststoffgehäusemasse aufweisen. Über Außenkontakte auf der Unterseite des Halbleiterbauteils ist der interne Halbleiterchipstapel mit den Außenkontaktan- Schlussflächen des Halbleiterbasisbauteils bzw. mit den Au- ßenkontaktanschlussflachen der Zwischenverdrahtungsplatte des darunter angeordneten Halbleiterbasisbauteils elektrisch ver¬ bunden. Mit einem derartigen internen Halbleiterchipstapel kann die Speicherkapazität eines derartigen Halbleiterbau- teilstapels aus Speicherchips entsprechend erhöht werden.
Ferner ist es möglich, Logikbauteile in Form von Logikhalb¬ leiterchips mit Speicherhalbleiterchips im internen Halblei¬ terspeicher zu kombinieren, um die Flexibilität des Halblei¬ terbauteilstapels zu erhöhen.
Dazu kann das Halbleiterbasisbauteil einen digitalen Signal¬ prozessor als Halbleiterchip mit Flipchip-Kontakten in einem BGA-, FBGA- oder LBGA-Gehäuse zum Aufbringen auf eine überge¬ ordnete Schaltungsplatine aufweisen. Während der Halbleiter- Chip des Halbleiterbasisbauteils mit Flipchip-Kontakten aus¬ gestattet ist, kann das Halbleiterbasisbauteil auf seiner O- berseite eine Außenkontaktflächenanordnung für das Anbringen eines gestapelten Halbleiterbauteils, das ebenfalls ein BGA-, FBGA- oder LBGA-Gehäuse aufweist, besitzen.
Wenn das gestapelte Halbleiterbauteil einen internen Chipsta¬ pel aufweist, so kann dieser vorzugsweise mit SGRAM oder GRAM als einem unteren internen Halbleiterchip ausgestattet und mit einer BGA-Außenkontaktstruktur elektrisch verbunden sein und als oberen internen Halbleiterchip einen Flash-Speicher aufweisen, wobei der Flash-Speicher mit seiner Rückseite im Zentrum auf der aktiven Oberseite des unteren internen Halb¬ leiterchips angeordnet ist. Diese ist eine relativ preiswerte Lösung um unterschiedliche Speichertypen in einem Halbleiter¬ stapel zu kombinieren.
Ein Verfahren zur Herstellung eines Halbleiterbasisbauteils für einen Halbleiterbauteilstapel weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Verdrahtungssub¬ stratstreifen mit mehreren in Zeilen und/oder Spalten ange¬ ordneten Halbleiterbauteilpositionen hergestellt. Anschlie¬ ßend werden Halbleiterchips auf den Verdrahtungssubstrat- streifen in einzelnen Halbleiterbauteilpositionen unter Frei¬ lassung von Randbereichen des Verdrahtungssubstratstreifens auf der Oberseite des Verdrahtungssubstratstreifens fixiert. Dabei wird der Halbleiterchip mit Verdrahtungsstrukturen in den Halbleiterbauteilpositionen des Substratstreifens elekt- risch verbunden.
Zeitlich relativ unabhängig von der Herstellung des Substrat¬ streifens können die Zwischenverdrahtungsplatten mit angewin¬ kelten Außenflachleitern auf ihren Randseiten und Außenkon- taktanschlussflachen auf ihren Oberseiten hergestellt werden. Anschließend werden diese Zwischenverdrahtungsplatten in den Halbleiterbauteilpositionen des Verbindungssubstrats unter Verbinden der abgewinkelten Außenflachleiter mit Verdrah- tungsstrukturen in den Halbleiterbauteilpositionen aufge- bracht. Danach kann der Verdrahtungssubstratstreifen in meh¬ rere einzelne Halbleiterbasisbauteile aufgetrennt werden.
Dieses Verfahren hat den Vorteil, dass das Herstellen der Zwischenverdrahtungsplatte mit abgewinkelten Außenflachlei- tern mithilfe bewährter Techniken kostengünstig durchgeführt werden kann. Darüber hinaus hat das Verfahren den Vorteil, dass ein Halbleiterbasisbauteil entsteht, das auf seiner O- berseite komplette Halbleiterbauteile aufnehmen kann, da es möglich ist, die Anschlussstruktur der Zwischenverdrahtungs¬ platte genau auf das zu stapelnde Halbleiterbauteil und ins¬ besondere auf die Anordnung und Größe der Außenkontakte des zu stapelnden Halbleiterbauteils abzustimmen. Vor in einem Auftrennen des Verdrahtungssubstratstreifens kann dieser auf seiner Unterseite noch mit Außenkontakten in den jeweiligen Halbleiterbauteilpositionen für das zu bildende Halbleiterba¬ sisbauteil ausgestattet werden. Andererseits ist es auch mög¬ lich, die Außenkontakte in Form von Lotkugeln erst nach dem Auftrennen des Verdrahtungssubstratstreifens anzubringen.
Das Herstellen der Zwischenverdrahtungsplatte mit abgewinkel¬ ten Außenflachleitern kann mit folgenden Verfahrensschritten durchgeführt werden. Zunächst wird ein Flachleiterrahmen mit mehreren Positionen für Zwischenverdrahtungsplatten mit ent¬ sprechenden Innenflachleitern hergestellt. Die Innenflachlei- ter gehen in abwinkelbare Außenflachleiter über, wobei die freien Enden der Innenflachleiter Außenkontaktanschlussfla¬ chen aufweisen. Diese Außenkontaktanschlussflachen werden in Größe und Anordnung der Größe und Anordnung von Außenkontak¬ ten eines zu stapelnden Halbleiterbauteils angepasst. An¬ schließend werden die Innenflachleiter unter Freilassen der Außenkontaktanschlussflächen in eine Kunststoffgehäusemasse eingebettet, wobei die Außenkontaktanschlussflächen koplanar mit einer Oberseite einer Kunststoffgehäusemasse ausgerichtet werden. Nach dem Aufbringen der Kunststoffgehäusemasse bspw. mittels Spritzgussverfahren kann der Flachleiterrahmen unter Abwinkein der Außenflachleiter in einzelne Zwischenverdrah¬ tungsplatten aufgetrennt werden.
Dieses Verfahren ist relativ kostengünstig herzustellen und das Spritzgusswerkzeug für das Einbringen der Kunststoffge¬ häusemasse ist lediglich an die Geometrie der Zwischenver- drahtungsplatten anzupassen. Dabei wird der Flachleiterrahmen in die Spritzgussform eingelegt und auf dem Flachleiterrahmen werden mehrere Verbundplatten in den Positionen für Zwischen¬ verdrahtungsplatten hergestellt, die hauptsächlich aus Innen- flachleitern mit ihren Außenkontaktanschlussflachen und der Kunststoffgehäusemasse bestehen. Für ein Spritzgießen in der Spritzgussform bzw. dem Spritzgusswerkzeug werden die Außen¬ kontaktanschlussflachen der Innenflachleiter abgedeckt, um möglichst keine Spritzgussmasse in Form von Kunststoffgehäu- semasse auf die freizuhaltenden Außenkontaktanschlussflachen aufzubringen. Sollte dennoch eine teilweise oder vollständige Abdeckung der Außenkontaktanschlussflachen auftreten, so kön¬ nen die Außenkontaktanschlussflachen mittel Laserablation o- der durch entsprechende Lösungsmittel für die Kunststoffge- häusemasse von den Kunststoffgehäuseresten befreit werden.
Um einen Halbleiterbauteilstapel für ein entsprechendes Halb¬ leitermodul herzustellen, kann auf der Herstellung des Halb¬ leiterbasisbauteils aufgebaut werden. Dazu wird auf die Zwi- schenverdrahtungsplatte des Halbleiterbasisbauteils mit ihren Außenkontaktanschlussflächen ein weiteres Halbleiterbauteil unter Verbinden der Außenkontakte des zu stapelnden Halblei¬ terbauteils mit den Außenkontaktanschlussflächen der Zwi¬ schenverdrahtungsplatte verbunden.
Zusammenfassend ist festzustellen, dass durch die vorliegende Erfindung eine neuartige "lead-frame"-Konstruktion bzw. durch eine neuartige Flachleiterrahmenkonstruktion zur Montage ei¬ nes oberen Gehäuses eines zu stapelnden Halbleiterbauteils bereitgestellt wird. Diese neuartige Konstruktion besteht quasi aus einem halbseitigen gemoldeten QFP-Gehäuse (quad flat package) . Dazu sind die äußeren Kontaktbeinchen in Form von abgewinkelten Außenflachleitern auf Kontaktanschlussflä- chen auf einem Substrat des unteren Gehäuses bzw. des Halb¬ leiterbasisbauteils montiert.
Die Innenflachleiter bzw. "leadfinger" dienen als Außenkon- taktanschlussflachen für das obere Gehäuse. Dazu ist ein Zwi¬ schenverdrahtungsträger in Form des halbseitig gemoldeten QFP-Gehäuses auf dem Substrat des unteren Gehäuses mit einem herkömmlichen SMT-Verfahren (surface mountet technic) mon¬ tiert. Für die Montage können Lötverfahren oder auch Klebe- techniken eingesetzt werden. Die gemoldete Unterseite der
Zwischenverdrahtungsplatte kann zur mechanischen Stabilisie¬ rung auf der Oberseite eines Halbleiterchips, der sich zwi¬ schen der Zwischenverdrahtungsplatte und einem Verdrahtungs¬ substrat befindet verklebt werden. Da die Zwischenverdrah- tungsplatte formstabil ist, kann sie auch freitragend auf das Verdrahtungssubstrat des Basisgehäuses montiert sein. Beim Spritzgießen des Zwischenverdrahtungsträgers werden die zu schützenden Oberflächen mit einem Klebefilm oder einer Klebe¬ folie abdichtend geschützt, bevor die Kunststoffgehäusemasse auf den Flachleiterrahmen aufgespritzt wird.
Zusammenfassend ergeben sich folgende Vorteile der Erfindung:
1. Das untere Gehäuse kann in Standard-Technologie FCIP- (füp chip in package) oder in BGA-Technik oder mit nur geringen Modifikationen in FBGA-Technik aufgebaut werden.
Es müssen dabei lediglich entsprechende Freiflächen den notwenigen Kontaktanschlussflächen im Randbereich eines
Verdrahtungssubstrats vorgesehen sein. 2. Die Montage der Zwischenverdrahtungsplatte kann mittels herkömmlicher SMT-Prozesse, die etablierte Verfahren mit einer hohen Ausbeute sind, erfolgen. 3. Das Kontaktraster für das Topgehäuse ist weitgehend frei und flexibel wählbar. Die üblichen Designregeln der Flachleiterrahmenstrukturierung reichen für die notwendi¬ gen Kontaktabstände aus. 4. Bei Einsatz des Gegenstandes der Erfindung ist eine Vor¬ montage des gesamten Aufbaus möglich. Diese Vormontage kann aber auch erst beim Kunden durchgeführt werden, der ein Stapeln von Halbleiterbauteilen beabsichtigt.
5. Die Zwischenverdrahtungsplatte, die auch Zwischenträger genannt wird, lässt sich kostengünstig mithilfe der
Flachleiterrahmentechnik bzw. "Leadframe-Technik" her¬ stellen.
6. In der Kunststoffgehäusemasse des Zwischenverdrahtungs¬ trägers lässt sich ein zusätzlicher Baustein integrieren.
Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
Figur 1 zeigt einen schematischen Querschnitt durch eine Zwi- schenverdrahtungsplatte mit abgewinkelten Außenflach- leitern;
Figur 2 zeigt einen schematischen Querschnitt eines Halblei¬ terbasisbauteils gemäß einer ersten Ausführungsform der Erfindung;
Figur 3 zeigt einen schematischen Querschnitt eines Halblei¬ terbauteilstapels mit einem Halbleiterbasisbauteil gemäß Figur 2;
Figur 4 zeigt einen schematischen Querschnitt eines Halblei¬ terbasisbauteils gemäß einer zweiten Ausführungsform der Erfindung; Figur 5 zeigt einen schematischen Querschnitt eines Halblei¬ terbasisbauteils gemäß einer dritten Ausführungsform der Erfindung.
Figur 1 zeigt einen schematischen Querschnitt durch eine Zwi¬ schenverdrahtungsplatte 6 eines Flachleiterrahmens 36 mit ab¬ gewinkelten Außenflachleitern 14 und 15. Diese Außenflachlei- ter 14 und 15 ragen aus den Randseiten 12 und 13 der Zwi- schenverdrahtungsplatte 6 heraus. Die Zwischenverdrahtungs¬ platte 6 selbst ist freitragend und aus Kunststoffgehäusemas- se 25 mittels eines Spritzgusspressverfahrens gepresst wor¬ den. Dazu wurde ein Spritzgusswerkzeug eingesetzt, das gleichzeitig mehrere derartiger Zwischenverdrahtungsplatten 6, die über den Flachleiterrahmen 36 zusammenhängen, fertig gestellt werden.
Dazu sind Innenflachleiter 19 derart ausgerichtet, dass sie mit ihren Oberseiten 18 und mit der Oberseite 17 der Kunst- stoffgehäusemasse eine koplanare Fläche bilden. Die Innen- flachleiter 19 gehen in die Außenflachleiter 14 und 15 über und weisen an ihren Enden, die in der Kunststoffmasse teil¬ weise eingebettet sind, frei zugängliche Außenkontaktan- schlussflachen 20 auf, die mit der Oberseite 17 der Kunst- stoffgehäusemasse 25 koplanar ausgerichtet sind und mit der
Kunststoffgehäusemasse 25 eine Verbundplatte 11 bilden. Diese Verbundplatte 11 zeichnet sich dadurch aus, dass die Größe und Anordnung der auf der Oberseite 16 angeordneten Außenkon- taktanschlussflachen 20 jeder beliebigen Größe und Anordnung von Außenkontakten von zu stapelnden Halbleiterbauteilen an¬ passbar ist und dazu Herstellungsverfahren eingesetzt werden können, die sich in der Halbleitertechnologie bewährt haben. Je nach der Dicke der Kunststoffgehäusemasse 25 können in der Zwischenverdrahtungsplatte 6 auch weitere Komponenten integ¬ riert sein, die mit ihren Elektroden die Außenkontaktan- schlussflachen 20 der Zwischenverdrahtungsplatte 6 bilden. Dies ist besonders interessant für das zusätzliche Einbetten von diskreten Kondensatoren oder Widerständen in die Kunst¬ stoffgehäusemasse 25 der Zwischenverdrahtungsplatte 6, bspw. zur Ausgangsimpedanzanpassung des Halbleiterbasisbauteils.
Figur 2 zeigt einen schematischen Querschnitt eines Halblei¬ terbasisbauteils 1 gemäß einer ersten Ausführungsform der Er¬ findung. Komponenten mit gleichen Funktionen, wie in Figur 1, werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
Das in Figur 2 gezeigte Halbleiterbasisbauteil 1 weist die in Figur 1 gezeigte Zwischenverdrahtungsplatte 6 auf, welche mit ihrer Oberseite 16 und den dort angeordneten Außenkontaktan- schlussflächen 20 die Oberseite 16 des Halbleiterbasisbau- teils 1 bildet. Die Unterseite 23 des Halbleiterbasisbauteils 1 ist gleichzeitig auch Unterseite 23 des Verdrahtungssub¬ strats 5, wobei die Unterseite 23 Außenkontaktflecken 37 des Halbleiterbasisbauteils 1 aufweist. Diese Außenkontaktflecken 37 weisen Außenkontakte 24 des Halbleiterbasisbauteils 1 und gleichzeitig Außenkontakte 24 an dem Verdrahtungssubstrat 5 auf.
Über Durchkontakte 28 sind diese Außenkontakte 24 mit Kon¬ taktanschlussflächen 10 verbunden, die in den Randbereichen 8 und 9 der Oberseite 26 des Verdrahtungssubstrats 5 angeordnet sind. Auf diese Kontaktanschlussflächen 10 sind die Außen- flachleiter 14 und 15 der in Figur 1 gezeigten Zwischenver¬ drahtungsplatte 6 fixiert. Somit sind die Außenkontaktflachen 20 auf der Oberseite 16 des Halbleiterbasisbauteils 1 elekt¬ risch mit den Außenkontakten 24 auf der Unterseite 23 des Halbleiterbasisbauteils 1 verbunden.
Zwischen der Zwischenverdrahtungsplatte 6 und dem Verdrah¬ tungssubstrat 5 ist in dieser ersten Ausführungsform der Er¬ findung ein Halbleiterchip 7 mit Flipchip-Kontakten 34 ange¬ ordnet, die über eine Verdrahtungsstruktur 27 des Verdrah¬ tungssubstrats 5 ebenfalls mit den Außenkontakten 24 auf der Unterseite 23 des Halbleiterbasisbauteils 1 und über die Zwi¬ schenverdrahtungsplatte 6 mit den Außenkontaktanschlussfla¬ chen 20 auf der Oberseite 16 des Halbleiterbasisbauteils 1 elektrisch in Verbindung stehen.
Die Flipchip-Kontakte 34 des Halbleiterchips 7 sind durch ei¬ ne Schicht 38 aus Unterfüllmaterial einem so genannten "Un- derfiller" vor mechanischen Beschädigungen geschützt, wobei Thermospannungsbelastungen durch diesen Kunststoff abgemil¬ dert werden. Zwischen einer Unterseite 39 der Zwischenver- drahtungsplatte 6 und der Rückseite 40 des Halbleiterchips 7 ist eine KlebstoffSchicht 41 angeordnet, die dem Halbleiter¬ basisbauteil Stabilität verleiht. Mit einer gestrichelten Li¬ nie ist eine Gehäusekontur 42 angedeutet, die realisiert wer¬ den kann, wenn das gezeigte Halbleiterbasisbauteil 1 zusätz- lieh mit einer Kunststoffgehäusemasse geschützt werden soll. Der Halbleiterchip 7 ist in dieser Ausführungsform der Erfin¬ dung ein GDRAM-Speicher für eine Grafikkarte und weist eine Speicherkapazität von mehreren Gigabit auf.
Figur 3 zeigt einen schematischen Querschnitt eines Halblei¬ terbauteilstapels 4 mit einem Halbleiterbasisbauteil 1 gemäß Figur 2. Komponenten mit gleichen Funktionen, wie in den vor- hergehenden Figuren, werden mit gleichen Bezugszeichen ge¬ kennzeichnet und nicht extra erörtert.
Die auf der Oberseite 16 des Halbleiterbasisbauteils 1 zur Verfügung stehenden Enden der Innenflachleiter 19 sind hier zu Außenkontaktanschlussflachen 20 gestaltet und in ihrer Größe und Anordnung an die Größe und Anordnung von Außenkon¬ takten 21 auf der Unterseite 30 des gestapelten Halbleiter¬ bauteils 22 angepasst. Die Außenkontakte 21 des gestapelten Halbleiterbauteils 22 sind auf entsprechenden Außenkontakt- flächen auf der Unterseite 32 des gestapelten Halbleiterbau¬ teils 22 ausgebildet. Während der Halbleiterchip 7 des Halb¬ leiterbasisbauteils 1 ein Halbleiterchip 7 mit Flipchip- Kontakten 34 ist, weist das gestapelte Halbleiterbauteil 22 einen Halbleiterchip 43 auf, der mit seiner Rückseite 44 auf einem Verdrahtungssubstrat 45 angeordnet ist und einen Bond¬ kanal 46 auf seiner aktiven Oberseite 47 aufweist. Von dem zentralen Bondkanal 46 gehen Leiterbahnen 33 zu den Randbe¬ reichen des Halbleiterchips 43, wobei Bondverbindungen 48 den Halbleiterchip 43 mit dem Verdrahtungssubstrat 45 elektrisch verbinden. Zum Schutz der Bondverbindungen 48 und des Halb¬ leiterchips 43 ist das gestapelte Halbleiterbauteil 22 in ei¬ ner Kunststoffgehäusemasse 49 des gestapelten Halbleiterbau¬ teils 22 eingebettet. Der Halbleiterbauteilstapel kann über die Außenkontakte 24 in einer BGA-Anordnung mit einer überge¬ ordneten Schaltungsplatine 35 verbunden werden.
Mit diesem Ausführungsbeispiel der Erfindung in Form eines Halbleiterchipstapels 4 wird gezeigt, dass mithilfe der Zwi- schenverdrahtungsplatte 6 beliebige Halbleiterbauteile in ganz unterschiedlichen inneren und äußeren Aufbauten und Ge¬ häusen mit dem Halbleiterbasisbauteil 1 zu einem Halbleiter- bauteilstapel 4 kostengünstig und zuverlässig oder einem Halbleitermodul kombiniert werden können.
Figur 4 zeigt einen schematischen Querschnitt eines Halblei- terbasisbauteils 2 gemäß einer zweiten Ausführungsform der Erfindung. Der Unterschied zum Halbleiterbasisbauteil 1 der ersten Ausführungsform der Erfindung, wie es in Figur 2 ge¬ zeigt wird, ist, dass die Zwischenverdrahtungsplatte 6 frei¬ tragend unter Fixieren der abgewinkelten Außenkontakte 14 und 15 auf den Kontaktanschlussflächen 10 des Verdrahtungssub¬ strats 5 angeordnet ist und nicht durch eine KlebstoffSchicht zwischen dem Verbundkörper 11 der Zwischenverdrahtungsplatte 6 und der Oberseite des darunter angeordneten Halbleiterchips verbunden ist.
Weiterhin zeigt das zweite Ausführungsbeispiel, dass anstelle eines Halbleiterchips mit Flipchip-Kontakten auch ein Spei¬ cherchip 51 mit zentralem Bondkanal 46 und einer internen Verdrahtungsstruktur 50 auf der aktiven Oberseite 47 des Halbleiterchips 51 über Bondverbindungen 48 mit dem Verdrah¬ tungssubstrat 5 des Halbleiterbasisbauteils 2 verbunden sein kann. In diesem Fall ist kein Unterfüllmaterial erforderlich, da der Halbleiterchip 51 mit seiner Rückseite 44 direkt auf dem Umverdrahtungssubstrat 5 fixiert werden kann. Jedoch sind zum Schutz der Bondverbindungen 48 und des Halbleiterchips
51, sowie des Bondkanals 46 diese Komponenten des Halbleiter¬ basisbauteils 2 in einer Kunststoffgehäusemasse 49 eingebet¬ tet.
Figur 5 zeigt einen schematischen Querschnitt eines Halblei¬ terbasisbauteils 3 gemäß einer dritten Ausführungsform der Erfindung. Die dritte Ausführungsform der Erfindung unter¬ scheidet sich von den vorhergehenden Ausführungsformen der Erfindung dadurch, dass in der Verbundplatte 11 und dort ins¬ besondere in der Kunststoffgehäusemasse 25 eine weitere Bau¬ teilkomponente 29 eingebettet ist, die mit ihren Elektroden 30 Außenkontaktanschlussflächen 20 für ein zu stapelndes Halbleiterbauteil bildet. Wird als zusätzliche Bauteilkompo¬ nente 29 ein Halbleiterchip eingesetzt, so können seine Kon¬ taktflächen 31 mit den Innenflachleitern 19 der Zwischenver¬ drahtungsplatte 6 verbunden sein. Diese dritte Ausführungs¬ form der Erfindung wird bevorzugt dann eingesetzt, wenn pas- sive Schaltungselemente, wie Kondensatoren, Widerstände oder Spulen zusätzlich in das Basishalbleiterbauteil, bspw. zur Impedanzanpassung, eingebaut werden sollen.

Claims

Patentansprüche
1. Halbleiterbasisbauteil mit Verdrahtungssubstrat (5) und Zwischenverdrahtungsplatte (6) für einen Halbleiterbau- teilstapel (4), wobei zwischen Verdrahtungssubstrat (5) und Zwischenverdrahtungsplatte (6) ein Halbleiterchip (7) angeordnet ist, der mit dem Verdrahtungssubstrat (5) elektrisch in Verbindung steht, wobei das Verdrahtungs¬ substrat (5) auf seiner Oberseite (26) in seinen Randbe- reichen (8, 9) Kontaktanschlussflächen (10) aufweist, und wobei die Zwischenverdrahtungsplatte (6) eine selbsttragende Verbundplatte (11) ist, an deren Randsei¬ ten (12, 13) abgewinkelte Außenflachleiter (14, 15) an¬ geordnet sind, wobei sich die Oberseite (16) der Ver- bundplatte (11) aus einer Oberseite (17) einer Kunst- stoffgehäusemasse (25) und aus Oberseiten (18) von In- nenflachleitern (19) zusammensetzt, welche koplanar zu¬ einander ausgerichtet sind.
2. Halbleiterbasisbauteil nach Anspruch 1, dadurch gekennzeichnet , dass die Innenflachleiter (19) in die Außenflachleiter (14, 15) übergehen und die abgewinkelten Außenflachleiter (14, 15) mit den Kontaktanschlussflächen (10) auf den Randbereichen (8, 9) des Verdrahtungssubstrats (5) e- lektrisch in Verbindung stehen.
3. Halbleiterbasisbauteil nach Anspruch 1 oder nach An¬ spruch 2, dadurch gekennzeichnet , dass die Oberseiten (18) der Innenflachleiter (19) Außenkon- taktanschlussflächen (20) aufweisen, deren Größe und An- Ordnung der Größe und Anordnung von Außenkontakten (21) eines zu stapelnden Halbleiterbauteils (22) entspricht.
4. Halbleiterbasisbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass eine von dem Halbleiterchip (7) abgewandte Unterseite (23) des Verdrahtungssubstrats (5) Außenkontakte (24) des Halbleiterbasisbauteils (1) aufweist, die auf der gesamten Unterseite (23) verteilt angeordnet sind.
5. Halbleiterbasisbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass das Verdrahtungssubstrat (5) auf seiner Oberseite (26) und/oder auf seiner Unterseite (23) eine Verdrahtungs¬ struktur (27) aufweist, die mit Durchkontakten (28) durch das Verdrahtungssubstrat (5) elektrisch verbunden ist.
6. Halbleiterbasisbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet , dass in die Kunststoffgehäusemasse (25) der Zwischenverdrah¬ tungsplatte (6) ein Halbleiterchip (29) eingebettet ist, dessen Kontaktflächen (31) koplanar mit der Oberseite (16) der Zwischenverdrahtungsplatte (6) ausgerichtet sind.
7. Halbleiterbasisbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet , dass in die Kunststoffgehäusemasse (25) der Zwischenverdrah¬ tungsplatte (6) eine passive elektronische Bauteilkompo¬ nente eingebettet ist, deren Elektroden (30) koplanar mit der Oberseite (16) der Zwischenverdrahtungsplatte (6) ausgerichtet sind.
8. Halbleiterbasisbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet , dass der Halbleiterchip (7) einen Speicherchip vorzugsweise einen DRAM oder einen Flash-Speicher aufweist.
9. Halbleiterbasisbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet , dass der Halbleiterchip (7) ein Logikbauteil vorzugsweise ei¬ nen Mikroprozessor aufweist.
10. Halbleiterbauteilstapel, der als unteres Halbleiterbau- teil ein Halbleiterbasisbauteil (1) gemäß einem der An¬ sprüche 1 bis 9 aufweist.
11. Halbleiterbauteilstapel nach Anspruch 10 dadurch gekennzeichnet , dass ein oberes Halbleiterbauteil (22) einen internen Halb¬ leiterchipstapel in einem Kunststoffgehäuse (33) auf¬ weist und über Außenkontakte (21) auf seiner Unterseite (32) mit den Außenkontaktanschlussflachen (20) einer Zwischenverdrahtungsplatte (6) eines darunter angeordne- ten Halbleiterbasisbauteils (1) des Halbleiterbauteil¬ stapels (4) elektrisch verbunden ist.
12. Halbleiterbauteilstapel nach Anspruch 10 oder Anspruch 11 dadurch gekennzeichnet , dass das Halbleiterbasisbauteil (1) einen digitalen Signal¬ prozessor als Halbleiterchip (7) mit Flipchip-Kontakten (34) in einem BGA-, FBGA- oder LBGA-Gehäuse zum Aufbrin- gen auf eine übergeordnete Schaltungsplatine (35) auf¬ weist und auf seiner Oberseite (16) eine Außenkontakt- flächenanordnung für das Aufbringen eines gestapelten Halbleiterbauteils (22) in BGA-, FBGA- oder LBGA-Gehäuse aufweist.
13. Halbleiterbauteilstapel nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet , dass das gestapelte Halbleiterbauteil (22) einen internen
Chipstapel aufweist mit einem SDRAM oder DRAM als unte¬ ren internen Halbleiterchip und einer BGA-Außenkontakt- struktur, sowie mit einem Flashspeicher als oberen in¬ ternen Halbleiterchip, wobei der Flashspeicher mit sei- ner Rückseite im Zentrum auf der aktiven Oberseite des unteren internen Halbleiterchips angeordnet ist.
14. Verfahren zur Herstellung eines Halbleiterbasisbauteils
(1) für einen Halbleiterbauteilstapel (4), wobei das Verfahren folgende Verfahrensschritte aufweist:
Herstellen eines Verdrahtungssubstratstreifens mit mehreren in Zeilen und/oder Spalten angeordneten Halbleiterbauteilpositionen;
- Aufbringen von Halbleiterchips (7) in den Halbleiter- bauteilpositionen unter Freilassung von Randbereichen (8, 9) des Verdrahtungssubstratstreifens und unter elektrischem Verbinden der Halbleiterchips (7) mit Verdrahtungsstrukturen (27) in den Halbleiterbauteil¬ positionen; - Herstellen von Zwischenverdrahtungsplatten (6) mit abgewinkelten Außenflachleitern (14, 15) und Außen- kontaktanschlussflachen (20) auf ihren Oberseiten (16); Aufbringen von Zwischenverdrahtungsplatten (6) in den Halbleiterbauteilpositionen des Verdrahtungssubstrats (5) unter Verbinden der abgewinkelten Außenflachlei- ter (14, 15) mit Verdrahtungsstrukturen (27) in den Halbleiterbauteilpositionen;
Auftrennen des Verdrahtungssubstratstreifens in meh¬ rere einzelne Halbleiterbasisbauteile (1) .
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet , dass das Herstellen von Zwischenverdrahtungsplatten (6) mit abgewinkelten Außenflachleitern (14, 15) nachfolgende Verfahrenschritte aufweist: - Herstellen eines Flachleiterrahmens (36) mit mehreren Positionen für Zwischenverdrahtungsplatten (6) mit Innenflachleitern (19), die in abwinkelbare Außen- flachleiter (14, 15) übergehen, wobei die freien En¬ den der Innenflachleiter (19) Außenkontaktanschluss- flächen (20) aufweisen, die in Größe und Anordnung der Größe und Anordnung von Außenkontakten (21) eines zu stapelnden Halbleiterbauteils (22) entsprechen; Einbetten der Innenflachleiter (19) unter Freilassen der Außenkontaktanschlussflachen (20) in eine Kunst- stoffgehäusemasse (25) und unter koplanarer Ausrich¬ tung der Außenkontaktanschlussflachen (20) mit einer Oberseite (17) der Kunststoffgehäusemasse (25); Auftrennen des Flachleiterrahmens (36) unter Abwin¬ kein der Außenflachleiter (14, 15) in einzelne Zwi- schenverdrahtungsplatten (6) .
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet , dass das Einbetten der Innenflachleiter (19) unter Freilassen der Außenkontaktanschlussflachen (20) in eine Kunst¬ stoffgehäusemasse (25) mittels Spritzgießen der Kunst¬ stoffgehäusemasse (25) in eine Spritzgussform mit darin angeordnetem Flachleiterrahmen (36) erfolgt.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet , dass in die Spritzgussform zunächst der Flachleiterrahmen (36) unter Abdeckung der Außenkontaktanschlussflachen (20) der Innenflachleiter (19) eingelegt wird und an¬ schließend ein Epoxidharz eingespritzt wird.
18. Verfahren nach Anspruch 16 oder Anspruch 17, dadurch gekennzeichnet , dass nach dem Spritzgießen die Außenkontaktanschlussflachen (20) der Innenflachleiter (19) mittels Laserablation o- der durch Lösungsmittel von Gehäusekunststoffresten be¬ freit werden.
19. Verfahren zur Herstellung eines Halbleiterbauteilstapels
(4) als Halbleitermodul, das folgende Verfahrenschritte aufweist:
Herstellen eines Halbleiterbasisbauteils (1) nach ei- nem der Ansprüche 14 bis 18;
Aufbringen eines Halbleiterbauteils (22) auf die Zwi¬ schenverdrahtungsplatte (6) des Halbleiterbasisbau¬ teils (1) unter Verbinden der Außenkontakte (21) des Halbleiterbauteils (22) mit den Außenkontaktan- schlussflächen (20) der Zwischenverdrahtungsplatte (6) .
PCT/DE2005/001295 2004-07-29 2005-07-21 Halbleiterbasisbauteil mit verdrahtungssubstrat und zwischenverdrahtungsplatte für einen halbleiterbauteilstapel sowie verfahren zu deren herstellung WO2006012846A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/572,873 US8659135B2 (en) 2004-07-29 2005-07-21 Semiconductor device stack and method for its production

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004036909.7 2004-07-29
DE102004036909A DE102004036909B4 (de) 2004-07-29 2004-07-29 Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
WO2006012846A1 true WO2006012846A1 (de) 2006-02-09

Family

ID=34973173

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/001295 WO2006012846A1 (de) 2004-07-29 2005-07-21 Halbleiterbasisbauteil mit verdrahtungssubstrat und zwischenverdrahtungsplatte für einen halbleiterbauteilstapel sowie verfahren zu deren herstellung

Country Status (3)

Country Link
US (1) US8659135B2 (de)
DE (1) DE102004036909B4 (de)
WO (1) WO2006012846A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714422B2 (en) 2006-05-22 2010-05-11 Infineon Technologies Ag Electronic module with a semiconductor chip and a component housing and methods for producing the same
EP2578235A2 (de) 2007-08-27 2013-04-10 BioGeneriX AG Flüssige Formulierung von G-CSF-Konjugat

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006016345A1 (de) 2006-04-05 2007-10-18 Infineon Technologies Ag Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
JP2008071953A (ja) * 2006-09-14 2008-03-27 Nec Electronics Corp 半導体装置
JP2008078367A (ja) * 2006-09-21 2008-04-03 Renesas Technology Corp 半導体装置
US8492884B2 (en) * 2010-06-07 2013-07-23 Linear Technology Corporation Stacked interposer leadframes
US8293572B2 (en) * 2011-01-20 2012-10-23 ADL Engineering Inc. Injection molding system and method of chip package
US8907472B2 (en) 2013-02-07 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC package comprising perforated foil sheet
KR102337876B1 (ko) * 2014-06-10 2021-12-10 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102468765B1 (ko) * 2017-11-29 2022-11-22 삼성전자주식회사 반도체 패키지 구조체 및 이를 포함하는 반도체 모듈
JP7211267B2 (ja) * 2019-05-29 2023-01-24 株式会社デンソー 半導体パッケージの製造方法
US11542152B2 (en) * 2019-07-29 2023-01-03 Stmicroelectronics, Inc. Semiconductor package with flexible interconnect

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0818822A2 (de) * 1996-07-11 1998-01-14 Nokia Mobile Phones Ltd. Packungsstruktur für Multichip-Module
US6060150A (en) * 1996-10-09 2000-05-09 Matsushita Electric Industrial Co., Ltd. Sheet for a thermal conductive substrate, a method for manufacturing the same, a thermal conductive substrate using the sheet and a method for manufacturing the same
US20030020154A1 (en) * 2000-09-05 2003-01-30 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
US6531784B1 (en) * 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
DE10142117A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
US20030111736A1 (en) * 2001-12-14 2003-06-19 Roeters Glen E. Csp chip stack with flex circuit
US20030127721A1 (en) * 2002-01-04 2003-07-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20040026773A1 (en) * 2002-08-08 2004-02-12 Koon Eng Meow Packaged microelectronic components
US20040051170A1 (en) * 2002-09-18 2004-03-18 Satoko Kawakami Semiconductor device and method of manufacturing the same
US20040145039A1 (en) * 2003-01-23 2004-07-29 St Assembly Test Services Ltd. Stacked semiconductor packages and method for the fabrication thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3834426B2 (ja) * 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
KR100266693B1 (ko) 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
US6618267B1 (en) * 1998-09-22 2003-09-09 International Business Machines Corporation Multi-level electronic package and method for making same
JP2001015629A (ja) * 1999-06-29 2001-01-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6487078B2 (en) * 2000-03-13 2002-11-26 Legacy Electronics, Inc. Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
JP3830726B2 (ja) 2000-04-26 2006-10-11 松下電器産業株式会社 熱伝導基板とその製造方法およびパワーモジュール
US6607937B1 (en) * 2000-08-23 2003-08-19 Micron Technology, Inc. Stacked microelectronic dies and methods for stacking microelectronic dies
SG114585A1 (en) * 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
TWI235469B (en) * 2003-02-07 2005-07-01 Siliconware Precision Industries Co Ltd Thermally enhanced semiconductor package with EMI shielding
US6977431B1 (en) * 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0818822A2 (de) * 1996-07-11 1998-01-14 Nokia Mobile Phones Ltd. Packungsstruktur für Multichip-Module
US6060150A (en) * 1996-10-09 2000-05-09 Matsushita Electric Industrial Co., Ltd. Sheet for a thermal conductive substrate, a method for manufacturing the same, a thermal conductive substrate using the sheet and a method for manufacturing the same
US6531784B1 (en) * 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US20030020154A1 (en) * 2000-09-05 2003-01-30 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
DE10142117A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
US20030111736A1 (en) * 2001-12-14 2003-06-19 Roeters Glen E. Csp chip stack with flex circuit
US20030127721A1 (en) * 2002-01-04 2003-07-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20040026773A1 (en) * 2002-08-08 2004-02-12 Koon Eng Meow Packaged microelectronic components
US20040051170A1 (en) * 2002-09-18 2004-03-18 Satoko Kawakami Semiconductor device and method of manufacturing the same
US20040145039A1 (en) * 2003-01-23 2004-07-29 St Assembly Test Services Ltd. Stacked semiconductor packages and method for the fabrication thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714422B2 (en) 2006-05-22 2010-05-11 Infineon Technologies Ag Electronic module with a semiconductor chip and a component housing and methods for producing the same
EP2578235A2 (de) 2007-08-27 2013-04-10 BioGeneriX AG Flüssige Formulierung von G-CSF-Konjugat

Also Published As

Publication number Publication date
US8659135B2 (en) 2014-02-25
DE102004036909B4 (de) 2007-04-05
DE102004036909A1 (de) 2006-03-23
US20070278639A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
WO2006012846A1 (de) Halbleiterbasisbauteil mit verdrahtungssubstrat und zwischenverdrahtungsplatte für einen halbleiterbauteilstapel sowie verfahren zu deren herstellung
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE102004022884B4 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE60309422T2 (de) Multichip-modul und Herstellungsverfahren
WO1996009646A1 (de) Polymer stud grid array
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
WO2005081316A2 (de) Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben
EP1155449A1 (de) Halbleiterbauelement mit einem chipträger mit öffnungen zur kontaktierung durch eine metallfolie
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE102004001829A1 (de) Halbleitervorrichtung
WO2004003991A2 (de) Elektronisches bauteil mit einer gehäusepackung
DE102008010098A1 (de) Halbleiterpackage mit einer ein Die aufnehmenden durchgehenden Ausnehmung und einer Verbindungsbohrung und ein Verfahren zu deren Herstellung
WO2004093190A2 (de) Multichipmodul mit mehreren halbleiterchips sowie leiterplatte mit mehreren komponenten
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE10394239B4 (de) Verfahren zum Verpacken integrierter Schaltungen und integriertes Schaltungsgehäuse
DE102005051414B3 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
EP1636854B1 (de) Sensorbauteil und nutzen zu seiner herstellung
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung
DE10244664A1 (de) Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11572873

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11572873

Country of ref document: US