DE60309422T2 - Multichip-modul und Herstellungsverfahren - Google Patents

Multichip-modul und Herstellungsverfahren Download PDF

Info

Publication number
DE60309422T2
DE60309422T2 DE60309422T DE60309422T DE60309422T2 DE 60309422 T2 DE60309422 T2 DE 60309422T2 DE 60309422 T DE60309422 T DE 60309422T DE 60309422 T DE60309422 T DE 60309422T DE 60309422 T2 DE60309422 T2 DE 60309422T2
Authority
DE
Germany
Prior art keywords
laminate substrate
substrate
laminate
mounted component
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60309422T
Other languages
English (en)
Other versions
DE60309422D1 (de
Inventor
Scott D. Kokomo Brandenburg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi Technologies Inc
Original Assignee
Delphi Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delphi Technologies Inc filed Critical Delphi Technologies Inc
Application granted granted Critical
Publication of DE60309422D1 publication Critical patent/DE60309422D1/de
Publication of DE60309422T2 publication Critical patent/DE60309422T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft allgemein Baugruppen von Schaltungsbauteilen. Genauer gesagt betrifft diese Erfindung ein Multichipmodul (MCM) und ein Verfahren, das so angepasst ist, dass es ermöglicht, oberflächenmontierte Bauteile auf gegenüberliegenden Oberflächen eines Laminatsubstrats innerhalb des MCM sowohl zu unterfüllen als auch abzudecken.
  • HINTERGRUND DER ERFINDUNG
  • Ein Flipchip ist im Allgemeinen ein oberflächenmontiertes (SM) Bauteil in der Gestalt eines monolithischen Halbleiterchips, wie z.B. ein Chip mit integriertem Schaltkreis (IC), der kugelförmige Lötanschlüsse aufweist, die an einer seiner Oberflächen ausgebildet sind. Die Anschlüsse, auch Löthöcker genannt, dienen zur Befestigung des Chips an einer Schaltungsplatine und zur elektrischen Verbindung der Flipchipschaltkreise mit einem auf der Schaltungsplatine ausgebildeten Leitungsmuster, wobei die Schaltungsplatine ein keramisches Substrat, eine gedruckte Schaltungsplatine (PCB), ein gedrucktes Verdrahtungsboard (PWB), ein flexibler Schaltkreis oder ein Siliziumsubstrat sein kann.
  • Anstatt typischerweise direkt auf ein Substrat montiert zu werden, sind Flipchips in Baugruppen integriert worden, für die Ball Grid Array-Baugruppen (BGA-Baugruppen) ein Beispiel sind. In 1 ist ein Beispiel für eine BGA-Baugruppe 110 gezeigt, die einen IC-Halbleiterchip 112 umfasst, der mit Drähten 116 an ein Substrat 114, z.B. ein Laminat-PCB, drahtverbunden ist. Die Drähte 116 sind über (nicht gezeigte) Vias in dem Substrat 114 mit Anschlüssen 118 auf der gegenüberliegenden Seite des Substrats 114 elektrisch verbunden. Ähnlich wie beim Flipchipprozess dienen die Anschlüsse 118 als Verbindungen zwischen dem Chip 112 und einem Leiterbahnmuster auf einer Leiterplatte (nicht gezeigt), auf welche die BGA-Baugruppe 110 montiert werden wird. 2 ist ein Beispiel für die Verwendung eines Flipchips 122 in einer BGA-Baugruppe 120, um ein Einzelchipmodul zu bilden. Der Flipchip 122 ist mit Löthöckern ausgestattet, die Lötverbindungen 126 bilden, wenn der Chip 122 auf ein Leiterbahnmuster auf einem Substrat 124 flipchipmontiert wird, z.B. einem hochdichten PCB, das mit Anschlüssen 128 auf der Unterseite des Substrats 124 anschließend auf eine Leiterplatte (Motherboard) (nicht gezeigt) montiert werden kann. Falls das Substrat 124 ein PCB ist, ist es wünschenswert, das Flipchip 122 mit einem gefüllten Epoxyd 130 zu unterfüllen, um die Zuverlässigkeit der Lötverbindungen 126 sicherzustellen. Schließlich zeigt 2 das Innere der BGA-Baugruppe 120, das eine Pressmasse 132 umfasst, die den Chip 122 überdeckt.
  • Obwohl die Baugruppentechnik von 2 aus den Vorteilen in der Verarbeitung und im Zusammenbau, die Flipchips und BGAs bieten, Nutzen zieht, wird kontinuierlich nach weiteren Verbesserungen bei der Verarbeitung und der Dichte von Baugruppen gesucht. So ist z.B. der Unterfüllprozess mühsam und teuer, und er wird noch schwieriger, wenn die Anzahl der auf einem Substrat montierten Flipchips zunimmt, insbesondere wenn die Chips auf beiden Oberflächen des Substrats montiert werden sollen.
  • US-A-5570274 offenbart eine Multichipmodul-Baugruppenstruktur zur Verwendung über einem Motherboard. Bei einer Ausführungsform umfasst das Modul Rahmenelemente, die auf beiden Seiten eines Modulsub strats liegen. Der Rahmen legt Bereiche fest, in denen LSI-Chips unter Verwendung eines Flipchipverfahrens montiert werden. Die Rahmen werden durch ein Haftmittel montiert. Ein Versiegelungsharz wird zum Füllen der Zwischenräume und zum Bedecken der Chips verwendet, um das Versiegelungsharz auszuhärten. US-A-2001/013640 offenbart eine gepackte Halbleitereinrichtung, die Entlüftungsöffnungen umfasst, durch die Hochdruckfeuchtigkeit in einem gasförmigen Zustand austreten kann. Die Baugruppe umfasst einen Halbleiterchip mit einem Füllharz über jeder Seite des Chips und mit Entlüftungsöffnungen, die den Chip umgeben.
  • KURZE ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung ist in ihren verschiedenen Aspekten wie in den beiliegenden Ansprüchen beschrieben.
  • Die vorliegende Erfindung schafft eine Baugruppe und ein Verfahren zur Bildung einer Baugruppe, welche mehrere oberflächenmontierte Bauteile einschließen, z.B. Flipchips, die auf einem Chipträger montiert sind, der wiederum auf eine Leiterplatte montiert werden kann. Die Baugruppe ist ausgebildet, um ein kosteneffizientes Multichipmodul mit hoher Dichte zu schaffen, welches auch ausgebildet ist, um das Unterfüllen und/oder Überdecken von Schaltungsbauteilen zu erleichtern, die auf beiden Seiten des Chipträgers montiert sind.
  • Die Baugruppe dieser Erfindung enthält allgemein ein Paar von Laminatsubstraten, die zusammen einen Chipträger und eine Eingabe/Ausgabe-(I/O)-Schnittstellenstruktur für eine Anzahl von Chips bilden, wie z.B. Flipchips, drahtverbundene Chips und/oder andere oberflächenmontierbare Komponenten. Ein erstes der Laminatsubstrate weist ein erstes Leiterbahnmuster auf einer ersten Oberfläche davon und ein zweites Leiterbahnmuster auf einer gegenüberliegenden zweiten Oberfläche davon auf. Das zweite Laminatsubstrat ist an dem ersten Laminatsubstrat befestigt und weist eine innere durchgehende Öffnung auf, die von einem Rahmenabschnitt umgeben ist. Der Rahmenabschnitt weist eine erste Oberfläche, die dem ersten Laminatsubstrat zugewandt ist, und eine gegenüberliegende zweite Oberfläche auf, auf welcher sich Lötanschlüsse befinden. Ein oder mehr oberflächenmontierte Bauteile sind an jeder der ersten und zweiten Oberflächen des ersten Laminatsubstrats montiert. Das erste und zweite Laminatsubstrat sind aneinander befestigt, so dass das oberflächenmontierte Bauteil, das an der zweiten Oberfläche des ersten Laminatsubstrats montiert ist, innerhalb der inneren Öffnung des zweiten Laminatsubstrats angeordnet ist.
  • Mit Blick auf das Obige, schafft die vorliegende Erfindung einen Prozess zur Bildung einer MCM-Baugruppe, in der ein oder mehr oberflächenmontierte Bauteile innerhalb eines Hohlraums liegen, der durch die innere Öffnung in dem zweiten Laminatsubstrat definiert ist. Das zweite Laminatsubstrat ist vorzugsweise mit seitlichen Öffnungen ausgebildet, die bevorzugt in dessen erster Oberfläche und damit zwischen dem ersten und dem zweiten Laminatsubstrat liegen. Durch eine dieser seitlichen Öffnungen kann eine Pressverbundmasse in den Hohlraum eingebracht werden, der durch die innere Öffnung in dem zweiten Laminatsubstrat definiert ist mit dem Ergebnis, dass das an der zweiten Oberfläche des ersten Laminatsubstrats montierte Bauteil gleichzeitig unterfüllt und überdeckt werden kann. Somit schafft die vorliegende Erfindung eine zweiseitige MCM-Baugruppe, die mit Flipchips auf gegenüberliegenden Seiten eines Laminatsubstrats ausgerüstet werden kann. Vorteile umfassen eine verhältnismäßig kostengünstige, elektrisch prüfbare Baugruppe, deren oberflächenmontierte Bauteile leicht unterfüllt und überdeckt werden können, um die Zuverlässigkeit der Baugruppe zu erhöhen.
  • Andere Aufgaben und Vorteile dieser Erfindung werden mit Hilfe der folgenden genauen Beschreibung besser verstanden werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 und 2 stellen Querschnitte von BGA-Baugruppen gemäß dem Stand der Technik dar.
  • 3 zeigt einen Querschnitt einer Multichip-BGA-Baugruppe, die ein Paar miteinander verbundener Substrate verwendet, um einen Chipträger und eine Eingangs/Ausgangsschnittstellenstruktur gemäß der vorliegenden Erfindung zu bilden.
  • 4 ist eine Draufsicht auf die Baugruppe von 3, in der eine Pressmasse weggelassen ist, um die in der Baugruppe montierten Flipchips zu zeigen.
  • 5 ist eine Draufsicht auf eines der Substrate der Baugruppe von 3 und 4.
  • 6 und 7 stellen alternative Konfigurationen zum Öffnen und Lüften der Baugruppe von 3 gemäß der vorliegenden Erfindung dar.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Eine erfindungsgemäße Flipchipbaugruppe 10 ist im Querschnitt in 3 dargestellt. Wie gezeigt umfasst die Baugruppe 10 ein Paar von Laminat-PCBs 12 und 14, die zusammengefügt sind, um einen einheitlichen Chipträger und eine Eingangs/Ausgangs-(I/O)-Schnittstellenstruktur für eine Anzahl von Flipchips 16 zu bilden, die auf beiden Seiten eines der PCBs 12 montiert sind. Somit kann die Baugruppe 10 als eine zweiseitige Flipchip-MCM-BGA-Baugruppe bezeichnet werden. Obwohl in den Figuren Flipchips 16 gezeigt werden, können in der Baugruppe 10 zusätzlich zu oder anstelle der Flipchips 16 verschiedene Arten von Schaltungskomponenten vorhanden sein, z.B. drahtverbundene Chips und/oder andere oberflächenmontierbare Komponenten.
  • Die obere PCB 12 (wie in 3 zu sehen) ist als ein mehrlagiges Laminatsubstrat dargestellt, obwohl andere Arten von Substraten absehbar verwendet werden können. Die Flipchips 16 sind an gegenüberliegenden Oberflächen 18 und 20 der PCB 12 montiert, wie es auch andere oberflächenmontierte (SM) Komponenten sein können, so dass die PCB 12 als die Träger-PCB 12 bezeichnet wird. In Übereinstimmung mit Flipchipmontagetechniken werden die Chips 16 mit Lötverbindungsanschlüssen 22, die durch Reflowlöten der Löthöcker auf den Chips 16 gebildet werden, physikalisch und elektrisch mit Leiterbahnmustern auf der Chipträger-PCB 12 verbunden.
  • Die zweite PCB 14 ist als ein zweilagiges Laminatsubstrat dargestellt, obwohl wiederum andere Substratkonfigurationen in den Umfang dieser Erfindung fallen. Eine Oberfläche 24 der PCB 14 ist der Träger-PCB 12 zugewandt, während die gegenüberliegende Oberfläche 26 mit Lötkügelchen 28 ausgestattet ist, die an Kontaktierflächen 30 befestigt sind, durch welche I/O-Signale von den Chips 16 mit einem Motherboard (nicht gezeigt) ausgetauscht werden können, an das die Baugruppe 10 letztendlich montiert wird. Daher wird die PCB 14 als die I/O-PCB 14 bezeichnet. Die I/O-PCB 14 kann mit Hilfe eines geeigneten Verfahrens, das eine elektrische Verbindung zwischen den beiden PCBs 12 und 14 ermöglicht, an der Träger-PCB 12 befestigt werden. Die PCBs 12 und 14 können bei der Herstellung oder in einer nachfolgenden Operation mit einem leitfähigen Klebemittel oder Lötzinn 32, wie in 3 dargestellt ist, aneinander befestigt werden. Unabhängig von der Verbindungsmethode müssen elektrische Pfade zwischen den Flipchipanschlüssen 22 und den Lötkügelchen 28 geschaffen werden, z.B. durch metallisierte Vias 56 durch die I/O-PCB 14.
  • Wie aus 3, 4 und 5 ersichtlich ist, ist die I/O-PCB 14 so hergestellt, dass sie eine innere Öffnung 38 aufweist, wobei der Rest der PCB 14 einen Rahmen 40 definiert, der die Öffnung 38 umgibt. Die Öffnung 38 und der Rahmen 40 sind mit rechteckigen Formen dargestellt, obwohl auch andere Formen verwendet werden können. Als ein Ergebnis der Art und Weise, mit der die PCBs 12 und 14 zusammengefügt werden, definiert die Öffnung 38 in der I/O-PCB 14 einen Hohlraum 42, in dem die Flipchips 16, die an der unteren Oberfläche 20 der Träger-PCB 12 befestigt sind, enthalten sind. Wie in 3 ebenfalls gezeigt ist, enthält der Hohlraum 42 eine Verbundmasse 44, die die Flipchips 16 umschließt, die an der unteren Oberfläche 20 der Träger-PCB 12 befestigt sind. Zu diesem Zweck ist die Baugruppe 10 mit einem Eingusskanal 46 und einer Entlüftungsöffnung 48 ausgestattet, durch welchen bzw. welche ein geeignetes Polymermaterial in den Hohlraum 42 eingebracht werden kann, um die Verbundmasse 44 zu bilden. Der Eingusskanal 46 und die Entlüftungsöffnung 48 sind in 3 bis 5 so dargestellt, dass sie durch Entfernen von Material von der Oberfläche 24 der I/O-PCB 14 gebildet werden, vorzugsweise an zwei gegenüberliegenden Ecken der PCB 14. In 5 ist die I/O- PCB 14 mit zwei Schlitzen 50 und 52 dargestellt, die in ihre Oberfläche 24 eingefräst sind, wobei der breitere Schlitz 50 dem Eingusskanal 46 entspricht und der schmalere Schlitz 52 der Entlüftungsöffnung 48 entspricht. Die Schlitze 50 und 52 erstrecken sich diagonal von entgegengesetzten Ecken der Öffnung 38 zum äußeren Peripherierand der I/O-PCB 14. Wenn die I/O-PCB 14 mit der Träger-PCB 12 zusammengebaut wird, dann liegen die Schlitze 50 und 52 zwischen den PCBs 12 und 14, so dass der Eingusskanal 46 und die Entlüftungsöffnung 48 an gegenüberliegenden Ecken der Baugruppe 10 vergraben sind.
  • Um den Hohlraum 42 mit der Pressverbundmasse 44 zu füllen, wird vorzugsweise eine filmunterstützte Presstechnik (FAME) angewendet. Wie in 6 dargestellt, wird vor der Platzierung der Lötkügelchen 28 ein Film 58 auf die untere Oberfläche 26 der I/O-PCB 14 aufgebracht. Ein geeignetes flüssiges Polymermaterial, z.B. ein wärmeaushärtendes Epoxyd, wird anschließend mit einer Düse 60 durch den Eingusskanal 46 und in den Hohlraum 42 eingespritzt und anschließend ausgehärtet, um die Verbundmasse 44 zu bilden. Wie in 6 gezeigt, kann das gleiche Polymermaterial mit der Düse 60 gleichzeitig auf die obere Oberfläche 18 der Träger-PCB 12 aufgespritzt werden, um eine Pressverbundmasse 54 zu bilden, die, wie in 3 gezeigt, die Chips 16 auf der oberen Oberfläche 18 der PCB 12 einkapselt und vorzugsweise unterfüllt. Beim Füllen des Hohlraums 42 mit dem Polymermaterial entweicht der gasförmige Inhalt des Hohlraums 42, z.B. Luft, durch die Entlüftungsöffnung 48. Die Anordnung des Eingusskanals 46 und der Entlüftungsöffnung 48 an den Ecken der Baugruppe fördert die Fähigkeit des flüssigen Polymermaterials, den Hohlraum 42 vollständig auszufüllen, und vermindert das Auftreten von Leerräumen in der Verbundmasse 44. Ein alternativer Ansatz ist in 7 dargestellt, bei dem der Eingusskanal 46 durch mindestens einen inneren Eingusskanal 64 ersetzt wird, gezeigt in Form eines durchgehen den Lochs in der PCB 12. Bei dieser Ausführungsform wird das Polymermaterial mit einer Düse 62 auf die obere Oberfläche 18 der Träger-PCB 12 aufgespritzt und fließt dann durch den internen Eingusskanal 64 abwärts in den Hohlraum 42. Wie zuvor entweichen die gasförmigen Inhalte des Hohlraums 42 durch die Entlüftungsöffnung 48, wenn sich der Hohlraum 42 mit dem Polymermaterial füllt.
  • Aus der obigen Beschreibung kann man entnehmen, dass ein flüssiges Material in den Hohlraum 42 eingespritzt werden kann, um die Chips 16 auf der unteren Oberfläche 20 der Träger-PCB 12 sowohl zu unterfüllen als auch zu überdecken, und es kann gleichzeitig auf die obere Oberfläche 18 der PCB 12 aufgebracht werden, um Chips 16 auf der oberen Oberfläche 18 einzukapseln und zu unterfüllen. Bei der resultierenden Baugruppe 10 sind damit alle ihrer Chips 16 (sowie alle anderen Bauteile, die auf der Träger-PCB 12 montiert sind) mechanisch vor äußerem Schaden geschützt und außerdem unterfüllt, um die Zuverlässigkeit ihrer Lötanschlüsse 22 zu erhöhen. Aus der obigen Beschreibung kann man auch entnehmen, dass die Grundrisse der PCBs 12 und 14 so ausgebildet sein können, dass die Baugruppe 10 in Streifenform eingegossen werden kann, in der mehrere Baugruppen 10 in einer einzelnen Operation gleichzeitig eingegossen werden können. Bei diesem Vorgehen wird die Herstellungseffizienz der Baugruppe 10 erhöht, während die Kosten abnehmen. Das Ergebnis ist eine kosteneffiziente hochdichte Baugruppentechnik, durch die verschiedene elektrische Komponenten (Flipchips 16, usw.) innerhalb einer elektrisch prüfbaren Baugruppe 10 mechanisch geschützt sind. Diese Vorteile werden erreicht, während ein separater Unterfüllprozess eliminiert wird, und statt dessen bevorzugt eine einzelne Gießoperation verwendet wird, in deren Verlauf Chips 16 auf beiden Oberflächen 18 und 20 der Träger-PCB 12 gleichzeitig unterfüllt und überdeckt werden.
  • Obwohl die Erfindung anhand einer bevorzugten Ausführungsform beschrieben wurde, ist es offensichtlich, dass auch andere Formen durch einen Fachmann angewendet werden könnten. Dementsprechend soll der Umfang dieser Erfindung nur durch die folgenden Ansprüche begrenzt sein.

Claims (18)

  1. Baugruppe (10), umfassend: ein erstes Laminatsubstrat (12), das ein erstes Leiterbahnmuster auf einer ersten Oberfläche (18) des Substrats und ein zweites Leiterbahnmuster auf einer gegenüberliegenden zweiten Oberfläche (20) des Substrats aufweist; ein zweites Laminatsubstrat (14), das an dem ersten Laminatsubstrat (12) befestigt ist, wobei das zweite Laminatsubstrat (14) eine durchgehende innere Öffnung (38) und einen Rahmenabschnitt (40), der die innere Öffnung (38) umschließt, aufweist, wobei der Rahmenabschnitt (40) eine dem ersten Laminatsubstrat (12) zugewandte erste Oberfläche (24) und eine gegenüberliegende zweite Oberfläche (20) aufweist, an der sich Lötanschlüsse (28) befinden; mindestens ein erstes oberflächenmontiertes Bauteil (16) auf der ersten Oberfläche (18) des ersten Laminatsubstrats (12), welches mit dem ersten Leiterbahnmuster elektrisch verbunden ist; und mindestens ein zweites oberflächenmontiertes Bauteil (16) auf der zweiten Oberfläche (20) des ersten Laminatsubstrats (12), welches mit dem zweiten Leiterbahnmuster elektrisch verbunden ist, wobei das erste und zweite Laminatsubstrat (12, 14) so befestigt sind, dass das zweite oberflächenmontierte Bauteil (16) innerhalb der inneren Öffnung (38) des zweiten Laminatsubstrats (14) angeordnet ist, dadurch gekennzeichnet, dass das zweite Laminatsubstrat (14) erste und zweite seitliche Öffnungen (46, 48) aufweist, welche die innere Öffnung (38) mit einem äußeren Umfang des zweiten Laminatsubstrats (14) verbinden.
  2. Baugruppe (10) nach Anspruch 1, wobei mindestens eines der ersten und zweiten oberflächenmontierten Bauteile (16) ein Flipchip mit Höckerlötanschlüssen (22) auf einer seiner Oberflächen ist, die den Flipchip physikalisch und elektrisch mit dem ersten Laminatsubstrat (12) verbinden.
  3. Baugruppe (10) nach Anspruch 1, wobei die ersten und zweiten oberflächenmontierten Bauteile (16) Flipchips mit Höckerlötanschlüssen (22) an jeweiligen Oberflächen sind, wobei die Höckerlötanschlüsse (22) des ersten oberflächenmontierten Bauteils (16) das erste oberflächenmontierte Bauteil (16) physikalisch und elektrisch mit dem ersten Leiterbahnmuster auf der ersten Oberfläche (18) des ersten Laminatsubstrats (12) verbinden und die Höckerlötanschlüsse (22) des zweiten oberflächenmontierten Bauteils (16) das zweite oberflächenmontierte Bauteil (16) physikalisch und elektrisch mit dem zweiten Leiterbahnmuster auf der zweiten Oberfläche (20) des ersten Laminatsubstrats (12) verbinden.
  4. Baugruppe (10) nach Anspruch 1, wobei das zweite Laminatsubstrat (14) mit dem ersten Laminatsubstrat (12) elektrisch verbunden ist und das zweite Laminatsubstrat (14) Leiterbahnen (56) aufweist, die das erste und zweite Leiterbahnmuster auf dem ersten Laminatsubstrat (12) mit den Löt anschlüssen (28) auf der zweiten Oberfläche (26) des zweiten Laminatsubstrats (14) elektrisch verbinden.
  5. Baugruppe (10) nach Anspruch 1, wobei das zweite Laminatsubstrat (14) und die innere Öffnung (38) rechteckige Formen aufweisen, wobei die erste seitliche Öffnung (46) an einer ersten Ecke des zweiten Laminatsubstrats (14) angeordnet ist, und die zweite seitliche Öffnung (48) an einer diagonal gegenüberliegenden zweiten Ecke des zweiten Laminatsubstrats (14) angeordnet ist.
  6. Baugruppe (10) nach Anspruch 1, wobei die erste und zweite seitliche Öffnung (46, 48) in der ersten Oberfläche (24) des zweiten Laminatsubstrats (14) definiert sind, so dass sie sich zwischen dem ersten und dem zweiten Laminatsubstrat (12, 14) befinden.
  7. Baugruppe (10) nach Anspruch 1, ferner eine Pressmasse (44) umfassend, welche die innere Öffnung (38) des zweiten Laminatsubstrats (14) ausfüllt und das zweite oberflächenmontierte Bauteil (16) sowohl unterfüllt als auch einkapselt.
  8. Baugruppe (10) nach Anspruch 7, ferner eine Pressmasse (54) auf der ersten Oberfläche (18) des ersten Laminatsubstrats (12) umfassend, die das erste oberflächenmontierte Bauteil (16) einkapselt.
  9. Baugruppe (10) nach Anspruch 8, wobei das erste Laminatsubstrat (12) mindestens eine durchgehende Öffnung (64) aufweist, welche die Pressmasse (54) auf der ersten Oberfläche des ersten Laminatsubstrats (12) mit der Pressmasse (44) innerhalb der inneren Öffnung (38) des zweiten Laminatsubstrats (14) verbindet.
  10. Verfahren zur Bildung einer Baugruppe (10), wobei das Verfahren die Schritte umfasst: Schaffen eines ersten Laminatsubstrats (12) mit einem ersten Leiterbahnmuster auf einer ersten Oberfläche (18) des Substrats und einem zweiten Leiterbahnmuster auf einer gegenüberliegenden zweiten Oberfläche (20) des Substrats; Befestigen eines zweiten Laminatsubstrats (14) an dem erste Laminatsubstrat (12), wobei das zweite Laminatsubstrat (14) eine durchgehende innere Öffnung (38) und einen Rahmenabschnitt (40) umfasst, der die innere Öffnung (38) umgibt, wobei der Rahmenabschnitt (40) eine dem ersten Laminatsubstrat (12) zugewandte erste Oberfläche (24) und eine gegenüberliegende zweite Oberfläche (26) aufweist, auf der sich Lötanschlüsse (28) befinden; Montieren wenigstens eines ersten oberflächenmontierten Bauteils (16) an der ersten Oberfläche (18) des ersten Laminatsubstrats (12), so dass das erste oberflächenmontierte Bauteil (16) mit dem ersten Leiterbahnmuster elektrisch verbunden ist; Montieren mindestens eines zweiten oberflächenmontierten Bauteils (16) an der zweiten Oberfläche (20) des ersten Laminatsubstrats (12), so dass das zweite oberflächenmontierte Bauteil (16) mit dem zweiten Leiterbahnmuster elektrisch verbunden ist, wobei das erste und zweite Laminatsubstrat (12, 14) so befestigt werden, dass das zweite oberflächenmontierte Bauteil (16) innerhalb der inneren Öffnung (38) des zweiten Laminatsubstrats (14) angeordnet ist; dadurch gekennzeichnet, dass das zweite Laminatsubstrat (14) so geformt wird, dass es eine erste und eine zweite seitliche Öffnung (46, 48) aufweist, welche die innere Öffnung (38) mit einem äußeren Umfang des zweiten Laminatsubstrats (14) verbinden.
  11. Verfahren nach Anspruch 10, wobei mindestens eines der ersten und zweiten oberflächenmontierten Bauteile (16) mit Höckerlötanschlüssen (22) an einer seiner Oberflächen flipchipgemäß montiert wird.
  12. Verfahren nach Anspruch 10, wobei die ersten und zweiten oberflächenmontierten Bauteile (16) Flipchips mit Höckerlötanschlüssen (22) an ihren jeweiligen Oberflächen sind, wobei die ersten und zweiten oberflächenmontierten Bauteile (16) mit ihren Höckerlötanschlüssen (22) flipchipgemäß an dem ersten Leiterbahnmuster auf der ersten Oberfläche (18) des ersten Laminatsubstrats (12) montiert werden und die zweiten oberflächenmontierten Bauteile (16) mit ihren Höckerlötanschlüssen (22) flipchipgemäß an dem zweiten Leiterbahnmuster auf der zweiten Oberfläche (20) des ersten Laminatsubstrats (12) montiert werden.
  13. Verfahren nach Anspruch 10, ferner den Schritt umfassend, dass das zweite Laminatsubstrat (14) mit Leiterbahnen (56) ausgebildet wird, die, wenn das zweite Laminatsubstrat (14) an dem ersten Laminatsubstrat (12) befestigt wird, das erste und das zweite Leiterbahnmuster auf dem ersten Laminatsubstrat (12) elektrisch mit den Lötanschlüssen (28) auf der zweiten Oberfläche (26) des zweiten Laminatsubstrats (14) verbinden.
  14. Verfahren nach Anspruch 10, ferner den Schritt umfassend, dass das zweite Laminatsubstrat (14) und dessen innere Öffnung (38) mit rechteckigen Formen ausgebildet werden, wobei die erste seitliche Öffnung (46) an einer ersten Ecke des zweiten Laminatsubstrats (14) angeordnet wird und die zweite seitliche Öffnung (48) an einer diagonal gegenüberliegenden zweiten Ecke des zweiten Laminatsubstrats (14) angeordnet wird.
  15. Verfahren nach Anspruch 14, wobei die erste und zweite seitliche Öffnung (46, 48) in der ersten Oberfläche (24) des zweiten Laminatsubstrats (14) ausgebildet werden, so dass sie nach dem Befestigungsschritt zwischen dem ersten und zweiten Laminatsubstrat (12, 14) angeordnet sind.
  16. Verfahren nach Anspruch 15, ferner den Schritt umfassend, dass eine Pressmasse (44) durch eine der seitlichen Öffnungen (46) in die innere Öffnung (38) des zweiten Laminatsubstrats (14) eingebracht wird, um das zweite oberflächenmontierte Bauteil (16) sowohl zu unterfüllen als auch einzukapseln.
  17. Verfahren nach Anspruch 10, ferner den Schritt umfassend, dass eine Pressmasse (54) aufgebracht wird, die das erste oberflächenmontierte Bauteil (16) einkapselt.
  18. Verfahren nach Anspruch 10, ferner die Schritte umfassend: Ausbilden des ersten Laminatsubstrats (12) derart, dass es mindestens eine durchgehende Öffnung (64) aufweist; und Einbringen einer Pressmasse (44, 54), die das erste oberflächenmontierte Bauteil (16) einkapselt und durch die Öffnung (64) in die innere Öffnung (38) des zweiten Laminatsubstrats (14) fließt, um das zweite oberflächenmontierte Bauteil (16) sowohl zu unterfüllen als auch einzukapseln.
DE60309422T 2002-12-17 2003-11-28 Multichip-modul und Herstellungsverfahren Expired - Fee Related DE60309422T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US321900 2002-12-17
US10/321,900 US6833628B2 (en) 2002-12-17 2002-12-17 Mutli-chip module

Publications (2)

Publication Number Publication Date
DE60309422D1 DE60309422D1 (de) 2006-12-14
DE60309422T2 true DE60309422T2 (de) 2007-10-11

Family

ID=32393007

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60309422T Expired - Fee Related DE60309422T2 (de) 2002-12-17 2003-11-28 Multichip-modul und Herstellungsverfahren

Country Status (3)

Country Link
US (2) US6833628B2 (de)
EP (1) EP1432033B1 (de)
DE (1) DE60309422T2 (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW569416B (en) * 2002-12-19 2004-01-01 Via Tech Inc High density multi-chip module structure and manufacturing method thereof
US6916684B2 (en) * 2003-03-18 2005-07-12 Delphi Technologies, Inc. Wafer-applied underfill process
DE10323007B4 (de) * 2003-05-21 2005-10-20 Infineon Technologies Ag Halbleiteranordnung
US20050017337A1 (en) * 2003-07-21 2005-01-27 Cherng-Chiao Wu Stacking apparatus for integrated circuit assembly
KR101075169B1 (ko) * 2003-08-27 2011-10-19 페어차일드코리아반도체 주식회사 파워 모듈 플립 칩 패키지
JP2005158814A (ja) * 2003-11-20 2005-06-16 Alps Electric Co Ltd 電子回路ユニット
DE112004002527T5 (de) * 2004-01-06 2008-03-06 Infineon Technologies Ag Verfahren zum Verkapseln von Schaltkreischips
KR100640335B1 (ko) * 2004-10-28 2006-10-30 삼성전자주식회사 랜드 그리드 어레이 모듈
US7473585B2 (en) * 2005-06-13 2009-01-06 Delphi Technologies, Inc. Technique for manufacturing an overmolded electronic assembly
US20070158811A1 (en) * 2006-01-11 2007-07-12 James Douglas Wehrly Low profile managed memory component
KR100782774B1 (ko) * 2006-05-25 2007-12-05 삼성전기주식회사 Ｓｉｐ 모듈
TW200807647A (en) * 2006-07-17 2008-02-01 Delta Electronics Inc Integrated circuit module
WO2008120756A1 (ja) * 2007-03-29 2008-10-09 Kyocera Corporation 携帯無線機
US8134227B2 (en) * 2007-03-30 2012-03-13 Stats Chippac Ltd. Stacked integrated circuit package system with conductive spacer
US7915089B2 (en) * 2007-04-10 2011-03-29 Infineon Technologies Ag Encapsulation method
US7973433B2 (en) * 2007-07-30 2011-07-05 Nelson David F Power electronics devices with integrated gate drive circuitry
US8139371B2 (en) * 2007-07-30 2012-03-20 GM Global Technology Operations LLC Power electronics devices with integrated control circuitry
US8273603B2 (en) * 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
US9293350B2 (en) * 2008-10-28 2016-03-22 Stats Chippac Ltd. Semiconductor package system with cavity substrate and manufacturing method therefor
US8618654B2 (en) 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
KR101088824B1 (ko) * 2010-06-16 2011-12-06 주식회사 하이닉스반도체 모듈 기판, 이를 갖는 메모리 모듈 및 메모리 모듈 형성방법
CN102693970B (zh) * 2011-03-22 2017-04-12 晶元光电股份有限公司 发光二极管装置
US8514576B1 (en) * 2011-06-14 2013-08-20 Juniper Networks, Inc. Dual sided system in a package
EP2565913B1 (de) * 2011-06-22 2019-03-20 Huawei Device Co., Ltd. Verfahren zur einkapselung eines halbleiters
US20130020702A1 (en) * 2011-07-21 2013-01-24 Jun Zhai Double-sided flip chip package
US20130082383A1 (en) * 2011-10-03 2013-04-04 Texas Instruments Incorporated Electronic assembly having mixed interface including tsv die
US8698323B2 (en) * 2012-06-18 2014-04-15 Invensas Corporation Microelectronic assembly tolerant to misplacement of microelectronic elements therein
KR20150025129A (ko) * 2013-08-28 2015-03-10 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US9076802B1 (en) * 2013-09-25 2015-07-07 Stats Chippac Ltd. Dual-sided film-assist molding process
CN104576411A (zh) * 2013-10-25 2015-04-29 飞思卡尔半导体公司 双角部顶部闸道模制
US9392695B2 (en) * 2014-01-03 2016-07-12 Samsung Electro-Mechanics Co., Ltd. Electric component module
US9666559B2 (en) * 2014-09-05 2017-05-30 Invensas Corporation Multichip modules and methods of fabrication
TWI590392B (zh) * 2015-08-03 2017-07-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI676259B (zh) * 2016-09-02 2019-11-01 矽品精密工業股份有限公司 電子封裝件及其製法
KR20180090527A (ko) * 2017-02-03 2018-08-13 삼성전기주식회사 반도체 패키지와 그 제조 방법
US20220367413A1 (en) * 2021-05-13 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Packages With Multiple Types of Underfill and Method Forming The Same
US11747555B2 (en) 2021-10-04 2023-09-05 Eagle Technology, Llc Optical assembly having commonly-shaped optical modules and associated methods

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US13640A (en) * 1855-10-09 Corlil-sheitleb
US5914A (en) * 1848-11-14 Odometer
US5331511A (en) 1993-03-25 1994-07-19 Vlsi Technology, Inc. Electrically and thermally enhanced integrated-circuit package
JP2541487B2 (ja) 1993-11-29 1996-10-09 日本電気株式会社 半導体装置パッケ―ジ
JPH0846136A (ja) * 1994-07-26 1996-02-16 Fujitsu Ltd 半導体装置
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
US5770477A (en) 1997-02-10 1998-06-23 Delco Electronics Corporation Flip chip-on-flip chip multi-chip module
US5981312A (en) 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
JP3359846B2 (ja) * 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
JP2991172B2 (ja) 1997-10-24 1999-12-20 日本電気株式会社 半導体装置
JP3109477B2 (ja) * 1998-05-26 2000-11-13 日本電気株式会社 マルチチップモジュール
JP3485507B2 (ja) 1999-10-25 2004-01-13 沖電気工業株式会社 半導体装置
US6383846B1 (en) * 2000-03-20 2002-05-07 Chi-Chih Shen Method and apparatus for molding a flip chip semiconductor device

Also Published As

Publication number Publication date
US6833628B2 (en) 2004-12-21
EP1432033A1 (de) 2004-06-23
EP1432033B1 (de) 2006-11-02
DE60309422D1 (de) 2006-12-14
US20040113281A1 (en) 2004-06-17
US20050093144A1 (en) 2005-05-05

Similar Documents

Publication Publication Date Title
DE60309422T2 (de) Multichip-modul und Herstellungsverfahren
DE69627565T2 (de) Verpacken von Multi-Chip-Modulen ohne Drahtverbindung
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE112009002155B4 (de) Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
DE69735157T2 (de) Kugelmatrixmodul
DE10229692B4 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102007002707A1 (de) System-in Package-Modul
DE19924934A1 (de) Hochfrequenzelektronikpackung mit willkürlich geformten Verbindungen und einer einstückigen Abschirmung
DE10045043A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE102004001829A1 (de) Halbleitervorrichtung
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE10009733A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
WO2006012846A1 (de) Halbleiterbasisbauteil mit verdrahtungssubstrat und zwischenverdrahtungsplatte für einen halbleiterbauteilstapel sowie verfahren zu deren herstellung
DE112007003208T5 (de) Ein Halbleitergehäuse
DE102019005046A1 (de) Multichip-packungsstruktur für einen bildsensor
DE10222608A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE10259881A1 (de) Chippaket und Verfahren zu seiner Herstellung
DE10394239B4 (de) Verfahren zum Verpacken integrierter Schaltungen und integriertes Schaltungsgehäuse
DE102019203362B4 (de) Baugruppenintegriertes system (sip) und herstellungsverfahren
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee