DE69735157T2 - Kugelmatrixmodul - Google Patents

Kugelmatrixmodul Download PDF

Info

Publication number
DE69735157T2
DE69735157T2 DE69735157T DE69735157T DE69735157T2 DE 69735157 T2 DE69735157 T2 DE 69735157T2 DE 69735157 T DE69735157 T DE 69735157T DE 69735157 T DE69735157 T DE 69735157T DE 69735157 T2 DE69735157 T2 DE 69735157T2
Authority
DE
Germany
Prior art keywords
substrate
holes
conductive pads
cavity
bga module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69735157T
Other languages
English (en)
Other versions
DE69735157D1 (de
Inventor
Giuseppe Vendramin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE69735157D1 publication Critical patent/DE69735157D1/de
Application granted granted Critical
Publication of DE69735157T2 publication Critical patent/DE69735157T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Thermotherapy And Cooling Therapy Devices (AREA)
  • Manipulator (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)
  • Optical Couplings Of Light Guides (AREA)

Description

  • Die vorliegende Erfindung betrifft Laminatsubstrate und insbesondere Laminatsubstrate, die bei der Herstellung von Kugelmatrixmodulen (Ball Grid Array, BGA) eingesetzt werden.
  • Eine technologische Entwicklung aus jüngster Zeit hat zum Einsatz von Leiterplatten-Laminaten (PCB-Laminaten) als Substrat für die Herstellung von elektronischen Modulen geführt, bei denen es sich um Single-Chip- (SCM) oder Multi-Chip-Module (MCM) handeln kann. Diese Module sind mit einer Vielzahl leitfähiger Kontaktstellen für den Anschluss elektronischer Schaltungen (wie Motherboards, Rückwandplatinen oder anwendungsspezifische Platinen) versehen. Der elektrische Anschluss geschieht mithilfe kleiner, kugelförmiger Portionen einer Lötlegierung, die dieser Art elektronischer Module den Namen Kugelmatrixmodul gaben. Üblicherweise werden bei diesen Modulen aus organischem Material hergestellte PCB-Laminate verwendet. Diese Module werden im Allgemeinen als Kunststoff-Kugelmatrixmodule (Plastic Ball Grid Array, PBGA) bezeichnet. Die Definition „Kunststoff" zeigt dabei den organischen Charakter des PCB im Gegensatz zu einem Keramiksubstrat an. Ein weiteres Beispiel eines Kugelmatrixmoduls ist das Tape-BGA (TBGA), bei dem anstelle des Laminats ein Band aus organischem Material als Substrat verwendet wird.
  • 1 stellt als Beispiel einen Teil eines Kugelmatrixmoduls des SCM-Typs dar. An der Unterseite des Laminats 101 befindet sich eine Vielzahl leitfähiger Kontaktstellen 103, wobei jede Kontaktstelle mit einer Lötkugel 105 versehen ist, die mit einer elektronischen Schaltung in Kontakt gebracht und verflüssigt wird, wodurch die elektrische Verbindung realisiert wird. Auf der Oberseite des Moduls befindet sich das aktive Element 107, das zum Schutz mit einer Kunstharzkappe 109 abgedeckt ist. Bei der Herstellung elektronischer Module ist es üblich, die Substrate mit metallisierten Durchgangslöchern zu versehen, um die verschiedenen leitfähigen Schichten des Substrats miteinander elektrisch zu verbinden. Das Substrat kann vom Typ NIP (No Internal Plane) sein und nur zwei an den Außenseiten des Substrats befindliche leitfähige Schichten besitzen, oder es kann sich um ein Mehrschichtsubstrat handeln, das auch eine oder mehrere leitfähige Zwischenschichten besitzen kann.
  • Ein alternatives PBGA-Modul besteht wie in 2 dargestellt aus einer Cavity-Down-Anordnung. Der Hauptunterschied zwischen dem Cavity-Down-Modul und dem oben unter Bezug auf 1 beschriebenen Chip-Up-Modul besteht darin, dass das aktive Element 207 auf der Unterseite des Moduls, d. h auf derselben Seite wie die Lötpunkte 205, angebracht ist und sich in einer Art Vertiefung des organischen Substrats 201 befindet, die das aktive Element 207 vollständig umgibt. Diese Anordnung bietet gegenüber dem Chip-Up-PBGA-Modul einige Vorteile. Ein Vorteil besteht in der geringeren Dicke des sich ergebenden Pakets, da der Chip „im Substrat enthalten" ist. Weiterhin bieten diese Module eine bessere Wärmeableitung, weil das aktive Element gewöhnlich an einer metallenen Versteifung angebracht ist, welche die Oberseite des Moduls bildet und gleichzeitig als Wärmeableitung fungiert.
  • Die BGA-Technologie bietet gegenüber herkömmlichen Technologien wie den Pin-Grid-Arrays einige Vorteile, z. B. hinsichtlich der Zuverlässigkeit, Robustheit und der Herstellungskosten. Im Bereich der BGA-Technologie stellt die Kunststoff-BGA-Technologie eine viel preisgünstigere Lösung dar als die Verwendung anderer Substrate (z. B. Keramiksubstrate). Jedoch sind die dem Stand der Technik entsprechenden Kunststoff-BGA-Module nicht für alle Anwendungsfälle geeignet.
  • Ein Beispiel hierfür ist der Einsatz von PBGA-Modulen in Hochfrequenzanwendungen. Diese Art von Vorrichtungen erfordert eine Abschirmung gegenüber elektromagnetischer Interferenz, um störende Hintergrundinterferenz mit der Arbeitsfrequenz des Produkts zu vermeiden. Je höher die Frequenz ist, umso kürzer ist die entsprechende Wellenlänge. Ist die Wellenlänge klein genug, können die Wellen zwischen den Molekülen durch die atomaren Strukturen hindurchgelangen und das Signal kann die normalerweise zur Herstellung elektronischer Gehäuse verwendeten Materialien durchdringen. Wenn dies geschieht, können die Interferenz- bzw. Störeinflüsse die aktive Schaltung auf dem Chip erreichen und auf die eigentlichen Arbeitssignale gekoppelt werden, wodurch die Schaltungen in völlig willkürlicher Weise gesperrt oder entsperrt werden, die Chipfunktionen nicht mehr erkennbar oder unbrauchbar werden und in einigen Fällen die Anwendung sogar physikalisch beschädigt wird. In einer normalen Umgebung gibt es mehrere Möglichkeiten für Zufallssignale mit Hoch- bzw. Funkfrequenzeigenschaften, wie z. B. elektrische Impulsspitzen, Störsignale im Haushalt, in der Atmosphäre vorhandene kurzwellige Strahlen (Röntgenstrahlen) und viele andere. Zur Vermeidung dieses großen Problems muss die HF-Anwendung mit einer Art Kasten geschützt werden, der aus einem Material mit einer sehr dichten Molekülstruktur wie z. B. einem Metall besteht, welches von den HF-Interferenzen nicht durchdrungen werden kann, sondern diese reflektiert. Dieser Metallkasten fungiert als Faradayscher Käfig und schützt die Funktionalität der Anwendung.
  • Bei der Herstellung von Vorrichtungen für HF-Anwendungen ist die Verwendung eines ganz aus Metall bestehenden und einen Hohlraum bildenden Gehäuses zur Unterbringung der elektronischen Schaltung allgemein bekannt. In mikroelektronischen Hybridschaltungen ist das Substrat (gewöhnlich Keramik), das die Siliciumchips und passiven Bauelemente trägt, mit der Unterseite des Metallgehäuses verklebt oder hart verlötet. Dann werden mittels Drahtbonden Verbindungen zwischen Substrat und Gehäuseleitungen hergestellt. Danach wird das ganze Modul verschlossen, indem an der offenen Seite des Hohlraums mittels Hartlöten oder Schweißen ein Deckel angebracht wird, um so ein ganz aus Metall und aus einem Stück bestehendes Gehäuse zu erhalten. Die Abschirmung gegenüber elektromagnetischen Interferenzen erreicht man durch Erdung des Metallgehäuses über interne Verbindungen.
  • Diese Lösung ist jedoch mit beträchtlichen Kosten verbunden. Ein Einsatz von kostengünstigen organischen Gehäusen wäre sehr wünschenswert, aber die PBGA-Module nach dem Stand der Technik erfüllen die mit der Abschirmung gegenüber elektromagnetischen Interferenzen verbundenen Anforderungen nicht.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine Technik bereitzustellen, welche die oben genannten Nachteile reduziert.
  • Gemäß der vorliegenden Erfindung wird ein Laminatsubstrat für die Herstellung von elektronischen Kugelmatrixmodulen bereitgestellt, wobei das Substrat elektrisch mit einem aktiven Element verbunden werden kann und auf einer ersten Oberfläche eine erste Vielzahl von leitfähigen Kontaktstellen besitzt, die zur Aufnahme einer ersten Vielzahl von Portionen einer Lötlegierung für die Verbindung mit den Ein- und Ausgängen aktiven Elements dienen, und das Substrat des Weiteren Folgendes umfasst:
    • – eine zweite Vielzahl leitfähiger Kontaktstellen, die zur Aufnahme einer zweiten Vielzahl von Portionen einer Lötlegierung dienen und die – außerhalb der ersten Vielzahl leitfähiger Kontaktstellen – auf der ersten Oberfläche des Substrats entlang seines gesamten Umfangs platziert werden;
    • – eine Vielzahl metallisierter Durchgangslöcher im Substrat, wobei die Vielzahl von Durchgangslöchern entlang des gesamten Substratumfangs und außerhalb der ersten Vielzahl leitfähiger Kontaktstellen platziert ist;
    wobei die zweite Vielzahl leitfähiger Kontaktstellen, die auf der ersten Oberfläche mit der Vielzahl von Durchgangslöchern elektrisch verbunden ist und die elektrische Verbindung zwischen der zweiten Vielzahl leitfähiger Kontaktstellen und der Vielzahl von Durchgangslöchern auf der ersten Oberfläche kontinuierlich entlang des Substratumfangs verläuft, wodurch die zweite Vielzahl leitfähiger Kontaktstellen und die Vielzahl von Durchgangslöchern als seitliche Abschirmung gegenüber elektromagnetischer Interferenz wirken.
  • Des Weiteren wird gemäß der vorliegenden Erfindung ein Kunststoff-Kugelmatrixmodul bereitgestellt, welches das oben erwähnte Substrat umfasst.
  • Außerdem wird gemäß der vorliegenden Erfindung ein System bereitgestellt, das eine Hauptplatine und ein oben beschriebenes Cavity-Down-BGA-Modul umfasst, welches auf der Hauptplatine angeordnet ist, wobei das Modul so angepasst ist, dass es ein oder mehrere diskrete aktive Elemente enthalten kann.
  • Auf diese Weise erlaubt die vorliegende Erfindung den Einsatz von kostengünstigem, allgemein erhältlichem organischem Grundmaterial bei der Herstellung von HF-Vorrichtungen. Die vorliegende Erfindung stellt eine wirksame Abschirmung gegenüber elektromagnetischer Interferenz (EMI) bereit. Diese Abschirmung wird durch eine Art vollständigen Faradyschen Käfig erreicht, der die aktive Vorrichtung vor in der Atmosphäre vorkommender, natürlicher elektromagnetischer Strahlung im Funkfrequenzbereich oder vor Störeinflüssen schützt, die von Funkanlagen verursacht werden.
  • Die oben genannten und andere Vorteile der vorliegenden Erfindung werden anhand der folgenden Figuren leichter verständlich; hierbei ist:
  • 1 eine schematische Darstellung eines BGA-Moduls des Chip-Up-Typs nach dem Stand der Technik;
  • 2 eine schematische Darstellung eines BGA-Moduls des Cavity-Down-Typs nach dem Stand der Technik;
  • 3 eine Draufsicht einer Leiterplatte aus organischem Material gemäß einer bevorzugten Ausführungsart der vorliegenden Erfindung; und
  • 4 eine Querschnittsdarstellung einer bevorzugten Ausführungsart der vorliegenden Erfindung.
  • Gemäß einer bevorzugten Ausführungsart der vorliegenden Erfindung wird ein BGA-Modul des Cavity-Down-Typs mit organischem Substrat wie das in 2 dargestellte Modul verwendet, jedoch könnte die Erfindung auch mit anderen Modularten (z. B. BGA-Module des Chip-Up-Typs) ausgeführt werden.
  • Wie bereits oben erwähnt, ist eine vollständige Abschirmung gegenüber elektromagnetischer Interferenz erforderlich, um das elektronische Modul in Hochfrequenzanwendungen einsetzen zu können. Andernfalls könnten äußere kurzwellige Störungen die Materialien durchdringen, die aktive Schaltung auf dem Chip erreichen und die Funktionen des aktiven Elements verändern oder das Element beschädigen. Aus diesem Grund haben die bei HF-Anwendungen eingesetzten Materialien eine sehr dichte Molekülstruktur. In einem typischen HF-Anwendungspaket ist das aktive Siliciumelement, das auf einem Keramiksubstrat angebracht ist, durch eine Metallabdeckung geschützt. Das Keramikmaterial selbst ist ein Material, das die HF-Wellen nicht durchlässt.
  • Gemäß einer bevorzugten Ausführungsart der vorliegenden Erfindung wird durch die Verwendung eines organischen Substrats eine vollständige Abschirmung eines Moduls realisiert. Die organischen Materialien stellen für HF-Wellen kein Hindernis dar. Aus diesem Grund wird durch eine Kombination von zum Beispiel in Zick-Zack-Form miteinander verbundenen Lötkugeln und metallisierten Durchgangslöchern entlang der Seiten des Substrats ein „Metallzaun" gebildet. Wie in der Draufsicht in 3 schematisch dargestellt, wechseln sich entlang der vier Seiten des organischen Substrats die metallisierten Durchgangslöcher 301 mit den Lötkugeln 303 ab, sind miteinander verbunden und bilden einen „Zaun", der das ganze Modul umgibt. Dieser „Zaun" bildet eine Abschirmung, die sich als sehr wirksamer Schutz vor hochfrequenten elektromagnetischen Wellen erwiesen hat. Labortests haben gezeigt, dass eine Abschirmung wie die oben beschriebene zum Schutz vor HF-Strahlung von über 1 GHz eingesetzt werden kann. In einer bevorzugten Ausführungsart gleichen diese metallisierten Durchgangslöcher und die Lötkugeln den metallisierten Durchgangslöchern und den Lötkugeln, die üblicherweise zur Herstellung von BGA-Modulen verwendet werden, haben jedoch keine Verbindung mit den aktiven Schaltungen. Sie sind zur Realisierung der HF-Abschirmung mit Masse verbunden. In 3 sind als Beispiel einige der Lötkugeln 305 dargestellt, welche die Signalverbindungen zwischen dem aktiven Bauelement und der Hauptplatine realisieren, auf der das Modul angebracht wird.
  • Wie oben erwähnt, ist in einer bevorzugten Ausführungsart der vorliegenden Erfindung das Substrat organischer Natur und vom Cavity-Down-Typ. Das bedeutet, dass das aktive Element im Substrat enthalten ist und der „Metallzaun" aus den metallisierten Durchgangslöchern und Lötkugeln eine vollständige seitliche Abschirmung bildet. Beim Chip-Up-Typ würde der oben beschriebene „Zaun" eine Abschirmung für das Substrat bilden, jedoch wäre zur Vervollständigung des Schutzes für das aktive Element eine weitere seitliche Abschirmung notwendig.
  • In 4 ist der mit einer bevorzugten Ausführungsart der vorliegenden Erfindung realisierte vollständige Faradaysche Käfig detailliert dargestellt. Der Faradaysche Käfig muss das aktive Element 401 vollständig umgeben, um das Element gegenüber elektromagnetischen HF-Wellen abzuschirmen. Wie oben erläutert, werden die Seiten des Käfigs durch die metallisierten Durchgangslöcher 301 und den mit ihnen verbundenen Lötkugeln 303 gebildet. Die metallisierten Durchgangslöcher 301 sorgen für eine Abschirmung innerhalb des Substrats (das gemäß der bevorzugten Ausführungsart der vorliegenden Erfindung aus einem organischen Laminat besteht), während die Lötkugeln einen seitlichen Schutz zwischen dem Substrat und der Hauptplatine gewährleisten (wenn das Modul zum Abschluss auf die Hauptplatine montiert wird). Die fest mit den Lötkugeln 303 verbundene Masseebene 403 in der Hauptplatine bildet die Unterseite des Faradayschen Käfigs, während gemäß der bevorzugten Ausführungsart die Oberseite des Faradayschen Käfigs durch die Verbindung der oberen Metallplatte 405 – die gewöhnlich die Oberseite eines Cavity-Down-Moduls bildet – mit den metallisierten Durchgangslöchern 301 realisiert wird.
  • Wie oben erwähnt, können die metallisierten Durchgangslöcher und die Lötkugeln, die zusammen den Faradayschen Käfig bilden, identisch mit den aktiven sein. Gemäß einer bevorzugten Ausführungsart beträgt der Abstand zwischen diesen zusätzlichen Lötkugeln 1,27 mm und entspricht damit dem Abstand, der vom JEDEC (Joint Electron Device Engineering Council) als Industriestandard für die Herstellung von PBGA-Modulen festgelegt wurde, jedoch könnten auch andere Maße verwendet werden.

Claims (8)

  1. Laminatsubstrat für den Einsatz bei der Herstellung von elektronischen Kugelmatrixmodulen (Ball Grid Array), wobei das Substrat mit einem aktiven Element (401) elektrisch verbunden werden kann und auf einer ersten Oberfläche eine erste Vielzahl leitfähiger Kontaktstellen (305) besitzt, die zur Aufnahme einer ersten Vielzahl von Portionen einer Lötlegierung für die Verbindung mit den Ein- und Ausgängen des aktiven Elements dienen, und das Substrat des Weiteren Folgendes umfasst: – eine zweite Vielzahl leitfähiger Kontaktstellen (303) zur Aufnahme einer zweiten Vielzahl von Portionen einer Lötlegierung auf der ersten Oberfläche des Substrats, die außerhalb der ersten Vielzahl leitfähiger Kontaktstellen (305) entlang des gesamten Substratumfangs platziert ist; – eine Vielzahl metallisierter Durchgangslöcher (301) im Substrat, wobei die Vielzahl von Durchgangslöchern außerhalb der ersten Vielzahl leitfähiger Kontaktstellen (305) entlang des gesamten Substratumfangs angeordnet ist; und wobei die zweite Vielzahl leitfähiger Kontaktstellen (303) auf der ersten Oberfläche mit der Vielzahl von Durchgangslöchern (301) elektrisch verbunden ist und die elektrische Verbindung zwischen der zweiten Vielzahl leitfähiger Kontaktstellen und der Vielzahl von Durchgangslöchern auf der ersten Oberfläche kontinuierlich entlang des Substratumfangs verläuft, wodurch die zweite Vielzahl leitfähiger Kontaktstellen und die Vielzahl von Durchgangslöchern zusammen als seitliche Abschirmung gegenüber elektromagnetischen Interferenzen wirken.
  2. Laminatsubstrat nach Anspruch 1, bei dem die Vielzahl metallisierter Durchgangslöcher (301) und die zweite Vielzahl leitfähiger Kontaktstellen (303) abwechseln und in Zick-Zack-Form verbunden sind.
  3. Kugelmatrixmodul (BGA-Modul), welches das Substrat nach Anspruch 1 oder 2 umfasst.
  4. BGA-Modul nach Anspruch 3, bei dem das Substrat eine Leiterplatte (Printed Circuit Board, PCB) aus organischem Material ist.
  5. BGA-Modul nach Anspruch 3 oder 4, bei dem es sich um ein BGA-Modul des Cavity-Down-Typs handelt.
  6. Cavity-Down-BGA-Modul nach Anspruch 5, welches des Weiteren eine obere Metallplatte (405) umfasst, die auf derjenigen Leiterplattenoberfläche angebracht ist, welche der ersten Oberfläche gegenüberliegt, wobei die obere Metallplatte mit der Vielzahl von Durchgangslöchern (301) elektrisch verbunden ist.
  7. Cavity-Down-BGA-Modul nach Anspruch 6 für den Einsatz in einer HF-Anwendung.
  8. System, das eine Hauptplatine und ein auf die Hauptplatine montiertes Cavity-Down-BGA-Modul nach Anspruch 6 oder 7 umfasst, wobei das Modul so angepasst ist, dass es ein oder mehrere diskrete aktive Elemente enthalten kann.
DE69735157T 1997-04-16 1997-11-06 Kugelmatrixmodul Expired - Lifetime DE69735157T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9707679A GB2324649A (en) 1997-04-16 1997-04-16 Shielded semiconductor package
GB9707679 1997-04-16

Publications (2)

Publication Number Publication Date
DE69735157D1 DE69735157D1 (de) 2006-04-13
DE69735157T2 true DE69735157T2 (de) 2006-08-31

Family

ID=10810865

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69735157T Expired - Lifetime DE69735157T2 (de) 1997-04-16 1997-11-06 Kugelmatrixmodul

Country Status (11)

Country Link
US (1) US5955789A (de)
EP (1) EP0872888B1 (de)
JP (1) JP2968253B2 (de)
KR (1) KR100282027B1 (de)
AT (1) ATE316692T1 (de)
DE (1) DE69735157T2 (de)
ES (1) ES2256872T3 (de)
GB (1) GB2324649A (de)
MY (1) MY115578A (de)
SG (1) SG81925A1 (de)
TW (1) TW377479B (de)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
JPH1174407A (ja) * 1997-08-29 1999-03-16 Mitsubishi Electric Corp 半導体装置
EP0932200A3 (de) * 1998-01-22 2000-08-23 International Business Machines Corporation Kühlkörper für Mikroprozessor
WO1999060627A1 (de) * 1998-05-19 1999-11-25 Siemens Aktiengesellschaft Elektronische baugruppe
JP2000021939A (ja) 1998-06-29 2000-01-21 Mitsubishi Electric Corp 突起電極付半導体チップおよびその検査方法
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
GB2358957B (en) * 1999-10-27 2004-06-23 Ibm Ball grid array module
FR2811509B1 (fr) * 2000-01-31 2004-01-02 Wavecom Sa Module de radiocommunication se presentant sous la forme d'un macro composant electronique, structure d'interposition et procede de report sur une carte-mere correspondante
US6509640B1 (en) * 2000-09-29 2003-01-21 Intel Corporation Integral capacitor using embedded enclosure for effective electromagnetic radiation reduction
US6407334B1 (en) 2000-11-30 2002-06-18 International Business Machines Corporation I/C chip assembly
US6734539B2 (en) * 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
US6486534B1 (en) 2001-02-16 2002-11-26 Ashvattha Semiconductor, Inc. Integrated circuit die having an interference shield
US6377475B1 (en) 2001-02-26 2002-04-23 Gore Enterprise Holdings, Inc. Removable electromagnetic interference shield
TW200408091A (en) * 2001-11-13 2004-05-16 Koninkl Philips Electronics Nv Device for shielding transmission lines from ground or power supply
TW533517B (en) * 2002-02-26 2003-05-21 Silicon Integrated Sys Corp Substrate for semiconductor package
US6744640B2 (en) 2002-04-10 2004-06-01 Gore Enterprise Holdings, Inc. Board-level EMI shield with enhanced thermal dissipation
US20040105243A1 (en) * 2002-10-03 2004-06-03 Kuang-Hua Lee Electronic device having a plurality of metallic balls for transmitting signals between two circuit boards
CA2409912C (en) 2002-10-25 2008-04-01 Ibm Canada Limited-Ibm Canada Limitee Improvements in grounding and thermal dissipation for integrated circuit packages
FR2852190B1 (fr) * 2003-03-03 2005-09-23 Procede de fabrication d'un composant ou d'un module electronique et composant ou module correspondant
US6933596B2 (en) * 2003-07-01 2005-08-23 Northrop Grumman Corporation Ultra wideband BGA
US7254032B1 (en) * 2004-03-03 2007-08-07 Cisco Technology, Inc. Techniques for providing EMI shielding within a circuit board component
JP2005277075A (ja) * 2004-03-24 2005-10-06 Kyocera Corp 配線基板
KR20070107747A (ko) 2005-03-01 2007-11-07 엑스2와이 어테뉴에이터스, 엘.엘.씨 공통평면의 도전체를 갖는 조절기
DE102006022360B4 (de) 2006-05-12 2009-07-09 Infineon Technologies Ag Abschirmvorrichtung
DE102006062844B4 (de) * 2006-05-12 2016-11-17 Infineon Technologies Ag Abschirmvorrichtung zum Abschirmen von elektromagnetischer Strahlung
US9214431B1 (en) * 2006-05-25 2015-12-15 Qualcomm Incorporated On-chip/off-chip magnetic shielding loop
US7514774B2 (en) * 2006-09-15 2009-04-07 Hong Kong Applied Science Technology Research Institute Company Limited Stacked multi-chip package with EMI shielding
KR100859319B1 (ko) * 2006-12-15 2008-09-19 한국과학기술원 엘티씨씨 모듈의 패키지 구조
US7550853B2 (en) * 2007-10-10 2009-06-23 Itt Manufacturing Enterprises, Inc. Electrical isolation of monolithic circuits using a conductive through-hole in the substrate
US8169059B2 (en) * 2008-09-30 2012-05-01 Infineon Technologies Ag On-chip RF shields with through substrate conductors
US8889548B2 (en) 2008-09-30 2014-11-18 Infineon Technologies Ag On-chip RF shields with backside redistribution lines
US7936052B2 (en) * 2008-09-30 2011-05-03 Infineon Technologies Ag On-chip RF shields with backside redistribution lines
US8178953B2 (en) * 2008-09-30 2012-05-15 Infineon Technologies Ag On-chip RF shields with front side redistribution lines
US7948064B2 (en) * 2008-09-30 2011-05-24 Infineon Technologies Ag System on a chip with on-chip RF shield
US8063469B2 (en) * 2008-09-30 2011-11-22 Infineon Technologies Ag On-chip radio frequency shield with interconnect metallization
US20100182765A1 (en) * 2009-01-21 2010-07-22 Delphi Technologies, Inc. Rf/emi shield
US7902851B2 (en) 2009-06-10 2011-03-08 Medtronic, Inc. Hermeticity testing
US8172760B2 (en) 2009-06-18 2012-05-08 Medtronic, Inc. Medical device encapsulated within bonded dies
US8666505B2 (en) 2010-10-26 2014-03-04 Medtronic, Inc. Wafer-scale package including power source
US8424388B2 (en) 2011-01-28 2013-04-23 Medtronic, Inc. Implantable capacitive pressure sensor apparatus and methods regarding same
KR20130010359A (ko) 2011-07-18 2013-01-28 삼성전자주식회사 반도체 장치용 기판 및 그를 포함한 반도체 장치
US9368457B2 (en) * 2012-03-07 2016-06-14 Mitsubishi Electric Corporation High-frequency package
EP3125282B1 (de) * 2014-03-26 2019-01-30 Mitsubishi Electric Corporation Oberflächenmontierte hochfrequenzschaltung
FR3031256B1 (fr) 2014-12-30 2017-01-13 Thales Sa Boitier hyperfrequence a encombrement reduit en surface et montagne d'un tel boitier sur un circuit.
FR3035739B1 (fr) 2015-04-30 2018-03-09 Thales Composant electronique, notamment hyperfrequence, resistant a l'humidite, et procede de packaging d'un tel composant
TW201818521A (zh) * 2016-11-04 2018-05-16 唐虞企業股份有限公司 電路接腳定位結構及焊接電路元件之製造方法
US11233014B2 (en) * 2017-01-30 2022-01-25 Skyworks Solutions, Inc. Packaged module having a ball grid array with grounding shielding pins for electromagnetic isolation, method of manufacturing the same, and wireless device comprising the same
TWI641090B (zh) * 2017-03-07 2018-11-11 矽品精密工業股份有限公司 電子封裝件
KR102109570B1 (ko) * 2018-07-24 2020-05-12 삼성전자주식회사 반도체 패키지 실장 기판

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089881A (en) * 1988-11-03 1992-02-18 Micro Substrates, Inc. Fine-pitch chip carrier
JPH03165058A (ja) * 1989-11-24 1991-07-17 Mitsubishi Electric Corp 半導体装置
JPH07105608B2 (ja) * 1990-03-01 1995-11-13 三菱電機株式会社 マイクロ波集積回路収納ケース
ATE120883T1 (de) * 1990-05-28 1995-04-15 Siemens Ag Ic-gehäuse, bestehend aus drei beschichteten dielektrischen platten.
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
JP3082579B2 (ja) * 1994-08-25 2000-08-28 松下電器産業株式会社 シールドケース
JP3228841B2 (ja) * 1994-10-26 2001-11-12 松下電器産業株式会社 シールド装置
CN1166912A (zh) * 1995-03-02 1997-12-03 电路元件股份有限公司 供频率范围高达90GHz的微波电路用低成本、高性能封装
US5796170A (en) * 1996-02-15 1998-08-18 Northern Telecom Limited Ball grid array (BGA) integrated circuit packages

Also Published As

Publication number Publication date
KR19980079621A (ko) 1998-11-25
ES2256872T3 (es) 2006-07-16
DE69735157D1 (de) 2006-04-13
MY115578A (en) 2003-07-31
GB2324649A (en) 1998-10-28
EP0872888A2 (de) 1998-10-21
SG81925A1 (en) 2001-07-24
EP0872888A3 (de) 1999-05-12
JP2968253B2 (ja) 1999-10-25
KR100282027B1 (ko) 2001-02-15
EP0872888B1 (de) 2006-01-25
US5955789A (en) 1999-09-21
TW377479B (en) 1999-12-21
GB9707679D0 (en) 1997-06-04
ATE316692T1 (de) 2006-02-15
JPH10303331A (ja) 1998-11-13

Similar Documents

Publication Publication Date Title
DE69735157T2 (de) Kugelmatrixmodul
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE69433736T2 (de) Mehrchipmodul
DE60309422T2 (de) Multichip-modul und Herstellungsverfahren
DE69627565T2 (de) Verpacken von Multi-Chip-Modulen ohne Drahtverbindung
DE69729673T2 (de) Chipträger und Halbleiteranordnung mit diesem Chipträger
DE112009002155B4 (de) Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
DE102007002707A1 (de) System-in Package-Modul
WO1996009646A1 (de) Polymer stud grid array
DE19904258A1 (de) Halbleitervorrichtung
DE19924934A1 (de) Hochfrequenzelektronikpackung mit willkürlich geformten Verbindungen und einer einstückigen Abschirmung
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE10045043A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102004001829A1 (de) Halbleitervorrichtung
WO2006012846A1 (de) Halbleiterbasisbauteil mit verdrahtungssubstrat und zwischenverdrahtungsplatte für einen halbleiterbauteilstapel sowie verfahren zu deren herstellung
DE10031951A1 (de) Mehrchip-Halbleitermodul und Herstellungsverfahren dafür
EP0219627B1 (de) Mehrschichtige gedruckte Schaltungsplatte
DE10259881A1 (de) Chippaket und Verfahren zu seiner Herstellung
DE19781978B4 (de) Gehäuse für eine integrierte Schaltung und Verfahren zu dessen Herstellung
DE102019203362B4 (de) Baugruppenintegriertes system (sip) und herstellungsverfahren
DE19800928B4 (de) Gehäuse, insbesondere stapelbares Gehäuse, zur Aufnahme von Bauelementen und Verfahren zu dessen Herstellung
DE10205563B4 (de) Gehäustes Halbleiterbauelement mit zwei Die-Paddles sowie zugehöriges Herstellungsverfahren
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung
DE10260005A1 (de) Chippaket und Verfahren zu seiner Herstellung
DE102004059031A1 (de) Gehäusestruktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)