JPH03165058A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03165058A JPH03165058A JP1305125A JP30512589A JPH03165058A JP H03165058 A JPH03165058 A JP H03165058A JP 1305125 A JP1305125 A JP 1305125A JP 30512589 A JP30512589 A JP 30512589A JP H03165058 A JPH03165058 A JP H03165058A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- circuits
- circuit
- via holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000004020 conductor Substances 0.000 claims abstract description 22
- 239000012212 insulator Substances 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 11
- 230000000149 penetrating effect Effects 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 17
- 238000000034 method Methods 0.000 abstract description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 abstract description 2
- 238000007747 plating Methods 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 238000007740 vapor deposition Methods 0.000 abstract description 2
- 230000001902 propagating effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置に関し、特にマイクロ波帯などの
高い周波数帯域における高周波集積回路素子に関するも
のである。
高い周波数帯域における高周波集積回路素子に関するも
のである。
第6図は従来の半導体装置の一例を示す斜視図である6
図において、4.6はそれぞれ回路A。
図において、4.6はそれぞれ回路A。
回路Bであり、一般にGaAs等の半導体基板1上に設
けられている。5は回路A4.回路B6を結ぶ配線部で
あり、ここをマイクロ波信号が伝播する。8は金属等の
導体により形成された導電性筐体、7は導電性筺体8に
結合している導体壁であり、これにより回路A4と回路
B6とを高周波的に分離しマイクロ波帯における回路相
互の影響を減少させている。このように従来の半導体装
置は、導電性筺体8に回路A4.回路B6.及び配線5
をハンダ或いは導電性接着材等により接着することによ
り組立てを行っていた。
けられている。5は回路A4.回路B6を結ぶ配線部で
あり、ここをマイクロ波信号が伝播する。8は金属等の
導体により形成された導電性筐体、7は導電性筺体8に
結合している導体壁であり、これにより回路A4と回路
B6とを高周波的に分離しマイクロ波帯における回路相
互の影響を減少させている。このように従来の半導体装
置は、導電性筺体8に回路A4.回路B6.及び配線5
をハンダ或いは導電性接着材等により接着することによ
り組立てを行っていた。
一般に、マイクロ波帯で動作させる素子では、互いの回
路が相互に影響を与えないようにマイクロ波的に分離す
る必要があり、回路間に導体壁を設ける必要がある。こ
れは、回路間に帰還がかかると回路全体として不要発振
等を起こしたり、設計値と異なる特性になってしまうた
めであり、また、さらには導電性筐体の内寸が使用周波
数波長の2より大きいと空胴共振により使用周波数近(
で不要な共振が生じてしまうためである。このような不
具合を避けるため、従来は、回路A4.回路B6及び配
線5を1チツプ構成としないで、導電性筺体8に回路A
4.回路B6.配vA5を組み立て、いわゆるモジュー
ル構成として使用していた。
路が相互に影響を与えないようにマイクロ波的に分離す
る必要があり、回路間に導体壁を設ける必要がある。こ
れは、回路間に帰還がかかると回路全体として不要発振
等を起こしたり、設計値と異なる特性になってしまうた
めであり、また、さらには導電性筐体の内寸が使用周波
数波長の2より大きいと空胴共振により使用周波数近(
で不要な共振が生じてしまうためである。このような不
具合を避けるため、従来は、回路A4.回路B6及び配
線5を1チツプ構成としないで、導電性筺体8に回路A
4.回路B6.配vA5を組み立て、いわゆるモジュー
ル構成として使用していた。
しかしながら、従来の半導体装置は以上のように構成さ
れており、金属性の導電性筐体を用いているため半導体
装置の大きさ2重量共に大きくなり、小型、軽量化が困
難であり、さらには導電性筐体に回路や配線を組立てな
ければならず、組立に伴なうコストが高くなってしまう
という問題点があった。
れており、金属性の導電性筐体を用いているため半導体
装置の大きさ2重量共に大きくなり、小型、軽量化が困
難であり、さらには導電性筐体に回路や配線を組立てな
ければならず、組立に伴なうコストが高くなってしまう
という問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、導電性筐体を不要にできると共に組立工程を
省略でき、小型軽量化及び低コスト化を図ることができ
る半導体装置を得ることを目的とする。
たもので、導電性筐体を不要にできると共に組立工程を
省略でき、小型軽量化及び低コスト化を図ることができ
る半導体装置を得ることを目的とする。
この発明に係る半導体装置は、基板表面に高周波帯域で
使用する複数の高周波集積回路を有するとともに、該基
板上に絶縁体膜を有するものにおいて、上記集積回路の
特定回路と他の回路との間における基板上の絶縁体膜中
に、使用周波数での波長λより短かい間隔で並べた複数
のバイアホールあるいは導体壁を設けこれらを高周波的
に接地したものである。
使用する複数の高周波集積回路を有するとともに、該基
板上に絶縁体膜を有するものにおいて、上記集積回路の
特定回路と他の回路との間における基板上の絶縁体膜中
に、使用周波数での波長λより短かい間隔で並べた複数
のバイアホールあるいは導体壁を設けこれらを高周波的
に接地したものである。
また、さらには基板面内に高周波集積回路を有するとと
もに基板上に多層の絶縁体膜を有するものにおいて、そ
の各層中に、上記λより短かい間隔で並べた複数のバイ
アホールあるいは導体壁を設け、これらを各絶縁体膜間
に設けた導体膜により結線し、かつ、高周波的に接地し
たものである。
もに基板上に多層の絶縁体膜を有するものにおいて、そ
の各層中に、上記λより短かい間隔で並べた複数のバイ
アホールあるいは導体壁を設け、これらを各絶縁体膜間
に設けた導体膜により結線し、かつ、高周波的に接地し
たものである。
この発明における半導体装置は、上述したような手段を
採用したため、半導体装置内部にマイクロ波的な接地壁
を形成でき、従来のモジュールと同等な回路間の分離効
果及び空胴共振の防止効果が得られ、導電性筐体を用い
ることなく必要な機能を半導体装置内部で実現できるの
で、組立が不要となり、低コスト化及び小型軽量化が可
能となる。
採用したため、半導体装置内部にマイクロ波的な接地壁
を形成でき、従来のモジュールと同等な回路間の分離効
果及び空胴共振の防止効果が得られ、導電性筐体を用い
ることなく必要な機能を半導体装置内部で実現できるの
で、組立が不要となり、低コスト化及び小型軽量化が可
能となる。
以下、この発明の一実施例を図について説明する。
第1図はこの発明の第1の実施例による半導体装置を示
す図であり、図において、1はGaAs等の半導体基板
、2は基板1上に設けた絶縁体膜、3は絶縁体膜2中の
貫通大中に金属等の導電体を充填することにより形成し
た配線金属(以下、バイアホールと称す)である、4.
6はそれぞれ基板1内に形成されたマイクロ波用の増幅
器や発振器等からなる回路A1回路B、5は回路A4と
回路B6とを結線する配線である。
す図であり、図において、1はGaAs等の半導体基板
、2は基板1上に設けた絶縁体膜、3は絶縁体膜2中の
貫通大中に金属等の導電体を充填することにより形成し
た配線金属(以下、バイアホールと称す)である、4.
6はそれぞれ基板1内に形成されたマイクロ波用の増幅
器や発振器等からなる回路A1回路B、5は回路A4と
回路B6とを結線する配線である。
本装置は、例えば、GaAs等の半導体基板1の主面に
マイクロ波用の増幅器等の回路A4及び回路B6を形成
し、回路4.6間を配線5により結線した後 基板全面
に5iON等からなる絶縁体膜2を堆積し、その後、回
路A4と回路B6との間にドライエツチングにより貫通
孔を使用周波数の波長(λ)に比べて充分に短かい間隔
で複数設け、該貫通孔中にメツキあるいは蒸着等の方法
により導電体を充填してバイアホール3を形成し、その
後、これを電源電圧Vdd電極又は接地電極に結線する
ことにより、バイアホール3を高周波的に接地して形成
したものである。
マイクロ波用の増幅器等の回路A4及び回路B6を形成
し、回路4.6間を配線5により結線した後 基板全面
に5iON等からなる絶縁体膜2を堆積し、その後、回
路A4と回路B6との間にドライエツチングにより貫通
孔を使用周波数の波長(λ)に比べて充分に短かい間隔
で複数設け、該貫通孔中にメツキあるいは蒸着等の方法
により導電体を充填してバイアホール3を形成し、その
後、これを電源電圧Vdd電極又は接地電極に結線する
ことにより、バイアホール3を高周波的に接地して形成
したものである。
具体的に本実施例装置の構成について説明すると、本装
置を使用周波数が30GHz (SiON膜2中の実効
波長;約0.3c+++)のマイクロ波で使用する場合
、上記パイ7ホール3の間隔を使用周波数よりもかなり
小さい値1例えば100μmに形成し、深さ(絶縁膜2
の膜厚)を500μm程度に形成すれば、はぼ完全に回
路A4と回路B6とを高周波的に分離することができ、
マイクロ波帯における回路間の相互干渉を防止できる。
置を使用周波数が30GHz (SiON膜2中の実効
波長;約0.3c+++)のマイクロ波で使用する場合
、上記パイ7ホール3の間隔を使用周波数よりもかなり
小さい値1例えば100μmに形成し、深さ(絶縁膜2
の膜厚)を500μm程度に形成すれば、はぼ完全に回
路A4と回路B6とを高周波的に分離することができ、
マイクロ波帯における回路間の相互干渉を防止できる。
これは、電磁気宇等でよく知られているように、電磁波
がλに比べて小さいメツシュの接地電極パターンをほと
んど透過できないのと同様の原理に基づいており、マイ
クロ波が使用周波数より充分に狭い間隔で形成したバイ
アホール3の列を通過することができないためである。
がλに比べて小さいメツシュの接地電極パターンをほと
んど透過できないのと同様の原理に基づいており、マイ
クロ波が使用周波数より充分に狭い間隔で形成したバイ
アホール3の列を通過することができないためである。
従ってバイアホール3の列はマイクロ波的には接地導体
壁と見なすことができ、これは従来例で示した第6図の
導体壁7と同等の機能を有する。
壁と見なすことができ、これは従来例で示した第6図の
導体壁7と同等の機能を有する。
このように本実施例では絶縁膜2内に設けた複数のバイ
アホール3により半導体装置内に導体壁を形成できるた
め、回路間の分離効果及び空胴共振の防止効果を得るこ
とができ、しかも従来の導電性筐体が不要となるので、
導電性筐体の組立工程が不要となり、小型軽量化及び低
コスト化が可能となる。
アホール3により半導体装置内に導体壁を形成できるた
め、回路間の分離効果及び空胴共振の防止効果を得るこ
とができ、しかも従来の導電性筐体が不要となるので、
導電性筐体の組立工程が不要となり、小型軽量化及び低
コスト化が可能となる。
さらに本実施例の効果を他の従来例と比較して説明する
。即ち、第7図は特開昭63−143856号公報に示
された他の従来例としての半導体装置の平面構成を示し
ており、これは、半絶縁性基板15の主表面上に複数の
能動素子を多列に配置した一段の分布増幅器14a、1
4b、14cを、入力端子16から出力端子13へと流
れるチップ内のマイクロ波信号に対して並列に縦続接続
し、それぞれの増幅器間に、基vi15を貫通する金属
を充填したバイアホール18により接地した接地線17
を配置し、これにより、増幅器相互の干渉の防止を図っ
ているものである。一般的に特定回路から他の回路に対
するマイクロ波の伝播は回路を形成している面内だけで
なく核部の上部及び下部にも及んでおり、およそ80%
が平面以外から伝播していると言われている。従って、
上述の従来例で示した構成では、基板面内を伝播する電
磁波については遮蔽を行っているが、基板面外を伝播す
る電磁波は遮蔽することができず、十分な遮蔽効果を得
ることができない、これに対して本実施例では基板1上
に立体的にバイアホール3からなる導体壁をを形成して
いるので、面内のみならず、面外を伝播するt磁波をも
十分に遮蔽することができ、極めて高い遮蔽効果を得る
ことができる。
。即ち、第7図は特開昭63−143856号公報に示
された他の従来例としての半導体装置の平面構成を示し
ており、これは、半絶縁性基板15の主表面上に複数の
能動素子を多列に配置した一段の分布増幅器14a、1
4b、14cを、入力端子16から出力端子13へと流
れるチップ内のマイクロ波信号に対して並列に縦続接続
し、それぞれの増幅器間に、基vi15を貫通する金属
を充填したバイアホール18により接地した接地線17
を配置し、これにより、増幅器相互の干渉の防止を図っ
ているものである。一般的に特定回路から他の回路に対
するマイクロ波の伝播は回路を形成している面内だけで
なく核部の上部及び下部にも及んでおり、およそ80%
が平面以外から伝播していると言われている。従って、
上述の従来例で示した構成では、基板面内を伝播する電
磁波については遮蔽を行っているが、基板面外を伝播す
る電磁波は遮蔽することができず、十分な遮蔽効果を得
ることができない、これに対して本実施例では基板1上
に立体的にバイアホール3からなる導体壁をを形成して
いるので、面内のみならず、面外を伝播するt磁波をも
十分に遮蔽することができ、極めて高い遮蔽効果を得る
ことができる。
なお、上記実施例では回路A、Bの間にのみパイ7ホー
ル3を設けたが、これは第2図に示すように各回路(A
4.B6)を両回路間の配線部分5を除いて囲うように
設けてもよく、この場合にはより大きなマイクロ波的な
遮蔽効果が得られる。
ル3を設けたが、これは第2図に示すように各回路(A
4.B6)を両回路間の配線部分5を除いて囲うように
設けてもよく、この場合にはより大きなマイクロ波的な
遮蔽効果が得られる。
また、このように回路をマイクロ波的に分離できるため
、空胴共振を防止できる効果がある。
、空胴共振を防止できる効果がある。
また、第3図は本発明の第2の実施例による半導体装置
を示しており、図中、1.2.4.5゜6は第1図と同
等である0本実施例は上記実施例の複数のバイアホール
3の代わりに同様の方法でバイアホール壁9を設けたも
ので、本実施例においても上記実施例の第1図と同等の
マイクロ波的な接地導体壁が実現されるため、同様な効
果が得られる。但し本実施例では、大きなバイアホール
壁9の形成工程において、結晶にクランクが入る等の不
具合が生ずることがあるので、プロセス的に大きなバイ
アホール壁を得るのは困難であり、小型の接地導体壁が
必要な場合に特に有効である。
を示しており、図中、1.2.4.5゜6は第1図と同
等である0本実施例は上記実施例の複数のバイアホール
3の代わりに同様の方法でバイアホール壁9を設けたも
ので、本実施例においても上記実施例の第1図と同等の
マイクロ波的な接地導体壁が実現されるため、同様な効
果が得られる。但し本実施例では、大きなバイアホール
壁9の形成工程において、結晶にクランクが入る等の不
具合が生ずることがあるので、プロセス的に大きなバイ
アホール壁を得るのは困難であり、小型の接地導体壁が
必要な場合に特に有効である。
なお、本実施例はバイアホール壁9により、回路A、B
の間を遮蔽したが、この場合にも上記実施例と同様に各
回路を回路間の結線部を除いて囲うように構成してもよ
く、この場合にはより大きな遮断効果が得られる。
の間を遮蔽したが、この場合にも上記実施例と同様に各
回路を回路間の結線部を除いて囲うように構成してもよ
く、この場合にはより大きな遮断効果が得られる。
また、さらに第4図は本発明の第3の実施例による半導
体装置の構成を示しており、第5図は第4図のv−■断
面図である0図において、10は第2層絶縁体膜、11
は導体膜であって、これは第2層絶縁体膜10と第1層
絶縁体膜2の間に形成されている。他の図中の第1図と
同一符号は同−又は同等部分を示す。
体装置の構成を示しており、第5図は第4図のv−■断
面図である0図において、10は第2層絶縁体膜、11
は導体膜であって、これは第2層絶縁体膜10と第1層
絶縁体膜2の間に形成されている。他の図中の第1図と
同一符号は同−又は同等部分を示す。
本構成は第1.2層絶縁体膜10.2中に各々バイアホ
ールを上述した使用周波数波長λに比べて極めて短かい
間隔で設け、第1層のバイアホール3と第2層のバイア
ホール3を導体膜11により結線している0本例では、
さらに基板1中にもバイアホール3を設け、第1層絶縁
体膜中のバイアホール3と基板中のバイアホール3とを
結線して基板裏面の接地電掻12と結線し、全バイアホ
ール3、導体膜11を高周波的に接地している。
ールを上述した使用周波数波長λに比べて極めて短かい
間隔で設け、第1層のバイアホール3と第2層のバイア
ホール3を導体膜11により結線している0本例では、
さらに基板1中にもバイアホール3を設け、第1層絶縁
体膜中のバイアホール3と基板中のバイアホール3とを
結線して基板裏面の接地電掻12と結線し、全バイアホ
ール3、導体膜11を高周波的に接地している。
−Cに、バイアホールを細くかつ深く形成するのにはプ
ロセス的な限界があり、絶縁体膜の膜厚が厚い場合には
形成不可能となる。このため、プロセス的に安定にバイ
アホールを形成できる厚さの絶縁体膜を多層に形成して
各層ごとにバイアホールを形成し、導体膜11により各
層のバイアホールを結線することにより、第1図と同等
なマイクロ波的な接地導体壁を得ることができ、第1図
と同等な効果が得られる。従って、本実施例は特に半導
体基板1上に形成する絶縁体膜の膜厚が厚い場合に特に
有効である。また、第4図のV−■断面である第5図に
あるように、第2層絶縁体膜10、第1層絶縁体膜2.
及び基板1内の各バイアホールの位置を相互にずらして
各層のバイアホールの位置を変えることにより、バイア
ホール形成時にバイアホールの上、下部に生ずる金属膜
の凹凸の影響をその上、下層のバイアホールに及ぼさな
いようにできるため、バイアホールをプロセス的に安定
にしかも容易に形成できるようになる。
ロセス的な限界があり、絶縁体膜の膜厚が厚い場合には
形成不可能となる。このため、プロセス的に安定にバイ
アホールを形成できる厚さの絶縁体膜を多層に形成して
各層ごとにバイアホールを形成し、導体膜11により各
層のバイアホールを結線することにより、第1図と同等
なマイクロ波的な接地導体壁を得ることができ、第1図
と同等な効果が得られる。従って、本実施例は特に半導
体基板1上に形成する絶縁体膜の膜厚が厚い場合に特に
有効である。また、第4図のV−■断面である第5図に
あるように、第2層絶縁体膜10、第1層絶縁体膜2.
及び基板1内の各バイアホールの位置を相互にずらして
各層のバイアホールの位置を変えることにより、バイア
ホール形成時にバイアホールの上、下部に生ずる金属膜
の凹凸の影響をその上、下層のバイアホールに及ぼさな
いようにできるため、バイアホールをプロセス的に安定
にしかも容易に形成できるようになる。
また、この場合においても複数のバイアホール3を特定
の回路を囲うように設けるようにしてもよく、この場合
にはさらにより効果的なマイクロ波的遮蔽が得られる。
の回路を囲うように設けるようにしてもよく、この場合
にはさらにより効果的なマイクロ波的遮蔽が得られる。
なお、以上の実施例では、基板1上に形成する絶縁体膜
は1層あるいは2層であったが、これはそれ以上の多層
であってもよい。
は1層あるいは2層であったが、これはそれ以上の多層
であってもよい。
また、基板1は半導体基板を用いたが、これはアルミナ
やサファイア等の誘電体基板であってもよい。
やサファイア等の誘電体基板であってもよい。
以上のようにこの発明によれば、半導体基板上の絶縁体
膜中に、使用周波数での波長λより短かい間隔で配置し
た複数のバイアホール、あるいはバイアホール壁を設け
、これらを高周波的に接地するようにしたので、半導体
装置内部にマイクロ波的な接地壁を形成でき、従来のモ
ジュールと同等な回路間の分離効果及び空胴共振の防止
効果が得られ、導電性筐体を用いることなく必要な機能
を半導体装置内部で実現でき、導電性筐体を不要にでき
ると共に組立工程を省略でき、装置の低コスト化及び小
型軽量化が図れる効果がある。
膜中に、使用周波数での波長λより短かい間隔で配置し
た複数のバイアホール、あるいはバイアホール壁を設け
、これらを高周波的に接地するようにしたので、半導体
装置内部にマイクロ波的な接地壁を形成でき、従来のモ
ジュールと同等な回路間の分離効果及び空胴共振の防止
効果が得られ、導電性筐体を用いることなく必要な機能
を半導体装置内部で実現でき、導電性筐体を不要にでき
ると共に組立工程を省略でき、装置の低コスト化及び小
型軽量化が図れる効果がある。
また、さらに、上記wA縁体膜が多層のものにおいては
、各層の絶縁体膜中に上記λより短かい間隔で配置した
複数のバイアホールあるいはパイアノ ホール壁を設け、各絶縁体膜間の導体膜により各層のバ
イアホールあるいはバイアホール壁を結線し、これらを
高周波的に接地するようにしたものにおいては、基板上
に厚い絶縁体膜を有するものにおいても半導体装置内部
に容易にしかも精度よ(マイクロ波的な接地壁を形成で
き、回路間の分離効果及び空胴共振の防止効果が得られ
るともに装置の低コスト化及び小型軽量化が図れる効果
がある。
、各層の絶縁体膜中に上記λより短かい間隔で配置した
複数のバイアホールあるいはパイアノ ホール壁を設け、各絶縁体膜間の導体膜により各層のバ
イアホールあるいはバイアホール壁を結線し、これらを
高周波的に接地するようにしたものにおいては、基板上
に厚い絶縁体膜を有するものにおいても半導体装置内部
に容易にしかも精度よ(マイクロ波的な接地壁を形成で
き、回路間の分離効果及び空胴共振の防止効果が得られ
るともに装置の低コスト化及び小型軽量化が図れる効果
がある。
第1図はこの発明の第1の実施例による半導体装置を示
す斜視図、第2図はこの発明の第1の実施例の発展例に
よる半導体装置を示す斜視図、第3図はこの発明の第2
の実施例による半導体装置を示す斜視図、第4図はこの
発明の第3の実施例による半導体装置を示す斜視図であ
り、第5図は第4図の半導体装置のV−V線における断
面図、第6図は従来の半導体装置を示す斜視図、第7図
は他の従来例による半導体装置の平面図である。 図中、1は基板、2は第一層絶縁体膜、3はバイアホー
ル、4は回路A、5は回路を結ぶ配線、6は回路B、7
は回路A、Bを分離する導体壁、8は導電性筐体、9は
バイアホール壁、10は第二層絶縁体膜、11は導体膜
、12は裏面接地電極である。 なお図中同一符号は同−又は相当部分を示す。
す斜視図、第2図はこの発明の第1の実施例の発展例に
よる半導体装置を示す斜視図、第3図はこの発明の第2
の実施例による半導体装置を示す斜視図、第4図はこの
発明の第3の実施例による半導体装置を示す斜視図であ
り、第5図は第4図の半導体装置のV−V線における断
面図、第6図は従来の半導体装置を示す斜視図、第7図
は他の従来例による半導体装置の平面図である。 図中、1は基板、2は第一層絶縁体膜、3はバイアホー
ル、4は回路A、5は回路を結ぶ配線、6は回路B、7
は回路A、Bを分離する導体壁、8は導電性筐体、9は
バイアホール壁、10は第二層絶縁体膜、11は導体膜
、12は裏面接地電極である。 なお図中同一符号は同−又は相当部分を示す。
Claims (4)
- (1)基板表面に高周波帯域で使用する複数の高周波集
積回路を有するとともに、該基板上に絶縁体膜を有する
半導体装置において、 上記複数の集積回路の特定回路と他の回路との間に、上
記基板に対して垂直方向に上記絶縁体膜中を貫通する金
属配線を、上記半導体装置の使用周波数の波長より短い
間隔で複数ケ設け、 かつ、これらを高周波的に接地したことを特徴とする半
導体装置。 - (2)基板表面に高周波帯域で使用する複数の高周波集
積回路を有するとともに、該基板上に絶縁体膜を有する
半導体装置において、 上記複数の集積回路の特定回路と他の回路との間に、上
記基板に対して垂直方向に上記絶縁体膜中を貫通する導
体壁を設け、 かつ、該導体壁を高周波的に接地したことを特徴とする
半導体装置。 - (3)請求項1または2記載の半導体装置において、 上記絶縁体膜は基板上に複数層にて形成されており、上
記金属配線または上記導体壁は、上記絶縁体膜の各層中
に、それぞれ上記基板に対して垂直方向に、上記絶縁体
膜を貫通するように形成され、 かつ、これらは各層の絶縁体膜間に設けた導体膜により
相互に結線されていることを特徴とする半導体装置。 - (4)請求項3記載の半導体装置において、上記複数層
の絶縁体膜の各層に設けた金属配線または導体壁は、上
下層間で互いに異なる位置に形成されていることを特徴
とする半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1305125A JPH03165058A (ja) | 1989-11-24 | 1989-11-24 | 半導体装置 |
GB9025250A GB2238911B (en) | 1989-11-24 | 1990-11-20 | A semiconductor device |
US07/616,366 US5151770A (en) | 1989-11-24 | 1990-11-21 | Shielded semiconductor device |
US07/870,951 US5256590A (en) | 1989-11-24 | 1992-04-20 | Method of making a shielded semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1305125A JPH03165058A (ja) | 1989-11-24 | 1989-11-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03165058A true JPH03165058A (ja) | 1991-07-17 |
Family
ID=17941398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1305125A Pending JPH03165058A (ja) | 1989-11-24 | 1989-11-24 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5151770A (ja) |
JP (1) | JPH03165058A (ja) |
GB (1) | GB2238911B (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185990A (ja) * | 1999-11-09 | 2001-07-06 | Motorola Inc | 改良されたi/o整合を有する集積フィルタ |
JP2007329168A (ja) * | 2006-06-06 | 2007-12-20 | Nec Corp | マイクロ波モノリシック半導体集積回路 |
JP2008113035A (ja) * | 2008-01-28 | 2008-05-15 | Seiko Epson Corp | 半導体装置 |
JP2008147694A (ja) * | 2008-01-28 | 2008-06-26 | Seiko Epson Corp | 半導体装置 |
JP2008147695A (ja) * | 2008-01-28 | 2008-06-26 | Seiko Epson Corp | 半導体装置 |
US7439621B1 (en) | 2000-11-08 | 2008-10-21 | Matsushita Electric Industrial Co., Ltd. | Radio frequency signal processing device |
JP2009010411A (ja) * | 2008-08-22 | 2009-01-15 | National Institute Of Advanced Industrial & Technology | 多層微細配線構造 |
EP2056347A3 (en) * | 2007-10-10 | 2012-06-13 | ITT Manufacturing Enterprises, Inc. | Electrical isolation of monolithic circuits using a conductive through-hole in the substrate |
JP2012521646A (ja) * | 2009-03-26 | 2012-09-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | スルーウェハ・ビアのラッチアップ・ガードリングを用いるラッチアップ改善のための構造体及び方法 |
JP2014513492A (ja) * | 2011-05-05 | 2014-05-29 | インテル コーポレイション | 無線・電磁干渉を遮蔽する積層ダイパッケージのシリコン貫通ビア、及びその製造方法 |
WO2023140090A1 (ja) * | 2022-01-20 | 2023-07-27 | パナソニックIpマネジメント株式会社 | 導波路 |
Families Citing this family (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04256203A (ja) * | 1991-02-07 | 1992-09-10 | Mitsubishi Electric Corp | マイクロ波帯ic用パッケージ |
JP2823461B2 (ja) * | 1992-12-11 | 1998-11-11 | 三菱電機株式会社 | 高周波帯ic用パッケージ |
US6613978B2 (en) | 1993-06-18 | 2003-09-02 | Maxwell Technologies, Inc. | Radiation shielding of three dimensional multi-chip modules |
US5880403A (en) * | 1994-04-01 | 1999-03-09 | Space Electronics, Inc. | Radiation shielding of three dimensional multi-chip modules |
US6720493B1 (en) | 1994-04-01 | 2004-04-13 | Space Electronics, Inc. | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages |
US6261508B1 (en) | 1994-04-01 | 2001-07-17 | Maxwell Electronic Components Group, Inc. | Method for making a shielding composition |
US6455864B1 (en) | 1994-04-01 | 2002-09-24 | Maxwell Electronic Components Group, Inc. | Methods and compositions for ionizing radiation shielding |
JP2000507045A (ja) * | 1996-03-22 | 2000-06-06 | テレフオンアクチーボラゲツト エル エム エリクソン | 導電ピンアレーで遮蔽された半導体デバイスとその製造方法 |
US5694300A (en) * | 1996-04-01 | 1997-12-02 | Northrop Grumman Corporation | Electromagnetically channelized microwave integrated circuit |
DE69727373T2 (de) * | 1996-04-24 | 2004-12-09 | Okamura, Susumu | Halbleitervorrichtung |
JPH10209374A (ja) * | 1997-01-21 | 1998-08-07 | Murata Mfg Co Ltd | 集積化デバイス |
US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
GB2324649A (en) * | 1997-04-16 | 1998-10-28 | Ibm | Shielded semiconductor package |
US6288344B1 (en) * | 1999-08-20 | 2001-09-11 | Cardiac Pacemakers, Inc. | Integrated EMI shield utilizing a hybrid edge |
GB2358957B (en) | 1999-10-27 | 2004-06-23 | Ibm | Ball grid array module |
US6368899B1 (en) * | 2000-03-08 | 2002-04-09 | Maxwell Electronic Components Group, Inc. | Electronic device packaging |
EP1187206B1 (fr) | 2000-09-05 | 2009-12-09 | Nxp B.V. | Dispositif intégré de protection électromagnétique |
US6770822B2 (en) * | 2002-02-22 | 2004-08-03 | Bridgewave Communications, Inc. | High frequency device packages and methods |
US6747340B2 (en) | 2002-03-15 | 2004-06-08 | Memx, Inc. | Multi-level shielded multi-conductor interconnect bus for MEMS |
US6731513B2 (en) * | 2002-03-15 | 2004-05-04 | Memx, Inc. | Shielded multi-conductor interconnect bus for MEMS |
US6667549B2 (en) | 2002-05-01 | 2003-12-23 | Bridgewave Communications, Inc. | Micro circuits with a sculpted ground plane |
US7382043B2 (en) * | 2002-09-25 | 2008-06-03 | Maxwell Technologies, Inc. | Method and apparatus for shielding an integrated circuit from radiation |
US7191516B2 (en) * | 2003-07-16 | 2007-03-20 | Maxwell Technologies, Inc. | Method for shielding integrated circuit devices |
US7186924B2 (en) * | 2003-10-21 | 2007-03-06 | International Business Machines Corporation | Dielectric structure for printed circuit board traces |
US7221034B2 (en) * | 2004-02-27 | 2007-05-22 | Infineon Technologies Ag | Semiconductor structure including vias |
US20080112151A1 (en) | 2004-03-04 | 2008-05-15 | Skyworks Solutions, Inc. | Overmolded electronic module with an integrated electromagnetic shield using SMT shield wall components |
US8399972B2 (en) * | 2004-03-04 | 2013-03-19 | Skyworks Solutions, Inc. | Overmolded semiconductor package with a wirebond cage for EMI shielding |
US7786546B2 (en) * | 2005-02-25 | 2010-08-31 | United Microelectronics Corp. | System-on-chip with shield rings for shielding functional blocks therein from electromagnetic interference |
KR20070107747A (ko) | 2005-03-01 | 2007-11-07 | 엑스2와이 어테뉴에이터스, 엘.엘.씨 | 공통평면의 도전체를 갖는 조절기 |
EP1715518B1 (fr) * | 2005-04-21 | 2009-04-08 | St Microelectronics S.A. | Dispositif de protection de circuit électronique |
TWI294681B (en) * | 2006-01-25 | 2008-03-11 | Ind Tech Res Inst | Image ground shielding structure |
DE102006022360B4 (de) * | 2006-05-12 | 2009-07-09 | Infineon Technologies Ag | Abschirmvorrichtung |
DE102006062844B4 (de) * | 2006-05-12 | 2016-11-17 | Infineon Technologies Ag | Abschirmvorrichtung zum Abschirmen von elektromagnetischer Strahlung |
US7701057B1 (en) * | 2007-04-25 | 2010-04-20 | Xilinx, Inc. | Semiconductor device having structures for reducing substrate noise coupled from through die vias |
EP2043149A1 (en) * | 2007-09-27 | 2009-04-01 | Oticon A/S | Assembly comprising an electromagnetically screened smd component, method of manufacturing the same and use |
US8581113B2 (en) * | 2007-12-19 | 2013-11-12 | Bridgewave Communications, Inc. | Low cost high frequency device package and methods |
US8889548B2 (en) | 2008-09-30 | 2014-11-18 | Infineon Technologies Ag | On-chip RF shields with backside redistribution lines |
US7948064B2 (en) * | 2008-09-30 | 2011-05-24 | Infineon Technologies Ag | System on a chip with on-chip RF shield |
US8178953B2 (en) | 2008-09-30 | 2012-05-15 | Infineon Technologies Ag | On-chip RF shields with front side redistribution lines |
US8169059B2 (en) * | 2008-09-30 | 2012-05-01 | Infineon Technologies Ag | On-chip RF shields with through substrate conductors |
TWI497679B (zh) * | 2009-11-27 | 2015-08-21 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
DE102010048632A1 (de) * | 2010-10-15 | 2012-04-19 | Epcos Ag | Verfahren zur Herstellung einer Mehrzahl von elektronischen Bauelementen mit elektromagnetischer Schirmung und insbesondere mit Wärmeabführung und elektronisches Bauelement mit elektromagnetischer Schirmung und insbesondere mit Wärmeabführung |
US8928127B2 (en) * | 2010-09-24 | 2015-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Noise decoupling structure with through-substrate vias |
US8941222B2 (en) | 2010-11-11 | 2015-01-27 | Advanced Semiconductor Engineering Inc. | Wafer level semiconductor package and manufacturing methods thereof |
US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
US9679869B2 (en) | 2011-09-02 | 2017-06-13 | Skyworks Solutions, Inc. | Transmission line for high performance radio frequency applications |
US8948712B2 (en) | 2012-05-31 | 2015-02-03 | Skyworks Solutions, Inc. | Via density and placement in radio frequency shielding applications |
KR101921686B1 (ko) | 2012-06-14 | 2018-11-26 | 스카이워크스 솔루션즈, 인코포레이티드 | 와이어 본드 패드 및 관련된 시스템, 장치, 및 방법을 포함하는 전력 증폭기 모듈 |
CN104885216B (zh) | 2012-07-13 | 2017-04-12 | 天工方案公司 | 在射频屏蔽应用中的轨道设计 |
US9054096B2 (en) * | 2012-09-25 | 2015-06-09 | Xilinx, Inc. | Noise attenuation wall |
CN103811432B (zh) * | 2012-11-12 | 2016-09-14 | 财团法人工业技术研究院 | 环境敏感电子元件封装体 |
US9281281B2 (en) * | 2014-03-03 | 2016-03-08 | Intel Corporation | Integrated circuit component shielding |
US9653410B1 (en) | 2016-03-15 | 2017-05-16 | Nxp Usa, Inc. | Transistor with shield structure, packaged device, and method of manufacture |
US10147686B1 (en) | 2017-09-26 | 2018-12-04 | Nxp Usa, Inc. | Transistor with shield structure, packaged device, and method of manufacture |
US10593619B1 (en) | 2018-08-28 | 2020-03-17 | Nsp Usa, Inc. | Transistor shield structure, packaged device, and method of manufacture |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61180466A (ja) * | 1985-02-06 | 1986-08-13 | Agency Of Ind Science & Technol | 積層型半導体装置 |
JPS6262452B2 (ja) * | 1982-11-12 | 1987-12-26 | Hitachi Condenser | |
JPS63142897A (ja) * | 1986-12-05 | 1988-06-15 | 松下電子工業株式会社 | モノリシツクマイクロ波集積回路 |
JPS63143856A (ja) * | 1986-12-08 | 1988-06-16 | Nec Corp | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS547196B2 (ja) * | 1971-08-26 | 1979-04-04 | ||
JPS6015152B2 (ja) * | 1980-01-09 | 1985-04-17 | 株式会社日立製作所 | 樹脂封止半導体メモリ装置 |
JPS5780828A (en) * | 1980-11-07 | 1982-05-20 | Hitachi Ltd | Semiconductor integrated circuit device |
JPS5852854A (ja) * | 1981-09-24 | 1983-03-29 | Nec Corp | 半導体装置 |
US4599680A (en) * | 1983-09-26 | 1986-07-08 | Southwest Research Institute | Packaging arrangement for spacecraft computer |
JPS61194747A (ja) * | 1985-02-22 | 1986-08-29 | Mitsubishi Electric Corp | 樹脂封止型半導体集積回路装置 |
JPH021928A (ja) * | 1988-06-10 | 1990-01-08 | Toshiba Corp | 半導体集積回路 |
-
1989
- 1989-11-24 JP JP1305125A patent/JPH03165058A/ja active Pending
-
1990
- 1990-11-20 GB GB9025250A patent/GB2238911B/en not_active Expired - Fee Related
- 1990-11-21 US US07/616,366 patent/US5151770A/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6262452B2 (ja) * | 1982-11-12 | 1987-12-26 | Hitachi Condenser | |
JPS61180466A (ja) * | 1985-02-06 | 1986-08-13 | Agency Of Ind Science & Technol | 積層型半導体装置 |
JPS63142897A (ja) * | 1986-12-05 | 1988-06-15 | 松下電子工業株式会社 | モノリシツクマイクロ波集積回路 |
JPS63143856A (ja) * | 1986-12-08 | 1988-06-16 | Nec Corp | 半導体装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185990A (ja) * | 1999-11-09 | 2001-07-06 | Motorola Inc | 改良されたi/o整合を有する集積フィルタ |
JP4700184B2 (ja) * | 1999-11-09 | 2011-06-15 | フリースケール セミコンダクター インコーポレイテッド | 改良されたi/o整合を有する集積フィルタおよびその製造方法 |
US7439621B1 (en) | 2000-11-08 | 2008-10-21 | Matsushita Electric Industrial Co., Ltd. | Radio frequency signal processing device |
JP2007329168A (ja) * | 2006-06-06 | 2007-12-20 | Nec Corp | マイクロ波モノリシック半導体集積回路 |
EP2056347A3 (en) * | 2007-10-10 | 2012-06-13 | ITT Manufacturing Enterprises, Inc. | Electrical isolation of monolithic circuits using a conductive through-hole in the substrate |
JP2008113035A (ja) * | 2008-01-28 | 2008-05-15 | Seiko Epson Corp | 半導体装置 |
JP2008147694A (ja) * | 2008-01-28 | 2008-06-26 | Seiko Epson Corp | 半導体装置 |
JP2008147695A (ja) * | 2008-01-28 | 2008-06-26 | Seiko Epson Corp | 半導体装置 |
JP2009010411A (ja) * | 2008-08-22 | 2009-01-15 | National Institute Of Advanced Industrial & Technology | 多層微細配線構造 |
JP2012521646A (ja) * | 2009-03-26 | 2012-09-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | スルーウェハ・ビアのラッチアップ・ガードリングを用いるラッチアップ改善のための構造体及び方法 |
JP2014513492A (ja) * | 2011-05-05 | 2014-05-29 | インテル コーポレイション | 無線・電磁干渉を遮蔽する積層ダイパッケージのシリコン貫通ビア、及びその製造方法 |
WO2023140090A1 (ja) * | 2022-01-20 | 2023-07-27 | パナソニックIpマネジメント株式会社 | 導波路 |
Also Published As
Publication number | Publication date |
---|---|
US5151770A (en) | 1992-09-29 |
GB9025250D0 (en) | 1991-01-02 |
GB2238911A (en) | 1991-06-12 |
GB2238911B (en) | 1993-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03165058A (ja) | 半導体装置 | |
US6674347B1 (en) | Multi-layer substrate suppressing an unwanted transmission mode | |
US8159413B2 (en) | Double-stacked EBG structure | |
JP2004153367A (ja) | 高周波モジュール、ならびにモード変換構造および方法 | |
US20060249825A1 (en) | Package substrate, integrated circuit apparatus, substrate unit, surface acoustic wave apparatus, and circuit device | |
JP4535995B2 (ja) | 多層プリント回路基板のビア構造、それを有する帯域阻止フィルタ | |
WO2003067701A1 (fr) | Filtre a guide d'ondes dielectrique | |
US9083313B2 (en) | Substrate, duplexer and substrate module | |
US9456499B2 (en) | Structural body and interconnect substrate | |
JP5761184B2 (ja) | 配線基板及び電子装置 | |
JPH0443703A (ja) | 対称型ストリップライン共振器 | |
US5256590A (en) | Method of making a shielded semiconductor device | |
JP2571029B2 (ja) | マイクロ波集積回路 | |
JP6518340B2 (ja) | 誘電体フィルタユニット及び通信機器 | |
JP2005020152A (ja) | 高周波モジュール | |
JP2002185201A (ja) | 高周波用配線基板 | |
JPH088499A (ja) | 分布定数回路のプリント回路基板構造 | |
JPH0287701A (ja) | 高周波集積回路用パッケージ | |
US20210135329A1 (en) | Implementation of inductive posts in an siw structure and production of a generic filter | |
JP4526713B2 (ja) | 高周波回路 | |
JP6414017B2 (ja) | 電磁波減衰構造体及び電磁シールド構造体 | |
JP3921079B2 (ja) | 配線基板 | |
JP6907916B2 (ja) | 高周波回路 | |
JP2001185918A (ja) | 高周波用配線基板 | |
JP3833426B2 (ja) | 高周波用配線基板 |