JPH10209374A - 集積化デバイス - Google Patents
集積化デバイスInfo
- Publication number
- JPH10209374A JPH10209374A JP882397A JP882397A JPH10209374A JP H10209374 A JPH10209374 A JP H10209374A JP 882397 A JP882397 A JP 882397A JP 882397 A JP882397 A JP 882397A JP H10209374 A JPH10209374 A JP H10209374A
- Authority
- JP
- Japan
- Prior art keywords
- elements
- integrated device
- gaas substrate
- dielectric layer
- ground electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】
【課題】 素子間のアイソレーションを完全に取ること
ができ、しかも小形化を図ることのできる集積化デバイ
スを提供する。 【解決手段】 ＧａＡｓ基板２の底部に形成した第１の
グランド電極３と、複数の素子４の間に形成した第２の
グランド電極６と、ＧａＡｓ基板２の上に形成した誘電
体層７の上に形成した第３のグランド電極８を、使用信
号の波長の１／２より小さい間隔で形成されたビアホー
ル９で相互に接続する。 【効果】 素子の周囲をグランド電極とビアホールによ
る導波管状のシールドによって覆うことにより、素子間
のアイソレーションを完全に取ることができる。また、
素子同士の間隔を小さくすることができ、集積度を上
げ、集積化デバイスの小形化を図ることができる。
ができ、しかも小形化を図ることのできる集積化デバイ
スを提供する。 【解決手段】 ＧａＡｓ基板２の底部に形成した第１の
グランド電極３と、複数の素子４の間に形成した第２の
グランド電極６と、ＧａＡｓ基板２の上に形成した誘電
体層７の上に形成した第３のグランド電極８を、使用信
号の波長の１／２より小さい間隔で形成されたビアホー
ル９で相互に接続する。 【効果】 素子の周囲をグランド電極とビアホールによ
る導波管状のシールドによって覆うことにより、素子間
のアイソレーションを完全に取ることができる。また、
素子同士の間隔を小さくすることができ、集積度を上
げ、集積化デバイスの小形化を図ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、集積化デバイス、
特にマイクロ波帯およびミリ波帯で使用される集積化デ
バイスに関する。
特にマイクロ波帯およびミリ波帯で使用される集積化デ
バイスに関する。
【０００２】
【従来の技術】従来の集積化デバイス、例えばＧａＡｓ
基板上に複数の素子を設け、互いに配線して構成される
ＭＭＩＣ（モノリシック・マイクロ波ＩＣ）などにおい
ては、個々の素子間のアイソレーションが充分に取れな
いという問題があった。つまり、ある素子から別の素子
へ本来の信号線路以外の経路を通って信号が伝達された
り、本来信号を伝達したくない素子に信号が伝達された
りすることがあった。これらの信号の不必要な伝達は、
主としてＧａＡｓ基板の内部や、ＧａＡｓ基板の素子を
形成した面の上部の空間を経由して行われる。このよう
な問題に対して、特開平３−１６５０５８号公報におい
て、次のような対策が示されている。
基板上に複数の素子を設け、互いに配線して構成される
ＭＭＩＣ（モノリシック・マイクロ波ＩＣ）などにおい
ては、個々の素子間のアイソレーションが充分に取れな
いという問題があった。つまり、ある素子から別の素子
へ本来の信号線路以外の経路を通って信号が伝達された
り、本来信号を伝達したくない素子に信号が伝達された
りすることがあった。これらの信号の不必要な伝達は、
主としてＧａＡｓ基板の内部や、ＧａＡｓ基板の素子を
形成した面の上部の空間を経由して行われる。このよう
な問題に対して、特開平３−１６５０５８号公報におい
て、次のような対策が示されている。
【０００３】図３に上記の特開平３−１６５０５８号公
報において示された集積化デバイスの例を示す。図３に
おいて、集積化デバイス１０は、ＧａＡｓ基板１１、Ｇ
ａＡｓ基板１１の底面に形成されたグランド電極１２、
ＧａＡｓ基板１１の上面に形成された素子１３および１
４、素子１３と１４を接続する接続配線１５、ＧａＡｓ
基板１１の上面に形成されたグランド電極１６、ＧａＡ
ｓ基板１１の上に形成された誘電体層１７、誘電体層１
７の上部に形成されたグランド電極１８、グランド電極
１６とグランド電極１２および１８を接続する複数のビ
アホール（Ｖｉａ Ｈｏｌｅ）１９で形成される。個々
のビアホール１９の間隔は、使用信号における波長より
小さくなるように設定されている。
報において示された集積化デバイスの例を示す。図３に
おいて、集積化デバイス１０は、ＧａＡｓ基板１１、Ｇ
ａＡｓ基板１１の底面に形成されたグランド電極１２、
ＧａＡｓ基板１１の上面に形成された素子１３および１
４、素子１３と１４を接続する接続配線１５、ＧａＡｓ
基板１１の上面に形成されたグランド電極１６、ＧａＡ
ｓ基板１１の上に形成された誘電体層１７、誘電体層１
７の上部に形成されたグランド電極１８、グランド電極
１６とグランド電極１２および１８を接続する複数のビ
アホール（Ｖｉａ Ｈｏｌｅ）１９で形成される。個々
のビアホール１９の間隔は、使用信号における波長より
小さくなるように設定されている。
【０００４】ここで、２つの素子１３と１４の間の、接
続配線１５が形成されている部分以外は、ビアホール１
９による格子状の電磁気的なシールドが形成されてい
る。
続配線１５が形成されている部分以外は、ビアホール１
９による格子状の電磁気的なシールドが形成されてい
る。
【０００５】このように形成された集積化デバイス１０
において、素子１３から出力された信号は、接続配線１
５を介して素子１４に入力される。このとき、素子１３
においては、信号の出力に伴ってＧａＡｓ基板１１内お
よび誘電体層１７内に主に電磁波の形で空間的に信号が
放射される。同じく素子１４においても、同様に信号が
放射される。これらの信号が周囲の別の素子（例えば素
子１３から素子１４に、あるいは素子１４から素子１３
に）に伝達されると、集積化デバイス１０の信号処理に
悪影響を与える可能性がある。
において、素子１３から出力された信号は、接続配線１
５を介して素子１４に入力される。このとき、素子１３
においては、信号の出力に伴ってＧａＡｓ基板１１内お
よび誘電体層１７内に主に電磁波の形で空間的に信号が
放射される。同じく素子１４においても、同様に信号が
放射される。これらの信号が周囲の別の素子（例えば素
子１３から素子１４に、あるいは素子１４から素子１３
に）に伝達されると、集積化デバイス１０の信号処理に
悪影響を与える可能性がある。
【０００６】しかし集積化デバイス１０においては、２
つの素子１３と１４の間にあるグランド電極１２、１６
および１８、ビアホール１９で構成された電磁気的なシ
ールドにより、２つの素子１３と１４の間の不必要な信
号の伝達がある程度阻止され、２つの素子１３および１
４のアイソレーションを良くすることができる。
つの素子１３と１４の間にあるグランド電極１２、１６
および１８、ビアホール１９で構成された電磁気的なシ
ールドにより、２つの素子１３と１４の間の不必要な信
号の伝達がある程度阻止され、２つの素子１３および１
４のアイソレーションを良くすることができる。
【０００７】なお、図３の従来例においては、素子１３
と１４の間にのみビアホール１９を形成したが、ビアホ
ール１９を個々の素子１３および１４を取り囲むように
形成することによってさらに効果が高くなる。
と１４の間にのみビアホール１９を形成したが、ビアホ
ール１９を個々の素子１３および１４を取り囲むように
形成することによってさらに効果が高くなる。
【０００８】
【発明が解決しようとする課題】しかしながら、図３に
示した従来例においては、素子の上部の空間を経由して
の信号の伝達が充分には阻止できず、完全なアイソレー
ションを取ることは困難だった。また、そのために素子
の間隔を大きくせざるを得ず、その結果として集積化デ
バイスの小形化が困難だった。
示した従来例においては、素子の上部の空間を経由して
の信号の伝達が充分には阻止できず、完全なアイソレー
ションを取ることは困難だった。また、そのために素子
の間隔を大きくせざるを得ず、その結果として集積化デ
バイスの小形化が困難だった。
【０００９】本発明は上記問題点を解決することを目的
とするもので、素子間のアイソレーションを完全に取る
ことができ、しかも小形化を図ることのできる集積化デ
バイスを提供する。
とするもので、素子間のアイソレーションを完全に取る
ことができ、しかも小形化を図ることのできる集積化デ
バイスを提供する。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の集積化デバイスは、ＧａＡｓ基板と、前記
ＧａＡｓ基板の底面に面状に形成された第１のグランド
電極と、前記ＧａＡｓ基板の上面に形成された複数の素
子と、前記ＧａＡｓ基板の上面の個々の前記素子の周囲
に、前記素子同士を接続する接続配線を除いて形成され
た第２のグランド電極と前記ＧａＡｓ基板の上に前記素
子と前記接続配線を覆って形成された誘電体層と、前記
誘電体層の上部に面状に形成された第３のグランド電極
と、前記第２のグランド電極と前記第１および第３のグ
ランド電極を接続する複数のビアホールからなることを
特徴とする。
に、本発明の集積化デバイスは、ＧａＡｓ基板と、前記
ＧａＡｓ基板の底面に面状に形成された第１のグランド
電極と、前記ＧａＡｓ基板の上面に形成された複数の素
子と、前記ＧａＡｓ基板の上面の個々の前記素子の周囲
に、前記素子同士を接続する接続配線を除いて形成され
た第２のグランド電極と前記ＧａＡｓ基板の上に前記素
子と前記接続配線を覆って形成された誘電体層と、前記
誘電体層の上部に面状に形成された第３のグランド電極
と、前記第２のグランド電極と前記第１および第３のグ
ランド電極を接続する複数のビアホールからなることを
特徴とする。
【００１１】また、本発明の集積化デバイスは、前記誘
電体層の誘電率が、前記ＧａＡｓ基板の誘電率より低い
ことを特徴とする。
電体層の誘電率が、前記ＧａＡｓ基板の誘電率より低い
ことを特徴とする。
【００１２】また、本発明の集積化デバイスは、隣接す
る前記複数のビアホールの間隔が、使用信号の前記Ｇａ
Ａｓ基板と前記誘電体層の誘電率によって決定される波
長の１／２未満とすることを特徴とする。
る前記複数のビアホールの間隔が、使用信号の前記Ｇａ
Ａｓ基板と前記誘電体層の誘電率によって決定される波
長の１／２未満とすることを特徴とする。
【００１３】このように構成することにより、本発明の
集積化デバイスにおいてはＧａＡｓ基板上の素子間のア
イソレーションを完全に取ることができる。
集積化デバイスにおいてはＧａＡｓ基板上の素子間のア
イソレーションを完全に取ることができる。
【００１４】
【発明の実施の形態】図１および図２に、本発明の集積
化デバイスの一実施例を示す。図１は上部から見た透視
図で、図２は図１の集積化デバイスのＡ−Ａ断面を側面
から見た断面図である。
化デバイスの一実施例を示す。図１は上部から見た透視
図で、図２は図１の集積化デバイスのＡ−Ａ断面を側面
から見た断面図である。
【００１５】図１および図２において、集積化デバイス
１は、ＧａＡｓ基板２、ＧａＡｓ基板２の底面に全面に
形成された第１のグランド電極３、ＧａＡｓ基板２の上
面に形成された複数の素子４、複数の素子４を接続する
接続配線５、ＧａＡｓ基板２の上面の素子４の周囲に接
続配線５を除いて形成された第２のグランド電極６、Ｇ
ａＡｓ基板２の上に素子４、接続配線５を覆って形成さ
れた誘電体層７、誘電体層７の上面に全面に形成された
第３のグランド電極８、第２のグランド電極６と第１お
よび第３のグランド電極３および８を接続する複数のビ
アホール９で形成される。個々のビアホール９は、個々
の素子４を接続配線５が形成されている部分を除いて取
り囲むように形成され、その間隔ｄは、素子４や接続配
線５を流れる使用信号の、ＧａＡｓ基板２と誘電体層７
の誘電率によって決定される波長の１／２より小さくな
るように設定されている。また、誘電体層７の誘電率
は、ＧａＡｓ基板２の誘電率より低くなるように設定さ
れている。
１は、ＧａＡｓ基板２、ＧａＡｓ基板２の底面に全面に
形成された第１のグランド電極３、ＧａＡｓ基板２の上
面に形成された複数の素子４、複数の素子４を接続する
接続配線５、ＧａＡｓ基板２の上面の素子４の周囲に接
続配線５を除いて形成された第２のグランド電極６、Ｇ
ａＡｓ基板２の上に素子４、接続配線５を覆って形成さ
れた誘電体層７、誘電体層７の上面に全面に形成された
第３のグランド電極８、第２のグランド電極６と第１お
よび第３のグランド電極３および８を接続する複数のビ
アホール９で形成される。個々のビアホール９は、個々
の素子４を接続配線５が形成されている部分を除いて取
り囲むように形成され、その間隔ｄは、素子４や接続配
線５を流れる使用信号の、ＧａＡｓ基板２と誘電体層７
の誘電率によって決定される波長の１／２より小さくな
るように設定されている。また、誘電体層７の誘電率
は、ＧａＡｓ基板２の誘電率より低くなるように設定さ
れている。
【００１６】ここで、ビアホール９は、その間隔ｄが使
用信号における波長の１／２より小さくなるように設定
されているため、使用信号においては電磁気的なシール
ドとなる。その結果、複数の素子４の間の、接続配線５
が形成されている部分以外は、側面がビアホール９によ
る格子状の電磁気的なシールドが、上下面は第１および
第３のグランド電極３および８によるシールドが形成さ
れ、結果的に第１、第２および第３のグランド電極３、
６および８とビアホール９によって形成される導波管の
中に個々の素子４が閉じ込められている形になってい
る。
用信号における波長の１／２より小さくなるように設定
されているため、使用信号においては電磁気的なシール
ドとなる。その結果、複数の素子４の間の、接続配線５
が形成されている部分以外は、側面がビアホール９によ
る格子状の電磁気的なシールドが、上下面は第１および
第３のグランド電極３および８によるシールドが形成さ
れ、結果的に第１、第２および第３のグランド電極３、
６および８とビアホール９によって形成される導波管の
中に個々の素子４が閉じ込められている形になってい
る。
【００１７】このように形成された集積化デバイス１に
おいて、各素子４から出力された信号は、接続配線５を
介して別の素子４に入力され。この場合、各素子４にお
いては、信号の入力や出力に伴って主に電磁波の形でＧ
ａＡｓ基板２内や誘電体層７内に信号が放射される。こ
れらの信号が周囲に配置された別の素子４に伝達される
と、信号の混合などによって信号処理に悪影響を与える
可能性がある。
おいて、各素子４から出力された信号は、接続配線５を
介して別の素子４に入力され。この場合、各素子４にお
いては、信号の入力や出力に伴って主に電磁波の形でＧ
ａＡｓ基板２内や誘電体層７内に信号が放射される。こ
れらの信号が周囲に配置された別の素子４に伝達される
と、信号の混合などによって信号処理に悪影響を与える
可能性がある。
【００１８】しかし集積化デバイス１においては、複数
の素子４の間にある第１、第２および第３のグランド電
極３、６および８、ビアホール９で構成された導波管状
のシールドにより、使用信号において、各素子４の間の
不必要な信号の伝達がほとんど阻止され、アイソレーシ
ョンを良くすることができる。
の素子４の間にある第１、第２および第３のグランド電
極３、６および８、ビアホール９で構成された導波管状
のシールドにより、使用信号において、各素子４の間の
不必要な信号の伝達がほとんど阻止され、アイソレーシ
ョンを良くすることができる。
【００１９】また、本発明の集積化デバイス１において
は、複数の素子４の間のアイソレーションを良くするこ
とができるので、素子４同士の間隔を小さくすることが
でき、素子４の集積率を上げ、集積化デバイスの小形化
を図ることができる。
は、複数の素子４の間のアイソレーションを良くするこ
とができるので、素子４同士の間隔を小さくすることが
でき、素子４の集積率を上げ、集積化デバイスの小形化
を図ることができる。
【００２０】また、本発明の集積化デバイス１において
は、誘電体層７の誘電率がＧａＡｓ基板２の誘電率より
低くなるように設定されている。そのため、素子４から
発生する電磁界の分布が、誘電体層７の内部よりＧａＡ
ｓ基板２の内部の方が強くなる。
は、誘電体層７の誘電率がＧａＡｓ基板２の誘電率より
低くなるように設定されている。そのため、素子４から
発生する電磁界の分布が、誘電体層７の内部よりＧａＡ
ｓ基板２の内部の方が強くなる。
【００２１】これによって、誘電体層７の中に分布する
電磁界が原因となって第３のグランド電極８に流れる電
流が少なくなり、第３のグランド電極８に流れる電流に
よる損失が少なくなる。特に、誘電体層７の厚さが薄い
ときには第３のグランド電極８に流れる電流が多くなる
傾向があるため、この効果は顕著になる。
電磁界が原因となって第３のグランド電極８に流れる電
流が少なくなり、第３のグランド電極８に流れる電流に
よる損失が少なくなる。特に、誘電体層７の厚さが薄い
ときには第３のグランド電極８に流れる電流が多くなる
傾向があるため、この効果は顕著になる。
【００２２】
【発明の効果】本発明の集積化デバイスによれば、Ｇａ
Ａｓ基板上に形成された個々の素子を、素子同士の接続
配線部分を除いて、上下のグランド電極と素子の周囲に
格子状に形成されたビアホールによる導波管状のシール
ドによって囲むことによって、素子間の不必要な信号の
伝達を完全に無くすることができ、素子間のアイソレー
ションを良くすることができる。
Ａｓ基板上に形成された個々の素子を、素子同士の接続
配線部分を除いて、上下のグランド電極と素子の周囲に
格子状に形成されたビアホールによる導波管状のシール
ドによって囲むことによって、素子間の不必要な信号の
伝達を完全に無くすることができ、素子間のアイソレー
ションを良くすることができる。
【００２３】また、素子間のアイソレーションが良くな
ることによって素子同士の間隔を小さくして集積度を上
げることができ、集積化デバイスの小形化を図ることが
できる。
ることによって素子同士の間隔を小さくして集積度を上
げることができ、集積化デバイスの小形化を図ることが
できる。
【図１】本発明の集積化デバイスの一実施例を示す透視
上面図である。
上面図である。
【図２】図１の実施例のＡ−Ａ断面を示す断面図であ
る。
る。
【図３】従来の集積化デバイスの例を示す透視斜視図で
ある。
ある。
１…集積化デバイス ２…ＧａＡｓ基板 ３…第１のグランド電極 ４…素子 ５…接続配線 ６…第２のグランド電極 ７…誘電体層 ８…第３のグランド電極 ９…ビアホール
Claims (3)
- 【請求項１】 ＧａＡｓ基板と、 前記ＧａＡｓ基板の底面に面状に形成された第１のグラ
ンド電極と、 前記ＧａＡｓ基板の上面に形成された複数の素子と、 前記ＧａＡｓ基板の上面の個々の前記素子の周囲に、前
記素子同士を接続する接続配線を除いて形成された第２
のグランド電極と前記ＧａＡｓ基板の上に前記素子と前
記接続配線を覆って形成された誘電体層と、 前記誘電体層の上部に面状に形成された第３のグランド
電極と、 前記第２のグランド電極と前記第１および第３のグラン
ド電極を接続する複数のビアホールからなることを特徴
とする集積化デバイス。 - 【請求項２】 前記誘電体層の誘電率が、前記ＧａＡｓ
基板の誘電率より低いことを特徴とする、請求項１に記
載の集積化デバイス。 - 【請求項３】 隣接する前記複数のビアホールの間隔
が、使用信号の前記ＧａＡｓ基板と前記誘電体層の誘電
率によって決定される波長の１／２未満とすることを特
徴とする、請求項１または２に記載の集積化デバイス。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP882397A JPH10209374A (ja) | 1997-01-21 | 1997-01-21 | 集積化デバイス |
| EP98100852A EP0854512A3 (en) | 1997-01-21 | 1998-01-19 | Integrated device for the microwave band |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP882397A JPH10209374A (ja) | 1997-01-21 | 1997-01-21 | 集積化デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209374A true JPH10209374A (ja) | 1998-08-07 |
Family
ID=11703532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP882397A Pending JPH10209374A (ja) | 1997-01-21 | 1997-01-21 | 集積化デバイス |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0854512A3 (ja) |
| JP (1) | JPH10209374A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001185990A (ja) * | 1999-11-09 | 2001-07-06 | Motorola Inc | 改良されたｉ／ｏ整合を有する集積フィルタ |
| JP2003152093A (ja) * | 2001-07-23 | 2003-05-23 | Agere Systems Guardian Corp | 集積回路をｄｃおよびｒｆ遮蔽する方法構造 |
| JP2007329168A (ja) * | 2006-06-06 | 2007-12-20 | Nec Corp | マイクロ波モノリシック半導体集積回路 |
| JP2014120710A (ja) * | 2012-12-19 | 2014-06-30 | Nippon Telegr & Teleph Corp <Ntt> | 多層高周波伝送線路およびその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004042820A1 (de) * | 2002-11-08 | 2004-05-21 | Siemens Aktiengesellschaft | Abschirmung für emi-gefährdete elektronische bauteile und/oder schaltungen |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03165058A (ja) * | 1989-11-24 | 1991-07-17 | Mitsubishi Electric Corp | 半導体装置 |
-
1997
- 1997-01-21 JP JP882397A patent/JPH10209374A/ja active Pending
-
1998
- 1998-01-19 EP EP98100852A patent/EP0854512A3/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001185990A (ja) * | 1999-11-09 | 2001-07-06 | Motorola Inc | 改良されたｉ／ｏ整合を有する集積フィルタ |
| JP4700184B2 (ja) * | 1999-11-09 | 2011-06-15 | フリースケール セミコンダクター インコーポレイテッド | 改良されたｉ／ｏ整合を有する集積フィルタおよびその製造方法 |
| JP2003152093A (ja) * | 2001-07-23 | 2003-05-23 | Agere Systems Guardian Corp | 集積回路をｄｃおよびｒｆ遮蔽する方法構造 |
| JP2007329168A (ja) * | 2006-06-06 | 2007-12-20 | Nec Corp | マイクロ波モノリシック半導体集積回路 |
| JP2014120710A (ja) * | 2012-12-19 | 2014-06-30 | Nippon Telegr & Teleph Corp <Ntt> | 多層高周波伝送線路およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0854512A3 (en) | 2000-06-14 |
| EP0854512A2 (en) | 1998-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7239222B2 (en) | High frequency circuit module | |
| US7148765B2 (en) | Waveguide/microstrip line converter with multi-layer waveguide shorting portion | |
| JP4081284B2 (ja) | 高周波集積回路モジュール | |
| JP5047357B2 (ja) | 高周波収納ケースおよび高周波モジュール | |
| JPH10209374A (ja) | 集積化デバイス | |
| JP6520281B2 (ja) | 電子機器筐体 | |
| US6712284B2 (en) | High frequency semiconductor device | |
| JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
| US20210328385A1 (en) | Connector member and connector set | |
| JP2000294979A (ja) | 光通信用半導体デバイス | |
| JPH0884007A (ja) | ストリップ線路型結合器 | |
| WO2016098340A1 (ja) | 半導体チップおよび導波管変換システム | |
| JP5070740B2 (ja) | マイクロ波モノリシック半導体集積回路 | |
| JPH09181501A (ja) | ストリップラインフィルタ | |
| JPH06326488A (ja) | 高周波パッケージ装置 | |
| JPH08316416A (ja) | 半導体装置 | |
| WO2020004522A1 (ja) | 高周波受動部品 | |
| JP2002050733A (ja) | 高周波用パッケージ、配線ボードおよび高周波モジュール | |
| JPH11340370A (ja) | 高周波用モジュール | |
| JPH11298241A (ja) | アレーアンテナ給電装置 | |
| JP2007019404A (ja) | 高周波パッケージ装置 | |
| JP2002325001A (ja) | マイクロ波デバイスの接続構造 | |
| JPH09148470A (ja) | 高周波用半導体外囲器 | |
| JP2001345651A (ja) | 高周波増幅器モジュール | |
| JPH10229301A (ja) | 高周波スイッチ |