WO2016098340A1 - 半導体チップおよび導波管変換システム - Google Patents

半導体チップおよび導波管変換システム Download PDF

Info

Publication number
WO2016098340A1
WO2016098340A1 PCT/JP2015/006226 JP2015006226W WO2016098340A1 WO 2016098340 A1 WO2016098340 A1 WO 2016098340A1 JP 2015006226 W JP2015006226 W JP 2015006226W WO 2016098340 A1 WO2016098340 A1 WO 2016098340A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
waveguide
conductive layer
slot
signal
Prior art date
Application number
PCT/JP2015/006226
Other languages
English (en)
French (fr)
Inventor
俊秀 桑原
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Publication of WO2016098340A1 publication Critical patent/WO2016098340A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced with unbalanced lines or devices
    • H01P5/107—Hollow-waveguide/strip-line transitions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a semiconductor chip and a waveguide conversion system that enable input / output of signals to / from a waveguide.
  • FIG. 11 is a front view illustrating a configuration example of a semiconductor chip 300 having a WLCSP structure.
  • FIG. 11 illustrates a front view of a surface 301 connected to the printed circuit board in a semiconductor chip 300 formed in a rectangular parallelepiped shape.
  • the surface 301 is provided with one signal electrode 302 and a plurality of ground electrodes 303.
  • the electrodes 302 and 303 are arranged in a line along the edge of the surface 301, for example, at intervals of 0.3 to 0.5 mm.
  • a plurality of ground electrodes 303 are provided adjacent to the signal electrode 302.
  • the signal electrode 302 is electrically connected to electrical wiring in another layer through a through hole.
  • the signal electrode 302 is provided with a microstrip line 304 halfway toward the center of the surface 301.
  • the printed circuit board is provided with a waveguide converter electrically connected to the waveguide and a microstrip line electrically connected to the microstrip line 304 and reaching the waveguide converter. .
  • a low loss material is used for the printed board.
  • Patent Document 1 describes a structure in which a line substrate on which a microstrip line is formed and an IC chip are connected to each other by a bonding wire.
  • Patent Document 2 describes a structure in which a microstrip line formed on a substrate and an antenna pattern provided facing a waveguide are connected through a through hole.
  • Patent Document 3 describes a structure in which a substrate on which a microstrip line is formed covers an opening of a waveguide.
  • a waveguide is used for a passive circuit such as a filter or an antenna that is indispensable for configuring a device that performs communication using millimeter waves.
  • the waveguide has less signal loss than the microstrip line. Therefore, in many cases, millimeter-wave RF signals are input to and output from the waveguide via the waveguide interface.
  • the semiconductor chip and a microstrip line provided on the substrate are electrically connected.
  • a microstrip line-waveguide converter is provided. If it does so, the problem that the cost of manufacture etc. will become high, and the problem that a structure becomes complicated will arise.
  • Patent Documents 1, 2, and 3 have the above-described problem that loss is very large because signals are passed through bonding wires and microstrip lines formed on a substrate. .
  • An object of the present invention is to provide a semiconductor chip and a waveguide conversion system that can input and output signals between a semiconductor chip and a waveguide with low cost, a simple structure, and low loss. To do.
  • the semiconductor chip according to the present invention has a conductive layer in which a part of a region corresponding to an opening of a waveguide to be disposed is cut out and a slot is provided, and the conductive layer is in a relationship between the slot and the twisted position. And a signal line which is provided so as to be spaced apart from the disposed waveguide rather than the layer, and the orthogonal projection onto the conductive layer intersects the slot at a position corresponding to the opening of the waveguide. To do.
  • the waveguide conversion system includes any one of the semiconductor chips and a substrate in which the conductive layer of the semiconductor chip is connected to one surface and the waveguide is connected to the other surface.
  • FIG. 1 is a front view showing a configuration example of a semiconductor chip 100 according to the first embodiment of the present invention.
  • the semiconductor chip 100 is assumed to have, for example, a multilayer WLCSP structure.
  • FIG. 1 illustrates as a front view a surface 101 that forms the lowermost layer of a semiconductor chip 100 formed in a rectangular parallelepiped shape and is connected to face a printed circuit board 200 (not shown in FIG. 1).
  • the surface 101 is divided into two regions, a region 102 and a region 103, which are lines connecting the central portions of a pair of two sides facing each other that form the outer shape of the surface 101.
  • a plurality of ground electrodes 104 are provided in one region 102 shown with a pattern.
  • the ground electrode 104 is indicated by a black circle ( ⁇ ) in FIG. 1 and is arranged in a line so as to surround the central portion of the region 102 in a rectangular shape.
  • the central portion is a region surrounded by a dotted line in FIG. 1, and is set according to a region where an opening of a waveguide 500 (not shown in FIG. 1) connected to the printed circuit board 200 is disposed. Is done. Therefore, each ground electrode 104 is disposed at a position surrounding the opening according to the region where the opening of the waveguide 500 is disposed.
  • the region 102 constitutes a ground plane electrically connected to the ground electrode 104.
  • a slot 105 is formed on the ground plane formed in the region 102 by partially cutting out a central portion of the region 102 into a rectangular shape.
  • the microstrip line 106 is formed so as to pass above the slot 105 in a layer above the lowermost layer forming the surface 101. More specifically, the microstrip line 106 is formed so that the orthogonal projection onto the surface 101 intersects the slot 105 in a layer above the lowermost layer that forms the surface 101. That is, the slot 105 and the microstrip line 106 are respectively arranged so as to be in a twisted position relationship. One end of the microstrip line 106 is electrically connected to the ground surface, and the other end is electrically connected to an electric circuit formed in the semiconductor chip 100.
  • the slot 105 and the microstrip line 106 constitute a slot antenna 107. Note that the microstrip line 106 is indicated by a broken line in FIG.
  • power supply wiring electrodes and signal electrodes 108 are provided in the other region 103.
  • the electrode 108 is indicated by a white circle ( ⁇ ) in FIG.
  • Solder balls 400 are disposed on the electrodes 104 and 108, respectively, and the semiconductor chip 100 is subjected to SMT (Surface Mount Technology) by facing down the surface 101 side. It is configured to be connectable to the printed circuit board 200.
  • SMT Surface Mount Technology
  • FIG. 2 is a top view showing a configuration example of the printed circuit board 200 to which the semiconductor chip 100 is connected.
  • FIG. 2 illustrates an upper surface 201 connected to the surface 101 of the semiconductor chip 100 in the printed board 200 formed in a plate shape.
  • ground electrodes 204 are provided in regions corresponding to the ground electrodes 104 when the semiconductor chip 100 is connected.
  • a through hole 205 that is a through hole reaching the lower surface 202 (not shown in FIG. 2) of the printed circuit board 200 is provided. .
  • FIG. 2 illustrates an upper surface 201 connected to the surface 101 of the semiconductor chip 100 in the printed board 200 formed in a plate shape.
  • ground electrodes 204 are provided in regions corresponding to the ground electrodes 104 when the semiconductor chip 100 is connected.
  • a through hole 205 that is a through hole reaching the lower surface 202 (not shown in FIG. 2) of the printed circuit board 200 is provided. .
  • FIG. 2 illustrates an upper surface 201 connected to the surface 101 of the semiconductor chip 100 in the printed board
  • the through-hole 205 includes two sets of planar inner surfaces facing each other and curved surfaces connecting the inner surfaces adjacent to each other.
  • a waveguide 500 (not shown in FIG. 2) is connected to the lower surface 202 of the printed circuit board 200 so as to communicate with the through hole 205.
  • the printed circuit board 200 when the semiconductor chip 100 is connected, for example, power supply wiring and signal electrodes 208 are provided in regions corresponding to the respective electrodes.
  • a circuit pattern 209 connected to the electrode 208 is formed on the upper surface 201 of the printed board 200.
  • FIG. 3 is an explanatory diagram showing a state in which the semiconductor chip 100 is connected to the printed circuit board 200.
  • FIG. 3 shows the semiconductor chip 100 in a transparent state.
  • the semiconductor chip 100 is disposed on the upper surface 201 with the surface 101 facing the upper surface 201 of the printed circuit board 200.
  • FIG. 4 is a perspective view showing the semiconductor chip 100 and the printed circuit board 200 connected to each other.
  • the semiconductor chip 100 is shown in a transparent state.
  • the semiconductor chip 100 is disposed on the upper surface 201 of the printed circuit board 200 so that the ground electrode 104 and the electrode 108 are connected to face the corresponding ground electrode 204 and the electrode 208, respectively.
  • the slot 105 is arranged at the center of the opening of the through hole 205 of the semiconductor chip 100.
  • FIG. 5 is a cross-sectional view taken along line V-V shown in FIG. FIG. 5 also shows a cross section of the waveguide 500 connected to the printed circuit board 200.
  • the semiconductor chip 100 is connected so that the surface 101 faces the upper surface 201 of the printed circuit board 200.
  • the semiconductor chip 100 and the printed circuit board 200 are connected via the solder balls 400 disposed between the ground electrode 104 and the ground electrode 204 and between the electrode 108 and the electrode 208, as illustrated in FIG. It is connected.
  • the waveguide 500 is connected to the lower surface 202 of the printed circuit board 200 so that the opening communicates with the through hole 205.
  • FIGS. 6 to 9 are explanatory diagrams showing changes in the magnetic field generated when a current corresponding to a signal passes through the microstrip line 106.
  • FIG. 6 to 9 show changes in the magnetic field based on the cross-sectional view shown in FIG. The magnetic field is shown in broken lines in FIGS.
  • microstrip line 106 when a current starts to flow in the depth direction of the paper according to the signal, a magnetic field is generated so as to wind the microstrip line 106 in the clockwise direction as shown in FIG. To do.
  • the slot antenna 107 is formed in the semiconductor chip 100, and a signal corresponding to the signal in the semiconductor chip 100 is input from the slot antenna 107 to the waveguide 500 as a radio wave. Therefore, the path of signals input and output between the semiconductor chip 100 and the waveguide 500 can be shortened. Therefore, loss of signals input / output between the semiconductor chip 100 and the waveguide 500 can be reduced well.
  • the semiconductor chip 100 and the waveguide 500 are connected via the printed circuit board 200 and the solder balls 400 without adding additional components.
  • a radio wave corresponding to the signal output from the semiconductor chip 100 is directly input to the waveguide 500. Therefore, signal attenuation by microstrip or the like can be minimized to prevent signal attenuation.
  • the signal output from the semiconductor chip 100 is configured not to pass through the printed circuit board 200, it is not necessary to use an expensive material having excellent frequency characteristics at high frequencies for the printed circuit board 200. Therefore, the loss of signals input / output between the semiconductor chip 100 and the waveguide 500 can be favorably reduced at low cost.
  • FIG. 10 is an explanatory diagram showing a configuration example of the semiconductor chip 10 according to the second embodiment of the present invention.
  • the semiconductor chip 10 according to the second embodiment of the present invention includes a conductive layer 12 and a signal line 16.
  • the conductive layer 12 corresponds to, for example, the region 102 illustrated in FIG.
  • the signal line 16 corresponds to, for example, the microstrip line 106 shown in FIG.
  • the conductive layer 12 is provided with a slot by cutting out a part of the region corresponding to the opening of the waveguide to be arranged.
  • the waveguide corresponds to the waveguide 500 shown in FIG.
  • the slot corresponds to the slot 105 shown in FIG.
  • the signal line 16 is provided so as to be farther from the waveguide disposed than the conductive layer 12 so as to be in the position of the slot and the twist, and the orthogonal projection to the conductive layer 12 is the opening of the waveguide. Crosses the slot at a position corresponding to the part.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguides (AREA)

Abstract

［課題］低コスト、簡素な構造、および低損失で半導体チップと導波管との間の信号の入出力を可能にする半導体チップおよび導波管変換システムを提供する。 ［解決手段］導電層１２には、配置される導波管の開口部に応じた領域の一部が切り欠かれてスロットが設けられる。信号線１６は、スロットとねじれの位置の関係になるように、導電層１２よりも、配置される導波管から離間するように設けられ、導電層１２への正射影が導波管の開口部に応じた位置でスロットと交差する。

Description

半導体チップおよび導波管変換システム
　本発明は、導波管との間の信号の入出力を可能にする半導体チップおよび導波管変換システムに関する。
　ウェハーレベルチップスケールパッケージ（ＷＬＣＳＰ：Ｗａｆｅｒ　Ｌｅｖｅｌ　Ｃｈｉｐ　Ｓｃａｌｅ　Ｐａｃｋａｇｅ）と呼ばれる半導体パッケージ構造がある。図１１は、ＷＬＣＳＰ構造の半導体チップ３００の構成例を示す正面図である。図１１には、直方体状に形成された半導体チップ３００において、プリント基板に対向して接続される面３０１の正面図が例示されている。そして、面３０１には、１つの信号電極３０２と、複数のグラウンド電極３０３とが、それぞれ設けられている。各電極３０２，３０３は、面３０１の縁部に沿って、例えば、０．３～０．５ｍｍ間隔で線状に並設されている。そして、半導体チップ３００の高周波特性を良好にするために、複数のグラウンド電極３０３が信号電極３０２に隣接して設けられている。また、信号電極３０２は、スルーホールを介して他の層における電気配線に電気的に接続されている。
　図１１に示す例では、信号電極３０２には面３０１の中央部分を指向して中途までマイクロストリップライン３０４が設けられている。そして、プリント基板には、導波管に電気的に接続される導波管変換部と、マイクロストリップライン３０４に電気的に接続され、当該導波管変換部に至るマイクロストリップラインとが設けられる。
　プリント基板に設けられるマイクロストリップラインにおける損失を低減させるために、プリント基板には、低損失な材料が用いられる。
　特許文献１には、マイクロストリップ線路が形成された線路基板とＩＣチップとが、ボンディングワイヤで互いに接続された構造が記載されている。
　特許文献２には、基板に形成されたマイクロストリップ線路と、導波管に面して設けられたアンテナパターンとがスルーホールを介して接続された構造が記載されている。
　特許文献３には、マイクロストリップラインが形成された基板が導波管の開口部を覆う構造が記載されている。
特開平１０－６５０３８号公報 特開平６－１１２７０８号公報 特開２００２－７６７２３号公報
　マイクロ波以上の高い周波数では、ボンディングワイヤ等によるＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）特性への影響は無視できないほど大きくなる。特に、ミリ波のような非常に高い周波数の信号に、プリント基板に形成されたマイクロストリップラインやスルーホールを通過させると損失が非常に大きくなるという問題がある。
　図１１に示す例では、信号電極３０２に接続されたスルーホールの長さや、各電極３０２，３０３の間隔が信号の波長に対して無視できない長さである場合に、以下のような問題が生じる。すなわち、信号の高次モード等が当該信号に影響して所望の周波数特性を広帯域に亘って確保することが困難になるという問題が生じる。
　また、信号にマイクロストリップラインを通過させると損失が大きくなるという問題がある。
　なお、一般に、ミリ波で通信を行う装置を構成する上で不可欠なフィルタやアンテナなどのパッシブ回路には、導波管が用いられる。また、マイクロストリップラインに比べて導波管の方が信号の損失が少ない。そこで、ミリ波のＲＦ信号は、導波管インタフェースを介して、導波管に入出力されることになる場合が多い。
　そして、ＷＬＣＳＰ構造等の半導体チップと導波管との間でミリ波等の高い周波数の信号を入出力させるためには、半導体チップと基板に設けられたマイクロストリップラインとを電気的に接続し、さらに、マイクロストリップライン－導波管変換部を設けることになる。そうすると、製造等のコストが高くなるという問題や、構造が複雑になるという問題が生じる。
　特許文献１，２，３に記載されている構造で半導体チップと導波管との間で信号を入出力させるためには、前述したような電気的な接続や変換部が必要になり、製造等のコストが高くなるという問題や、構造が複雑になるという問題が生じる。
　また、特許文献１，２，３に記載されている構造は、信号に、ボンディングワイヤや基板に形成されたマイクロストリップラインを通過させるので、損失が非常に大きくなるという前述したような問題がある。
　そこで、本発明は、低コスト、簡素な構造、および低損失で半導体チップと導波管との間の信号の入出力を可能にする半導体チップおよび導波管変換システムを提供することを目的とする。
　本発明による半導体チップは、配置される導波管の開口部に応じた領域の一部が切り欠かれてスロットが設けられた導電層と、スロットとねじれの位置の関係になるように、導電層よりも、配置される導波管から離間するように設けられ、導電層への正射影が導波管の開口部に応じた位置でスロットと交差する信号線とを備えたことを特徴とする。
　本発明による導波管変換システムは、いずれかの態様の半導体チップと、半導体チップにおける導電層が一方の面に接続され、導波管が他方の面に接続された基板とを含むことを特徴とする。
　本発明によれば、低コスト、簡素な構造、および低損失で半導体チップと導波管との間の信号の入出力を可能にすることができる。
本発明の第１の実施形態の半導体チップの構成例を示す正面図である。 半導体チップが接続されるプリント基板の構成例を示す上面図である。 半導体チップがプリント基板に接続される様子を示す説明図である。 互いに接続された半導体チップとプリント基板とを示す斜視図である。 図４に示すV-V線に沿う断面図である。 マイクロストリップラインを信号に応じた電流が通過することによって生じる磁界の変化を示す説明図である。 マイクロストリップラインを信号に応じた電流が通過することによって生じる磁界の変化を示す説明図である。 マイクロストリップラインを信号に応じた電流が通過することによって生じる磁界の変化を示す説明図である。 マイクロストリップラインを信号に応じた電流が通過することによって生じる磁界の変化を示す説明図である。 本発明の第２の実施形態の半導体チップの構成例を示す説明図である。 ＷＬＣＳＰ構造の半導体チップの構成例を示す正面図である。
　実施形態１．
　本発明の第１の実施形態の半導体チップ１００について、図面を参照して説明する。図１は、本発明の第１の実施形態の半導体チップ１００の構成例を示す正面図である。なお、半導体チップ１００は、例えば、多層のＷＬＣＳＰ構造であるとする。図１には、直方体状に形成された半導体チップ１００における最下層を形成し、プリント基板２００（図１において図示せず）に対向して接続される面１０１が正面図として例示されている。図１に示す例では、面１０１は、当該面１０１の外形を構成する向かい合う１組の２辺における各中央部分を結ぶ線で、領域１０２と領域１０３との２つの領域に分割されている。そして、図１に示す例では、模様つきで示された一方の領域１０２には複数のグラウンド電極１０４が設けられている。グラウンド電極１０４は、図１において黒丸（●）で示され、領域１０２の中央部分を矩形状に囲むように線状に並設されている。なお、当該中央部分は、図１において点線で囲まれた領域であり、プリント基板２００に接続される導波管５００（図１において図示せず）の開口部が配置される領域に応じて設定される。したがって、各グラウンド電極１０４は、導波管５００の開口部が配置される領域に応じて、当該開口部を囲むような位置に配置される。
　領域１０２は、グラウンド電極１０４に電気的に接続されたグラウンド面を構成している。そして、領域１０２に構成されているグラウンド面には、当該領域１０２の中央部分の一部が矩形状に切り欠かれてスロット１０５が形成されている。
　また、半導体チップ１００において、面１０１を形成する最下層よりも上方の層において、スロット１０５の上方を通過するようにマイクロストリップライン１０６が形成されている。より具体的には、マイクロストリップライン１０６は、面１０１を形成する最下層よりも上方の層において、面１０１への正射影がスロット１０５と交差するように形成されている。つまり、スロット１０５とマイクロストリップライン１０６とは、互いがねじれの位置の関係になるようにそれぞれ配置される。マイクロストリップライン１０６の一端はグラウンド面に電気的に接続され、他端は半導体チップ１００に形成された電気回路に電気的に接続されている。そして、スロット１０５とマイクロストリップライン１０６とによって、スロットアンテナ１０７が構成される。なお、マイクロストリップライン１０６は、図１において破線で示されている。
　また、他方の領域１０３には、例えば、電源配線用や信号用の電極１０８が設けられている。電極１０８は、図１において白丸（○）で示されている。
　そして、各電極１０４，１０８には、半田ボール４００（図１において図示せず）がそれぞれ配置され、半導体チップ１００は、面１０１側をフェイスダウンしてＳＭＴ（Ｓｕｒｆａｃｅ　Ｍｏｕｎｔ　Ｔｅｃｈｎｏｌｏｇｙ：表面実装技術）でプリント基板２００に接続可能に構成されている。
　図２は、半導体チップ１００が接続されるプリント基板２００の構成例を示す上面図である。図２には、板状に形成されたプリント基板２００において、半導体チップ１００の面１０１に対向して接続される上面２０１が例示されている。プリント基板２００の上面２０１において、半導体チップ１００が接続された場合に各グラウンド電極１０４に対応する領域には、グラウンド電極２０４がそれぞれ設けられている。そして、プリント基板２００の上面２０１においてグラウンド電極２０４によって囲まれている領域には、当該プリント基板２００の下面２０２（図２において図示せず）に至る貫通孔であるスルーホール２０５が設けられている。図２に示す例では、スルーホール２０５は、互いに対向する２組の平面状の内側面と、互いに隣接する内側面をそれぞれ接続する湾曲面とを含む。そして、プリント基板２００の下面２０２には、スルーホール２０５に連通するように導波管５００（図２において図示せず）が接続される。
　また、図２に示す例では、プリント基板２００において、半導体チップ１００が接続された場合に各電極１０８に対応する領域には、例えば、電源配線用や信号用の電極２０８が設けられている。そして、図２に示す例では、プリント基板２００における上面２０１に、電極２０８に接続された回路パターン２０９が形成されている。
　図３は、半導体チップ１００がプリント基板２００に接続される様子を示す説明図である。図３には、半導体チップ１００が透視状態で示されている。図３に示すように、半導体チップ１００は、面１０１がプリント基板２００の上面２０１に対向する向きで、当該上面２０１上に配置される。
　図４は、互いに接続された半導体チップ１００とプリント基板２００とを示す斜視図である。図４には、半導体チップ１００が透視状態で示されている。図４に示すように、半導体チップ１００は、グラウンド電極１０４および電極１０８が、対応するグラウンド電極２０４および電極２０８とそれぞれ対向して接続されるように、プリント基板２００の上面２０１に配置される。そうすると、図４に示すように、スロット１０５は、半導体チップ１００のスルーホール２０５の開口部の中央部分に配置される。
　図５は、図４に示すV-V線に沿う断面図である。なお、図５には、プリント基板２００に接続された導波管５００の断面も示されている。図５に示すように、半導体チップ１００は、面１０１がプリント基板２００の上面２０１に対向するように接続される。なお、半導体チップ１００とプリント基板２００とは、図５に例示するように、グラウンド電極１０４とグラウンド電極２０４との間、および電極１０８と電極２０８との間に配置された半田ボール４００を介して接続されている。
　また、図５に示すように、導波管５００は、開口部がスルーホール２０５に連通するように、プリント基板２００の下面２０２に接続される。
　図６～９は、マイクロストリップライン１０６を信号に応じた電流が通過することによって生じる磁界の変化を示す説明図である。なお、図６～９には、図５に示す断面図に基づいて、磁界の変化が示されている。磁界は、図６～９において破線で示されている。
　例えば、マイクロストリップライン１０６において、信号に応じて紙面奥行方向に電流が流れ始めた場合に、図６に示すように、当該マイクロストリップライン１０６を時計回りの方向に巻回するように磁界が発生する。
　そして、信号に応じてマイクロストリップライン１０６を流れる電流が変化すると、図７～９に示すように、磁界が変化し、変化した磁界に応じた電波がスロットアンテナ１０７から放射されて導波管５００の開口部から内方へ伝搬していく。したがって、半導体チップ１００の信号に応じた電波が導波管５００内に放射され、当該信号を導波管に入力することができる。
　本実施形態によれば、半導体チップ１００にスロットアンテナ１０７が形成され、当該スロットアンテナ１０７から導波管５００へ、半導体チップ１００における信号に応じた信号が電波として入力される。したがって、半導体チップ１００と導波管５００との間で入出力される信号の経路を短くすることができる。よって、半導体チップ１００と導波管５００との間で入出力される信号の損失を良好に低減させることができる。
　また、本実施形態によれば、半導体チップ１００と導波管５００とは、別途に部品が付加されることなく、プリント基板２００および半田ボール４００を介して接続される。そして、半導体チップ１００によって出力された信号に応じた電波は、導波管５００に直接に入力される。したがって、マイクロストリップ等による信号の取り回しを最短にして信号の減衰を防ぐことができる。また、半導体チップ１００によって出力された信号がプリント基板２００を通過しないように構成されているので、プリント基板２００に、高周波における周波数特性が優れた高価な材料を使用する必要がない。よって、低コストで、半導体チップ１００と導波管５００との間で入出力される信号の損失を良好に低減させることができる。
　実施形態２．
　本発明の第２の実施形態の半導体チップ１０について説明する。図１０は、本発明の第２の実施形態の半導体チップ１０の構成例を示す説明図である。図１０に示すように、本発明の第２の実施形態の半導体チップ１０は、導電層１２と信号線１６とを備える。導電層１２は、例えば、図１に示す領域１０２に相当する。信号線１６は、例えば、図１に示すマイクロストリップライン１０６に相当する。
　導電層１２には、配置される導波管の開口部に応じた領域の一部が切り欠かれてスロットが設けられる。当該導波管は、図５に示す導波管５００に相当する。当該スロットは、図１に示すスロット１０５に相当する。
　信号線１６は、スロットとねじれの位置の関係になるように、導電層１２よりも、配置される導波管から離間するように設けられ、導電層１２への正射影が導波管の開口部に応じた位置でスロットと交差する。
　本実施形態によれば、低コスト、簡素な構造、および低損失で半導体チップと導波管との間の信号の入出力を可能にすることができる。
　以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
　この出願は、２０１４年１２月１６日に出願された日本出願特願２０１４－２５３６９９を基礎とする優先権を主張し、その開示の全てをここに取り込む。
　１０、１００　　半導体チップ
　１２　　導電層
　１０５　　スロット
　１６　　信号線
　１０１　　面
　１０２、１０３　　領域
　１０４、２０４　　グラウンド電極
　１０６　　マイクロストリップライン
　１０７　　スロットアンテナ
　１０８、２０８　　電極
　２００　　プリント基板
　２０１　　上面
　２０２　　下面
　２０５　　スルーホール
　２０９　　回路パターン

Claims (6)

  1. 　配置される導波管の開口部に応じた領域の一部が切り欠かれてスロットが設けられた導電層と、
    　前記スロットとねじれの位置の関係になるように、前記導電層よりも、配置される前記導波管から離間するように設けられ、前記導電層への正射影が前記導波管の前記開口部に応じた位置で前記スロットと交差する信号線とを備えた
    　ことを特徴とする半導体チップ。
  2. 　前記導電層に、基板を介して前記導波管が接続される
    　請求項１に記載の半導体チップ。
  3. 　前記導電層の残部は、当該半導体チップにおけるグラウンド電極と電気的に接続されたグラウンド面に形成されている
    　請求項１または請求項２に記載の半導体チップ。
  4. 　前記導電層の残部には、前記スロットを囲むように複数のグラウンド電極が設けられている
    　請求項１から請求項３のうちいずれかに記載の半導体チップ。
  5. 　前記導電層は、表面実装が可能なように形成されている
    　請求項１から請求項４のうちいずれかに記載の半導体チップ。
  6. 　請求項１から請求項５のうちいずれかに記載の半導体チップと、
    　前記半導体チップにおける前記導電層が一方の面に接続され、前記導波管が他方の面に接続された基板とを含む
    　ことを特徴とする導波管変換システム。
PCT/JP2015/006226 2014-12-16 2015-12-14 半導体チップおよび導波管変換システム WO2016098340A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014253699 2014-12-16
JP2014-253699 2014-12-16

Publications (1)

Publication Number Publication Date
WO2016098340A1 true WO2016098340A1 (ja) 2016-06-23

Family

ID=56126248

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/006226 WO2016098340A1 (ja) 2014-12-16 2015-12-14 半導体チップおよび導波管変換システム

Country Status (1)

Country Link
WO (1) WO2016098340A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021094506A1 (en) * 2019-11-14 2021-05-20 Uhland Goebel Microwave system and apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008524887A (ja) * 2004-12-20 2008-07-10 ユナイテッド モノリシック セミコンダクターズ エスアーエス マイクロ波用途のための小型電子部品
JP2011029446A (ja) * 2009-07-27 2011-02-10 Nec Corp 高周波モジュール及び高周波モジュールの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008524887A (ja) * 2004-12-20 2008-07-10 ユナイテッド モノリシック セミコンダクターズ エスアーエス マイクロ波用途のための小型電子部品
JP2011029446A (ja) * 2009-07-27 2011-02-10 Nec Corp 高周波モジュール及び高周波モジュールの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021094506A1 (en) * 2019-11-14 2021-05-20 Uhland Goebel Microwave system and apparatus

Similar Documents

Publication Publication Date Title
CN103120038B (zh) 结构体和配线基板
JP6363798B2 (ja) 方向性結合器および通信モジュール
WO2015129731A1 (ja) 電子部品収納用パッケージおよび電子装置
CN103650132A (zh) 无线模块
JP2015023473A (ja) アンテナ装置
US10128557B2 (en) Chip-to-chip interface comprising a microstrip circuit to waveguide transition having an emitting patch
JP4081284B2 (ja) 高周波集積回路モジュール
EP3279938B1 (en) Semiconductor device
US6717494B2 (en) Printed-circuit board, coaxial cable, and electronic device
JP2012213146A (ja) 高周波変換回路
JP6102770B2 (ja) 高周波モジュール
WO2016098340A1 (ja) 半導体チップおよび導波管変換システム
JP5519328B2 (ja) 高周波用伝送線路基板
JP5789701B1 (ja) 伝送モード変換装置
CN107947823B (zh) 射频装置
JP3999177B2 (ja) 高周波回路基板
JP2013197435A (ja) 配線基板
JPH11330298A (ja) 信号端子付パッケージおよびそれを用いた電子装置
JP5964785B2 (ja) 高周波伝送線路
US10615481B2 (en) Millimeter wave semiconductor apparatus including a microstrip to fin line interface to a waveguide member
JP6282944B2 (ja) 配線基板およびこれを用いた高周波装置
JP2005123894A (ja) 高周波用マルチチップモジュール基板
KR101938227B1 (ko) 도파관 패키지
KR20120116706A (ko) 고속 신호 전송을 위한 ｔｏ－ｃａｎ(티오-캔) 구조의 광모듈
JP2017220790A (ja) アンテナ基板およびアンテナ装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15869549

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15869549

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP