CN103120038B - 结构体和配线基板 - Google Patents

结构体和配线基板 Download PDF

Info

Publication number
CN103120038B
CN103120038B CN201180045864.XA CN201180045864A CN103120038B CN 103120038 B CN103120038 B CN 103120038B CN 201180045864 A CN201180045864 A CN 201180045864A CN 103120038 B CN103120038 B CN 103120038B
Authority
CN
China
Prior art keywords
conductor
interconnection
opening
via hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180045864.XA
Other languages
English (en)
Other versions
CN103120038A (zh
Inventor
鸟屋尾博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN103120038A publication Critical patent/CN103120038A/zh
Application granted granted Critical
Publication of CN103120038B publication Critical patent/CN103120038B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/2005—Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q15/00—Devices for reflection, refraction, diffraction or polarisation of waves radiated from an antenna, e.g. quasi-optical devices
    • H01Q15/0006—Devices acting selectively as reflecting surface, as diffracting or as refracting device, e.g. frequency filtering or angular spatial filtering devices
    • H01Q15/006—Selective devices having photonic band gap materials or materials of which the material properties are frequency dependent, e.g. perforated substrates, high-impedance surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q15/00—Devices for reflection, refraction, diffraction or polarisation of waves radiated from an antenna, e.g. quasi-optical devices
    • H01Q15/0006—Devices acting selectively as reflecting surface, as diffracting or as refracting device, e.g. frequency filtering or angular spatial filtering devices
    • H01Q15/0086—Devices acting selectively as reflecting surface, as diffracting or as refracting device, e.g. frequency filtering or angular spatial filtering devices said selective devices having materials with a synthesized negative refractive index, e.g. metamaterials or left-handed materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提出了一种结构体，包括：第一导体(102)和第二导体(103)，所述第一导体的至少一部分与所述第二导体的至少一部分彼此相对；第三导体(101)，所述第三导体插入到所述第一导体(102)与所述第二导体(103)之间，所述第三导体的至少一部分与所述第一导体(102)和所述第二导体(103)相对，并且所述第三导体具有第一开口(105)；互连(111)，设置在所述第一开口(105)的内部；以及导体过孔(121)，所述导体过孔与所述第一导体(102)和所述第二导体(103)电连接，并且与所述第三导体(101)电绝缘，其中所述互连(111)与所述第一导体(102)和所述第二导体(103)相对，所述互连的一端在所述第一开口(105)的边缘处与所述第三导体(101)电连接，并且所述互连的另一端形成为开路端。

Description

结构体和配线基板
技术领域
本发明涉及一种结构体和互连基板。
背景技术
近年来，已经明确能够通过周期性地设置具有特定结构的导体图案(下文中称作“超材料(metamaterial)”控制电磁波的传播特性。具体地，将形成为抑制特定频带内电磁波的传播的超材料称作电磁带隙结构(下文中称作“EBG结构”)，并且已经报道了通过将EBG结构应用至互连基板来抑制在电源面和接地面之间的噪声传播的尝试。
例如，专利文献1(美国专利申请公开No.2005/0195051的说明书)公开了如图24所示的所谓的蘑菇型EBG结构及其改进示例，其中将多个孤立导体元件设置在彼此相对的两个导体面之间的层上，并且所述孤立导体元件中的每一个通过过孔与导体面相连。
相关文献
专利文献
[专利文献1]美国专利申请公开No.2005/0195051的说明书
发明内容
在上述蘑菇型EBG结构中，除了上面设置彼此相对的导体面的层之外，需要提供一种上面设置了导体元件的层(下文中称作“导体元件层”)。具体地，当存在三个导体面时，实现用作噪声传播路径的两个平行板，从而需要在每一个平行板中提供EBG结构。也就是说，需要两个导体元件层。
因此，存在这样的问题：现有技术中具有包括三个导体面的EBG结构的结构体(下文中称作“EBG结构体”)包含大量叠层，从而所述结构体的厚度增加。
此外，当将具有三个导体面的现有技术的EBG结构应用于互连基板时，存在这样的问题：互连基板包含大量叠层，从而所述互连基板的厚度增加。
另外，由于大量的叠层，所述EBG结构体和所述互连基板的制造成本增加。
考虑到这些情况而设计了本发明，并且本发明的目的是提供一种EBG结构体和互连基板，通过在具有三个导体面的EBG结构中实现具有若干比现有技术中的EBG结构的层更小的层的EBG结构，所述EBG结构体和互连基板能够实现比具有现有技术中的EBG结构和互连基板的EBG结构体进一步的厚度减小和进一步的成本减小。
根据本发明，提出了一种结构体，包括：第一导体和第二导体，所述第一导体的至少一部分与所述第二导体的至少一部分彼此相对；第三导体，所述第三导体插入到所述第一导体与所述第二导体之间，所述第三导体的至少一部分与所述第一导体和所述第二导体相对，并且所述第三导体具有第一开口；互连，设置在所述第一开口的内部；以及导体过孔，所述导体过孔与所述第一导体和所述第二导体电连接，并且与所述第三导体电绝缘，其中所述互连与所述第一导体和所述第二导体相对，所述互连的一端在所述第一开口的边缘处与所述第三导体电连接，并且所述互连的另一端形成为开路端。
此外，根据本发明，提出了一种互连基板，包括层叠结构，所述层叠结构包括电导体和电介质，其中所述互连基板包括在所述层叠结构内的上述结构体中的至少一个。
根据本发明，可以提供一种EBG结构体和互连基板，通过在具有三个导体面的EBG结构中实现具有若干比现有技术中的EBG结构的层更小的层的EBG结构，所述EBG结构体和互连基板能够实现比具有现有技术中的EBG结构和互连基板的EBG结构体进一步的厚度减小和进一步的成本减小。
附图说明
根据下面描述的优选实施例和以下附图，将使得上述目的、其他目的、特征和优点更加清楚。
图1是说明了根据第一实施例的结构体的示例的截面图。
图2是说明了根据所述第一实施例的结构体的示例的顶视图。
图3是说明了根据所述第一实施例的结构体的示例的顶视图。
图4是说明了根据所述第一实施例的结构体的示例的顶视图。
图5是说明了根据所述第一实施例的结构体的示例的顶视图。
图6是说明了根据所述第一实施例的结构体的示例的顶视图。
图7是说明了根据所述第一实施例的结构体的示例的顶视图。
图8是说明了根据所述第一实施例的结构体的示例的顶视图。
图9是说明了根据所述第一实施例的结构体的示例的顶视图。
图10是说明了根据所述第一实施例的结构体的示例的顶视图。
图11是说明了根据所述第一实施例的结构体的示例的顶视图。
图12是说明了根据第二实施例的互连基板的示例的截面图。
图13是说明了根据所述第二实施例的互连基板的示例的顶视图。
图14是说明了根据所述第二实施例的互连基板的示例的顶视图。
图15是说明了根据所述第二实施例的互连基板的示例的顶视图。
图16是说明了根据所述第二实施例的互连基板的示例的顶视图。
图17是说明了根据所述第二实施例的互连基板的示例的顶视图。
图18是说明了根据第三实施例的互连基板的示例的截面图。
图19是说明了根据所述第三实施例的互连基板的示例的顶视图。
图20是说明了根据所述第四实施例的互连基板的示例的顶视图。
图21是说明了根据所述第四实施例的互连基板的示例的顶视图。
图22是说明了根据所述第四实施例的互连基板的示例的顶视图。
图23是说明了根据所述第四实施例的互连基板的示例的顶视图。
图24是说明了现有技术的EBG结构的图。
具体实施方式
下文中，将参考附图描述本发明的实施例。在附图中，类似的元件用类似的数字和符号表示，并且不再重复其描述。
<第一实施例>
图1是说明了根据本发明第一实施例的结构体10的示例的截面图。图2至图4是说明了根据本发明第一实施例的结构体10的示例的顶视图。具体地，图2是A层11的顶视图，图3是B层12的顶视图，而图4是C层13的顶视图。图1等价于沿图2至图4的a-a’线得到的截面图。
如图1所示，所述结构体10包括第一导体102、第二导体103、第三导体101、设置在所述第三导体101中的第一开口105和第二开口106、互连111和导体过孔121。
例如，具有这些部件的结构体10可以由在互连基板中形成的各种类型的导电部件组成。
在图1所示的结构体10中，将在A层11中设置的第一导体102和在位于A层11下面的C层13中设置的第二导体103设置为使得它们的至少一部分彼此相对，将B层12插入到它们之间。
将第三导体101设置在B层12中。第三导体101的至少一部分与第一导体102和第三导体103相对，例如将电介质插入到第三导体与第一导体和第二导体之间。
将第一开口105和第二开口106设置在第三导体101中。在第一开口105的内部包括至少一个互连111。此外，将第一导体102和第二导体103电连接的至少一个导体过孔121(与第三导体101绝缘)穿过第二开口106的内部。导体过孔121在不与第三导体101接触的状态下穿过第二开口106。
互连111形成为与第一导体102和第二导体103相对，例如将电介质插入到互连与第一导体和第二导体之间。互连的一端在第一开口105的边缘处与第三导体101相连，并且互连的另一端形成为开路端(参见图3)。
第一导体102、第二导体103、第三导体101、互连111和导体过孔121可以由铜箔形成，但是也可以由其他导电材料形成。此外，第一导体102、第二导体103、第三导体101、互连111和导体过孔121可以由相同材料形成，也可以由不同材料形成。
同时，当结构体10由在互连基板中形成的各种类型的导电部件组成时，将第三导体101和互连111设置在与具有层叠结构的互连基板相同的层上。
此外，结构体10可以包括除了上述的A层11、B层12和C层13之外的层。例如，电介质层可以位于A层11和B层12之间以及B层12和C层13之间。此外，在与本发明的配置一致的范围内，结构体10在其他位置可以包括未示出的孔、过孔、信号线等。
此外，第一开口105和第二开口106不必是中空的，而是可以在开口内部填充电介质。
在结构体10中，第一导体102和第二导体103可以与诸如LSI之类的电子元件的接地端相连，并且可以用作向电子元件提供地电势的接地面。此外，第三导体101可以与诸如LSI之类的电子元件的电源端相连，并且可以用作向电子元件提供电源电势的电源面。另外，第一导体102和第二导体103可以用作电源面，第三导体101可以用作接地面。
接下来将描述实施例的效果和操作。
根据实施例，在结构体10中包括的互连111与相对的第一导体102和第三导体103电耦合，并且使用第一导体102和第二导体103作为返回路径来形成带状线。带状线具有开路端，从而作为开路头(openstub)操作。具体地，在带状线的长度(开路头的长度)近似是电磁波波长的1/4的谐振频率中，第三导体101以及第一导体102和第二导体103的每一个在互连111与第三导体101的连接点处电学短路，并且提供了带隙的中心频率。因此，可以在谐振频率附近抑制平板波导中的噪声传播。
实施例的结构体10包括形成为包括第一导体102和第三导体101的平行平板波导、形成为包括第三导体101和第二导体103的平行平板波导、互连111以及导体过孔121，从而形成了开路头型EBG结构。根据实施例，即使当在互连基板中存在三个导体面时，也可以无需添加任何层就形成EBG结构，从而允许制造比现有技术更薄和更低成本的互连基板。
根据实施例，因为可以通过增加带状线的长度(开路头的长度)来降低上述谐振频率，促进了EBG结构的频率降低和尺寸减小。
同时，优选地，与形成带状线的互连111相对的第一导体102和第二导体103彼此靠近。这是因为当与互连相对的导体之间的距离减小时，带状线的特征阻抗变低，从而可以加宽带隙区。然而，即使当不使互连111与和其相对的第一导体102和第二导体103靠近时，也完全不会影响本发明的实质效果。
此外，因为根据实施例的结构体10在谐振频率处具有最大的噪声传播抑制效果，优选地，结构体形成为使得必须抑制传播的噪声电磁波的频率与谐振频率近似彼此一致。术语“必须抑制传播的噪声电磁波”在这里表示在产生于数字电路等中的宽带噪声电磁波中，所述必须抑制传播的噪声电磁波的频率与电子元件(趋向于受到噪声的影响，并且设置在互连基板中或者设置在互连基板附近)的工作频率一致。然而，谐振频率和噪声电磁波的频率不必要求彼此完全一致，并且即使当谐振频率和噪声电磁波的频率彼此不同步时也完全不影响本发明的实质效果。
在根据本实施例的结构体10中，优选地，将至少一个导体过孔121设置在到互连111与第三导体101的连接点的距离等于或小于噪声电磁波的波长的1/2的位置处。这是因为当上述连接点和导体过孔121之间的距离等于噪声电磁波的波长的1/2时，在上述连接点和导体过孔121之间发生半波长谐振，从而引起了不必要的发射。同时，例如，如图5所示，当所述距离在噪声电磁波的波长的1/2的范围内时，也可以将导体过孔121设置在相距第一开口105一定的距离处。
此外，当导体过孔121和第三导体101彼此电绝缘时，可以使用任意配置。例如，如图6所示，导体过孔121可以在不与互连111和第三导体101接触的状态下穿过第一开口105而不是第二开口106的内部。在这种情况下，第二开口106成为非必要的。
此外，在图1和图3中，将形成为曲折形状的互连111示出为结构体10的示例。然而，当将互连111配置为形成具有所要求的线长度的带状线时，互连可以形成为任意形状，并且不必局限于曲折形状。例如，互连可以形成为图7所示的螺旋形状，并且可以形成为图8所示的线型形状。
此外，可以将多个互连111设置在第一开口105的内部。具体地，如图9所示，当相同开口内的多个互连的长度配置为彼此不同时，互连111的每一个引起在不同频率处的谐振，从而可以将带隙分为多个频带。在这种情况下，当互连111的每一个与第三导体101的连接点与导体过孔121之间的距离满足上述条件时，如图9所示，可以提供一个导体过孔121，并且不要求提供多个导体过孔。此外，如图10所示，可以将多个导体过孔121设置在一个第一开口105中。
此外，如图11所示，互连111可以配置为具有多个分支。在这种情况下，可以将带隙类似地划分为多个频带。同时，如图9所示在一个第一开口105内部设置的多个互连111的至少一部分可以具有如图11所示的分支。
此外，在图1至图4中，示出了其中通过贯穿式过孔形成结构体10的导体过孔121的配置。在这种情况下，即使当在除了A层11、B层12和C层13之外的层中导体过孔121与在互连基板中包括的其他部件相连时，也完全不会影响本发明的实质效果。此外，也可以通过非贯穿式过孔形成导体过孔121，非贯穿式过孔不穿过A层11的上侧并且也不穿过C层13的下侧。
当互连基板是能够形成结构体10的多层基板时，可以使用任意材料和工艺。例如，互连基板可以是使用玻璃环氧树脂的印刷基板，可以是诸如LSI之类的插入基板，可以是使用诸如LTCC之类的陶瓷材料的模块基板，并且自然可以是诸如硅之类的半导体基板。
<第二实施例>
图12是说明了根据本发明第二实施例的互连基板100的示例的截面图。图13至15是说明了根据本发明第二实施例的互连基板100的示例的顶视图。具体地，图13是A层11的顶视图，图14是B层12的顶视图，以及图15是C层13的顶视图。图12等价于沿图13至15的b-b’线得到的截面图。
同时，第二实施例是其中第一实施例的结构体10由在互连基板100中形成的各种类型的导电部件组成的实施例。
如图12和图13所示，根据实施例的互连基板100配置为使得将第一接地面102’设置在A层11中，将第一电源面101’和第二电源面201设置在位于A层11下方的B层12中，并且将第二接地面103’设置在位于B层12下方的C层13中。第一电源面101’和第二电源面201彼此绝缘。
同时，第一接地面102’等价于第一实施例中的结构体10的第一导体102，第一电源面101’等价于第一实施例中的结构体10的第三导体101，并且第二接地面103’等价于第一实施例中的结构体10的第二导体103。也就是说，第一电源面101’具有第一开口105，并且互连位于第一开口105的内部。此外，第一电源面101’具有第二开口106，并且导体过孔121在不与第一电源面101’接触的状态下穿过第二开口106的内部。
如图12和14所示，在与结构体10的配置一致的范围内，可以在B层12中包括除了结构体10之外的导体元件，例如第二电源面201、传输信号的传输线等。此外，在与结构体10的配置一致的范围内，可以类似地在A层11和C层13中包括除了结构体10之外的导体元件。此外，互连基板100可以包括与A层11、B层12和C层13不同的层，并且可以在这些层中包括除了上述部件之外的部件，例如接地面、电源面、传输线等。另外，例如，可以将电介质层设置在A层11和B层12之间、B层12和C层13之间。
在实施例的互连基板100中，A层11的第一接地面102’、B层12的第一电源面101’以及C层13的第二接地面103’可以用作上述结构体10的第一导体102、第三导体101和第二导体103，从而形成包括第一接地面102’、第一电源面101’、第二接地面103’、互连111、第一开口105、第二开口106和导体过孔121在内的EBG结构。
利用这种结构，实施例的互连基板100可以抑制由第一接地面102’和第一电源面101’形成的平行平板之间的噪声传播，并且抑制平行平板中的噪声谐振。此外，利用这种配置，实施例的互连基板100可以抑制由第一电源面101’和第二接地面103’形成的平行平板之间的噪声传播，并且抑制平行平板中的噪声谐振。
当抑制平行平板中的噪声谐振时，优选地，将结构体10设置在由于谐振而在平行平板之间具有最大电压幅度的区域附近，但是即使在将结构体10设置在其他地方的情况下，也完全不会影响本发明的实质效果。
此外，图14所示的互连基板100包括具有一个第一开口105的第一电源面101’，第一开口中具有互连111。然而如图16所示，互连基板100可以包括具有多个第一开口105的第一电源面101’，第一开口中具有互连111。也就是说，可以将一个结构体10设置在互连基板100中，或者可以根据噪声传播路径或者噪声谐振模式设置多个结构体10。具体地，当重复地设置多个结构体10时，除了结构体10的实质效果之外，可以通过基于周期重复性而发生的布拉格反射来获得宽带噪声传播抑制效果。
这里，当设置“重复的”结构体10时，优选地在彼此相邻的结构体10中，将导体过孔121之间的距离(中心到中心距离)设置在目标电磁波的波长λ的1/2之内。此外，“重复”也包括在任意结构体10中丢失一部分配置的情况。此外，当结构体10具有二维阵列时，“重复”也包括部分地丢失结构体10的情况。此外，“周期性”也包括在一些结构体10中，部分部件不对齐的情况、或者一些结构体10本身的布置不对齐的情况。也就是说，甚至当不具有严格意义上的周期性时，也可以在重复地设置结构体10的情况下获得如同超材料那样的特性，因此，允许“周期性”中的一定程度的缺陷。同时，考虑到产生这些缺陷的因素包括在结构体10之间穿过互连、过孔或者连接构件的情况、当向现有的互连布局或者基板间连接结构添加超材料结构时由于现有过孔、图案或连接构件导致不能设置结构体10的情况、制造误差、以及使用现有的过孔、图案或连接构件作为结构体10的一部分的情况等。
在实施例中，作为实际互连基板100中的安装示例，说明了这样一种配置，其中第一导体102和第二导体103是接地面，而第三导体101是电源面，但是不必局限于这种配置。例如，互连基板也可以配置为使得第一导体102和第二导体103是电源面，而第三导体101是接地面。
另外，在实施例中，作为实际互连基板100的安装示例，说明了这样一种结构，其中第一开口105和导体过孔121形成配对，但是不必局限于这种配置。例如，如图17所示，也可以将导体过孔121设置为仅约是第一开口105的一半。可以通过如图17所示的配置减小结构体10的安装面积。此外，即使在图17的情况下，也可以将至少一个导体过孔121设置在到互连111与第一电源面101’的连接点的距离等于或小于噪声电磁波波长的1/2的位置处，从而允许获得与在第一实施例中的操作和效果相同的操作和效果。
<第三实施例>
图18是说明了根据本发明第三实施例的互连基板100的示例的截面图。图19是说明了根据本发明第三实施例的互连基板100的示例的顶视图，并且具体地是B层12的顶视图。图18等价于沿图19的b-b’线得到的截面图。根据该实施例的互连基板100除了以下各点之外与第二实施例的互连基板相同。
首先，将处理模拟信号的模拟电子元件301和处理数字信号的数字电子元件302安装到根据实施例的互连基板100的表面层上。
如图18所示，数字电子元件302的接地端与接地过孔303相连。接地过孔303与第一接地面102’和第二接地面103’相连，并且与第二电源面201绝缘。也就是说，接地过孔303在不与第二电源面201接触的状态下穿过在第二电源面201中设置的开口。此外，数字电子元件302的电源端与电源过孔304相连。电源过孔304与第二电源面201相连，并且与第一接地面102’和第二接地面103’绝缘。也就是说，电源过孔304在不与第一接地面102’和第二接地面103’接触的状态下穿过在第一接地面102’和第二接地面103’中设置的开口。
此外，模拟电子元件301的接地端(未示出)与第一接地面102’和第二接地面103’相连，并且与第一接地面101’绝缘。此外，模拟电子元件301的电源端(未示出)与第一电源面101’相连，并且与第一接地面102’和第二接地面103’绝缘。同时，可以与将上述数字电子元件302与所述面相连和与所述面绝缘的单元类似地实现用于实现模拟电子元件301的连接和绝缘状态的单元。
同时，第一接地面102’等价于第一实施例的结构体10中的第一导体102，第一电源面101’和第二电源面201等价于第一实施例的结构体10中的第三导体，并且第二接地面103’等价于第一实施例的结构体10中的第二导体103。
在数字电子元件302中产生的噪声的至少一部分通过接地过孔303和电源过孔304传播至由第一接地面102’和第二电源面201形成的第一平行平板以及由第二电源面201和第二接地面103’形成的第二平行平板。
在这种情况下，传播至上述平行平板的噪声直接地或者通过从平行平板末端的发射间接地到达模拟电子元件301，从而存在引起模拟电子元件301的减小的接收灵敏度或者故障的问题。实施例的互连基板100配置为解决上述问题。
也就是说，在根据实施例的互连基板100的区域(下文中称作“数字区域”，在该区域中与数字电子元件302相连的第二电源面201延伸)中，A层11的第一接地面102’、B层12的第二电源面201以及C层13的第二接地面103’分别用作结构体10的第一导体102、第三导体101和第二导体103，从而形成包括第一接地面102’、第二电源面201、第二接地面103’、互连111、第一开口105、第二开口106和导体过孔121在内的EBG结构。这种配置可以使得在数字电子元件302中产生的噪声不能传播至第一电源面101’在其上延伸的区域(下文中称作“模拟区域”)一侧。
此外，在根据实施例的互连基板100的模拟区域中，将A层11的第一接地面102’、B层12的第一电源面101’和C层13的第二接地面103’分别用作结构体10的第一导体102、第三导体101和第二导体103，从而形成包括第一接地面102’、第一电源面101’、第二接地面103’、互连111、第一开口105、第二开口106和导体过孔121在内的EBG结构。这种配置可以使得从数字区域传播的噪声不会传播至模拟电子元件301。
如图19所示，优选地，将多个结构体10设置为包围模拟电子元件301和数字电子元件302中的至少一个。然而，当将至少一个结构体设置在模拟电子元件301和数字电子元件302中的至少一个的外围中时，可以获得本发明的实质效果。因此，结构体10的布置图案可以采取多种形式。
此外，在实施例中，作为要保护免于噪声的电子元件的示例，已经作为示例描述了模拟电子元件301。然而，当电子元件是性能由于噪声影响而退化的部件或电路时，可以为其使用任意配置。例如，也可以考虑天线等。
此外，在实施例中，作为产生噪声的电子元件的示例，已经作为示例描述了数字电子元件302。然而，当电子元件是产生噪声的部件或电路时，可以为其使用任何配置。例如，也可以考虑电源电路等。
<第四实施例>
图20至图23是说明了根据本发明第四实施例的互连基板200的示例的顶视图。图20是说明了其上安装了数字电路模块401的互连基板200的表面的顶视图。此外，图21、22和23分别是说明了互连基板200的A层11、B层12和C层13的顶视图。同时，A层11、B层12和C层13之间的位置关系与第一实施例的位置关系相同。此外，在A层11、B层12和C层13中不存在数字电路模块401，但是为了示出每一个层与数字电路模块401之间的位置关系，在图21、22和23中用虚线示出了数字电路模块401。根据实施例的互连基板200除了以下各点之外与第二实施例的互连基板100相同。
根据实施例的互连基板200配置为使得将数字电路模块401安装到互连基板的表面，并且将数字电路模块401的多个接地端210与互连基板200的导体过孔121相连。
如图21和23所示，导体过孔121与A层11的第一接地面102’以及C层13的第二接地面103’电连接。如图22所示，导体121在不与第一电源面101’接触的状态下穿过在B层12的第一电源面101’中设置的第二开口106，从而与第一电源面101’电绝缘。
在B层12中，如图22所示，将第一开口105设置在当在平面图中观看时第一开口的至少一部分与数字电路模块401重叠的位置处。将多个互连111设置在第一开口105的内部。互连111形成为与第一接地面102’和第二接地面103’相对，例如其间插入了电介质。互连111的一端在第一开口105的边缘处与第一电源面101’相连，而互连的另一端形成为开路端。
根据实施例，因为可以使用位于数字电路模块401的下部的空闲区域形成EBG结构，可以在高密度互连基板中提供许多EBG结构。此外，因为可以将EBG结构设置在导体过孔121(作为从数字电路模块401到互连基板200的噪声传播路径)的附近，可以有效地抑制噪声的传播。
安装到互连基板200的电子元件不必局限于数字电路模块401，而是当在电子元件的正下方存在空闲空间时可以是任意电子元件。
同时，可以在与本发明内容一致的范围内对上述实施例和多个改进示例自然地进行组合。此外，在上述实施例和改进示例中，尽管已经具体地描述了每一个部件的功能等，可以在满足本发明的范围内不同地改变功能等。
本申请要求2010年9月28日递交的日本专利申请No.2010-217237的优先权，将其内容全部合并在此作为参考。

Claims (11)

1.一种电磁带隙EBG结构体，包括：
第一导体和第二导体，所述第一导体的至少一部分与所述第二导体的至少一部分彼此相对；
第三导体，所述第三导体插入到所述第一导体与所述第二导体之间，所述第三导体的至少一部分与所述第一导体和所述第二导体相对，并且所述第三导体具有第一开口；
互连，所述互连设置在所述第一开口的内部；以及
导体过孔，所述导体过孔与所述第一导体和所述第二导体电连接，并且与所述第三导体电绝缘，
其中所述互连与所述第一导体和所述第二导体相对，所述互连的一端在所述第一开口的边缘处与所述第三导体电连接，并且所述互连的另一端形成为开路端。
2.根据权利要求1所述的EBG结构体，其中所述导体过孔中的至少一个被设置在到所述互连与所述第三导体的连接部的距离等于或小于噪声电磁波的波长的1/2处。
3.根据权利要求1所述的EBG结构体，其中所述互连使用所述第一导体和所述第二导体作为返回路径来形成带状线。
4.根据权利要求1所述的EBG结构体，其中将多个所述互连设置在所述第一开口的内部。
5.根据权利要求1所述的EBG结构体，其中所述互连的所述另一端被分出支路。
6.根据权利要求1所述的EBG结构体，其中所述第三导体具有第二开口，并且
所述导体过孔在不与所述第三导体接触的状态下穿过所述第二开口的内部。
7.根据权利要求1所述的EBG结构体，其中所述导体过孔在不与所述第三导体和所述互连接触的状态下穿过所述第一开口的内部。
8.根据权利要求1所述的EBG结构体，其中所述第三导体具有多个内部设置有所述互连的所述第一开口。
9.一种互连基板，包括层叠结构，所述层叠结构形成为包括电导体和电介质，
其中所述互连基板包括在所述层叠结构内的至少一个根据权利要求1所述的EBG结构体。
10.根据权利要求9所述的互连基板，其中重复地排列所述EBG结构体。
11.根据权利要求9所述的互连基板，还包括至少一个电子元件，
其中所述第一导体、所述第二导体和所述第三导体中的至少一个与所述电子元件的接地端或电源端相连。
CN201180045864.XA 2010-09-28 2011-08-26 结构体和配线基板 Active CN103120038B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-217237 2010-09-28
JP2010217237 2010-09-28
PCT/JP2011/004766 WO2012042740A1 (ja) 2010-09-28 2011-08-26 構造体及び配線基板

Publications (2)

Publication Number Publication Date
CN103120038A CN103120038A (zh) 2013-05-22
CN103120038B true CN103120038B (zh) 2016-01-20

Family

ID=45892236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180045864.XA Active CN103120038B (zh) 2010-09-28 2011-08-26 结构体和配线基板

Country Status (4)

Country Link
US (1) US8952266B2 (zh)
JP (1) JP5725032B2 (zh)
CN (1) CN103120038B (zh)
WO (1) WO2012042740A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5380919B2 (ja) 2008-06-24 2014-01-08 日本電気株式会社 導波路構造およびプリント配線板
US9000306B2 (en) * 2010-06-02 2015-04-07 Nec Corporation Interconnect board and electronic apparatus
JP5694251B2 (ja) * 2012-07-27 2015-04-01 株式会社東芝 Ｅｂｇ構造体および回路基板
CN103596353B (zh) * 2012-08-17 2016-12-07 欣兴电子股份有限公司 线路结构及其制作方法
JP6125274B2 (ja) * 2013-02-27 2017-05-10 株式会社東芝 電子回路および電子機器
WO2014136595A1 (ja) * 2013-03-08 2014-09-12 日本電気株式会社 構造体、配線基板及び電子装置
KR20160045312A (ko) 2014-10-17 2016-04-27 삼성전자주식회사 안테나 장치 및 그를 포함하는 전자 장치
US10079415B2 (en) * 2015-02-12 2018-09-18 Nec Corporation Structure and wiring substrate
WO2017170394A1 (ja) * 2016-03-31 2017-10-05 日本電気株式会社 構造体、構造体の積層構造およびアンテナ構造
KR20180012981A (ko) * 2016-07-28 2018-02-07 삼성전자주식회사 검사 장치용 어댑터의 공용 보드, 공용 보드를 포함하는 검사 장치용 어댑터 및 검사 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814651A (zh) * 2009-02-24 2010-08-25 日本电气株式会社 使用了波导构造的天线及印刷电路板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483481B1 (en) * 2000-11-14 2002-11-19 Hrl Laboratories, Llc Textured surface having high electromagnetic impedance in multiple frequency bands
US6476771B1 (en) * 2001-06-14 2002-11-05 E-Tenna Corporation Electrically thin multi-layer bandpass radome
CN100477375C (zh) * 2003-10-15 2009-04-08 松下电器产业株式会社 共振器
US7157992B2 (en) 2004-03-08 2007-01-02 Wemtec, Inc. Systems and methods for blocking microwave propagation in parallel plate structures
JP2006246189A (ja) * 2005-03-04 2006-09-14 Mitsubishi Electric Corp ストリップ線路の接続構造
KR100723531B1 (ko) * 2006-06-13 2007-05-30 삼성전자주식회사 반도체 패키지 기판
US7737899B1 (en) * 2006-07-13 2010-06-15 Wemtec, Inc. Electrically-thin bandpass radome with isolated inductive grids
KR100851065B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR100851075B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
DE102008002568B4 (de) * 2007-06-22 2012-12-06 Samsung Electro - Mechanics Co., Ltd. Elektromagnetische Bandabstandstruktur und Leiterplatte
KR100867150B1 (ko) * 2007-09-28 2008-11-06 삼성전기주식회사 칩 캐패시터가 내장된 인쇄회로기판 및 칩 캐패시터의 내장방법
JP2009111132A (ja) * 2007-10-30 2009-05-21 Kyocera Corp 多層配線基板
JP5454471B2 (ja) * 2008-05-27 2014-03-26 日本電気株式会社 フィルター、プリント回路基板およびノイズ抑制方法
JP5380919B2 (ja) 2008-06-24 2014-01-08 日本電気株式会社 導波路構造およびプリント配線板
KR100956689B1 (ko) * 2008-06-27 2010-05-10 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814651A (zh) * 2009-02-24 2010-08-25 日本电气株式会社 使用了波导构造的天线及印刷电路板

Also Published As

Publication number Publication date
JPWO2012042740A1 (ja) 2014-02-03
US8952266B2 (en) 2015-02-10
WO2012042740A1 (ja) 2012-04-05
JP5725032B2 (ja) 2015-05-27
CN103120038A (zh) 2013-05-22
US20130126225A1 (en) 2013-05-23

Similar Documents

Publication Publication Date Title
CN103120038B (zh) 结构体和配线基板
CN101772859B (zh) 波导管的连接结构
CN103098567B (zh) 结构体和配线基板
US8035992B2 (en) Vertical transitions, printed circuit boards therewith and semiconductor packages with the printed circuit boards and semiconductor chip
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
WO2019057965A1 (en) PHASE CONTROL NETWORK ANTENNA
JP5725013B2 (ja) 構造体、配線基板および配線基板の製造方法
CN104124211A (zh) 具有波导转换元件的集成电路模块
JP2013510407A (ja) 多層回路部材とそのためのアセンブリ
JP2006024618A (ja) 配線基板
CN203040005U (zh) 印制电路板
US9666925B2 (en) Transmission line, a transmission line apparatus, and an electronic device
CN102293068B (zh) 多层印刷电路板
WO2011058702A1 (ja) 電子装置及びノイズ抑制方法
JP2015056719A (ja) 多層配線基板
CN102098866A (zh) 印刷电路板
KR100844218B1 (ko) 공통모드 여파가 가능한 고주파 전송 선로 소자
US8227707B2 (en) Coaxial connector mounted circuit board
JP5361024B2 (ja) 配線基板
CN115707171A (zh) 电路板、天线结构及电子设备
JP2008263360A (ja) 高周波基板装置
KR101887356B1 (ko) 도파관-전송선로 천이장치
WO2013001692A1 (ja) 電子装置及びノイズ抑制方法
JP5594855B2 (ja) 配線基板
CN108966480B (zh) 高频系统、通信链路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant