JP5070740B2 - マイクロ波モノリシック半導体集積回路 - Google Patents

Description

本発明は、マイクロ波・ミリ波帯で用いられるマイクロ波、ミリ波半導体モノリシック集積回路（以下、マイクロ波モノリシック半導体集積回路という）における機能回路ブロック間の電磁結合・相互干渉の低減技術に関する。

マイクロ波、ミリ波帯で用いられる半導体モノリシック集積回路は、高集積化の一途をたどっている。高周波半導体に於いては、その配線が分布定数的に扱われるため電磁結合がしやすい。そのため、同一半導体上に形成・集積化された複数の半導体回路ブロックは、それぞれの配線の相互干渉による回路性能劣化が顕著になりやすく、複合化の大きな障害になっている。特に、フィルター回路に関して、基本的に電磁結合と共振回路を用いて形成される場合が多いため、本質的に他回路の影響を受けやすく、同一半導体上に形成して性能を確保することは困難か、もしくは、回路レイアウト上の大きな制約を受けることになる。

このような背景から、特に、マイクロ波、ミリ波帯に用いられる半導体モノリシック集積回路において、モノリシックに機能集積化する上で、機能回路ブロック間の電磁結合・相互干渉の低減方法が大きな課題となっている。

この問題を解決する方法として、特許文献１では、半導体基板上面を、バンプを用いた金属壁により複数の長方形のブロックに分割し、その上に金属板を配置し、半導体基板に形成されたマイクロ波回路の各回路ブロックを金属壁と金属板によって覆うことにより、マイクロ波回路の回路ブロック間を隔てて遮蔽し、回路ブロック間の干渉を抑える技術が提案され、また、この金属板と対向する半導体基板の所定領域に、所定高さ以上のスルーホールを前後左右に所定間隔で配置することにより、高周波信号を半導体基板と金属壁及び金属板で囲まれた空間に閉じ込めることによって、半導体基板上に空洞共振器を形成する技術が提案されている。

特開平９−２６６３９４号公報

特許文献１に記載の発明によれば、半導体基板上面における回路ブロック間の干渉を抑えること、あるいは半導体基板上に空洞共振器を形成することが可能であるが、半導体基板内に形成された各回路ブロック間の該半導体基板を介しての電磁結合・相互干渉は抑えることができないという問題がある。それを解消するためには、各回路ブロック間にある程度の間隔を設ける必要があり、集積度が下がって集積回路が大型化するという問題がある。

本発明の目的は、上記問題点に鑑み、半導体基板内に形成された各回路ブロック間の電磁結合・相互干渉を、回路レイアウト上の制約を受けることなく、かつ集積度を下げることなく比較的簡単な構成で抑制することが可能な手段を提供することにある。

本発明は、複数の回路ブロックが配置された半導体基板からなるマイクロ波モノリシック半導体集積回路において、該半導体基板の裏面に設けられた接地導体と、該接地導体と接続されるとともに前記複数の回路ブロックの中で他の回路ブロックとの間の電磁結合を抑制する必要のある回路ブロックの前記他の回路ブロックとの境界に沿って１列に配列され該半導体基板表面に貫通する複数のヴィアホールと、前記半導体基板表面において前記電磁結合を抑制する必要のある回路ブロックと前記他の回路ブロックとの境界に配置されて前記複数のヴィアホールとそれぞれ接続された複数のボンディングパッドと、前記複数のボンディングパッド上にそれぞれ配置されて１列に配列された複数のバンプと、該複数のバンプ上に熱圧着されて前記電磁結合を抑制する必要のある回路ブロックの上面を覆う金属片とを備えたことを特徴としている。

即ち、本発明のマイクロ波・ミリ波で用いるモノリシック半導体集積回路では、基板裏面で接地導体と接続されて基板表面に貫通するヴィアホールを半導体基板上の特定の部分回路を囲むようにその周囲に適当な間隔で１列に配置するとともに、基板表面でこれらのヴィアホールと接続されたボンディングパッドを上記半導体基板上の特定の部分回路を囲むようにその周囲に適当な間隔で１列に配置する。そして、このボンディングパッドにバンプを形成し、さらに、その上に金属片を熱圧着することで、上記特定の部分回路を電磁的に分離する閉じた空間を形成し、該当回路と周辺回路の相互電磁結合を低減して、個々の回路性能を劣化させることなく所望の動作を可能にするものである。

その際、前記複数のバンプからなる列によって形成される前記回路ブロックの境界線と、前記複数のヴィアホールからなる列によって形成される前記回路ブロックの境界線を、前記半導体基板上面側からみて一致させることにより、電磁結合を抑制する必要のある回路ブロック周囲の、他の回路ブロックとの間の間隔を最小限とすることができ、高集積化あるいは小型化を図ることができる。

また、前記複数のヴィアホールのそれぞれの間隔、および前記複数のバンプのそれぞれの間隔は、前記電磁結合を抑制する対象周波数の空間波長の１／８以下に設定することが好ましい。

さらに、電磁結合を抑制する必要のある回路ブロックと前記他の回路ブロックとの境界に沿って隣り合って配置されているボンディングパッド間を接続する導体を、前記基板表面の前記電磁結合を抑制する必要のある回路ブロックと前記他の回路ブロックとの境界線に沿って配置すれば、前記電磁結合を抑制する上でより好ましい。

本発明では、基板裏面の接地導体と、この接地導体と接続されて半導体基板上の特定の部分回路を囲むように適当な間隔で配置されたヴィアホールと、該ヴィアホールと接続されて上記特定の部分回路を基板方面上で囲むように配置されたボンディングパッドと、該ボンディングパッド上に形成されたバンプと、該バンプに熱圧着されて上記特定の部分回路の上面を覆う金属片により、上記特定の部分回路を周辺回路から電磁的に分離する空間が形成されるので、機能回路ブロック間の電磁結合・相互干渉による個々の回路性能を劣化させることなく、複合機能としての正常な動作を、モノリシック半導体集積回路の集積度を下げることなく実現できる。

さらに本発明では、上記特定の部分回路を囲むヴィアホールおよびバンプの配置が、半導体基板上面側からみて上記特定の部分回路の境界線に沿うように同じ列に１列に配列されているので、周囲の回路ブロックとの間隔は最小限に抑えることができ、その分半導体集積回路の集積度を上げることが可能となり、小型化を図ることができる。

図１は、本発明の実施形態を示すマイクロ波モノリシック半導体集積回路基板の上面および断面の概略図、図２は、本発明の実施形態を示すマイクロ波モノリシック半導体集積回路の上面および断面の概略図であり、図３は、本発明の実施形態を示すマイクロ波モノリシック半導体集積回路の斜視図である。

本実施形態のマイクロ波モノリシック半導体集積回路基板は、図１に示すように、基板裏面に設けられた接地導体（１−４）に電気的に接続されているヴィアホール（１−１）が半導体上の特定の部分回路（１−３）を囲むように、その境界に沿って適当な間隔で１列に配置され、このヴィアホール（１−１）で裏面接地されたボンディングパッド（１−２）が同様に半導体上の特定の部分回路（１−３）を囲むように、その境界に沿って適当な間隔で１列に配置されている。

次に図２示すように、各ボンディングパッド（１−２）上にバンプ（２−１）を、半導体上の特定の部分回路（１−３）を囲むように形成する。その際、ヴィアホール（１−１）とバンプ（２−１）は、半導体集積回路基板の上面からみて、半導体上の特定の部分回路（１−３）の境界線に沿う同じ列に１列に配列されるように形成する。またバンプ（２−１）の形成は、フリップチップ搭載などで用いる金バンプ形成方法を用いてもよいし、その方法は特に問わない。但し、熱圧着で接続できる例えば金などを用いて形成されている必要がある。

次に、バンプ（２−１）の上に、図２に示すように、他回路との電磁結合を抑制したい部分を完全に覆うべく、金属片（２−２）を熱圧着する。その結果図２〜図３に示すように、底面を接地導体（１−４）で、側面をヴィアホール（１−１）、ボンディングパッド（１−２）およびバンプ導体柱（２−１）で、上面を熱圧着された金属片（２−２）で囲まれたシールド空間（２−３）が形成され、半導体上の特定の部分回路（１−３）はこのシールド空間（２−３）内に配置された状態となる。

ヴィアホール（１−１）の配置間隔、およびバンプ（２−１）の配置間隔は、想定している周波数の空間波長の１／８以下の間隔（Ｗ）で配置することが好ましい。そのような配置関係とすれば、効果的な側面遮蔽効果が得られ、問題となる回路を含んだ閉空間と外部との相互干渉を低減することができる。

図４は、マイクロストリップラインを用いたマイクロ波帯の単純な共振結合回路を用いて、本実施形態における、ヴィアホール（１−１）の間隔およびバンプ（２−１）の間隔を変化させた場合のシミュレーション例を示しており、図４（ａ）は本発明の構造を用いていない場合、図４（ｂ）はそれぞれの間隔を想定している周波数の空間波長の１／８とした場合、図４（ｃ）はそれぞれの間隔を想定している周波数の空間波長の１／１６とした場合を示している。また図５は、図４のシミュレーションの結果を示すグラフである。

図５のシミュレーションの結果を示すグラフから明らかなように、ヴィアホール（１−１）およびバンプ（２−１）の配置間隔を、それぞれ想定している周波数の空間波長の１／８以下に設定した場合、発明の構造を用いていない場合の空間結合と比較して、１５ｄＢ程度の電磁結合低減効果が得られており、本発明の構造を用いることで、回路配線間の相互干渉を大幅に低減できることを表している。

図６は、マイクロストリップラインを用いたマイクロ波帯の単純な共振結合回路を用いて、ヴィアホール（１−１）の間隔およびバンプ（２−１）の間隔を想定している周波数の空間波長の１／１６に固定した状態で、ヴィアホール（１−１）で裏面接地されたボンディングパッド（１−２）間を接続することにより、半導体表面上でヴィアホール同士を接続した本発明の他の実施形態におけるシミュレーション例を示し、図７は、図６のシミュレーションの結果を示すグラフである。

ボンディングパッド（１−２）間の接続は、例えば各ボンディングパッド（１−２）間に、半導体表面の上記特定の部分回路（１−３）の境界線に沿ってプリント配線導体を配置することにより実現できる。図６（ａ）では、ボンディングパッド（１−２）間の導体接続を１つおきに実施した場合を示しており、図６（ｂ）では、マイクロストリップラインの入出力ポートの位置を除く全てのボンディングパッド（１−２）間を導体接続した場合を示している。

図７のシミュレーションの結果を示すグラフから明らかなように、ヴィアホール（１−１）で裏面接地されたボンディングパッド（１−２）間を導体接続することによって、ボンディングパッド（１−２）間を導体接続しない場合と比較して、電磁結合低減効果が更に向上することを表しており、また、ボンディングパッド（１−２）間の導体接続箇所を多くなる程、電磁結合低減効果がより顕著となることを表している。

本発明の実施形態を示すマイクロ波モノリシック半導体集積回路基板の上面および断面概略図である。 本発明の実施形態を示すマイクロ波モノリシック半導体集積回路の上面および断面概略図である。 本発明の実施形態を示すマイクロ波モノリシック半導体集積回路の斜視図である。 本実施形態における、ヴィアホールおよびバンプの間隔を変化させた場合のシミュレーション例を示す図である。 図４のシミュレーション結果を示すグラフである。 ヴィアホールおよびバンプの間隔を固定した状態で、ヴィアホールで裏面接地されたボンディングパッド間を接続した本発明の他の実施形態おけるシミュレーション例を示す図である。 図６のシミュレーション結果を示すグラフである。

符号の説明

１−１ ヴィアホール
１−２ ボンディングパッド
１−３ 回路ブロック
１−４ 接地導体
２−１ バンプ
２−２ 金属片
２−３ シールド空間

Claims (4)

1. 複数の回路ブロックが配置された半導体基板からなるマイクロ波モノリシック半導体集積回路において、該半導体基板の裏面に設けられた接地導体と、該接地導体と接続されるとともに前記複数の回路ブロックの中で他の回路ブロックとの間の電磁結合を抑制する必要のある回路ブロックの前記他の回路ブロックとの境界に沿って１列に配列され該半導体基板表面に貫通する複数のヴィアホールと、前記半導体基板表面において前記電磁結合を抑制する必要のある回路ブロックと前記他の回路ブロックとの境界に配置されて前記複数のヴィアホールとそれぞれ接続された複数のボンディングパッドと、前記複数のボンディングパッド上にそれぞれ配置されて１列に配列された複数のバンプと、該複数のバンプ上に熱圧着されて前記電磁結合を抑制する必要のある回路ブロックの上面を覆う金属片とを備えたことを特徴とするマイクロ波モノリシック半導体集積回路。
2. 前記複数のバンプからなる列によって形成される前記回路ブロックの境界線と、前記複数のヴィアホールからなる列によって形成される前記回路ブロックの境界線は、前記半導体基板上面側からみて一致していることを特徴とする請求項１に記載のマイクロ波モノリシック半導体集積回路。
3. 前記複数のヴィアホールのそれぞれの間隔、および前記複数のバンプのそれぞれの間隔は、前記電磁結合を抑制する対象周波数の空間波長の１／８以下に設定されていることを特徴とする請求項１または２に記載のマイクロ波モノリシック半導体集積回路。
4. 前記電磁結合を抑制する必要のある回路ブロックと前記他の回路ブロックとの境界に沿って隣り合う前記ボンディングパッド間を接続する導体が、前記基板表面の前記電磁結合を抑制する必要のある回路ブロックと前記他の回路ブロックとの境界線に沿って配置されていることを特徴とする請求項１〜３のいずれか１項に記載のマイクロ波モノリシック半導体集積回路。
   

Images