JP3565979B2 - 高周波用半導体装置 - Google Patents

高周波用半導体装置 Download PDF

Info

Publication number
JP3565979B2
JP3565979B2 JP07339696A JP7339696A JP3565979B2 JP 3565979 B2 JP3565979 B2 JP 3565979B2 JP 07339696 A JP07339696 A JP 07339696A JP 7339696 A JP7339696 A JP 7339696A JP 3565979 B2 JP3565979 B2 JP 3565979B2
Authority
JP
Japan
Prior art keywords
frequency
semiconductor substrate
semiconductor device
microwave circuit
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07339696A
Other languages
English (en)
Other versions
JPH09266394A (ja
Inventor
威 花輪
裕二 井関
武史 宮城
和人 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP07339696A priority Critical patent/JP3565979B2/ja
Publication of JPH09266394A publication Critical patent/JPH09266394A/ja
Application granted granted Critical
Publication of JP3565979B2 publication Critical patent/JP3565979B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Waveguides (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はマイクロ波帯やミリ波帯などの高周波信号を扱う高周波用半導体装置に関する。
【0002】
【従来の技術】
図14に、マイクロ波帯やミリ波帯に用いられる従来の高周波用半導体装置の分解斜視図を模式的に示す。半導体基板101が実装基板102上にボンディングワイヤ103によって電気的に接続されている。また,104は図示されていないパッケージ本体に実装基板102が実装されているパッケージの蓋である。この蓋104とパッケージ本体とによって,パッケージにはほぼ閉じられた空間(チャンバ)が形成される。
【0003】
図示はしていないが,半導体基板101上には、トランジスタやダイオードなどの能動素子や配線・コンデンサ・インダクタなどの受動部品が形成され,マイクロ波回路が構成されている。また実装基板102上にもコンデンサ・インダクタ・抵抗などがチップ部品として形成され,これらと配線とによって回路が形成されている。
【0004】
この半導体装置では,外部との干渉を避けるためにパッケージが金属で形成され,これによってシールドが行われる。このようにチャンバが金属で覆われた空間の場合には空洞共振が存在する。
【0005】
空洞共振が起きる周波数は,このチャンバの大きさによって決定される。マイクロ波回路を伝送する高周波信号の周波数が空洞共振周波数以上であるとパッケージ全体に電磁波が蓄えられ,半導体基板101や実装基板102上に形成された回路に著しい悪影響を及ぼす。このため空洞共振周波数以上の周波数では装置の使用が不可能となる。
【0006】
空洞共振周波数はチャンバが大きくなるほど低くなるため,パッケージが大きいと高い周波数では使用不可能であり,また高い周波数で使用するためにパッケージの大きさを小さくすると,今度は1つの装置に十分な機能を盛り込むことができなくなる。
【0007】
【発明が解決しようとする課題】
上述したように従来の高周波用半導体装置では,半導体基板上のマイクロ波回路を伝送する高周波信号の周波数が高い場合,パッケージが大きいと使用不可能であり,また高い周波数に対応してパッケージの大きさを小さくすると、1つの装置に十分な機能を盛り込めないという問題があった。
【0008】
本発明は上記の問題を考慮してなされたもので,マイクロ波回路を伝送する高周波信号の周波数が高くても使用可能な高周波用半導体装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記の問題を解決するために本発明は請求項1の発明として、マイクロ波回路の一部をなすストリップ導体が上面に形成された半導体基板と、この半導体基板を実装するためのチャンバを有するパッケージと、前記半導体基板上の少なくとも外周部に形成された導体壁と、この導体壁と共に前記上面に形成されたマイクロ波回路を実質的に覆うように前記導体壁上に形成され、前記ストリップ導体とマイクロストリップ線路を構成する導体層を有する板とを備えた高周波用半導体装置を提供する。
【0010】
また請求項2の発明として,前記導体壁によって,前記上面に形成されたマイクロ波回路の少なくとも一部が前記上面に形成されたマイクロ波回路の他の部分と隔てられている請求項1記載の高周波用半導体装置を提供する。
また請求項3の発明として、前記導体層を一方の電極としたキャパシタを有する請求項1記載の高周波用半導体装置を提供する。
【0011】
請求項1の発明では,半導体基板上面に形成されたマイクロ波回路を伝送する高周波信号は,半導体基板上の外周部に形成された導体壁とこの導体壁上に形成された導体層とによってシールドされ,パッケージのチャンバには殆ど出て行かない。このため,チャンバが金属で覆われた空間だと仮定したときの空洞共振周波数より高周波信号の周波数が高くても装置が使用可能となる。
【0012】
また請求項2の発明では,マイクロ波回路を構成する高出力増幅回路(PA)・低雑音増幅回路(LNA)・発振回路(OSC)などの回路ブロックを導体壁によって隔てて遮蔽することにより,回路ブロック間の不要な干渉を防ぐことができる。
【0013】
【発明の実施の形態】
以下,本発明の実施形態を図面を参照しつつ説明する。
(第1の実施形態)
図1は本発明の第1の実施形態に係る高周波用半導体装置の模式的な分解斜視図である。
【0014】
図において1はGaAsなどを用いた半導体基板であり,この半導体基板1はアルミナセラミックスなどを用いた実装基板2上に接着され,ボンディングワイヤ3によって電気的に接続されている。また,4は図示されていないパッケージ本体に実装基板2が実装されているパッケージの蓋である。この蓋4とパッケージ本体とによって,パッケージにチャンバが形成される。なお,蓋4は実際には図1よりも半導体基板1に近いところに位置し,チャンバの形状はほぼ直方体となる。
【0015】
この図においては図示してないが,半導体基板1の上面には、トランジスタやダイオードなどの能動素子や配線・キャパシタ・インダクタなどの受動部品が形成され,マイクロ波回路が構成されている。また実装基板2上にもキャパシタ・インダクタ・抵抗などがチップ部品として形成され,これらと配線とによって回路が形成されている。
【0016】
そして半導体基板1上面の外周部には半田などを用いた導体壁としての金属壁5が形成され,この金属壁5上には42アロイなどを用いた板としての金属板6が,金属壁5に接して半導体基板1とおよそ平行に形成されている。金属板6の場合には導体層は金属板6そのものを指すことになる。本実施形態では,金属板6の取付は半田を用いたバンプを金属壁5として用い,このバンプをN 雰囲気中のリフローによって溶融することで行った。
【0017】
半導体基板1の上面に形成されたマイクロ波回路は,これらの金属壁5・金属板6によって実質的に覆われた構成となっている。すなわちマイクロ波回路を伝送する高周波信号は金属壁5・金属板6によってシールドされるため,パッケージのチャンバには殆ど出て行かない。従って、チャンバが大きくその空洞共振周波数がマイクロ波回路を伝送する高周波信号の周波数より低くても,装置が使用できなくはならない。
【0018】
また半導体基板1のマイクロ波回路と実装基板2に形成された回路との間で信号のやりとりが行われる場合,実装基板2に入出力される信号の周波数がチャンバの空洞共振周波数よりも低ければ,装置の使用が可能となる。
【0019】
このためには,例えば半導体基板1に形成されるマイクロ波回路の回路構成を図2に示すような構成とすればよい。
パッケージ外部の受信アンテナで受信された高周波信号はLNAで増幅された後,直接復調回路でベースバンド信号に変換され実装基板2に出力される。
【0020】
実装基板2からはベースバンド信号が入力され,このベースバンド信号はOSCによって制御される直接変調回路で高周波信号に変換される。そして高周波信号はPAによって増幅されてパッケージ外部の送信アンテナより送信される。
【0021】
また直接復調回路・直接変調回路・OSCは実装基板からの制御信号によって制御される。
ここでOSCとしては電圧制御発振器などを用いることができる。
【0022】
半導体基板上面に形成するマイクロ波回路をこのような構成とすれば,実装基板2に入出力される信号はベースバンド信号・制御信号となる。よって,チャンバがある程度の大きさを有していても,ベースバンド信号・制御信号の周波数を空洞共振周波数よりも低くすることが可能となる。
【0023】
例えば60GHz帯での使用を考えて100Mbps程度の伝送を行うと想定する。このとき制御信号は100Mbpsであるから,その周波数は最も高いところで100MHzの5〜7倍,すなわち500〜700MHzとなる。
【0024】
ここで、チャンバの空洞共振周波数の波長λaは直方体の最も面積の大きい長方形,図1の場合には実装基板2・蓋4で定義される長方形の対角線の長さによって決まる。具体的には対角線の長さがλa/2に対応する。
【0025】
チャンバが700GHzで空洞共振を起こさないように余裕をみて,その空洞共振周波数を1GHzとして計算すると,λa/2=約15cmとなる。これよりも対角線の長さが短ければ,制御信号の周波数よりも空洞共振周波数が低いことになり装置が使用できる。λa/2=約15cmよりも小さい形は,例えば約10cm角の正方形である。
【0026】
また,チャンバが空洞共振を起こさないためには,受信アンテナ・LNA間と送信アンテナ・PA間の配線を伝送する高周波信号についても考慮する必要がある。このためには,実装基板2上に溝を設けてこの溝に配線を埋め込むことによってシールドを施すなどの手段を用いればよい。
【0027】
さらに,実装基板2と信号のやりとりを行うため金属壁5に設けられた図1における開口部Cについても考慮が必要である。この開口部Cが大きいと,マイクロ波回路の高周波信号がチャンバに漏れ出してしまって,装置が使用できなくなるため好ましくない。従って開口部Cの大きさには漏れ出さないための条件が存在する。これを図3を用いて説明する。
【0028】
図3は図1の点線Dで囲った部分の拡大図である。開口部Cの幅をa,奥行きをxとする。開口部Cを導波管とみなし媒質中における波長をλとしたとき,λ>2aであれば開口部を通過する信号の電力Aは下記の式で表される。
【0029】
【数1】
Figure 0003565979
ただしA は入射したときの電力である。
【0030】
上記の式における2π{(1/2a)−(1/λ)}xの値が5であれば電力の減衰は40dB以上となる。一般的に、この程度の減衰があればアイソレーションはほぼ完全と見なせ,開口部Cが導波管としては働かないとみなせるので,λ>2aの条件で2π{(1/2a)−(1/λ)}x≧5が開口部Cの条件として好ましい。
【0031】
仮に60GHzで波長が短縮されずにλ=5mmだとすると,a=120μmでx=50μmであれば上記の条件を満たすことができる。
次に,図4に図1のA−B方向に沿った模式的な断面図を示す。図において7は半導体基板1上に形成された,図1では図示してないストリップ導体である。金属板6が半導体基板1とおよそ平行であるため,ストリップ導体7は金属板6を接地導体として,これと電磁的に結合した逆マイクロストリップ線路を形成する。この逆マイクロストリップ線路はマイクロ波回路を構成する一部分とすることができる。
【0032】
従来の高周波用半導体装置では,信号の伝送特性を考慮してストリップ導体の両側に接地導体を配置したコプラナ型の伝送線路を用いている場合が多い。この構造は半導体基板上にストリップ導体・接地導体の双方を形成するため,半導体基板の面積が増大してしまう。
【0033】
これに対して本実施形態の場合,接地導体となる金属板6は半導体基板1と積層された構造となっているため,半導体基板1の面積を増大させずにすむという利点がある。
【0034】
また,この逆マイクロストリップ線路は、電磁的な結合に関与するストリップ導体7と金属板6との間が,バンプをリフローしたときに用いたN によって充填された構造となっている。N は誘電正接が小さいため信号の伝送損失が小さく,従ってこの逆マイクロストリップ線路の伝送損失は極めて小さいものとなる。
【0035】
以上説明したように、本実施形態に係る高周波用半導体装置は装置の使用周波数がチャンバの空洞共振周波数に依存しない。従ってパッケ−ジの大きさを自由に設計できる。
【0036】
(第2の実施形態)
図5に本発明の第2の実施形態に係る高周波用半導体装置の模式的な分解斜視図を示す。図において図1と同一部分には同一符号を付けてあり,その部分に関する詳細な説明は省略し,以下同様とする。
【0037】
この高周波用半導体装置が第1の実施形態の高周波用半導体装置と異なる点は,金属壁5が半導体基板1上面の外周部だけでなく上面の内部にも形成され,これにより上面が複数の長方形の領域に分割されている点である。
【0038】
このようにすることによって,第1の実施形態で得られる効果に加えて,図2に示したマイクロ波回路の回路ブロック間を隔てて遮蔽することができ,回路ブロック間の干渉を抑えることができる。
【0039】
具体的には図6に示すようにLNA・直接復調回路・直接変調回路・OSC・PAのそれぞれを隔てるのが,回路ブロック間の干渉を防ぐためには最も望ましい方法である。
【0040】
しかしながら,図7に示すようにPAのみを他の回路ブロックと隔てる方法も考えられる。これは,PAの出力が大きいため他の回路ブロックに与える影響が大きいからである。具体的な影響としては,OSCの発振周波数が安定しなかったり,LNAの受信信号の品質を劣化させるなどがあるが,PAを金属壁5によって隔てることにより,このような影響を回避することができる。
【0041】
従来の高周波用半導体装置の場合には,干渉を避けるためには回路ブロック間の配線長を長くする必要があるが,信号の伝送損失を減らすことを考えると配線長を短くする必要があるという相反する要求があった。
【0042】
本実施形態はこの相反する要求を解決できるもので,回路ブロック間の配線長を短く保ったまま,干渉を抑えることが可能となる。
また,図5の複数の領域のうちで最も大きい領域の半導体基板1上面にはマイクロ波回路の他の部品を形成せず,この領域をOSCの空洞共振器として用いることも可能である。図5では長方形Eで示す領域が最も大きい領域に相当する。
【0043】
装置を60GHzで用いた場合には空洞共振器における空洞共振周波数も60GHzであるから,長方形Eの対角線の長さはλa/2=約2.5mmとなる。この程度の長さであれば,半導体基板1の大きさを2〜3mm角と小さくすることが十分可能となる。
【0044】
空洞共振器として用いる場合,長方形Eの半導体基板1上面を金属で覆い,これと金属壁5・金属板6とで金属で覆われた空間を形成することも可能であるが,図8に示すような方法で空洞共振器を形成することも可能である。
【0045】
図8はこの部分の模式的な断面図であり,金属壁5と実装基板2とが半導体基板1に形成された高さxのスルーホール8によって電気的に接続されている。また,スルーホール8は紙面奥行き方向にもaで示す間隔とほぼ同様な間隔で形成されているものとする。
【0046】
この間隔a・高さxは上述の図3のところで説明した幅a・奥行きxと等価なものであり,従ってλ>2aの条件で2π{(1/2a)−(1/λ)}x≧5であればスルーホール8間が導波管としては働かないとみなせ,高周波信号が半導体基板1・金属壁5・金属板6で囲まれた空間に閉じこめられる。このため,空洞共振器として用いることが可能になる。
【0047】
なお空洞共振器以外の領域にも同様にしてスルーホールを形成し,これらの領域においても空洞共振が起こるようにしてもよい。このようにしても,空洞共振器として用いる領域が最も大きいため,この空洞共振周波数が最も低く,しかもこの空洞共振周波数は装置で使用する周波数であるので,他の領域が高い空洞共振周波数を有していても装置としては使用できる。
【0048】
このようなスルーホール8による信号の閉じ込めは,マイクロ波回路を伝送する高周波信号がチャンバに出て行かなくするために特に有効な手段となる。これは,仮にスルーホール8を設けないとすると,高周波信号が半導体基板1を通ってチャンバに出て行ってしまう可能性もあるからである。
【0049】
従って,分割された領域のうちの1つを空洞共振器として用いない場合においても,スルーホール8を用いて各々の領域で空洞共振が起こるようにしてもよい。この場合にも,最も低い空洞共振周波数が装置の使用周波数以上であれば装置としては問題がない。さらに上述の第1の実施形態にこのような構造を用いてもよい。
【0050】
以上の第1・第2の実施形態では,実装基板2に入出力される信号がベースバンド信号・制御信号であるマイクロ波回路の場合について説明したが,ベースバンド信号ではなく中間周波信号が実装基板2に入出力される図9のようなマイクロ波回路を用いてもよい。なお図9においては制御信号を省略している。
【0051】
図9の場合には,LNAからの信号はOSCで制御される周波数変換回路によって中間周波信号に変換され,この中間周波信号が実装基板2に形成された中間周波増幅フィルタで増幅されて,さらに復調回路でベースバンド信号に変換される。
【0052】
このような場合でも,中間周波信号の周波数がチャンバの空洞共振周波数よりも低ければ装置として使用することができる。
以下に第3〜第5の実施形態を説明するが、これらの実施形態は第1・第2の実施形態に付加価値を加えるものであって、第1・第2の実施形態のどちらとも組み合わせ可能である。
【0053】
(第3の実施形態)
図10に本発明の第3の実施形態に係る高周波用半導体装置の一部斜視図を示す。この図ではパッケージを省略してある。
【0054】
この高周波用半導体装置は,第1・第2の実施形態ではパッケージ外部に設けられていたアンテナをパッケージ内部に組み込んだものである。具体的には,実装基板2上に設けられポリテトラフルオロエチレン(テフロン)などを用いた誘電体基板9上に,Auなどの金属を用いた円形のパッチアンテナ10が形成され,半導体基板1と誘電体基板9とがリボンワイヤによって近接して接続されている。
【0055】
このように実装基板2上にパッチアンテナ10を設ける場合には,パッチアンテナが装置の使用周波数の信号を送受信するため,チャンバが金属で覆われた空間だと空洞共振周波数の低いチャンバによって空洞共振周波数が決まってしまい都合が悪い。そこでパッケージに空洞共振が起こらないように,蓋に開口部を設けるか,蓋の少なくとも一部を樹脂などの非導電性材料とする。これによって装置が使用可能になる。
【0056】
本実施形態では,パッチアンテナ10は半導体基板1に近接して設けられた誘電体基板9上に設けられているので,半導体基板1上面のマイクロ波回路とパッチアンテナ10の距離が近くなる。従って装置外部にアンテナが設けられている第1・第2の実施形態よりも信号の伝送損失が少なくなる。
【0057】
また半導体基板1上面のマイクロ波回路は金属壁5・金属板6によって覆われているため,アンテナから送受信される信号がマイクロ波回路に影響を及ぼすことを防止できる。
【0058】
(第4の実施形態)
図11に本発明の第4の実施形態に係る高周波用半導体装置の模式的な分解斜視図を示す。
【0059】
この高周波用半導体装置が第1・第2の実施形態の半導体装置と異なる点は,金属板6に開口部11を設けた点である。この開口部11の役割を,開口部11部分を切った断面図である図12によって説明する。
【0060】
図12で開口部11に対応する半導体基板1の部分に形成されているのは,半導体レーザやフォトダイオードなどの光半導体素子13であり,開口部12を通って光半導体素子13に光が入出力できるような構造となっている。この場合,装置に光が入出力できるようパッケージにも開口部が設けられている。
このような構造を採用することによって,光を用いる用途にも装置が適用可能となる。
【0061】
(第5の実施形態)
図13に本発明の第5の実施形態に係る高周波用半導体装置の模式的な断面図を示す。
【0062】
この高周波用半導体装置は金属板6を薄膜コンデンサとして利用したものである。すなわち金属壁5上の金属板6aの上にTa などの高誘電率材料を用いた誘電体層14を設け,その上にさらに金属板6bを設けることによって金属板6a・誘電体層14・金属板6bを薄膜コンデンサとして用いる。
【0063】
金属板6bを電源V側,金属板6aを接地側にすることにより,薄膜コンデンサを電源・接地間のデカップリング用コンデンサとして用いることができ,これによってマイクロ波回路の動作が安定化する。
【0064】
なお使用周波数が60GHzの場合には,複数必要なコンデンサのうち最も容量の小さいコンデンサは容量が0.1〜数pf程度で,それほど大きな面積を必要としない。そこで,複数のうちでも低い周波数に対応した大きな面積を必要とするコンデンサを図13のように形成すれば,実装基板2で必要なコンデンサの面積が減り装置が小型化できる。
【0065】
以上,本発明の実施形態を説明したが,本発明は上述の実施形態に限定されるものではない。
半導体基板1にSiなどを用いてもよいし,実装基板2に他のセラミックスやあるいは樹脂などを用いてもよい。パッケージとして43アロイ,Cu,Auなどを用いてもよい。
【0066】
また金属板6としてCu,Auなどの熱伝導率がよい金属を用いれば,金属板6から熱放散を行わせることができる。金属板6の代わりの板として,下部に金属などの導体層を設けた誘電体基板を用いてもよい。誘電体基板の材料としては,セラミックス・フッ素系樹脂などを用いることが可能である。誘電体基板を用いれば,この上にアンテナを形成することも可能となる。
【0067】
さらに半導体基板1と金属板6との間はN で充填されてなくてもよい。例えば空気でもよいし,ベンゾシクロブテンなどの樹脂が封止されていてもよい。これは,空気,樹脂いずれも誘電正接が小さいため伝送損失が少ないからである。
【0068】
パッチアンテナとして,円形だけでなく方形のものを用いてもよいし,それらをアレイ状に配置し指向性を持たせたものを用いてもよい。
また薄膜コンデンサの誘電体層14としては,ZrO ,Pb−Ti−O,SrTiO ,TiO ,PbO,(Mg,Ca)TiO ,La TiO などを用いることが可能である。
【0069】
さらには,1つの半導体基板1にマイクロ波回路の全てを形成するのではなく,回路ブロックごとに異なる半導体基板を用い,これら複数の半導体基板を実装基板2に埋め込んでシールドするような構造の装置にも本発明は適用可能である。
以上の実施形態を組み合わせることも可能であるし,その他本発明の要旨を逸脱しない範囲で種々の変形が可能である。
【0070】
【発明の効果】
以上説明したように本発明によれば,マイクロ波回路を伝送する高周波信号の周波数が高くても使用可能な高周波用半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る高周波用半導体装置の模式的な分解斜視図。
【図2】本発明の第1の実施形態に係る高周波用半導体装置のマイクロ波回路ブロック図。
【図3】本発明の第1の実施形態に係る高周波用半導体装置の模式的な一部拡大斜視図。
【図4】本発明の第1の実施形態に係る高周波用半導体装置の模式的な断面図。
【図5】本発明の第2の実施形態に係る高周波用半導体装置の模式的な分解斜視図。
【図6】本発明の第2の実施形態に係る高周波用半導体装置のマイクロ波回路ブロック図。
【図7】本発明の第2の実施形態に係る高周波用半導体装置のマイクロ波回路ブロック図。
【図8】本発明の第2の実施形態に係る高周波用半導体装置の模式的な一部断面図。
【図9】本発明に係る高周波用半導体装置のマイクロ波回路ブロック図。
【図10】本発明の第3の実施形態に係る高周波用半導体装置の模式的な一部斜視図。
【図11】本発明の第4の実施形態に係る高周波用半導体装置の模式的な分解斜視図。
【図12】本発明の第4の実施形態に係る高周波用半導体装置の模式的な一部断面図。
【図13】本発明の第5の実施形態に係る高周波用半導体装置の模式的な断面図。
【図14】従来の高周波用半導体装置の模式的な分解斜視図。
【符号の説明】
1…半導体基板;2…実装基板;3…ボンディングワイヤ;4…パッケージの蓋;5…金属壁;6…金属板

Claims (3)

  1. マイクロ波回路の一部をなすストリップ導体が上面に形成された半導体基板と、
    この半導体基板を実装するためのチャンバを有するパッケージと、
    前記半導体基板上の少なくとも外周部に形成された導体壁と、
    この導体壁と共に前記上面に形成されたマイクロ波回路を実質的に覆うように前記導体壁上に形成され、前記ストリップ導体とマイクロストリップ線路を構成する導体層を有する板と
    を備えた高周波用半導体装置。
  2. 前記導体壁によって、前記上面に形成されたマイクロ波回路の少なくとも一部が前記上面に形成されたマイクロ波回路の他の部分と隔てられている請求項1記載の高周波用半導体装置。
  3. 前記導体層を一方の電極としたキャパシタを有することを特徴とする請求項1記載の高周波用半導体装置。
JP07339696A 1996-03-28 1996-03-28 高周波用半導体装置 Expired - Fee Related JP3565979B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07339696A JP3565979B2 (ja) 1996-03-28 1996-03-28 高周波用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07339696A JP3565979B2 (ja) 1996-03-28 1996-03-28 高周波用半導体装置

Publications (2)

Publication Number Publication Date
JPH09266394A JPH09266394A (ja) 1997-10-07
JP3565979B2 true JP3565979B2 (ja) 2004-09-15

Family

ID=13517007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07339696A Expired - Fee Related JP3565979B2 (ja) 1996-03-28 1996-03-28 高周波用半導体装置

Country Status (1)

Country Link
JP (1) JP3565979B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4529110B2 (ja) * 2001-02-15 2010-08-25 日本電気株式会社 半導体装置
JP2004342948A (ja) * 2003-05-19 2004-12-02 Tdk Corp 電子部品モジュール
JP5070740B2 (ja) * 2006-06-06 2012-11-14 日本電気株式会社 マイクロ波モノリシック半導体集積回路
JP5170232B2 (ja) * 2008-02-28 2013-03-27 日本電気株式会社 電磁シールド構造およびそれを用いた無線装置、電磁シールドの製造方法
WO2018029921A1 (ja) * 2016-08-09 2018-02-15 株式会社村田製作所 半導体パッケージ、及び、配線基板

Also Published As

Publication number Publication date
JPH09266394A (ja) 1997-10-07

Similar Documents

Publication Publication Date Title
EP0595346B1 (en) Composite microwave module assembly and its connection structure
US5138436A (en) Interconnect package having means for waveguide transmission of rf signals
US7239222B2 (en) High frequency circuit module
US6420937B1 (en) Voltage controlled oscillator with power amplifier
US6456172B1 (en) Multilayered ceramic RF device
US6335669B1 (en) RF circuit module
JP3662219B2 (ja) 積層高周波モジュール
EP1094538A2 (en) Multilayered ceramic RF device
US20080074204A1 (en) High-Frequency Oscillator Circuit and Transmitter-Receiver
US6359536B1 (en) High frequency multi-layer module with electronic component receiving aperture and conductive via
US6922119B2 (en) Surface acoustic wave filter adapted to restrain undue temperature rise
JP3565979B2 (ja) 高周波用半導体装置
JP3515854B2 (ja) 高周波電力増幅回路装置
JP5444915B2 (ja) 高周波モジュール及び高周波モジュールの製造方法
JP2616698B2 (ja) 複合高周波回路モジュール
JP3885826B2 (ja) 誘電体共振器装置、発振器および送受信装置
JP2001257415A (ja) 光半導体装置
JPH1022415A (ja) 高周波用半導体装置
JP2007027684A (ja) 電子部品モジュール
JPH08274512A (ja) マイクロ波半導体集積回路装置
WO2023053228A1 (en) Semiconductor device
JP3569481B2 (ja) ミリ波半導体装置
JP2010272585A (ja) フリップチップ実装構造
JP2001053508A (ja) 高周波回路部品の実装構造
JP3925929B2 (ja) マイクロ波・ミリ波装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040609

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees