JP2003273277A - 高周波集積回路モジュール - Google Patents

高周波集積回路モジュール

Info

Publication number
JP2003273277A
JP2003273277A JP2002070370A JP2002070370A JP2003273277A JP 2003273277 A JP2003273277 A JP 2003273277A JP 2002070370 A JP2002070370 A JP 2002070370A JP 2002070370 A JP2002070370 A JP 2002070370A JP 2003273277 A JP2003273277 A JP 2003273277A
Authority
JP
Japan
Prior art keywords
integrated circuit
mounting board
frequency signal
frequency
multilayer mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002070370A
Other languages
English (en)
Other versions
JP4081284B2 (ja
Inventor
Toshihiro Shimura
利宏 志村
Yoji Ohashi
洋二 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002070370A priority Critical patent/JP4081284B2/ja
Priority to US10/277,485 priority patent/US6807063B2/en
Publication of JP2003273277A publication Critical patent/JP2003273277A/ja
Application granted granted Critical
Publication of JP4081284B2 publication Critical patent/JP4081284B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0243Printed circuits associated with mounted high frequency components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6627Waveguides, e.g. microstrip line, strip line, coplanar line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00015Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1903Structure including wave guides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10727Leadless chip carrier [LCC], e.g. chip-modules for cards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10969Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Waveguides (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

(57)【要約】 【課題】 マイクロ波帯やミリ波帯という極めて高い周
波数帯の高周波信号を扱う集積回路を実装する場合にお
いても、不要な高周波成分の漏れの伝播を極力抑制し
て、集積回路の一辺に複数設けられる高周波信号端子間
の最低限必要なアイソレーションを確保できるようにす
る。 【解決手段】 多層実装基板1の集積回路2が実装され
る一方の面に設けられた集積回路接続部21〜23と一
端がスルーホール21a〜23aにより接続されるとと
もに、多層実装基板1の他方の面において集積回路2の
上記一辺に対応する辺側に集積回路2の高周波信号端子
71〜73の間隔よりも広い間隔で設けられた複数の外
部接続端子部41〜43と他端が接続される、複数の高
周波信号線路31〜33の間に、多層実装基板1の両面
をグランド接続し高周波信号の伝播を制限する高周波制
限部材50を高周波信号線路31〜33に沿って設け
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マイクロ波帯やミ
リ波帯などの高周波で動作する集積回路(IC:Integr
ated Circuit)を実装する高周波集積回路モジュールに
関する。
【0002】
【従来の技術】近年、マイクロ波帯やミリ波帯で動作す
るICチップのマルチファンクション化が進み、1つの
ICに3つ以上のRF(Radio Frequency)信号端子が
必要となってきている。ここで、ICチップ内ではRF
信号端子の幅は狭く、他のRF信号端子とのアイソレー
ションは確保されている。
【0003】一般に、ICチップを実装するパッケージ
の線路幅は二次実装時の信号線路接続を考慮して、IC
チップの端子幅より太くするように基板厚などの選択を
し、且つ、伝送及び反射特性も確保している。図19に
従来の高周波ICモジュールの模式的な平面図を示す。
この図19に示す高周波ICモジュール100は、例え
ば、ICチップ110と、メタルプレート(メタル基
板)101と、このメタルプレート101と一体成形さ
れメタルプレート101の一辺側においてRF信号のフ
ィードライン部を構成するセラミックプレート(セラミ
ック基板)102aと、メタルプレート101と一体成
形され上記一辺側と対向する辺側のRF信号のフィード
ライン部を構成するセラミックプレート102bとをそ
なえて構成されている。
【0004】そして、一方のセラミックプレート102
a上には、ICチップ110のRF信号端子111とワ
イヤボンディング等で接続された引き出し線路(マイク
ロストリップライン)103が設けられ、他方のセラミ
ックプレート102b上には、ICチップ110の一辺
に設けられた3つのRF信号端子112,113,11
4とそれぞれワイヤボンディング等で接続された3本の
引き出し線路(マイクロストリップライン)104,1
05,106がそれぞれ設けられている。なお、図19
において、符号107はICチップ110の密封のため
のキャップが実装される位置を示している。
【0005】このように一辺に複数のRF信号端子11
2,113,114をもつICチップ110としては、
例えば、複数系統の受信RF信号から1系統を選択する
スイッチとしての機能をもつものが考えられ、具体的に
は、アダプティブアレイアンテナを用いた高周波受信回
路などへの適用がある。
【0006】
【発明が解決しようとする課題】しかしながら、上述の
ごとく一辺に複数のマイクロストリップライン104,
105,106をもつパッケージ(図19においてIC
チップ110を除く部分)にICチップ110を実装す
ると、パッケージ側のマイクロストリップライン10
4,105,106の線路幅がICチップ110のRF
信号端子に比べて太いため、ICチップ110単体の特
性に比べて各RF信号端子間のアイソレーションが劣化
してしまう。
【0007】即ち、各マイクロストリップライン10
4,105,106の線路長により互いに結合(カップ
リング)を起こし、その長さに起因する特定の周波数に
て共振が生じ急激な伝送特性の劣化を招いてしまうので
ある。図20に、互いに近接しているマイクロストリッ
プラインの電磁界シミュレーションを行なう際のレイア
ウト例、図21(a),図21(b)に、このレイアウ
トでのシミュレーションによる伝送特性例を示す。な
お、本シミュレーションで用いた基板はセラミック基板
で、太さ0.2mmのマイクロストリップラインが間隔
1mmで並んでいるものと仮定した。また、図21
(a)には図2に示す入力ポート“1”からRF信号
(例えば、30GHz(ギガヘルツ)以上)を入力した
場合の反射特性、図21(b)には同じく入力ポート
“1”からRF信号を入力した場合のスルー特性を表し
ている。
【0008】この場合、マイクロストリップライン間の
間隔が狭いため、線路長でカップリングを起こし、図2
1(a)及び図21(b)中に符号121〜128に示
すように、線路長に起因する特定の周波数にて共振が発
生し急激な伝送特性(反射特性,スルー特性)の劣化
(つまり、アイソレーションの劣化現象)が見られる。
これに対し、マイクロストリップライン間の間隔を例え
ば1.5mm,3.0mmと広くしてゆくと、図22
(a)及び図22(b),図23(a)及び図23
(b)にそれぞれ示すように、線路長に起因する共振が
発生しにくくなりアイソレーションの劣化現象がみられ
なくなることがわかる。なお、マイクロストリップライ
ン間の間隔を1.5mmにしたときの伝送特性を示す図
が図22(a)及び図22(b)であり、3.0mmに
したときの伝送特性を示す図が図23(a)及び図23
(b)である。
【0009】このように、二次実装のためのマイクロス
トリップライン間は互いの距離をある程度離して配置す
る必要がある。しかし、ICチップ110のRF信号端
子112,113,114の間隔は狭いので、どうして
もライン間隔が狭くなってしまう部分が生じてしまう。
そのため、数GHz程度のRF信号を扱う場合には、そ
れほど問題とならないが、例えば30GHz以上の極め
て高い周波数のRF信号を扱うような場合には、上記ラ
イン間隔の狭い部分によるアイソレーションの劣化も無
視できなくなる。
【0010】特に、上記30GHz以上という高い周波
数では、波長が数ミリ程度となり、ICチップやパッケ
ージなどの部品の大きさにも性能が左右されるので、高
周波フリップチップ構造で高い利得を得ようとすると、
不要な高周波成分の漏れにより回路動作自体が不安定に
なることもある。本発明は、このような課題に鑑み創案
されたもので、マイクロ波帯やミリ波帯という極めて高
い周波数帯の高周波信号を扱う集積回路を実装する場合
においても、不要な高周波成分の漏れの伝播を極力抑制
して、集積回路の一辺に複数設けられる高周波信号端子
間の最低限必要なアイソレーションを確保できるように
した、高周波集積回路モジュールを提供することを目的
とする。
【0011】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の高周波集積回路モジュール(請求項1)
は、下記のものをそなえたことを特徴としている。 (1)一辺に複数の高周波信号端子をもつ集積回路が実装
される多層実装基板 (2)この多層実装基板の該集積回路が実装される一方の
面に設けられ上記集積回路の複数の高周波信号端子とそ
れぞれ接続される複数の集積回路接続部 (3)上記多層実装基板の他方の面において上記集積回路
の上記一辺に対応する辺側にその集積回路の高周波信号
端子間隔よりも広い間隔で設けられた複数の外部接続端
子部 (4)上記の多層実装基板内に設けられ高周波信号を伝送
するための複数の高周波信号線路 (5)これらの高周波信号線路の一端と上記多層実装基板
の上記一方の面に設けられた上記集積回路接続部とを接
続する複数のスルーホール (6)上記の高周波信号線路の他端と上記多層実装基板の
他方の面に設けられた外部接続端子部とをそれぞれ接続
する複数のスルーホール (7)少なくとも、上記の多層実装基板内の高周波信号線
路間に、高周波信号線路に沿って設けられ、上記の多層
実装基板の両面をグランド接続し高周波信号の伝播を制
限する高周波制限部材 上述のごとく構成された本発明の高周波集積回路モジュ
ールでは、多層実装基板の一方の面に設けられた集積回
路の複数の高周波信号端子と、多層実装基板の他方の面
に設けられた複数の外部接続端子部との間で、高周波信
号が上記の各スルーホール及び高周波信号線路を通じて
多層実装基板内で伝送される。
【0012】この際、多層実装基板内の各高周波信号線
路は集積回路の高周波信号端子の端子間隔よりも広い間
隔で配置されており、しかも、それぞれの間には多層実
装基板の両面をグランド接続し高周波信号の伝播を制限
する高周波制限部材が高周波信号線路に沿って設けられ
ているので、多層実装基板内での高周波信号の漏れ成分
の伝播による不要な線路間結合と不要な伝播モードの発
生による共振現象とを抑制することができる。
【0013】ここで、上記の高周波制限部材は、例え
ば、上記の各スルーホールとは別に、該多層実装基板内
において少なくとも上記の高周波信号線路間に高周波信
号線路に沿って設けられ多層実装基板の両面をグランド
接続する複数のスルーホールにより構成されていてもよ
い。このようにすれば、既知のスルーホール加工技術を
用いて比較的簡易に上述した線路間結合と共振現象とを
抑制することが可能となる(請求項2)。
【0014】また、上記の集積回路接続部又は外部接続
端子部もしくはこれらの双方には、それぞれ、コプレー
ナ線路により構成するのが好ましい。このようにすれ
ば、多層実装基板の集積回路が実装される面やその反対
面において、信号線露出部分を最小限にすることができ
る(請求項3,4)。次に、本発明の他の態様の高周波
集積回路モジュール(請求項5)は、下記のものをそな
えたことを特徴としている。
【0015】(1)一辺に複数の高周波信号端子をもつ集
積回路が実装される一次多層実装基板 (2)この一次多層実装基板の集積回路が実装される一方
の面に設けられ上記の集積回路の複数の高周波信号端子
とそれぞれ接続される複数の集積回路接続部 (3)上記の一次多層実装基板の他方の面において上記集
積回路の上記一辺に対応する辺側に集積回路の高周波信
号端子間隔よりも広い間隔で設けられた複数の外部接続
端子部 (4)上記の一次多層実装基板の他方の面に設けられ上記
外部接続端子部とそれぞれ一端が接続された複数の高周
波信号線路 (5)上記の他方の面に設けられた高周波信号線路の他端
と上記一方の面に設けられた集積回路接続部とをそれぞ
れ接続する複数のスルーホール (6)上記の一次多層実装基板の他方の面とバンプ接続さ
れる二次多層実装基板 (7)少なくとも、該高周波信号線路に沿って設けられ、
上記の一次多層実装基板の他方の面に設けられた高周波
信号線路間に相当する位置と上記の一次多層実装基板の
一方の面とをグランド接続し高周波信号の伝播を制限す
る高周波制限部材 上述のごとく構成された本発明の高周波集積回路モジュ
ール(請求項5)では、多層実装基板の一方の面に設け
られた集積回路の複数の高周波信号端子と、多層実装基
板の他方の面に設けられた複数の外部接続端子部との間
で、高周波信号が上記の各スルーホール及び高周波信号
線路を通じて多層実装基板の他方の面において伝送され
る。
【0016】この際、各高周波信号線路はそれぞれその
一端が集積回路の高周波信号端子の端子間隔よりも広い
間隔で配置された外部接続端子部に接続されており、そ
れぞれの間に相当する位置において多層実装基板の両面
をグランド接続し高周波信号の伝播を制限する高周波制
限部材が高周波信号線路に沿って設けられており、しか
も、二次多層実装基板との接続により一次多層実装基板
の他方の面に設けられた各高周波信号線路は閉じた空間
内に位置することになるので、一次多層実装基板内に高
周波信号線路を設ける場合に比して、より簡易な構造
で、高周波信号の漏れ成分の伝播による不要な線路間結
合と不要な伝播モードの発生による共振現象とを抑制す
ることができる。
【0017】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 (A)第1実施形態の説明 図1は本発明の第1実施形態としての高周波ICモジュ
ールを示す模式的平面図で、この図1において、1は一
次多層実装基板(以下、単に「実装基板1」ともい
う)、2はこの一次多層実装基板1上に実装されたIC
チップ(集積回路)をそれぞれ表す。また、図2は図1
においてICチップ2を実装しない状態での一次多層実
装基板の模式的平面図、図3は図1及び図2に示す一次
多層実装基板1の裏面(ICチップ2が実装される面と
反対の面)を示す模式的平面図である。
【0018】さらに、図4は図1に示す実装基板1のA
−A断面図、図5は図1に示す実装基板1のB−B断面
図、図6は図1に示す実装基板1のC−C断面図、図7
は図1に示す実装基板1のD−D断面図をそれぞれ示
す。ただし、これらの図4〜図7に示す各断面図は、図
1においてフリップチップ実装されたICチップ2と実
装基板1との間に封じ樹脂15を注入し、さらに実装基
板1の表面全体をモールド樹脂16で覆ってICチップ
2を固定した状態での断面図をそれぞれ表している。
【0019】そして、実装基板1は、図1及び図4に示
すように、セラミック基板等の誘電体基板11を有して
おり、この誘電体基板11の一方の面(ICチップ実装
面)には、図1に示すように、ICチップ2の紙面左側
の一辺に設けられた1つの電極(RF信号端子)70と
接続されるコプレーナ線路20と、ICチップ2の紙面
右側の一辺に複数(3つ)設けられた電極(RF信号端
子)71,72,73とそれぞれ接続されるコプレーナ
線路(集積回路接続部)21,22,23と、これらの
コプレーナ線路20〜23を避けて誘電体基板11のI
Cチップ実装面を部分的に被覆するメタルプレート(グ
ランドメタル)12(網がけ部参照)とが設けられてい
る。
【0020】このように、実装基板1とICチップ2と
の接続部に幅が狭く長さの短いコプレーナ線路20,2
1,22,23を用いることにより、ICチップ2の同
じ辺側にRF信号端子71,72,73との接続部が複
数設けられている場合でも、それらの間のアイソレーシ
ョン劣化を抑制することができるので、マイクロ波帯や
ミリ波帯の高周波信号を扱う場合でもICチップ2のフ
リップチップ実装が可能となる。
【0021】なお、「フリップチップ実装」とは、周知
のように、集積回路の実装方法の一種であり、図4及び
図5に示すように、メタルバンプ(接続用金属柱)27
を介して、裏返したICチップ2のメタルプレート(グ
ランドメタル)26と実装基板1(グランドメタル1
2)とを直接接続する実装方法である。この「フリップ
チップ実装」では、ワイヤボンディングに比べて、接続
長を大幅に短縮することができるので、寄生インダクタ
ンスなどによる影響を低減できるというメリットがあ
る。
【0022】また、図3に示すように、誘電体基板11
のICチップ実装面の反対面には、外部接続端子を構成
するコプレーナ線路40,41,42,43が設けられ
るとともに、これらのコプレーナ線路40〜43を避け
て誘電体基板11のICチップ実装面の反対面(非IC
チップ実装面)の全体を被覆するメタルプレート(グラ
ンドメタル)13が設けられている。
【0023】なお、メタルプレート12,13は、それ
ぞれ、誘電体基板11上に蒸着あるいはメッキ加工等に
より形成される。また、実装基板1の同じ辺側に位置す
る複数のコプレーナ線路(外部接続端子)41,42,
43については、端子間のアイソレーションを確保する
ために、図3に示すように、ICチップ実装面のコプレ
ーナ線路21,22,23(ICチップ2の同じ辺側に
複数設けられたRF信号端子71,72,73)の間隔
よりも可能な限り広い間隔で配置されている。
【0024】そして、図1,図3及び図4に示すよう
に、誘電体基板11内には、ICチップ実装面のコプレ
ーナ線路20,21,22,23(ICチップ2のRF
信号端子70,71,72,73)に対応して、4本の
ストリップライン(高周波信号線路)30,31,3
2,33が設けられており、それぞれの一端がスルーホ
ール20a,21a,22a,23aにより対応するコ
プレーナ線路20,21,22,23と接続され、それ
ぞれの他端がスルーホール30a,31a,32a,3
3aにより非ICチップ実装面のコプレーナ線路40,
41,42,43と接続される。
【0025】ここで、コプレーナ線路41,42,43
が上記のようにコプレーナ線路21,22,23の間隔
よりも広い間隔で配置されているので、本実施形態で
は、ストリップライン31,33については、図1及び
図3中に破線で示すように、ICチップ2から離れるほ
どライン間隔が広くなるよう誘電体基板11内において
クランク状に配置されている。勿論、このようにクラン
ク状に配置することが必須というわけでなく、直線状や
曲線状に配置されていてもよい。
【0026】以上の接続により、ICチップ2のRF信
号端子70,71,72,73(コプレーナ線路20,
21,22,23)と、実装基板1の裏面に設けられた
対応する外部接続端子40,41,42,43とが、誘
電体基板11内のストリップライン30,31,32,
33を介して電気的に接続されて、信号ラインが実装基
板1の裏面に取り出されることになる(図4参照)。
【0027】このように、ストリップライン40,4
1,42,43,スルーホール20a,21a,22
a,23a及び30a,31a,32a,33aを用い
て、信号ラインを取り出す面を実装基板1の裏面とし、
その裏面の外部接続端子をコプレーナ線路40,41,
42,43とすることで、二次実装基板への表面実装型
のモジュールとすることができる。なお、二次実装基板
への表面実装については後述する。
【0028】そして、上記の構成に加えて、本実施形態
の実装基板1には、図1〜図7中に示すように、上述し
たストリップライン30,31,32,33と接続され
たスルーホール20a,21a,22a,23a及び3
0a,31a,32a,33aとは別に、上記の各グラ
ンドメタル12及び13を接続(グランド接続)する複
数のスルーホール50(一部については符号省略)が設
けられている。
【0029】これらのスルーホール50は、図1〜図3
にそれぞれ示すように、基本的に、各ストリップライン
30,31,32,33をそれぞれ取り囲むように各ス
トリップライン30,31,32,33に沿って設けら
れており、これにより、ストリップライン30,31,
32,33を伝送する高周波信号(マイクロ波帯やミリ
波帯の信号)の不要な漏れ成分の伝播による悪影響が抑
制される。つまり、これらのスルーホール50は高周波
制限部材として機能するのである。
【0030】特に、本実施形態では、ストリップライン
31,32,33間にそれぞれストリップライン31,
32,33に沿ってスルーホール50が配列されている
ので、実装基板1の同じ辺側に設けられた各ストリップ
ライン31,32,33の近接部分間(ICチップ2の
同じ辺側に近接して複数設けられたRF信号端子71,
72,73の間)での不要な漏れ成分の結合と、当該漏
れ成分がグランドメタル12,13で挟まれた誘電体基
板11を導波管とする管内波長で共振することにより不
要な伝播モードが発生して不要な高周波信号成分が誘電
体基板11内をストリップライン31,32,33と交
差する方向(図7の紙面左右方向)に伝播することとが
それぞれ抑制される。従って、ストリップライン31,
32,33間のアイソレーションの劣化が大幅に抑制さ
れる。
【0031】このため、各スルーホール50の配置間隔
は使用高周波信号の波長に応じて定められる。即ち、一
般に、導波管は、その長辺の長さの2倍の波長(これを
遮断波長という)以上の波長の電磁波を伝播することが
できないので、遮断波長が使用高周波信号の波長となる
ように、スルーホール50の配置間隔を狭くしてスルー
ホール50の配置により構成される導波管の一辺の長さ
を短くすればよいのである。
【0032】なお、ストリップライン31,32,33
毎に異なる周波数(波長)の信号を伝送するような場合
には、それぞれの波長を考慮してスルーホール50の配
置間隔を設定すればよいことになる(例えば、最小波長
が遮断波長となるように配置間隔を設定する)。また、
本実施形態では、より大きなアイソレーション劣化抑止
効果を得るために、図1〜図3にそれぞれ示すように、
スルーホール50を、部分的に、ストリップライン3
0,31,32,33に沿って二重又は三重に配列した
り、ICチップ2の実装位置に相当する部分には密集し
て配列したりしている。ただし、勿論、少なくとも、同
じ辺側に設けられたストリップライン31,32,33
間(特に、近接部分間)にさえスルーホール50を設け
れば、或る程度のアイソレーション劣化抑止効果は期待
できる。
【0033】さらに、上記のように高周波制限部材を複
数のスルーホールにより構成することで、既知のスルー
ホール加工技術を用いて比較的簡易に上述したライン間
結合と共振現象とを抑制することが可能となるので、製
造コストを抑えることができるという利点も得られる。
また、本モジュールにかける樹脂は、2回に分け2種類
にしている。即ち、図4及び図5に示すように、初めの
封じ樹脂15で実装基板1とICチップ2との接続部を
覆ってしまうようにし、次のモールド樹脂16を1種類
目の封じ樹脂15よりも多くかけ固めてしまう。これに
より、ICチップ2が補強固定される。この場合、1種
類目の封じ樹脂15が実装基板1とICチップ2との接
続部を覆っているので、2種類目のモールド樹脂16は
誘電損失が悪いものでもよい。また、電波吸収体を2種
類目のモールド樹脂16に混ぜれば、ICチップ2の裏
面からの電波の不要放射を防ぐこともできる。ただし、
勿論、1種類の樹脂でICチップ2を覆うようにしても
よい。
【0034】さらに、上記のように後で樹脂モールド加
工を施す場合は、実装基板1とICチップ2とが一体固
定されるので、誘電体実装基板11には、薄いフィルム
状ものを用いることもできる。また、実装基板1の裏面
に設けられた外部接続端子(コプレーナ線路)40,4
1,42,43は二次実装のことを考慮してライン幅を
広くしてある。即ち、上述した構造を有する実装基板1
は、図8及び図9(図8におけるE−E断面図)に示す
ように、その裏面に設けられた外部接続端子40,4
1,42,43である各コプレーナ線路と、二次実装基
板3の表面に設けられた信号線路60,61,62,6
3とをそれぞれメタルバンプ(接続用金属柱)4を介し
て接続することにより、二次実装基板3上に表面実装モ
ジュールとして実装することができる。
【0035】このため、外部接続端子40,41,4
2,43である各コプレーナ線路は二次実装基板3の信
号線路60,61,62,63の線路幅に合わせてそれ
ぞれの線路幅が設計されるのである。このように、外部
接続端子40,41,42,43(信号線路60,6
1,62,63)の線路幅を広くしても、それぞれの線
路間隔が広いためアイソレーションの劣化は招かない。
なお、かかるメタルバンプ接続により実装基板1と二次
実装基板3との間に生まれる空間にも、例えば、電波吸
収体を含んだ樹脂を注入してもよい。
【0036】また、図8及び図9に示すように、二次実
装基板3は、誘電体基板64を有しており、その表面
(実装基板1の実装面)に信号線路60,61,62,
63と、実装基板1の面積に応じた面積のメタルプレー
ト(グランドメタル)65とが設けられており、その裏
面全体にメタルプレート(グランドメタル)63が設け
られており、各グランドメタル65,63を接続するス
ルーホール51が誘電体基板64内に適宜数設けられた
構造になっている。
【0037】このスルーホール51を設けることで、メ
タルバンプ4を介して放熱効果も向上する。 (A1)第1実施形態の第1変形例の説明 なお、ICチップ2は、例えば図10に示すように、そ
の内部に用いられる信号伝送線路25に逆マイクロスト
リップ線路などの信号線路を用い、ICチップ2表面に
近い層においてグランドメタル26により遮蔽した形に
してもよい。これにより、フリップチップ実装面の信号
線露出部は実装基板1とICチップ2との接続部の波長
に対して長くないコプレーナ線路20,21,22,2
3だけとなる。
【0038】したがって、ICチップ2を樹脂15,1
6でモールド固定する場合でも、信号の伝送に影響を直
接与える部分を最小限にでき、高周波線路特性に誘電体
基板11との接続のメタルバンプ27の高さ変動による
影響及び固定樹脂15,16の影響を与えることがな
い。その結果、マイクロ波帯やミリ波帯等の高周波帯で
も、端子間のアイソレーションを確保し、尚且つ、IC
チップ2をフリップチップ実装した樹脂モールドタイプ
の表面実装モジュールを実現できる。
【0039】 (A2)第1実施形態の第2変形例の説明 次に、図11は2つのICチップ2A(1×2端子)及
びICチップ2B(2×3端子)を1つの一次多層実装
基板1Aにフリップチップ実装した高周波ICモジュー
ルの構成を示す模式的平面図、図12はこの図11に示
す一次多層実装基板1Aの裏面を示す模式的平面図、図
13は図11におけるA′−A′断面図、図14は図1
1におけるB′−B′断面図をそれぞれ示す。ただし、
図11において封じ樹脂15及びモールド樹脂16の図
示は省略している。
【0040】そして、これらの図11〜図14に示すよ
うに、本変形例における一次多層実装基板1Aも、誘電
体基板11を有し、その表面には、ICチップ2AのR
F信号端子70,74,75との接続部を構成するコプ
レーナ線路20,81,82と、ICチップ2BのRF
信号端子76,77,71,73との接続部を構成する
コプレーナ線路83,84,21,22,23と、これ
らのコプレーナ線路20,81,82及び83,84,
21,22,23を避けて誘電体基板11を部分的に覆
うメタルプレート(グランドメタル)12とが設けら
れ、その裏面には、図3に示すものと同様の外部接続端
子(コプレーナ線路)40,41,42,43と、これ
らの外部接続端子40,41,42,43を避けて誘電
体基板11の全面を覆うメタルプレート(グランドメタ
ル)13とが設けられている。
【0041】そして、誘電体基板11内には、ストリッ
プライン30,31,32,33が設けられており、図
4に示すものと同様に、ストリップライン30の一端が
スルーホール20aによりICチップ2AのRF信号端
子70がメタルバンプ27を介してバンプ接続されるコ
プレーナ線路20と接続され、他端がスルーホール30
aにより裏面の外部接続端子40と接続される。
【0042】同様に、ストリップライン31,32,3
3の一端がそれぞれ対応するスルーホール21a,22
a,23によりICチップ2BのRF信号端子71,7
2,73がメタルバンプ27を介してバンプ接続される
コプレーナ線路21,22,23と接続され、他端がそ
れぞれ対応するスルーホール31a,32a,33aに
より裏面の外部接続端子41,42,43と接続され
る。
【0043】また、この場合も、図11及び図12に示
すように、アイソレーションの劣化を抑止するために、
第1実施形態と同様に、ストリップライン30,31,
32,33を取り囲むように、上下のグランドメタル1
2,13を接続するスルーホール50が設けられる。そ
して、誘電体基板11内のICチップ2A,2B間に相
当する位置には、各ICチップ2AのRF信号端子74
(コプレーナ線路81)とICチップ2BのRF信号端
子76(コプレーナ線路83)、ICチップ2AのRF
信号端子75(コプレーナ線路82)とICチップ2B
のRF信号端子77(コプレーナ線路84)とをそれぞ
れ接続するためのストリップライン35,36が設けら
れており、それぞれの一端がスルーホール81a,82
aによりICチップ2Aがコプレーナ線路81,82と
接続され、それぞれの他端がスルーホール83a,84
aによりコプレーナ線路83,84と接続される。
【0044】これにより、ICチップ2A,2B同士
が、誘電体基板11内のストリップライン35,36を
通じて互いに接続される。そして、この場合も、図11
及び図12に示すように、これらのストリップライン3
5,36を取り囲むように、上下のグランドメタル1
2,13を接続するスルーホール50が設けられる。こ
れにより、複数のICチップ2A,2B同士の信号接続
線路が複数本(ストリップライン35,36)必要な場
合でも、第1実施形態と同様に、必要なアイソレーショ
ンを確保できる。また、ICチップ2A,2Bの実装面
に露出する信号線路部分は1つのICチップ2を実装す
る第1実施形態の場合と同等である。さらに、ICチッ
プ2A,2B同士の接続信号線路はストリップライン3
5,36として誘電体基板11内に設けられているの
で、モールド樹脂加工による影響もない。
【0045】なお、本変形例においても、各ICチップ
2A,2Bは、第1変形例と同様に、内部の信号線路に
逆マイクロストリップ線路などを用い、ICチップ2表
面に近い層においてグランドメタルにより遮蔽した形に
してもよい。また、1つの一次多層実装基板にICチッ
プを3つ以上実装する場合も上記と同様にして必要なア
イソレーションを確保することができる。
【0046】(B)第2実施形態の説明 図15は本発明の第2実施形態としての高周波ICモジ
ュールを示す模式的平面図で、この図15において、1
Bは一次多層実装基板(以下、単に「実装基板1B」と
もいう)、2はこの実装基板1B上に実装されたICチ
ップ(集積回路)をそれぞれ表す。また、図16はこの
図15に示す実装基板1Bの裏面を示す模式的平面図、
図17は二次実装時の図15におけるF−F断面図、図
18は二次実装時の図15におけるG−G断面図をそれ
ぞれ示す。
【0047】なお、二次実装時の高周波ICモジュール
の平面図は図8に示すものと同様である。また、これら
の図15〜図18において、既述の符号と同一符号を付
したものは、特に断らない限り、それぞれ既述の部分と
同一もしくは同様のものとする。さらに、図15におい
ても、封じ樹脂15及びモールド樹脂16の図示は省略
している。
【0048】そして、本第2実施形態では、図16及び
図18に示すように、実装基板1Bを構成する誘電体基
板11の裏面に、マイクロストリップライン30′,3
1′,32′,33′が蒸着やメッキなどによりメタル
パターンとして設けられている。これらのマイクロスト
リップライン30′,31′,32′,33′は、それ
ぞれ、その一端が外部接続端子40′,41′,4
2′,43′としてその線路幅が信号線路幅よりも広く
なるように成形されている。つまり、本実施形態の外部
接続端子40′,41′,42′,43′は、それぞ
れ、マイクロストリップライン30′,31′,3
2′,33′の一部として一体成形され、高周波信号線
路としての機能と共用化されているのである。
【0049】また、本実施形態においても、実装基板1
Bの同じ辺側に位置するマイクロストリップライン3
1′,33′については、ライン間のアイソレーション
を確保するために、ICチップ2から離れるにつれて
(図16の紙面右方向へ向けて)ライン間隔が広くなる
ようクランク状に配置される。このため二次実装基板3
における信号線路61,62,63の線路間隔を十分に
離すことができ、二次実装基板3でのアイソレーション
も確保できる。なお、本実施形態においても、第1実施
形態と同様に、クランク状配置が必須というわけではな
い。
【0050】さらに、図15〜図17に示すように、上
記の各マイクロストリップライン30′,31′,3
2′,33′の他端は、それぞれ、スルーホール20
a,21,22a,23aによりICチップ2のRF信
号端子70,71,72,73がメタルバンプ27を介
して接続されるコプレーナ線路20,21,22,23
と接続される。
【0051】そして、本実施形態においても、主に図1
5及び図16に示すように、上述したマイクロストリッ
プライン30′,31′,32′,33′と接続された
スルーホール20a,21a,22a,23aとは別
に、上記の各グランドメタル12及び13′を接続する
複数のスルーホール50(一部については符号省略)が
設けられている。
【0052】これらのスルーホール50も、図15及び
図16にそれぞれ示すように、基本的に、各マイクロス
トリップライン30′,31′,32′,33′をそれ
ぞれ取り囲むように各マイクロストリップライン3
0′,31′,32′,33′に沿って設けられてお
り、これにより、マイクロストリップライン30′,3
1′,32′,33′を伝送する高周波信号(マイクロ
波帯やミリ波帯の信号)の不要な漏れ成分による実装基
板1B内での悪影響が抑制される。
【0053】そして、二次実装時には、図17及び図1
8に示すように、上記の構造を有するモジュールを、メ
タルバンプ4を介して、二次実装基板3に接続する。こ
の際、少なくとも、上記の外部接続端子40′,4
1′,42′,43′と、二次実装基板3上の信号線路
60,61,62,63(図8参照)とがメタルバンプ
4を介して相互に接続されることになる。
【0054】この結果、ICチップ2のRF信号端子7
0,71,72,73が、実装基板1Bの裏面に配置さ
れたマイクロストリップライン30′,31′,3
2′,33′(外部接続端子40′,41′,42′,
43′)を通じて二次実装基板3の信号線路60,6
1,62,63と接続されることになる。以上のよう
に、本第2実施形態によれば、ICチップ2の同じ辺側
に複数設けられたRF信号端子71,72,73(コプ
レーナ線路21,22,23)と、実装基板1Bの裏面
においてICチップ2から離れるにつれてライン間隔が
広くなるよう配置したマイクロストリップライン3
1′,32′,33′とをスルーホール21a,22
a,23aにより接続するとともに、各マイクロストリ
ップライン31′,32′,33′をそれぞれ取り囲む
ように各マイクロストリップライン31′,32′,3
3′に沿って複数のスルーホール50を設けているの
で、マイクロ波帯やミリ波帯の信号を扱う場合でも、確
実に、必要な外部接続端子41′,42′,43′間、
ひいては、二次実装基板3上の信号線路61,62,6
3間のアイソレーションを確保することができる。
【0055】また、上述した実施形態では、図9と図1
7とを比較してみても分かるように、マイクロストリッ
プライン30′,31′,32′,33′を実装基板1
Bの裏面にメタルパターンとして設けるので、図9に示
すように実装基板1B(誘電体基板11)内にマイクロ
ストリップライン30,31,32,33を設ける場合
に比して、製造が簡易である。
【0056】この場合、マイクロストリップライン3
0′,31′,32′,33′は、実装基板1Bの裏面
に露出することになるが、二次実装基板3への表面実装
により、実装基板1Bのグランドメタル13′と二次実
装基板3のグランドメタル65とで閉じられた空間内に
位置することになるので、ライン間のアイソレーション
の劣化は招かない。
【0057】また、本実施形態のようにマイクロストリ
ップライン30′,31′,32′,33′をメタルパ
ターンとして一次多層実装基板1Bの裏面に設ける場合
は、上述したごとくマイクロストリップライン30′,
31′,32′,33′の一端を外部接続端子40′,
41′,42′,43′として共用することで、一次多
層実装基板1Bの裏面においてそれぞれを個別に形成す
る場合に比して、信号伝送の信頼性を向上できるととも
に、製造工程数を削減して製造コストの低減を図ること
もできる。
【0058】(C)その他 なお、本発明は上述した各実施形態に限定されず、本発
明の趣旨を逸脱しない範囲で種々変形して実施すること
ができる。例えば、上述した各実施形態では、いずれ
も、高周波制限部材を複数のスルーホール50の配列に
より構成しているが、当該配列に沿って断続的にあるい
は連続して両グランドメタル12,13(13′)を接
続する金属製の壁(壁状部材)を配置することにより構
成してもよい。このようにすれば、より大きなアイソレ
ーション劣化抑止効果を得ることが可能である。
【0059】また、誘電体基板11の表面(ICチップ
実装面)に設けるグランドメタル12は、誘電体基板1
1の全面(ただし、ICチップとの接続部は除く)にし
てもよいし、誘電体基板11の裏面に設けるグランドメ
タル13(13′)は、表面のグランドメタル12の配
置と同様に一部分としてもよい。さらに、グランドメタ
ル12,13(13′)は、スルーホール50を配列す
る部分のみに点在あるいは延在するように設けることも
できる。
【0060】また、上述したICチップ2,2A,2B
のRF信号端子数は、上記の実施形態に限定されるもの
ではない。少なくとも、同じ辺側に複数のRF信号端子
をもつICチップであれば、上記の実施形態と同様に適
用され、同様の作用効果を得ることができる。 (D)付記 (付記1) 一辺に複数の高周波信号端子をもつ集積回
路が実装される多層実装基板と、該多層実装基板の該集
積回路が実装される一方の面に設けられ該集積回路の該
複数の高周波信号端子とそれぞれ接続される複数の集積
回路接続部と、該多層実装基板の他方の面において該集
積回路の該一辺に対応する辺側に該集積回路の高周波信
号端子間隔よりも広い間隔で設けられた複数の外部接続
端子部と、該多層実装基板内に設けられ高周波信号を伝
送するための複数の高周波信号線路と、該高周波信号線
路の一端と該多層実装基板の該一方の面に設けられた該
集積回路接続部とを接続する複数のスルーホールと、該
高周波信号線路の他端と該多層実装基板の他方の面に設
けられた該外部接続端子部とをそれぞれ接続する複数の
スルーホールとをそなえるとともに、少なくとも、該多
層実装基板内の該高周波信号線路間に、上記の多層実装
基板の両面をグランド接続し高周波信号の伝播を制限す
る高周波制限部材が該高周波信号線路に沿って設けられ
たことを特徴とする、高周波集積回路モジュール。
【0061】(付記2) 該高周波制限部材が、上記の
各スルーホールとは別に、該多層実装基板内において少
なくとも該高周波信号線路間に該高周波信号線路に沿っ
て設けられ該多層実装基板の両面をグランド接続する複
数のスルーホールにより構成されたことを特徴とする、
付記1記載の高周波集積回路モジュール。 (付記3) 該集積回路接続部が、それぞれ、コプレー
ナ線路により構成されていることを特徴とする、付記1
又は2に記載の高周波集積回路モジュール。
【0062】(付記4) 該外部接続端子部が、それぞ
れ、コプレーナ線路により構成されていることを特徴と
する、付記1〜3のいずれか1項に記載の高周波集積回
路モジュール。 (付記5) 一辺に複数の高周波信号端子をもつ集積回
路が実装される一次多層実装基板と、該一次多層実装基
板の該集積回路が実装される一方の面に設けられ該集積
回路の該複数の高周波信号端子とそれぞれ接続される複
数の集積回路接続部と、該一次多層実装基板の他方の面
において該集積回路の該一辺に対応する辺側に該集積回
路の高周波信号端子間隔よりも広い間隔で設けられた複
数の外部接続端子部と、該一次多層実装基板の他方の面
に設けられ該外部接続端子部とそれぞれ一端が接続され
た複数の高周波信号線路と、該高周波信号線路の他端と
該一方の面に設けられた該集積回路接続部とをそれぞれ
接続する複数のスルーホールと、該一次多層実装基板の
該他方の面とバンプ接続される二次多層実装基板とをそ
なえるとともに、少なくとも、該一次多層実装基板の該
他方の面に設けられた該高周波信号線路間に相当する位
置と該一次多層実装基板の該一方の面とをグランド接続
し高周波信号の伝播を制限する高周波制限部材が該高周
波信号線路に沿って設けられたことを特徴とする、高周
波集積回路モジュール。
【0063】(付記6) 該高周波制限部材が、該スル
ーホールとは別に、該一次多層実装基板内において該一
次多層実装基板の両面をグランド接続する複数のスルー
ホールにより構成されたことを特徴とする、付記5記載
の高周波集積回路モジュール。 (付記7) 該集積回路接続部が、それぞれ、コプレー
ナ線路により構成されていることを特徴とする、付記5
又は6に記載の高周波集積回路モジュール。
【0064】(付記8) 該高周波信号線路の該一端
が、それぞれ、外部接続端子部として共用化されている
ことを特徴とする、付記5〜7のいずれか1項に記載の
高周波集積回路モジュール。
【0065】
【発明の効果】以上詳述したように、本発明の高周波集
積回路モジュールによれば、次のような利点が得られ
る。 (1)集積回路の一辺に複数設けられた高周波信号端子に
対応して多層実装基板内に設けられた高周波信号を伝送
する複数の高周波信号線路の間に、多層実装基板の両面
をグランド接続し高周波信号の伝播を制限する高周波制
限部材がその高周波信号線路に沿って設けられているの
で、多層実装基板内での高周波信号の漏れ成分の伝播に
よる不要な線路間結合と不要な伝播モードの発生による
共振現象とを抑制することができる。従って、集積回路
が、マイクロ波帯やミリ波帯といった高周波信号の信号
端子を一辺に複数有している場合でも、最低限必要な信
号端子間のアイソレーションを容易に確保することがで
きる。
【0066】(2)上記の高周波制限部材を、多層実装基
板内において少なくとも上記の高周波信号線路間に高周
波信号線路に沿って設けられ多層実装基板の両面をグラ
ンド接続する複数のスルーホールにより構成すること
で、既知のスルーホール加工技術を用いて比較的簡易に
上述した線路間結合と共振現象とを抑制することが可能
となるので、製造コストを抑えることができる。
【0067】(3)多層実装基板の集積回路接続部又は外
部接続端子部もしくはこれらの双方を、それぞれ、コプ
レーナ線路により構成することで、多層実装基板の集積
回路が実装される面やその反対面において、信号線露出
部分を最小限にすることができるので、所定の樹脂によ
る集積回路のモールド加工時等の信号線路に対する影響
を最小限にすることができ、アイソレーション劣化を最
小限に抑制することができる。
【0068】(4)高周波信号線路を多層実装基板内では
なく裏面に設ける場合でも、二次多層実装基板との接続
により各高周波信号線路を閉じた空間内に位置させるこ
とができるので、一次多層実装基板内に高周波信号線路
を設ける場合に比して、より簡易な構造で、高周波信号
の漏れ成分の伝播による不要な線路間結合と不要な伝播
モードの発生による共振現象とを抑制することができ
る。
【0069】(5)このように高周波信号線路を多層実装
基板の裏面に設ける場合は、その高周波信号線路の一端
を外部接続端子として共用することで、多層実装基板の
裏面において高周波信号線路と外部接続端子とを個別に
形成する場合に比して、信号伝送の信頼性を向上できる
とともに、製造工程数を削減して製造コストの低減を図
ることができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態としての高周波ICモジ
ュールを示す模式的平面図である。
【図2】図1においてICチップを実装しない状態での
一次多層実装基板の模式的平面図である。
【図3】図1及び図2に示す一次多層実装基板の裏面を
示す模式的平面図である。
【図4】図1に示す一次多層実装基板のA−A断面図で
ある。
【図5】図1に示す一次多層実装基板のB−B断面図で
ある。
【図6】図1に示す一次多層実装基板のC−C断面図で
ある。
【図7】図1に示す一次多層実装基板のD−D断面図で
ある。
【図8】図1〜図7に示す一次多層実装基板を二次多層
実装基板上に実装(二次実装)した状態を示す模式的平
面図である。
【図9】図8におけるE−E断面図である。
【図10】第1実施形態の第1変形例に係る高周波IC
モジュールの断面図である。
【図11】第1実施形態の第2変形例に係る、2つのI
Cチップを1つの一次多層実装基板にフリップチップ実
装した高周波ICモジュールの構成を示す模式的平面図
である。
【図12】図11に示す一次多層実装基板の裏面を示す
模式的平面図である。
【図13】図11におけるA′−A′断面図である。
【図14】図11におけるB′−B′断面図である。
【図15】本発明の第2実施形態としての高周波ICモ
ジュールを示す模式的平面図である。
【図16】図15に示す一次多層実装基板の裏面を示す
模式的平面図である。
【図17】二次実装時の図15におけるF−F断面図で
ある。
【図18】二次実装時の図15におけるG−G断面図で
ある。
【図19】従来の高周波ICモジュールを模式的に示す
平面図である。
【図20】互いに近接しているマイクロストリップライ
ンの電磁界シミュレーションを行なう際のレイアウト例
を示す図である。
【図21】図20に示すレイアウト(太さ0.2mmの
マイクロストリップラインが間隔1mmで並んでいる場
合)でのシミュレーションによる伝送特性例を示す図
で、(a)は反射特性、(b)はスルー特性をそれぞれ
示す図である。
【図22】図20に示すレイアウト(ライン間隔1.5
mm)でのシミュレーションによる伝送特性例を示す図
で、(a)は反射特性、(b)はスルー特性をそれぞれ
示す図である。
【図23】図20に示すレイアウト(ライン間隔3.0
mm)でのシミュレーションによる伝送特性例を示す図
で、(a)は反射特性、(b)はスルー特性をそれぞれ
示す図である。
【符号の説明】
1,1A,1B 一次多層実装基板 2,2A,2B ICチップ(集積回路) 3 二次多層実装基板 4,27 メタルバンプ(接続用金属柱) 11,64 誘電体基板 12,13,13′,26,65 メタルプレート(グ
ランドメタル) 15 封じ樹脂 16 モールド樹脂 20,21,22,23,81,82,83,84 コ
プレーナ線路(集積回路接続部) 20a,21a,22a,23a,30a,31a,3
2a,33a,51,81a,82a,83a,84a
スルーホール 25 信号伝送線路 30,31,32,33,35,36 ストリップライ
ン(高周波信号線路) 30′,31′,32′,33′ マイクロストリップ
ライン(高周波信号線路) 40,41,42,43 外部接続端子(コプレーナ線
路) 40′,41′,42′,43′ 外部接続端子 50 スルーホール(高周波制限部材) 60,61,62,63 信号線路 70,71,72,73 電極(RF信号端子)
フロントページの続き Fターム(参考) 5J011 CA11 5J014 CA23

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 一辺に複数の高周波信号端子をもつ集積
    回路が実装される多層実装基板と、 該多層実装基板の該集積回路が実装される一方の面に設
    けられ該集積回路の該複数の高周波信号端子とそれぞれ
    接続される複数の集積回路接続部と、 該多層実装基板の他方の面において該集積回路の該一辺
    に対応する辺側に該集積回路の高周波信号端子間隔より
    も広い間隔で設けられた複数の外部接続端子部と、 該多層実装基板内に設けられ高周波信号を伝送するため
    の複数の高周波信号線路と、 該高周波信号線路の一端と該多層実装基板の該一方の面
    に設けられた該集積回路接続部とを接続する複数のスル
    ーホールと、 該高周波信号線路の他端と該多層実装基板の他方の面に
    設けられた該外部接続端子部とをそれぞれ接続する複数
    のスルーホールとをそなえるとともに、 少なくとも、該多層実装基板内の該高周波信号線路間
    に、上記の多層実装基板の両面をグランド接続し高周波
    信号の伝播を制限する高周波制限部材が該高周波信号線
    路に沿って設けられたことを特徴とする、高周波集積回
    路モジュール。
  2. 【請求項2】 該高周波制限部材が、上記の各スルーホ
    ールとは別に、該多層実装基板内において少なくとも該
    高周波信号線路間に該高周波信号線路に沿って設けられ
    該多層実装基板の両面をグランド接続する複数のスルー
    ホールにより構成されたことを特徴とする、請求項1記
    載の高周波集積回路モジュール。
  3. 【請求項3】 該集積回路接続部が、それぞれ、コプレ
    ーナ線路により構成されていることを特徴とする、請求
    項1又は2に記載の高周波集積回路モジュール。
  4. 【請求項4】 該外部接続端子部が、それぞれ、コプレ
    ーナ線路により構成されていることを特徴とする、請求
    項1〜3のいずれか1項に記載の高周波集積回路モジュ
    ール。
  5. 【請求項5】 一辺に複数の高周波信号端子をもつ集積
    回路が実装される一次多層実装基板と、 該一次多層実装基板の該集積回路が実装される一方の面
    に設けられ該集積回路の該複数の高周波信号端子とそれ
    ぞれ接続される複数の集積回路接続部と、 該一次多層実装基板の他方の面において該集積回路の該
    一辺に対応する辺側に該集積回路の高周波信号端子間隔
    よりも広い間隔で設けられた複数の外部接続端子部と、 該一次多層実装基板の他方の面に設けられ該外部接続端
    子部とそれぞれ一端が接続された複数の高周波信号線路
    と、 該高周波信号線路の他端と該一方の面に設けられた該集
    積回路接続部とをそれぞれ接続する複数のスルーホール
    と、 該一次多層実装基板の該他方の面とバンプ接続される二
    次多層実装基板とをそなえるとともに、 少なくとも、該一次多層実装基板の該他方の面に設けら
    れた該高周波信号線路間に相当する位置と該一次多層実
    装基板の該一方の面とをグランド接続し高周波信号の伝
    播を制限する高周波制限部材が該高周波信号線路に沿っ
    て設けられたことを特徴とする、高周波集積回路モジュ
    ール。
JP2002070370A 2002-03-14 2002-03-14 高周波集積回路モジュール Expired - Lifetime JP4081284B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002070370A JP4081284B2 (ja) 2002-03-14 2002-03-14 高周波集積回路モジュール
US10/277,485 US6807063B2 (en) 2002-03-14 2002-10-22 High-frequency integrated circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002070370A JP4081284B2 (ja) 2002-03-14 2002-03-14 高周波集積回路モジュール

Publications (2)

Publication Number Publication Date
JP2003273277A true JP2003273277A (ja) 2003-09-26
JP4081284B2 JP4081284B2 (ja) 2008-04-23

Family

ID=28035053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002070370A Expired - Lifetime JP4081284B2 (ja) 2002-03-14 2002-03-14 高周波集積回路モジュール

Country Status (2)

Country Link
US (1) US6807063B2 (ja)
JP (1) JP4081284B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136630A (ja) * 2003-10-29 2005-05-26 Mitsubishi Electric Corp 高周波スイッチ
WO2012144228A1 (ja) * 2011-04-21 2012-10-26 株式会社村田製作所 回路モジュール

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998709B2 (en) * 2003-11-05 2006-02-14 Broadcom Corp. RFIC die-package configuration
JP2005191536A (ja) * 2003-12-04 2005-07-14 Sharp Corp マイクロ波モノリシック集積回路実装基板、マイクロ波帯通信の送信専用のトランスミッタ装置および送受信用のトランシーバ装置
US7603097B2 (en) * 2004-12-30 2009-10-13 Valeo Radar Systems, Inc. Vehicle radar sensor assembly
US7680464B2 (en) * 2004-12-30 2010-03-16 Valeo Radar Systems, Inc. Waveguide—printed wiring board (PWB) interconnection
US20060160500A1 (en) * 2005-01-14 2006-07-20 Xytrans, Inc. VSAT block up converter (BUC) chip
JP5285842B2 (ja) * 2006-04-13 2013-09-11 パナソニック株式会社 集積回路実装基板および電力線通信装置
TWI356480B (en) * 2007-05-07 2012-01-11 Siliconware Precision Industries Co Ltd Semiconductor package substrate
US8706049B2 (en) * 2008-12-31 2014-04-22 Intel Corporation Platform integrated phased array transmit/receive module
US8467737B2 (en) * 2008-12-31 2013-06-18 Intel Corporation Integrated array transmit/receive module
JPWO2012014527A1 (ja) * 2010-07-29 2013-09-12 株式会社村田製作所 高周波モジュールおよび通信装置
US9653796B2 (en) 2013-12-16 2017-05-16 Valeo Radar Systems, Inc. Structure and technique for antenna decoupling in a vehicle mounted sensor
JP2017204511A (ja) * 2016-05-10 2017-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
WO2019098012A1 (ja) * 2017-11-16 2019-05-23 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
JP6841342B2 (ja) * 2017-11-16 2021-03-10 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
US20200212536A1 (en) * 2018-12-31 2020-07-02 Texas Instruments Incorporated Wireless communication device with antenna on package

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JP2661568B2 (ja) 1994-11-14 1997-10-08 日本電気株式会社 導波管・平面線路変換器
JP3537626B2 (ja) 1997-04-22 2004-06-14 京セラ株式会社 高周波用パッケージ
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
JP3496752B2 (ja) * 1998-02-19 2004-02-16 シャープ株式会社 マイクロ波・ミリ波装置
JP2001036309A (ja) 1999-07-15 2001-02-09 Nec Eng Ltd マルチチップモジュール接続構造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136630A (ja) * 2003-10-29 2005-05-26 Mitsubishi Electric Corp 高周波スイッチ
JP4518776B2 (ja) * 2003-10-29 2010-08-04 三菱電機株式会社 高周波スイッチおよび高周波スイッチ装置
WO2012144228A1 (ja) * 2011-04-21 2012-10-26 株式会社村田製作所 回路モジュール
JP5807675B2 (ja) * 2011-04-21 2015-11-10 株式会社村田製作所 回路モジュール
US9252476B2 (en) 2011-04-21 2016-02-02 Murata Manufacturing Co., Ltd. Circuit module including a splitter and a mounting substrate

Also Published As

Publication number Publication date
US6807063B2 (en) 2004-10-19
US20030174479A1 (en) 2003-09-18
JP4081284B2 (ja) 2008-04-23

Similar Documents

Publication Publication Date Title
US7479841B2 (en) Transmission line to waveguide interconnect and method of forming same including a heat spreader
US10299368B2 (en) Surface integrated waveguides and circuit structures therefor
US7939907B2 (en) Semiconductor device including a digital semiconductor element and an analog semiconductor element in a common semiconductor device
JP3734807B2 (ja) 電子部品モジュール
US7964937B2 (en) Multilayer dielectric substrate and semiconductor package
JP4081284B2 (ja) 高周波集積回路モジュール
US7436056B2 (en) Electronic component package
JP2000278009A (ja) マイクロ波・ミリ波回路装置
JP4623850B2 (ja) 高周波半導体素子収納用パッケージおよびその実装構造
WO2014068811A1 (ja) 半導体パッケージ及びその実装構造
US10325850B1 (en) Ground pattern for solderability and radio-frequency properties in millimeter-wave packages
JPH09321501A (ja) 多層高周波回路基板
US6914787B2 (en) Electronic component module
JP2571029B2 (ja) マイクロ波集積回路
JP3999177B2 (ja) 高周波回路基板
JPH11340701A (ja) 高周波伝送線路の接続構造
US20220407204A1 (en) Microwave system and apparatus
JP2798070B2 (ja) 複合マイクロ波集積回路
JP2011172173A (ja) ミリ波回路モジュール及びそれを用いたミリ波送受信機
JP2002185201A (ja) 高周波用配線基板
WO2016098340A1 (ja) 半導体チップおよび導波管変換システム
JP2005130406A (ja) 導波管部材および導波管ならびに高周波モジュール
JP4329702B2 (ja) 高周波デバイス装置
JP2001185918A (ja) 高周波用配線基板
JP3987659B2 (ja) 高周波半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4081284

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140215

Year of fee payment: 6

EXPY Cancellation because of completion of term