JP5285842B2 - 集積回路実装基板および電力線通信装置 - Google Patents

集積回路実装基板および電力線通信装置 Download PDF

Info

Publication number
JP5285842B2
JP5285842B2 JP2006110769A JP2006110769A JP5285842B2 JP 5285842 B2 JP5285842 B2 JP 5285842B2 JP 2006110769 A JP2006110769 A JP 2006110769A JP 2006110769 A JP2006110769 A JP 2006110769A JP 5285842 B2 JP5285842 B2 JP 5285842B2
Authority
JP
Japan
Prior art keywords
integrated circuit
substrate
circuit mounting
laminated
power line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006110769A
Other languages
English (en)
Other versions
JP2007287783A (ja
Inventor
浩志 河野
宗範 藤村
巧 成瀬
修一郎 山口
芳典 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006110769A priority Critical patent/JP5285842B2/ja
Priority to US11/734,386 priority patent/US8310837B2/en
Priority to EP07742003A priority patent/EP2011376B1/en
Priority to BRPI0709952-5A priority patent/BRPI0709952A2/pt
Priority to CN2007800132259A priority patent/CN101422089B/zh
Priority to RU2008144709/09A priority patent/RU2395180C1/ru
Priority to AT07742003T priority patent/ATE554640T1/de
Priority to PCT/JP2007/058567 priority patent/WO2007119877A1/en
Publication of JP2007287783A publication Critical patent/JP2007287783A/ja
Priority to RU2010110522/07A priority patent/RU2432721C1/ru
Application granted granted Critical
Publication of JP5285842B2 publication Critical patent/JP5285842B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/54—Systems for transmission via power distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/54—Systems for transmission via power distribution lines
    • H04B3/56—Circuits for coupling, blocking, or by-passing of signals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2203/00—Indexing scheme relating to line transmission systems
    • H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
    • H04B2203/5462—Systems for power line communications
    • H04B2203/5483—Systems for power line communications using coupling circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Description

本発明は、集積回路実装基板にかかり、特に高速電力線通信（ＰＬＣ）などの、ノイズ対策の厳しい環境で用いられる半導体集積回路の実装構造に関する。
電子部品の小型化への要求に伴い、半導体集積回路や回路部品を搭載した回路モジュールにおいては、多数の集積回路チップや回路部品を搭載する必要があり、配線スペースや、実装スペースの有効活用化への要求が高まっている。
特に、信号の変調および復調を行う変復調ＩＣは、多数の接地端子（パッド）が狭ピッチで配置されており、各接地端子が、実装基板上に接続される。実装基板としては、複数の配線層を、絶縁層を介して積層した積層基板が用いられる（特許文献１）。
このような積層基板においては、配線の引き回しをなるべく少なくすると共に、配線自体に起因するインピーダンスの低減をはかるために、通常、上記配線層のうち、電源線と接地線とは、プレート状に形成し、電源プレート、接地プレートとして積層基板内に埋め込むことによって、形成される。
特許第３３７５５５５号
従来このような電源プレートあるいは接地プレートを積層基板内に、内層として埋め込み形成した場合、特にどの位置に埋め込むかは、設計事項として処理されている。例えば、図１９に示すように、接地層２２を構成する接地プレートを、変復調ＩＣ２１０から、遠い位置に配置した場合、接地端子と接地プレートとの電気的接続のために所望の深さ位置までビアを形成する必要がある。積層基板１０全体を貫通するビアホール(以下貫通ビア)Ｈを形成する場合には、加工は容易であるが、深い位置まで貫通ビアを形成する分、平面的な占有面積も大きくとらねばならず、又裏面側のスペースも占有することになるため、実装スペースと配線スペースの無駄となる。また、垂直方向の距離も見過ごすことはできず、積層基板の厚さ方向の距離の増大による、インダクタンスの増大も少なからず問題となっている。
実装スペースを確保するためにビアを途中で止めることも可能であるが、接地層が変復調ＩＣ２１０の接地端子から遠い層になるほど加工精度の低下を招くという問題がある。また、前記と同様に積層基板の厚さ方向の距離の増大による、インダクタンスの増大も少なからず問題となる。
本発明は、前記実情に鑑みてなされたもので、小型でかつノイズの影響が少なく、信頼性の高い集積回路実装基板を提供することを目的とする。
また、本発明は、小型でかつ低ノイズの高速電力線通信装置を提供することを目的とする。
そこで本発明では、第１の接地端子および第２の接地端子を有する集積回路を実装する集積回路実装基板であって、前記集積回路が実装されると共に第１の貫通孔および第２の貫通孔を有する第１の絶縁層と、前記第１の貫通孔を介して前記第１の接地端子が電気的に接続されると共に前記第２の貫通孔を介して前記第２の接地端子が電気的に接続される第１の導電層と、第２の絶縁層と、第２の導電層と、第3の絶縁層と、が順に積層される積層基板を有し、前記第１の貫通孔および前記第２の貫通孔は前記第１の導電層および前記第２の絶縁層を貫通しない貫通孔であり、前記集積回路が実装される前記積層基板の表面とは異なる表面に実装されるフィルタを更に備える。
すなわち、絶縁層を介して積層された複数の導電層を内部に有する積層基板であって、前記積層基板の表面に実装され、接地すべき複数の接地端子を有し、マルチキャリア信号を処理する集積回路に対し、前記複数の導電層のうち、前記集積回路に対して最も近くに配置された導電層が、前記複数の接地端子に電気的に接続されるようにしたことを特徴とする。
この構成によれば、接地端子と接地層との距離が最短となり、積層基板を貫通させるビアホールを形成することなく、加工精度を維持しつつ接地端子と接地層とを接続することが出来る。その結果、接地端子のピン数が多い場合であっても、貫通ビアで積層基板の裏面すなわち集積回路が実装されない面の実装面積が低下することもない。また積層基板の厚さ方向の距離の増大による、インダクタンスの増大も最小限に抑えることができる。なおここで集積回路に対してもっとも近くに配置された導電層とは、積層基板表面で接続用のパッドを構成する配線パターンを構成する導電層を除く最近接層とする。
また、本発明では、上記集積回路実装基板において、前記集積回路が、前記マルチキャリア信号の変調処理および復調処理の少なくとも一方を行うようにしたものを含む。なおここで変調・復調処理の両方を行う集積回路であっても有効である。
また、本発明では、上記集積回路実装基板において、前記マルチキャリア信号は、一対の線路を有する電力線に伝送可能な電力線通信信号であり、前記積層基板の表面に実装され、前記電力線通信信号について所定の周波数帯域を遮断するフィルタをさらに備え、前記集積回路と前記フィルタとは、前記積層基板の異なる表面にそれぞれ実装されたものを含む。
この構成によれば、集積回路とフィルタとが、積層基板の異なる表面にそれぞれ実装され、積層基板で相互に遮蔽された構造となっているため、集積回路によるノイズの影響がフィルタに到達するのを抑制することができる。また、貫通ビアを用いることなく接地端子と接地層とを接続できるので、マルチキャリア信号処理により集積回路やフィルタの実装面積が大きくなったとしても、積層基板の両面を実装面として効率良く用いることが出来、その結果、集積回路実装基板の小型化を図ることが出来る。
また、本発明では、上記集積回路実装基板において前記フィルタは、前記一対の線路のそれぞれから見たインピーダンスがほぼ同一である平衡型フィルタであるものを含む。
この構成によれば、集積回路チップと相対向する面に平衡型フィルタを実装することにより、平衡型フィルタへのノイズの影響を低減することが可能となる。また、通常はチップインダクタやチップコンデンサなどのチップ部品を組み合わせて実装する平衡型フィルタは、実装面積が大きくなりやすいが、この構成によれば、電力線通信に用いられる平衡型フィルタの実装面積が大きくなったとしても、集積回路実装基板の小型化を図ることが出来る。
また、本発明では、上記集積回路実装基板において、前記集積回路実装基板から出力された電力船通信信号を前記電力線に伝送される交流電圧に重畳し、前記電力線に伝送される交流電圧から電力線通信信号を分離して前記集積回路実装基板に出力するカプラを備えた電力線通信装置を含む。
この構成によれば、高速通信が可能でかつ低ノイズで、信頼性の高い電力線通信装置を提供することが可能となる。
また、本発明では、上記集積回路実装基板において、更に、前記絶縁層を介して積層された複数の導電層を内部に有し、前記積層基板と異なる他の積層基板と、前記他の積層基板の表面に実装される回路素子と、前記積層基板と前記他の積層基板との間に介在してこれらの積層基板を積層し、前記集積回路と前記回路素子を電気的に接続する導電路を備えた絶縁シートとを備えたものを含む。
この構成により、小型でかつ低ノイズの集積回路を提供することが可能となる。
また、本発明では、前記絶縁シートを挟んで積層された２つの積層基板の絶縁シートに接する面に実装された平衡型フィルタが、少なくとも３方を導電性部材で囲まれたものを含む。
この構成によれば、導電性部材で磁気シールドを行うことができるため、平衡型フィルタはノイズの影響を抑制し、安定した動作特性を得ることができる。
また、本発明では、上記集積回路実装基板において、前記絶縁シートに設けられ、当該集積回路実装基板に内蔵される内蔵回路素子を備え、前記内蔵回路素子が、前記導電路で囲まれたものを含む。
この構成によれば、導電性ペーストなどで導電路を、形成することにより、簡単な構成で確実なシールドを行うことが可能となる。また銅箔などで覆うようにしてもよい。
また、本発明では、上記集積回路実装基板において、前記積層基板および前記他の積層基板は、基板厚さが等しく形成されたものを含む。
この構成によれば、基板の厚さが等しくなるように構成されているため、ヒートショックなどの温度変化の際における基板熱膨張の差による２つの積層基板と導電路を備えた絶縁シートとの剥離を防ぎ、２つの積層基板を接続する導電路の接続信頼性を向上することが可能となる。
また、本発明では、上記集積回路実装基板において、前記絶縁シートに設けられ、当該集積回路実装基板に内蔵される内蔵回路素子を備え、前記複数の内蔵回路素子は、前記積層基板および前記他の積層基板のうち基板厚の厚い方の積層基板に実装されたものを含む。
この構成によれば、基板が薄くなっても、厚い側の基板にのみ回路部品が実装されるため、薄い基板の反りを防ぎ、導電路を備えた絶縁シートすなわちコンポジットシートとの積層に際して２つの積層基板を接続する導電路の接続信頼性を向上することが可能となる。
また、本発明では、上記集積回路実装基板において、更に、前記積層基板および他の積層基板の少なくとも一方の表面を覆う放熱板が配設されたものを含む。
この構成によれば、放熱面積を増大することができるため、両面から効率よく放熱がなされ、信頼性の向上をはかることが可能となる。
また、本発明では、上記集積回路実装基板において、前記絶縁シートは、無機フィラーと熱硬化性樹脂とを含む。
この構成によれば、無機フィラーの選択により熱膨張率、誘電率と熱伝導率の制御をおこなうことが可能であり、２つの積層基板を接続する導電路の接続信頼性の向上や、放熱性の向上を図ることができる。
また、本発明では、上記集積回路実装基板において、前記絶縁シートは、７０重量％〜９５重量％の無機フィラーと熱硬化性樹脂とを含む。
この構成によれば、熱膨張率を２つの積層基板と合わせることができ、前記絶縁シートと２つの積層基板との熱膨張の差によるヒートショックなどの温度変化の際における２つの積層基板と導電路を備えた絶縁シートとの剥離を防ぎ、２つの積層基板を接続する導電路の接続信頼性を向上することが可能である。また前記絶縁シートと２つの積層基板との積層の際に絶縁シートに接する面に実装された回路部品にかかる圧力を抑え、回路部品の損傷を防ぐことができる。なお積層基板は所望のパターンの形成された導電層間に絶縁層を挟んで形成されるが、この絶縁層も同様に無機フィラーと熱硬化性樹脂とで構成することができる。この絶縁シートは積層基板を構成する絶縁層よりも硬化温度が低い熱硬化性樹脂で構成しておくことにより、積層基板同士を、絶縁シートを介して固着する際、積層基板の絶縁層が熱処理により劣化するのを防止することができる。
また、本発明では、上記集積回路実装基板において、前記絶縁層を介して積層された複数の導電層を内部に有し、前記積層基板と異なる他の積層基板と、前記他の積層基板の表面に実装される回路素子と、前記回路素子が、前記積層基板と前記他の積層基板との間に介在してこれらの積層基板を保持したものを含む。
この構成によれば、構造を簡略化することができ、絶縁シートなどの部材が必要ないことからコスト削減を図ることができる。
なお、本発明の対象とする集積回路としては、必ずしもメインＩＣのような変復調回路である必要はなく、ＡＦＥ・ＩＣなど、多数の接地端子を備えた集積回路の実装に適用可能である。
上記構成により、マルチキャリア信号の信号処理を行うように構成された集積回路の搭載された集積回路実装基板において、積層基板を構成する複数の導電層のうち、集積回路に対して最も近くに配置された導電層が、前記複数の接地端子に電気的に接続されことにより、接地端子と導電層との距離が最短となり、積層基板を貫通させるビアホール（貫通ビア）を形成することなく、加工精度を維持しつつ接地端子と導電層とを接続することが出来る。その結果、接地端子のピン数が多い場合であっても、貫通ビアで積層基板の裏面すなわち集積回路が実装されない面の実装面積が低下することもない。また積層基板の厚さ方向の距離の増大による、インダクタンスの増大も最小減に抑えることができる。
以下本発明の実施の形態について図面を参照しつつ詳細に説明する。
（実施の形態１）
本実施の形態１では、集積回路実装基板として、高速電力線通信（ＰＬＣ）に用いられるＰＬＣ基板を筐体１０１内に収納したＰＬＣモデム１００について説明する。なお、ＰＬＣモデム１００は電力線通信装置の一例であり、電力線通信装置としては、ＰＬＣモデムを内蔵した電気機器であってもよい。
本実施の形態では、図１および図２に示すように、２枚の集積回路実装基板でＰＬＣ回路モジュール２００を構成している。すなわち、ＰＬＣモデム１００に内蔵されるＰＬＣ回路モジュール２００を構成する２枚の集積回路実装基板のうちの一方である第１の積層基板１０が、集積回路としての変復調ＩＣ２１０に対して最も近くに配置された導電層である第１の金属層１２が、この変復調ＩＣ２１０の接地端子に電気的に接続されるようにしたことを特徴とするものである。
すなわち、本実施の形態１では、図１および図２（図１は図２のＡ−Ａ断面図である）に示すように、マルチキャリア信号の変復調を行うように構成された集積回路である変復調ＩＣ２１０の搭載された第１の積層基板１０が、絶縁性シートとしてのコンポジットシート２０を介して第２の積層基板３０と固着されている。２つの積層基板のうち第１の積層基板１０には第１乃至第４の金属層１２−１５の各層が絶縁層１７を介して積層固着されている。１１および１６はこの積層基板の表面および裏面の配線を構成する配線パターンである。この配線パターンも第１乃至第４の金属層同様に形成されるが、ここでは接続用のパッドとみなし、もっとも近接した層は、第１の金属層１２である。また、第２の積層基板３０には配線パターンを構成する第１乃至第２の金属層３２−３３の各層が絶縁層３５を介して積層固着されている。３１および３４はこの積層基板の表面および裏面の配線を構成する配線パターンである。この配線パターンも第１乃至第２の金属層同様に形成されるが、ここでは接続用のパッドとみなすものとする。第２の積層基板３０についても、第１の積層基板１０と同様に形成されているが、表面に、ＡＦＥＩＣ（アナログフロンドエンドＩＣ）２２０と、平衡型フィルタ２５１（２６０）が搭載されている。なお変復調ＩＣ２１０を含むＰＬＣ回路モジュール２００の回路構成については後述する。
図１および２は、ＰＬＣモデム１００に収納されている２枚の集積回路実装基板で構成されたＰＬＣ回路モジュール２００を示す図である。この集積回路実装基板は、裏面側に変復調ＩＣ２１０を搭載した第１の積層基板１０と表面に平衡型フィルタであるローパスフィルタ２５１とバンドパスフィルタ２６０を搭載するとともにＡＦＥＩＣ２２０を搭載した第２の積層基板３０とが、絶縁シート２０を介して固着積層されている。そしてこの第１の積層基板１０は表面および裏面側のパッドを含む配線層１１，１６と絶縁層１７を介して積層された金属層１２，１３，１４，１５とを含む。そしてこの４層の金属層のうち最も裏面側の変復調ＩＣに近い位置に接地層としての第１の金属層１２を配設しており、配線パターン１１のパッドＢに、ビアホールＨ１を介して、変復調ＩＣ２１０に接続されている。
このように、ＰＬＣ回路モジュール２００を構成する集積回路実装基板として第１および第２の積層基板１０，３０が用いられている。すなわちマルチキャリア信号の変復調を行うように構成された集積回路である変復調ＩＣ２１０の搭載された第１の積層基板１０が、絶縁シートとしてのコンポジットシート２０を介して第２の積層基板３０と固着されている。この第２の積層基板３０には積層された複数の金属層３２−３３の各層が絶縁層３５を介して積層固着されている。この第２の積層基板３０でも表面および裏面に接続用のパッドを構成する金属層３１，３４が形成されている（図１参照）。
この構成では、変復調ＩＣ２１０の接地端子であるボンディングパッド（図示せず）と接地層を構成する第１の金属層１２との距離が最短となり、積層基板を貫通させるビアを形成することなく、表面の絶縁層１７のみを貫通する浅いインナービアＨ１で接地端子と接地層とを接続することが出来、加工精度を維持しつつ接地端子と接地層とを接続することが出来る。その結果、接地端子のピン数が多い場合であっても、貫通ビアで積層基板の裏面すなわち集積回路が実装されない面の実装面積が低下することもない。また積層基板の厚さ方向の距離の増大による、インダクタンスの増大も最小限に抑えることができる。
ここで、第１の積層基板１０の接地層を構成する第１の金属層１２は、基板面の８０％以上の占有面積をもつように、銅箔をパターニングして形成される。なお、この第１の金属層１２の上層側（変復調ＩＣ２１０に対して離間する側）には、同様に銅箔をパターニングして形成された電源層を構成する第２の金属層１３が形成されている。この第２の金属層１３は、インナービアを介して、変復調ＩＣ２１０の電源端子（図示せず）やメモリ２４０などと接続される。
この第１および第２の積層基板１０、３０は、絶縁層１７、３５と、これら絶縁層１７、３５、の間に接地層、電源層、配線層などのパターンを構成する金属層１２，１３，１４，１５、３２，３３をはさむとともに表面および裏面に接続パッドを構成する配線パターン１１，１６、３１，３４、を配し、これらを、絶縁層１７に形成されたビアホールで電気的に接続するように構成されている。そのビアホールの穴加工は、たとえば、レーザ加工、ドリルによる加工または金型による加工で形成することができる。レーザ加工は、微細なピッチで貫通孔を形成することができ、削り屑が発生しないため好ましい。レーザ加工では、炭酸ガスレーザやエキシマレーザを用いると加工が容易である。電気的接続の方法としては無電解めっきなどで形成しても良いし、導電性物質を充填することで形成しても良い。
又、配線パターンや接地層、電源層を構成する金属層１１、１２、１３、１４，１５，１６（３１，３２，３３，３４）は、銅箔で構成されるが、導電性樹脂組成物など電気導電性を有する物質であればよい。たとえば、配線パターンとして銅箔を用いる場合、たとえば、電解メッキにより作製された厚さ１２μｍ〜３５μｍ程度の銅箔が適用可能である。銅箔は、絶縁層１７、３５との接着性を向上させるため、絶縁層１７、３５と接触する面を粗面化することが望ましい。また、銅箔としては、接着性および耐酸化性向上のため、銅箔表面をカップリング処理したものや、銅箔表面に錫、亜鉛またはニッケルをメッキしたものも使用可能である。また、この金属層としては、エッチング法あるいは打ち抜き法で形成された金属板のリードフレームを用いてもよい。リードフレームを用いる場合には、リードフレーム上に印刷法などによってグリーンシートを１ユニット毎に分割形成して固着後、必要に応じて部品実装を行い、さらに次の層の絶縁層を積層し、さらに次の層の金属層・・・というように順次積み重ねて積層し最後にここのユニットを構成する積層基板に分割することにより、容易に形成可能である。
また、本発明の第１および第２の積層基板１０，３０を固着する絶縁性シート２０としてのコンポジットシートは、無機フィラーと熱硬化性樹脂とを含む混合物から構成され、いわゆるグリーンシートと呼ばれるものであり、未硬化の状態で、必要に応じて回路部品用や導電路用の穴加工をした状態で積層し２００℃程度で乾燥硬化させることによって回路部品や導電路を内蔵した状態で積層される。回路部品用や導電路用の穴は、たとえば、レーザ加工、ドリルによる加工または金型による加工で形成することができる。レーザ加工は、微細なピッチで貫通孔を形成することができ、削り屑が発生しないため好ましい。レーザ加工では、炭酸ガスレーザやエキシマレーザを用いると加工が容易である。なお、混合物を成型してグリーンシートを形成する際に、同時に形成してもよい。無機フィラーには、たとえば、Ａｌ２Ｏ３、ＭｇＯ、ＢＮ、ＡｌＮまたはＳｉＯ２などを用いることができる。無機フィラーは、混合物に対して７０重量％から９５重量％であることが好ましい。無機フィラーの平均粒子径は、０．１μｍ〜１００μｍ以下であることが好ましい。熱硬化性樹脂には、たとえば、耐熱性が高いエポキシ樹脂、フェノール樹脂またはシアネート樹脂が好ましい。エポキシ樹脂は、耐熱性が特に高いため特に好ましい。なお、混合物は、さらに分散剤、着色剤、カップリング剤または離型剤を含んでいてもよい。
また、絶縁シート２０の材料として、無機フィラーと熱硬化性樹脂との混合物を用いているため、セラミック基板と異なり、高温で焼成する必要がなく２００℃程度で乾燥することによって形成されるため、製造が容易である。
また、絶縁シート２０に用いる無機フィラーを選択することによって、絶縁シート２０の線膨張係数、熱伝導度、誘電率などを容易に制御することができる。絶縁シート２０の線膨張係数を半導体素子とほぼ等しくすると、温度変化によるクラックの発生等を防止することができ、信頼性の高い集積回路実装基板を構成することができる。絶縁シート２０の熱伝導性を向上させると、高密度で回路部品を実装した場合にも、信頼性の高い集積回路実装基板を得ることができる。
なお、板状の絶縁シート２０は、熱硬化性樹脂の硬化温度より低い温度で熱処理をしてもよい。熱処理をすることによって、絶縁シート２０の可撓性を維持しながら粘着性を除去することができるため、その後の処理が容易になる。また、溶剤によって熱硬化性樹脂を溶解させた混合物では、熱処理をすることによって、溶剤の一部を除去することができる。
絶縁シート２０内に形成されている導電路Ｐとしては、たとえば、熱硬化性の導電性物質で構成される。熱硬化性の導電性物質としては、たとえば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子としては、金、銀、銅またはニッケルなどを用いることができる。金、銀、銅またはニッケルは導電性が高いことから導電性物質として好適であり、銅は導電性が高くマイグレーションも少ないため特に好適である。熱硬化性樹脂としては、たとえば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため特に好適である。
又ここで絶縁シート２０内に内蔵される回路部品１８，３７は、能動部品および受動部品のいずれであってもよい。能動部品としては、たとえば、トランジスタ、ＩＣ、ＬＳＩなどの半導体素子が用いられる。半導体素子としては、半導体ベアチップであってもよいし、樹脂封止のなされた半導体素子であってもよい。受動部品としては、チップ状の抵抗、チップ状のコンデンサまたはチップ状インダクタなどが用いられる。また、回路部品としては、受動部品を含まないものも適用可能である。
また、この絶縁シート２０を用いることにより、内蔵された回路部品１８，３７を外気から遮断することができるため、湿度による信頼性低下を防止することができる。
以下に、この集積回路実装基板としての第１の積層基板（および第２の積層基板）を、高速電力線通信（ＰＬＣ）用のモジュールに用いたＰＬＣモデムについて詳細に説明する。図３（ａ）は、ＰＬＣモデムの前面を示す外観斜視図、図３（ｂ）は、ＰＬＣモデムの背面を示す外観斜視図、図４はＰＬＣモデムの分解斜視図である。図３（ａ）、図３（ｂ）および図４に示すように、ＰＬＣモデム１００は、上部筐体１０１ａと下部筐体１０１ｂとからなる筐体１０１を有しており、筐体１０１の前面には、図３（ａ）に示すようにＬＥＤ（Light Emitting Diode）等の表示部１０５が設けられている。また、筐体１０１の背面には、図３（ｂ）に示すように電源コネクタ１０２、およびＲＪ４５等のＬＡＮ（Local Area Network）用モジュラージャック１０３、および動作モードを切換える切換えスイッチ１０４が設けられている。電源コネクタ１０２には、電源ケーブル１０６が接続され、モジュラージャック１０３には、図示しないＬＡＮケーブルが接続される。なお、ＰＬＣモデム１００には、さらにＤ−Ｓｕｂコネクタを設け、Ｄ−Ｓｕｂケーブルを接続するようにしてもよい。
図５は、ＰＬＣモデム１００のハードウェアの一例を示すブロック図である。ＰＬＣモデム１００は、図５に示すように、ＰＬＣ回路モジュール２００およびスイッチング電源３００を有している。スイッチング電源３００は、各種（例えば、＋１．２Ｖ、＋３．３Ｖ、＋１０．５Ｖ）の電圧をＰＬＣ回路モジュール２００に供給するものであり、例えば、スイッチングトランス、ＤＣ−ＤＣコンバータ（いずれも図示せず）を含んで構成される。
ＰＬＣ回路モジュール２００には、変復調ＩＣとしてのメインＩＣ（Integrated Circuit）２１０、ＡＦＥ・ＩＣ（Analog Front End IC）２２０、メモリ２４０、ローパスフィルタ２５１、ドライバＩＣ２５２、バンドパスフィルタ２６０が設けられている。スイッチング電源３００およびカプラ２７０は、電源コネクタ１０２に接続され、さらに電源ケーブル６００、電源プラグ４００、コンセント５００を介して電力線９００に接続される。
メインＩＣ２１０は、ＣＰＵ（Central Processing Unit）２１１、ＰＬＣ・ＭＡＣ（Power Line Communication・Media Access Control layer）ブロック２１２、およびＰＬＣ・ＰＨＹ（Power Line Communication・Physic layer）ブロック２１３で構成されている。ＣＰＵ２１１は、３２ビットのＲＩＳＣ（Reduced Instruction Set Computer）プロセッサを実装している。ＰＬＣ・ＭＡＣブロック２１２は、送受信信号のＭＡＣ層を管理し、ＰＬＣ・ＰＨＹブロック２１３は、送受信信号のＰＨＹ層を管理する。ＡＦＥ・ＩＣ２２０は、ＤＡ変換器（ＤＡＣ）２２１、ＡＤ変換器（ＡＤＣ）２２２、および可変増幅器（ＶＧＡ）２２３で構成されている。カプラ２７０は、コイルトランス２７１、およびカップリング用コンデンサ２７２ａ、２７２ｂで構成されている。なお、ＣＰＵ２１１は、メモリ２４０に記憶されたデータを利用して、ＰＬＣ・ＭＡＣブロック２１２、およびＰＬＣ・ＰＨＹブロック２１３の動作を制御するとともに、ＰＬＣモデム１００全体の制御も行う。
ＰＬＣモデム１００は、ＯＦＤＭ方式等の複数のサブキャリアを用いた伝送を行うものであり、このような伝送を行うためのデジタル信号処理は、メインＩＣ２１０、特にＰＬＣ・ＰＨＹブロック２１３で行われる。
図６は、メインＩＣ２１０によって実現されるデジタル信号処理部の一例の概略機能ブロック図であり、ウェーブレット変換を利用するＯＦＤＭ伝送を行う場合のものである。図６のデジタル信号処理部は、制御部２１１０、シンボルマッパ２１１１、シリアル−パラレル変換器（Ｓ／Ｐ変換器）２１１２、逆ウェーブレット変換器２１１３、ウェーブレット変換器２１１４、パラレル−シリアル変換器（Ｐ／Ｓ変換器）２１１５、デマッパ２１１６を備える。
シンボルマッパ２１１１は、送信すべきビットデータをシンボルデータに変換し、各シンボルデータにしたがってシンボルマッピング（例えばＰＡＭ変調）を行うものである。Ｓ／Ｐ変換器２１１２は、マッピングされた直列データを並列データに変換するものである。逆ウェーブレット変換器２１１３は、並列データを逆ウェーブレット変換し、時間軸上のデータとするものであり、伝送シンボルを表すサンプル値系列を生成するものである。このデータは、ＡＦＥ・ＩＣ２２０のＤＡ変換器（ＤＡＣ）２２１に送られる。
ウェーブレット変換器２１１４は、ＡＦＥ・ＩＣ２２０のＡＤ変換器（ＡＤＣ）２２２から得られる受信デジタルデータ（送信時と同一のサンプルレートでサンプルされたサンプル値系列）を周波数軸上へ離散ウェーブレット変換するものである。Ｐ／Ｓ変換器２１１５は、周波数軸上の並列データを直列データに変換するものである。デマッパ２１１６は、各サブキャリアの振幅値を計算し、受信信号の判定を行って受信データを求めるものである。
ＰＬＣモデム１００による通信は、概略次のように行われる。モジュラージャック１０３から入力されたデータの受信時、イーサネットＰＨＹ・ＩＣ２３０を介してメインＩＣ２１０に送られ、デジタル信号処理を施すことによって生成されたデジタル送信信号は、ＡＦＥ・ＩＣ２２０のＤＡ変換器（ＤＡＣ）２２１によってアナログ信号に変換され、ローパスフィルタ２５１、ドライバＩＣ２５２、カプラ２７０、電源コネクタ１０２、電源ケーブル６００、電源プラグ４００、コンセント５００を介して電力線９００に出力される。
電力線９００からの信号受信時は、カプラ２７０を経由してバンドパスフィルタ２６０に送られ、ＡＦＥ・ＩＣ２２０の可変増幅器（ＶＧＡ）２２３でゲイン調整がされた後、ＡＤ変換器（ＡＤＣ）２２２でデジタル信号に変換された後、メインＩＣ２１０に送られ、デジタル信号処理を施すことによって、デジタルデータに変換される。そして、イーサネットＰＨＹ・ＩＣ２３０を介してモジュラージャック１０３から出力される。
なおここで送信側に配置されるローパスフィルタフィルタ２５１は、その等価回路図を図７（ａ）あるいは（ｂ）に示すように、多数のコンデンサとコイルとで構成される。又受信側に配置されるバンドパスフィルタ２６０についても、その等価回路図を図７（ｃ）に示すように、多数のコンデンサとコイルとで構成される。
図７（ａ）に示すローパスフィルタフィルタ２５１ａは、一対の線路６０１、６０２間に接続された、２つのコンデンサ２５１ａ１、２５１ａ２を有している。一対の線路６０１、６０２それぞれには、２つのコンデンサ２５１ａ１、２５１ａ２に挟まれるように、ＣＬ並列回路２５１ａ３、２５１ａ４が直列に接続されている。また、図７（ｂ）に示すローパスフィルタフィルタ２５１ｂは、一対の線路６０１、６０２間に接続された、１つのコンデンサ２５１ｂ１を有している。線路６０１には、コンデンサ２５１ｂ１を挟むように、２つのインダクタ２５１ｂ２、２５１ｂ３が直列に接続されている。線路６０２には、コンデンサ２５１ｂ１を挟むように、２つのインダクタ２５１ｂ４、２５１ｂ５が直列に接続されている。
線路６０１及び線路６０２は、図５に示す電源ケーブル６００を介して、一対の線路を有する電力線９００に接続されている。図７（ａ）に示すローパスフィルタフィルタ２５１ａは、ＣＬ並列回路２５１ａ３、２５１ａ４の回路定数が同一である場合、電力線９００が有する一対の線路のそれぞれから見たインピーダンスが同一である。従って、このローパスフィルタフィルタ２５１ａは平衡型フィルタを構成する。また、図７（ｂ）に示すローパスフィルタフィルタ２５１ｂは、インダクタ２５１ｂ２、２５１ｂ３と、インダクタ２５１ｂ４、２５１ｂ５との回路定数が同一である場合、電力線９００が有する一対の線路のそれぞれから見たインピーダンスが同一である。従って、このローパスフィルタフィルタ２５１ｂは、ローパスフィルタフィルタ２５１ａと同様に、平衡型フィルタを構成する。こうすることで、電力線が有する一対の線路間のバランスを取ることが出来るので、一方の線路を伝送するノイズで、他方の線路を伝送するノイズを相殺させることが出来、ノイズを抑制することが出来る。
図７（ｃ）に示すバンドパスフィルタ２６０は、線路６０１、６０２に対して直列に接続された、図７（ａ）で示したローパスフィルタフィルタ２５１ａと、ハイパスフィルタ２５１ｃとを有している。ハイパスフィルタ２５１ｃは、一対の線路６０１、６０２間に接続された、１つのインダクタ２５１ｃ１を有している。線路６０１には、インダクタ２５１ｃを挟むように、２つのコンデンサ２５１ｃ２、２５１ｃ３が直列に接続されている。線路６０２には、インダクタ２５１ｃ１を挟むように、２つのコンデンサ２５１ｃ４、２５１ｃ５が直列に接続されている。
図７（ｃ）に示すバンドパスフィルタフィルタ２６０は、コンデンサ２５１ｃ２、２５１ｃ３と、コンデンサ２５１ｃ４、２５１ｃ５との回路定数が同一である場合、電力線９００が有する一対の線路のそれぞれから見たインピーダンスが同一である。従って、バンドパスフィルタフィルタ２６０は、平衡型フィルタを構成する。こうすることで、電力線が有する一対の線路間のバランスを取ることが出来、電力線が有する一対の線路間のバランスを取ることが出来るので、一方の線路を伝送するノイズで、他方の線路を伝送するノイズを相殺させることが出来、ノイズを抑制することが出来る。
図７にそれぞれに示したフィルタは、電力線９００が有する一対の線路のそれぞれから見たインピーダンスが同一である場合に示したが、これらインピーダンスは完全に同一である必要はなく、ノイズを抑制する効果を奏する範囲で、略同一であればよい。例えば、線路それぞれから見たインピーダンスの差が±５％であれば、ノイズ抑制の効果を奏することが出来る。
このＰＬＣ回路モジュール２００は、前述したように、第１の積層基板１０と第２の積層基板３０とがコンポジットシート２０を介して積層して形成されているが、そのうち第１の積層基板１０は、図９（ａ）および（ｂ）に表面および裏面を示すように、４層の金属層１１、１２、１３、１４を内層として含み表面側に、比較的小型の部品を搭載するとともに、裏面側に変復調ＩＣ２１０と、メモリ２４０などを搭載してなるものである。また第２の積層基板３０は、図８（ａ）および（ｂ）に表面および裏面を示すように、２層の金属層３２、３３を内層として含み裏面側に、比較的小型の部品を搭載するとともに、表面側に平衡型フィルタ２５１、２６０、ＡＦＥＩＣ２２０を搭載してなるものである。
次にこのＰＬＣ回路モジュール２００の製造方法について説明する。
図１０（ａ）〜（ｆ）はＰＬＣモジュールの製造工程の一実施の形態を示す斜視図である。図１０の断面図を図１１（ａ）〜（ｆ）に示す。図１２（ａ）乃至（ｆ）はこのＰＬＣモジュールを構成する集積回路実装基板としての第１の積層基板の製造工程を示す断面図である。
まず、ＰＬＣモジュールの製造工程の説明に先立ち、第１の積層基板の製造工程について説明する。
まず、図１２（ａ）に示すように、ガラス織布に熱硬化性樹脂を含浸させた未硬化状態の絶縁層１７を形成し、この絶縁層１７の両面に金属層１１，１２としての銅箔を貼着したものを用意する。同様にして絶縁層１７の両面に金属層１３，１４としての銅箔を貼着したもの、絶縁層１７の両面に金属層１５，１６としての銅箔を貼着したものを用意する。前記両面基板に熱をかけながら加圧することで絶縁層の樹脂を硬化させる。
絶縁層の材料としてアラミド不織布や無機フィラーなどを用いてもよい。熱硬化性樹脂としては、エポキシ樹脂を用いたが、フェノール樹脂などを用いてもよい。
その後、図１２（ｂ）に示すように、フォトリソグラフィにより、各金属層をパターニングし、配線パターンを形成する。その後、図１２（ｃ）に示すように、プリプレグと呼ばれる絶縁層１７Ｐを挟んで加熱しながらプレスを行う。位置合わせして重ねたものを加圧することによって板状体を形成した後、これを加熱することによって、絶縁層１７および１７Ｐ中の熱硬化性樹脂を硬化させ、６枚の金属層１１，１２，１３，１４，１５，１６を備えた積層体を形成する。加熱は、絶縁層１７、１７Ｐ中の熱硬化性樹脂が硬化する温度以上の温度（たとえば１５０℃〜２６０℃）で行い、未硬化の絶縁層は絶縁層１７となる。なお、加熱によって未硬化状態の絶縁層中の熱硬化性樹脂を硬化させる際に、加熱しながら１０ｋｇ／ｃｍ2〜２００ｋｇ／ｃｍ2の圧力で加圧することによって、回路部品モジュールの機械的強度を向上させることができる。
その後、図１２（ｄ）に示すように、レーザを用いて接地層１５までの孔Ｈを形成する。孔Ｈは、前述したように、レーザ加工、ドリルによる加工または金型による加工で形成することができる。
その後、図１２（ｅ）に示すように、積層基板１０を貫通する貫通孔Ｈを形成する。
さらに、図１２（ｆ）に示すように、貫通孔Ｈ内にめっきを行い、パッドとなる金属層１６や接地層１５、などの電気的接続を行う。なおここでは導電性樹脂組成物を充填するようにしてもよい。このようにして、第１の積層基板が形成される。
なお本実施の形態では、最外層となる配線パターン１１，１６についてもパターニングを行った後に、積層し、最後に貫通孔Ｈを形成し、貫通孔内にめっきを行うようにしているが、貫通孔と配線パターン１１との接続は、再度選択めっきを行うことにより、貫通孔内からパッドとなる配線パターン１６上にかかるようにめっき層を形成することにより接続可能である。また最外層については最後に銅箔を貼着し、パターニングを行うようにすれば、貫通孔上にパッドを形成するようにすることも可能である。
同様にして、第２の積層基板３０を形成する。搭載する回路部品については異なるが、製造については第１の積層基板と同様の工程を経て第２の積層基板が形成される。
次にＰＬＣモジュールの実装に際しては、まず、図１０（ａ）および図１１（ａ）に示すように、第１の積層基板１０の上面に回路部品１８を実装する。
次に、図１０（ｂ）および図１１（ｂ）に示すように、第２の積層基板３０の下面に回路部品３７を実装する。
この後、図１０（ｃ）および図１１（ｃ）に示すように、コンポジットシート２０を形成し、部品用およびビア（導電路）形成のための貫通孔Ｈを形成する。このコンポジットシート２０は、無機フィラーと熱硬化性樹脂とを含む混合物を成形することによって板状のコンポジットシートを構成する。板状のコンポジットシート２０は、無機フィラーと未硬化状態の熱硬化性樹脂とを混合してペースト状混練物とし、そのペースト状混練物を一定厚みに成型することによって得られる。そして、板状のコンポジットシート２０の所望の位置にビア形成（導電路）のための貫通孔Ｈを形成することによって、貫通孔Ｈが形成された板状体を形成する。貫通孔Ｈは、たとえば、レーザ加工、ドリルによる加工または金型による加工で形成することができる。ここでも、貫通孔Ｈは、ペースト状混練物を成型して板状のコンポジットシート２０を形成する際に、同時に形成してもよい。
そして、図１０（ｄ）および図１１（ｄ）に示すように、コンポジットシートの貫通孔Ｈに導電性樹脂組成物を充填し導電路Ｐを形成する。
そして、図１０（ｅ）および図１１（ｅ）に示すように、第１の基板および第２の基板をコンポジットシート２０を介して位置合わせして、重ねたものを加圧することによって回路部品１８および３７が埋設された板状体を形成した後、これを加熱することによって、絶縁シート２０および導電性樹脂組成物中の熱硬化性樹脂を硬化させ、第１の積層基板１０、第２の積層基板３０間に回路部品１８，３７が埋設された積層体を形成する。加熱は、コンポジットシート２０および導電性樹脂組成物中の熱硬化性樹脂が硬化する温度以上の温度（たとえば１５０℃〜２６０℃）で行い、未硬化のコンポジットシート２０は硬化される。なお、加熱によって未硬化状態のコンポジットシートを硬化させる際に、加熱しながら１０ｋｇ／ｃｍ2〜２００ｋｇ／ｃｍ2の圧力で加圧することによって、ＰＬＣ回路モジュールの機械的強度を向上させることができる。
この後、図１０（ｆ）に示すように、第１の積層基板１０の下面に変復調ＩＣ２１０と、メモリ２４０などを実装し、第２の積層基板３０上面にＡＦＥＩＣ２２０、平衡型フィルタ２５１，２６０を実装し、本実施の形態のＰＬＣモジュールが完成する。
このようにして形成されたＰＬＣモジュールを、図４に示すように筐体１０１ａ、１０１ｂ内に収納し、図３に示したようなＰＬＣモデムが完成する。
このように本実施の形態のＰＬＣモジュールによれば、変復調ＩＣと平衡型フィルタを積層基板の同一面上に配置しないように構成しているため、ノイズの影響を小さくすることができ、特性が良好でかつ、小型で低コストのモジュールを得ることができる。
以下に、本発明の具体的な実施例を説明する。
本発明のＰＬＣモジュールを構成する集積回路実装基板の製造方法の一例について説明する。
コンポジットシート板状体の作製は、まず、所望の組成で混合されたペースト状の混合物を、所定量だけ離型フィルム上に滴下する。ペースト状の混合物は、無機フィラーと液状の熱硬化性樹脂とを攪拌混合機によって１０分程度混合して作製した。使用した攪拌混合機は、所定の容量の容器に無機フィラーと液状の熱硬化性樹脂とを投入し、容器自身を回転させながら公転させるもので、混合物の粘度が比較的高くても充分な分散状態が得られる。離型フィルムには厚み７５μｍのポリエチレンテレフタレートフィルムを用い、フィルム表面にシリコンによる離型処理を施した。
次に、離型フィルム上のペースト状の混合物にさらに離型フィルムを重ね、加圧プレスで厚さ５００μｍになるようにプレスして、板状の混合物を得た。次に、離型フィルムで挟まれた板状の混合物を離型フィルムごと加熱し、板状の混合物の粘着性が無くなる条件下で熱処理した。熱処理は、１２０℃の温度で１５分間保持である。この熱処理によって、板状の混合物の粘着性が失われるため、離型フィルムの剥離が容易になる。この実施例で用いた液状エポキシ樹脂は、硬化温度が１３０℃であるため、この熱処理条件下では、未硬化状態（Ｂステージ）である。
次に、板状の混合物から離型フィルムを剥離し、板状の混合物を耐熱性離型フィルム（ＰＰＳ：ポリフェニレンサルファイト、厚さ７５μｍ）で挟んで、５０ｋｇ／ｃｍ2の圧力で加圧しながら１７０℃の温度で加熱することによって板状の混合物を硬化させた。
次に、硬化した板状の混合物から耐熱性離型フィルムを剥離することによって、絶縁層を得た。この絶縁層を所定の寸法に加工して、熱伝導度、線膨張係数などを測定した。熱伝導度は、１０ｍｍ角に切断した試料の表面を加熱ヒータに接触させて加熱し、反対面の温度上昇から計算で求めた。線膨張係数は、室温から１４０℃まで温度上昇させた場合の絶縁層の寸法変化を測定し、その寸法変化の平均値から求めた。絶縁耐圧は、絶縁層の厚み方向にＡＣ電圧を印加した場合の絶縁耐圧を求め、単位厚み当たりの絶縁耐圧を計算した。ここでは絶縁層とは電気的に絶縁状態にある基板をさすものとする。
上記の方法で作製された絶縁層は、無機フィラーとしてＡｌ2Ｏ3を用いた場合には、従来のガラス−エポキシ基板（熱伝導度０．２ｗ／ｍＫ〜０．３ｗ／ｍＫ）に比べて熱伝導度が約１０倍以上となった。Ａｌ2Ｏ3の量を８５重量％以上とすることによって、熱伝導度を２．８ｗ／ｍＫ以上とすることができた。Ａｌ2Ｏ3はコストが安いという利点もある。
また、無機フィラーとしてＡｌＮ、ＭｇＯを用いた場合では、Ａｌ2Ｏ3を用いた場合と同等以上の熱伝導度が得られた。また、無機フィラーとして非晶質ＳｉＯ2を用いた場合では、線膨張係数がシリコン半導体（線膨張係数３×１０-6／℃）により近くなった。したがって、無機フィラーとして非晶質ＳｉＯ2を用いた絶縁層は、半導体を直接実装するフリップチップ用基板として好適である。
また、無機フィラーとしてＳｉＯ2を用いた場合には、誘電率が低い絶縁層が得られた。ＳｉＯ2は比重が軽いという利点もある。
また、無機フィラーとしてＢＮを用いた場合には、熱伝導度が高く線膨張係数が低い絶縁層が得られた。無機フィラーとして６０重量％のＡｌ2Ｏ3を用いた場合を除いて、絶縁層の絶縁耐圧は、１０ｋＶ／ｍｍ以上であった。絶縁層の絶縁耐圧は、絶縁層の材料である無機フィラーと熱硬化性樹脂との接着性の指標となる。すなわち、無機フィラーと熱硬化性樹脂との接着性が悪いと、その間に微小な隙間が生じて絶縁耐圧が低下する。このような微小な隙間は回路部品内蔵モジュールの信頼性低下を招く。一般に、絶縁耐圧が１０ｋＶ／ｍｍ以上であれば無機フィラーと熱硬化性樹脂との接着性が良好であると判断できる。したがって、無機フィラーの量は７０重量％以上であることが好ましい。
なお、熱硬化性樹脂の含有量が低いと絶縁層の強度が低下するため、熱硬化性樹脂は４．８重量％以上であることが好ましい。
この実施例では、液状エポキシ樹脂には、日本ペルノックス（株）製のエポキシ樹脂（ＷＥ−２０２５、酸無水系硬化剤含む）を用いた。フェノール樹脂には、大日本インキ（株）製のフェノール樹脂（フェノライト、ＶＨ４１５０）を用いた。シアネート樹脂には、旭チバ（株）製のシアネート樹脂（ＡｒｏＣｙ、Ｍ−３０）を用いた。この実施例では、添加物としてカーボンブラックまたは分散剤を加えた。
このコンポジットシートを用いて、第１の積層基板１０と第２の積層基板３０で挟み、加圧加熱することにより本発明の実施の集積回路実装基板が得られる。
なお前記実施例１は以下の実施の形態にも適用可能であることはいうまでもない。
（実施の形態２）
次に本発明の実施の形態２について説明する。
本実施の形態の集積回路実装基板としての積層基板１０では図１３に概要説明断面図、図１４に斜視図を示すように、平衡型フィルタ２６０を２つの積層基板のコンポジットシートに接する面に実装し、周りを導電路を構成する導電性ペーストで形成した導電性柱Ｑで囲むようにしたことを特徴とする。ＰＬＣモジュールの製造工程図１０（ｃ）（ｄ）の工程にて同様の加工を行うため、工数アップを最低限に抑えつつ構成することが可能である。後は、図１に示した集積回路実装基板と同様に形成される。
本実施の形態によれば、平衡型フィルタ２６０を絶縁シート２０内に内蔵し、銅箔と導電ペーストからなる導電性柱Ｑで囲む構造とすることでノイズの影響を小さくすることができ、モジュールを装着する環境に左右されない小型で低コストのモジュールとすることができる。
信号の高速化に伴い、輻射（ノイズ）が平衡型フィルタに代表される送受信アナログ回路の信号を歪ませ、特性の悪化が顕著になってきており、モジュールを取り付ける環境（ノイズの多い・少ない）によって、モジュールの特性が変化するという問題があった。特に高速電力線通信（ＰＬＣ）においては、通信に使用する周波数帯域が４ＭＨｚ〜２８ＭＨｚと周波数が低く、帯域が広いためフィルタ回路を構成する回路素子が大きくなり、その結果として輻射（ノイズ）がフィルタ回路に飛び込みやすい構造をとらざるをえず、特性の劣化が特に顕著である。本実施の形態では、上記問題は解消され、小型で低コストのモジュールを得ることが可能となる。
なお、前記実施の形態における導電ペーストに含有される金属粒子をフェライト粒子などに変えることでさらなるシールド効果の向上をはかることが可能となる。
（実施の形態３）
次に本発明の実施の形態３について説明する。
本実施の形態では図１５に示すように、前記実施の形態１で得られたＰＬＣモジュールの上下面にそれぞれコンポジットシート４２，４３を介して放熱用の金属板４０および４１を積層してＰＬＣモジュールを構成することでモジュールとしての放熱を効果的に行うようにしている。他は図１に示した実施の形態１のＰＬＣモジュールと同様に形成されている。同一部位には同一符号を付した。
この構成によれば、回路の集積度の増大に際しても、上下面に放熱板を同時に構成することにより、放熱面積を広げることができ、小型で低コストのモジュールを構成することができる。
なお、放熱用の金属板が２つの場合について説明したが、金属板が１つであってもよい。例えば、発熱量の最も大きい集積回路（例えばメインＩＣ）のみに、コンポジットシートを介して、金属板を設けることで、放熱面積を広げることができる。
（実施の形態４）
次に本発明の実施の形態４について説明する。
本実施の形態では図１６に示すように、前記絶縁シートを挟んで積層された２つの積層基板の絶縁シートに接する面に実装される回路部品１８を厚さの厚い積層基板側に集約したことを特徴とする。
本実施の形態では、絶縁シートに接する面に実装される回路部品１８を厚さの厚い積層基板側に集約したことで、薄い基板の反りを防ぎ、コンポジットシートとの積層に際して２つの積層基板を接続する導電路の接続信頼性を向上することができる。
（実施の形態５）
次に本発明の実施の形態５について説明する。
本実施の形態では図１７に示すように、部品内蔵面に対向している２つの積層基板の厚さを等しくしたことを特徴とする。
本実施の形態では、２枚の積層基板１０、３０の厚みを等しくすることで、基板の熱膨張の差によるせん断応力を低減し、コンポジットシート２０との積層時の導電路接続信頼性を高くすることができる。
（実施の形態６）
次に本発明の実施の形態６について説明する。
前記実施の形態１乃至５では、２枚の積層基板をコンポジットシート２０を介して積層したが、本実施の形態では、図１８に示すように、部品内蔵面に対向している２つの積層基板１０，３０を、回路部品２１を用いて接続することで構造の簡略化を図るようにしたものである。
この構成によれば、コンポジットシートに対して図１０（ｃ）に示したような回路部品用や導電ペーストの充填部分の形成のための打ち抜きを行うなどの工程も不要となり、実装が容易でコストの低いモジュールを提供することが可能となる。
上述した実施の形態１乃至６では、複数の接地端子を接地層に接続する集積回路の一例として、マルチキャリア信号の変復調処理を行うメインＩＣについて説明したが、このような集積回路は、メインＩＣに限る必要はない。例えばＡＦＥ・ＩＣが有する複数の接地端子を接地層に接続する場合であっても、同様の効果を得ることが出来る。
本発明の集積回路実装基板によれば、温度変化に強く、ノイズの影響を受けないように構成されているため、高速電力線通信など、種々の分野に適用可能である。
本発明の実施の形態１の集積回路実装基板を用いたＰＬＣ回路モジュールを示す断面説明図 本発明の実施の形態１のＰＬＣ回路モジュールを示す斜視図 本発明の実施の形態１のＰＬＣモデムの外観を示す図、 本発明の実施の形態１のＰＬＣモデムの分解斜視図、 本発明の実施の形態１のＰＬＣモデムのハードウェアの一例を示すブロック図 本発明の実施の形態１のＰＬＣモジュールのメインＩＣ２１０によって実現されるデジタル信号処理部の一例の概略機能ブロック図 本発明の実施の形態１のＰＬＣ回路モジュールに用いられる平衡型フィルタを示す等価回路図 本発明の実施の形態１のＰＬＣ回路モジュールに用いられる第２の積層基板の表面および裏面を示す図 本発明の実施の形態１のＰＬＣ回路モジュールに用いられる第１の積層基板の表面および裏面を示す図 （ａ）〜（ｆ）は本発明の実施の形態１のＰＬＣモジュールの製造工程の一実施の形態を示す斜視図 （ａ）〜（ｆ）は本発明の実施の形態１のＰＬＣモジュールの製造工程の一実施の形態を示す断面図 （ａ）〜（ｆ）は本発明の実施の形態１のＰＬＣモジュールに用いられる第１の積層基板の製造工程を示す断面図 本発明の実施の形態２のＰＬＣ回路モジュールを示す説明図 本発明の実施の形態２のＰＬＣ回路モジュールを示す図 本発明の実施の形態３のＰＬＣ回路モジュールを示す説明図 本発明の実施の形態４のＰＬＣ回路モジュールを示す説明図 本発明の実施の形態５のＰＬＣ回路モジュールを示す説明図 本発明の実施の形態６のＰＬＣ回路モジュールを示す説明図 従来例のＰＬＣモジュールを示す説明図
符号の説明
１１，１２，１３，１４，１５，１６ 金属層
１５ 接地層
１００ ＰＬＣモデム
１０１ 筐体
１０２ 電源コネクタ
１０３ モジュラージャック
１０４ 切換えスイッチ
１０５ 表示部
２００ （ＰＬＣ用）回路モジュール
２１０ メインＩＣ（変復調ＩＣ）
２１１ ＣＰＵ
２１２ ＰＬＣ・ＭＡＣブロック
２１３ ＰＬＣ・ＰＨＹブロック
２２０ ＡＦＥ・ＩＣ
２２１ ＤＡ変換器（ＤＡＣ）
２２２ ＡＤ変換器（ＡＤＣ）
２２３ 可変増幅器（ＶＧＡ）
２３０ イーサネットＰＨＹ・ＩＣ
２５１ ローパスフィルタ
２５２ ドライバＩＣ
２６０ バンドパスフィルタ
２７０ カプラ
２７１ コイルトランス
２７２ａ、２７２ｂ カップリング用コンデンサ
３００ スイッチング電源
４００ 電源プラグ
５００ コンセント
６００ 電源ケーブル
９００ 電力線
２１１０ 制御部
２１１１ シンボルマッパ
２１１２ シリアル−パラレル変換器
２１１３ 逆ウェーブレット変換器
２１１４ ウェーブレット変換器
２１１５ パラレル−シリアル変換器
２１１６ デマッパ

Claims (15)

  1. 第１の接地端子および第２の接地端子を有する集積回路を実装する集積回路実装基板であって、
    前記集積回路が実装されると共に第１の貫通孔および第２の貫通孔を有する第１の絶縁層と、
    前記第１の貫通孔を介して前記第１の接地端子が電気的に接続されると共に前記第２の貫通孔を介して前記第２の接地端子が電気的に接続される第１の導電層と、
    第２の絶縁層と、
    第２の導電層と、
    第３の絶縁層と、が順に積層される積層基板を有し、
    前記第１の貫通孔および前記第２の貫通孔は前記第１の導電層および前記第２の絶縁層を貫通しない貫通孔であり、
    前記集積回路が実装される前記積層基板の表面とは異なる表面に実装されるフィルタをさらに備える、集積回路実装基板。
  2. 請求項１に記載の集積回路実装基板であって、
    前記フィルタは、少なくともコンデンサおよびコイルを備える平衡型フィルタである集積回路実装基板。
  3. 請求項１に記載の集積回路実装基板であって、
    前記フィルタは、前記集積回路が信号処理する信号について所定の周波数帯域を遮断する集積回路積層基板。
  4. 請求項１に記載の集積回路実装基板であって、
    前記集積回路は、マルチキャリア信号の変調処理および復調処理の少なくとも一方を行う集積回路実装基板。
  5. 請求項４に記載の集積回路実装基板であって、
    前記マルチキャリア信号は、一対の線路を有する電力線に伝送可能な電力線通信信号であり、
    前記積層基板の表面に実装され、前記電力線通信信号について所定の周波数帯域を遮断するフィルタを更に備え、
    前記集積回路と前記フィルタとは、前記積層基板の異なる表面にそれぞれ実装された集積回路実装基板。
  6. 請求項５に記載の集積回路実装基板であって、
    前記フィルタは、前記一対の線路のそれぞれから見たインピーダンスが略同一である平衡型フィルタである集積回路実装基板。
  7. 電力線通信を行う電力線通信装置であって、
    請求項５または６に記載の集積回路実装基板と、
    前記集積回路実装基板から出力された電力線通信信号を前記電力線に伝送される交流電圧に重畳し、前記電力線に伝送される交流電圧から電力線通信信号を分離して前記集積回路実装基板に出力するカプラを備えた電力線通信装置。
  8. 請求項１乃至６のいずれか１項に記載の集積回路実装基板であって、更に、
    絶縁層を介して積層された複数の導電層を内部に有し、前記積層基板と異なる他の積層基板と、
    前記他の積層基板の表面に実装される回路素子と、
    前記積層基板と前記他の積層基板との間に介在してこれらの積層基板を積層し、前記集積回路と前記回路素子を電気的に接続する導電路を備えた絶縁シートとを備えた集積回路実装基板。
  9. 請求項８に記載の集積回路実装基板であって、更に、
    前記絶縁シートに設けられ、当該集積回路実装基板に内蔵される内蔵回路素子を備え、
    前記内蔵回路素子が、前記導電路で囲まれた集積回路実装基板。
  10. 請求項８に記載の集積回路実装基板であって、
    前記積層基板および前記他の積層基板は、基板厚が等しい集積回路実装基板。
  11. 請求項８に記載の集積回路実装基板であって、
    前記絶縁シートに設けられ、当該集積回路実装基板に内蔵される複数の内蔵回路素子を備え、
    前記複数の内蔵回路素子は、前記積層基板および前記他の積層基板のうち基板厚が厚い方の積層基板に実装されている集積回路実装基板。
  12. 請求項８乃至１１のいずれか１項に記載の集積回路実装基板であって、更に、
    前記積層基板および前記他の積層基板の少なくとも一方の表面を覆う放熱板を備えた集積回路実装基板。
  13. 請求項８乃至１２のいずれか１項に記載の集積回路実装基板であって、
    前記絶縁シートは、無機フィラーと熱硬化性樹脂とを含む集積回路実装基板。
  14. 請求項１３に記載の集積回路実装基板であって、
    前記絶縁シート中の無機フィラーの重量％は、７０重量％〜９５重量％である集積回路実装基板。
  15. 請求項１に記載の集積回路実装基板であって、
    前記絶縁層を介して積層された複数の導電層を内部に有し、前記積層基板と異なる他の積層基板と、
    前記他の積層基板の表面に実装される回路素子と、
    前記回路素子が、前記積層基板と前記他の積層基板との間に介在してこれらの積層基板を保持する集積回路実装基板。
JP2006110769A 2006-04-13 2006-04-13 集積回路実装基板および電力線通信装置 Expired - Fee Related JP5285842B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2006110769A JP5285842B2 (ja) 2006-04-13 2006-04-13 集積回路実装基板および電力線通信装置
US11/734,386 US8310837B2 (en) 2006-04-13 2007-04-12 Circuit module and power line communication apparatus
BRPI0709952-5A BRPI0709952A2 (pt) 2006-04-13 2007-04-13 módulo de circuito e aparelho de comunicação de linha de força
CN2007800132259A CN101422089B (zh) 2006-04-13 2007-04-13 电路模块以及电力线通信装置
EP07742003A EP2011376B1 (en) 2006-04-13 2007-04-13 Circuit module and power line communication apparatus
RU2008144709/09A RU2395180C1 (ru) 2006-04-13 2007-04-13 Схемный модуль и устройство связи по линии электропередачи
AT07742003T ATE554640T1 (de) 2006-04-13 2007-04-13 Schaltungsmodul und stromleitungs- kommunikationsvorrichtung
PCT/JP2007/058567 WO2007119877A1 (en) 2006-04-13 2007-04-13 Circuit module and power line communication apparatus
RU2010110522/07A RU2432721C1 (ru) 2006-04-13 2010-03-19 Схемный модуль и устройство связи по линии электропередачи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006110769A JP5285842B2 (ja) 2006-04-13 2006-04-13 集積回路実装基板および電力線通信装置

Publications (2)

Publication Number Publication Date
JP2007287783A JP2007287783A (ja) 2007-11-01
JP5285842B2 true JP5285842B2 (ja) 2013-09-11

Family

ID=38068080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006110769A Expired - Fee Related JP5285842B2 (ja) 2006-04-13 2006-04-13 集積回路実装基板および電力線通信装置

Country Status (8)

Country Link
US (1) US8310837B2 (ja)
EP (1) EP2011376B1 (ja)
JP (1) JP5285842B2 (ja)
CN (1) CN101422089B (ja)
AT (1) ATE554640T1 (ja)
BR (1) BRPI0709952A2 (ja)
RU (2) RU2395180C1 (ja)
WO (1) WO2007119877A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4999425B2 (ja) * 2005-11-29 2012-08-15 パナソニック株式会社 通信装置および通信方法
CN101982027A (zh) * 2008-03-24 2011-02-23 松下电器产业株式会社 电子电路板以及使用其的电力线通信装置
JP5225721B2 (ja) * 2008-03-24 2013-07-03 パナソニック株式会社 電子回路装置およびこれを用いた電力線通信装置
JP2010011136A (ja) * 2008-06-27 2010-01-14 Sharp Corp 電力線通信装置
US8411451B2 (en) 2008-07-30 2013-04-02 Panasonic Corporation Power line communication apparatus
IT1391557B1 (it) * 2008-09-01 2012-01-11 Ferrarini Circuito stampato multistrato imbottito con componenti inglobati fra le schede sovrapposte
US8319334B2 (en) 2009-08-10 2012-11-27 Infineon Technologies Ag Embedded laminated device
EP2485405B1 (en) * 2009-09-30 2017-04-19 Panasonic Corporation Direct current power line communication system and direct current power line communication apparatus
CN102804430B (zh) * 2010-01-19 2015-11-25 Lg伊诺特有限公司 封装结构及其制造方法
JP5746517B2 (ja) * 2011-02-23 2015-07-08 住友電気工業株式会社 電力線通信システム
KR20140007429A (ko) 2011-03-31 2014-01-17 미쓰비시 가가꾸 가부시키가이샤 삼차원 집적 회로 적층체, 및 삼차원 집적 회로 적층체용 층간 충전재
RU2463684C1 (ru) * 2011-05-17 2012-10-10 Российская Федерация, от имени которой выступает Министерство промышленности и торговли РФ Многокристальный модуль
CN102227090B (zh) * 2011-06-27 2013-08-21 山西省电力公司临汾供电分公司 10kV载波通信智能馈线自动化系统
EP2733860B1 (en) 2011-07-13 2016-05-18 Sumitomo Electric Industries, Ltd. Communication system
US20150221414A1 (en) * 2012-06-27 2015-08-06 Google Inc. Power adapter for a computing device
CN104364897B (zh) * 2012-10-29 2017-07-25 京瓷株式会社 元件收纳用封装件以及安装结构体
RU2515960C1 (ru) * 2012-11-07 2014-05-20 Открытое акционерное общество "НПО "Орион" (ОАО "НПО "Орион") СПОСОБ ИЗГОТОВЛЕНИЯ ФОТОПРИЕМНОГО МОДУЛЯ НА ОСНОВЕ PbS
CN103811444B (zh) * 2012-11-07 2016-11-23 环旭电子股份有限公司 电子装置、系统级封装模块及系统级封装模块的制造方法
DK2775806T3 (en) * 2013-03-07 2015-06-01 Tyco Electronics Svenska Holdings Ab Optical receiver and transceiver operating this
CN204496889U (zh) * 2015-04-07 2015-07-22 京东方科技集团股份有限公司 一种电路、显示基板以及显示装置
US10374813B2 (en) * 2015-08-07 2019-08-06 The Boeing Company Coupler for power line communication and power-over-ethernet
EP3220474B1 (en) * 2016-03-15 2019-01-02 Finisar Corporation A carrier layout for an electro-optical module, an electro-optical module using the same, and interconnect structure for coupling an electronic unit to an optical device
JP6918668B2 (ja) * 2017-09-29 2021-08-11 株式会社シマノ 回路モジュール、自転車用の電気コンポーネント、および、通信システム
WO2020090230A1 (ja) * 2018-11-01 2020-05-07 株式会社村田製作所 高周波モジュールおよび通信装置
US11476707B2 (en) * 2020-10-06 2022-10-18 Apple Inc. Wireless power system housing
TWI830566B (zh) * 2022-12-30 2024-01-21 恆勁科技股份有限公司 整合有電感線路結構之封裝載板及其製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142430A (en) * 1990-03-28 1992-08-25 Anthony Anthony A Power line filter and surge protection circuit components and circuits
JP2787640B2 (ja) * 1992-09-18 1998-08-20 富士通株式会社 印刷配線板の導体切断方法
JP3265669B2 (ja) 1993-01-19 2002-03-11 株式会社デンソー プリント基板
JP3368393B2 (ja) 1994-03-03 2003-01-20 三菱電機照明株式会社 電力線搬送通信システム
US5736965A (en) 1996-02-07 1998-04-07 Lutron Electronics Co. Inc. Compact radio frequency transmitting and receiving antenna and control device employing same
RU2161382C2 (ru) 1996-07-18 2000-12-27 НАГРА АйДи С.А. Способ изготовления печатных схем и печатная схема, изготовленная этим способом
JP3375555B2 (ja) 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3712095B2 (ja) * 1998-01-14 2005-11-02 株式会社村田製作所 入出力バランス型フィルタ
US6150724A (en) * 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
US6246112B1 (en) 1998-06-11 2001-06-12 Intel Corporation Interleaved signal trace routing
JP3495917B2 (ja) 1998-07-15 2004-02-09 日本特殊陶業株式会社 多層配線基板
JP3665711B2 (ja) * 1999-02-25 2005-06-29 富士通株式会社 高周波増幅器および増幅素子
JP2001060802A (ja) * 1999-08-19 2001-03-06 Sony Corp 回路素子基板と半導体装置及びその製造方法
JP2001077537A (ja) * 1999-09-02 2001-03-23 Sony Corp 多層プリント配線板
DE10013936A1 (de) * 2000-03-21 2001-09-27 Bodenseewerk Geraetetech Filteranordnung
JP2001308222A (ja) * 2000-04-21 2001-11-02 Hitachi Ltd 実装基板
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP2001345419A (ja) * 2000-05-31 2001-12-14 Hitachi Ltd 一体型高周波無線回路モジュール
US7492565B2 (en) * 2001-09-28 2009-02-17 Epcos Ag Bandpass filter electrostatic discharge protection device
JP4081284B2 (ja) * 2002-03-14 2008-04-23 富士通株式会社 高周波集積回路モジュール
JP3575478B2 (ja) 2002-07-03 2004-10-13 ソニー株式会社 モジュール基板装置の製造方法、高周波モジュール及びその製造方法
JP3863464B2 (ja) * 2002-07-05 2006-12-27 株式会社ヨコオ フィルタ内蔵アンテナ
JP4207517B2 (ja) * 2002-09-24 2009-01-14 凸版印刷株式会社 素子内蔵基板
US20050026587A1 (en) 2003-07-29 2005-02-03 Miskho Michael S. Radio frequency communication between devices via a power plane on a circuit board
JP4049112B2 (ja) * 2004-03-09 2008-02-20 株式会社日立製作所 電子装置
JP2006050306A (ja) 2004-08-05 2006-02-16 Matsushita Electric Ind Co Ltd 通信装置及びそれを用いた通信システム
JP2006253953A (ja) * 2005-03-09 2006-09-21 Fujitsu Ltd 通信用高周波モジュールおよびその製造方法
JP2005253115A (ja) * 2005-05-13 2005-09-15 Tdk Corp 送受信端回路装置
US7233502B1 (en) * 2006-03-15 2007-06-19 Universal Scientific Industrial Co., Ltd. Twin-substrate wireless electronic module and method for making the same
JP5034453B2 (ja) * 2006-11-16 2012-09-26 株式会社デンソー 電子部品内蔵型多層基板

Also Published As

Publication number Publication date
EP2011376A1 (en) 2009-01-07
JP2007287783A (ja) 2007-11-01
ATE554640T1 (de) 2012-05-15
CN101422089A (zh) 2009-04-29
RU2432721C1 (ru) 2011-10-27
US20080123302A1 (en) 2008-05-29
CN101422089B (zh) 2011-04-06
BRPI0709952A2 (pt) 2011-08-02
WO2007119877A1 (en) 2007-10-25
RU2395180C1 (ru) 2010-07-20
US8310837B2 (en) 2012-11-13
RU2010110522A (ru) 2011-09-27
EP2011376B1 (en) 2012-04-18
RU2008144709A (ru) 2010-05-20

Similar Documents

Publication Publication Date Title
JP5285842B2 (ja) 集積回路実装基板および電力線通信装置
US8582312B2 (en) Electronic circuit board and power line communication apparatus using it
US7705691B2 (en) Capacitor interconnection
US8094429B2 (en) Multilayer capacitors and methods for making the same
JP3910387B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
US6714422B2 (en) High frequency module device and method for its preparation
US9326377B2 (en) Printed wiring board
JP3236818B2 (ja) 素子内蔵多層配線基板の製造方法
TWI615065B (zh) 柔性線路板及其製作方法
JPH1145955A (ja) 素子内蔵多層配線基板およびその製造方法
JP2006210911A (ja) 回路基板内で使用されるコンデンサ材料と、コンデンサ材料を利用する回路基板と、回路基板の製造方法及び回路基板を利用する情報処理システム
JPH11126978A (ja) 多層配線基板
JPH09289378A (ja) プリント配線板及びその製造方法
JP5225721B2 (ja) 電子回路装置およびこれを用いた電力線通信装置
JP2009232257A5 (ja)
JP2003332517A (ja) マイクロ波集積回路及びその製造方法並びに無線装置
JP2009231606A (ja) 電子回路基板、電子回路装置およびこれを用いた電力線通信装置
KR100850759B1 (ko) 인쇄회로기판 및 그 제조방법
JP2005079318A (ja) コネクタ内蔵モジュールとこれを用いた複合モジュール及び回路基板
KR101123714B1 (ko) 다층기판
JP2004165318A (ja) 多層プリント配線板
TW202207404A (zh) 佈線體及其製造方法
JP4126753B2 (ja) 多層板
JP2016100408A (ja) 部品内蔵基板及びその製造方法
JP2002271028A (ja) コイル内蔵多層基板及びその製造方法並びに積層コイルの製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071113

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130307

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130314

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

LAPS Cancellation because of no payment of annual fees