TW202207404A - 佈線體及其製造方法 - Google Patents

佈線體及其製造方法 Download PDF

Info

Publication number
TW202207404A
TW202207404A TW110120046A TW110120046A TW202207404A TW 202207404 A TW202207404 A TW 202207404A TW 110120046 A TW110120046 A TW 110120046A TW 110120046 A TW110120046 A TW 110120046A TW 202207404 A TW202207404 A TW 202207404A
Authority
TW
Taiwan
Prior art keywords
power supply
sided
metal foil
wiring body
insulating base
Prior art date
Application number
TW110120046A
Other languages
English (en)
Inventor
松田文彥
Original Assignee
日商日本美可多龍股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本美可多龍股份有限公司 filed Critical 日商日本美可多龍股份有限公司
Publication of TW202207404A publication Critical patent/TW202207404A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本發明提供佈線體及其製造方法，所述佈線體包括：芯材絕緣基材，具有第一主平面和第二主平面；訊號線和第一供電線，設置在所述第一主平面上；第二供電線，設置在所述第二主平面上並且與所述第一供電線電連接；第一介電質層，層疊在所述第一主平面上，埋設有所述訊號線和所述第一供電線；第一接地層，設置在所述第一介電質層上；第二介電質層，層疊在所述第二主平面上，埋設有所述第二供電線；以及第二接地層，設置在所述第二介電質層上，與所述第一接地層一起至少夾著所述訊號線。

Description

佈線體及其製造方法
本發明涉及佈線體及其製造方法。
近年來，智慧型手機、筆記型電腦、數位相機或者遊戲機等電子設備，隨著向小型化和高速化發展，資訊處理量急劇增加。因此，訊號速度存在越來越高速化的傾向。智慧型手機等移動通訊終端從2019年開始向下一代通訊標準5G轉移。在5G中，由通訊終端發送和接收的訊號的頻率變為從數GHz到20～30GHz。並且，預計到2022年左右，訊號頻率將提高到50GHz左右。隨訊號頻率的增加，訊號的傳輸損耗增加。因此，要求設置訊號線（傳輸線）的佈線體要降低傳輸損耗。
另外，隨著電子設備的小型化和高密度化，佈線體上不僅可以設置訊號線，還可以設置供電線（電源線）。該供電線用於將由電子設備的電源供給的電力提供給諸如處理器等電子部件。尤其是，在智慧型手機等便攜終端的情況下，對佈線體的寬度方向的尺寸加以嚴格限制。另一方面，由於隨著電子設備的高速化，耗電增加，因此需要更大的電源容量。
另外，在國際公開公報2014-002785號和國際公開公報2014-157031號中記載了用於傳輸高頻訊號的高頻訊號線。
如上所述，要求佈線體增加電流容量。但是，由於對佈線體的寬度的限制，難以增加供電線的寬度。因此，難以確保所需的電流容量。
本發明的目的之一是提供能夠抑制佈線體的寬度增加同時能夠增加供電線的電流容量的佈線體及其製造方法。
本發明提供一種佈線體（本佈線體），其包括：芯材絕緣基材，具有第一主平面以及所述第一主平面的相反側的第二主平面；訊號線，設置在所述第一主平面上，沿所述佈線體的長邊方向延伸；第一供電線，設置在所述第一主平面上，沿所述佈線體的長邊方向延伸；第二供電線，設置在所述第二主平面上，沿所述佈線體的長邊方向延伸，通過設置在所述芯材絕緣基材上的層間連接部，與所述第一供電線電連接；第一介電質層，層疊在所述第一主平面上，埋設有所述訊號線和所述第一供電線；第一接地層，設置在所述第一介電質層上；第二介電質層，層疊在所述第二主平面上，埋設有所述第二供電線；以及第二接地層，設置在所述第二介電質層上，與所述第一接地層一起至少夾著所述訊號線。
另外，在本佈線體中，所述第一供電線可以比所述訊號線厚。
另外，在本佈線體中，所述第一供電線包括設置在所述第一主平面上的金屬箔和形成在所述金屬箔上的鍍層，所述訊號線也可以包括設置在所述第一主平面上的金屬箔。
另外，在本佈線體中，所述第二供電線可以比所述訊號線厚。
另外，在本佈線體中，當從所述芯材絕緣基材的所述第一主平面的法線方向觀察時，所述第一接地層可以實際上覆蓋所述第一供電線和所述第二供電線。
另外，在本佈線體中，當從所述芯材絕緣基材的所述第二主平面的法線方向觀察時，所述第二接地層可以實際上覆蓋所述第一供電線和所述第二供電線。
另外，本佈線體還具有在所述訊號線的端部上局部設置的著陸處，所述著陸處和設置在所述第一介電質層上的焊盤可以通過填充過孔電連接。
另外，在本佈線體中，所述芯材絕緣基材可以包括液晶聚合物。
另外，在本佈線體中，所述第一介電質層具有第一黏合劑層和第一絕緣基材，所述第一黏合劑層層疊在所述第一主平面上，埋設有所述訊號線和所述第一供電線，所述第一絕緣基材層疊在所述第一黏合劑層上，所述第二介電質層具有第二黏合劑層和第二絕緣基材，所述第二黏合劑層層疊在所述第二主平面上，埋設有所述第二供電線，所述第二絕緣基材層疊在所述第二黏合劑層上。
另外，在本佈線體中，所述第一絕緣基材和／或所述第二絕緣基材可以包括液晶聚合物。
另外，在本佈線體中，所述芯材絕緣基材、所述第一介電質層和所述第二介電質層中至少任意一個中的10GHz的相對介電常數是2.0～3.5，其介質損耗角正切可以是0.001～0.005。
另外，本佈線體更包括：第一焊盤，設置在所述第一介電質層上，並通過填充過孔與所述訊號線電連接，第二焊盤，設置在所述第一介電質層上，並通過填充過孔與所述第一供電線電連接；以及部件，所述部件具有焊錫連接到所述第一焊盤的第一端子和焊錫連接到所述第二焊盤的第二端子。
本發明提供一種佈線體的製造方法（本佈線體的製造方法），其包括如下工序：準備雙面覆金屬箔層壓板，所述雙面覆金屬箔層壓板具有：芯材絕緣基材，其具有第一主平面和所述第一主平面的相反側的第二主平面；第一金屬箔，設置在所述第一主平面上；以及第二金屬箔，設置在所述第二主平面上；在所述雙面覆金屬箔層壓板上形成第一導通孔；至少在成為供電線的部分的所述第一金屬箔和所述第二金屬箔上以及所述第一導通孔的內壁形成鍍層；通過對所述第一金屬箔、所述第二金屬箔以及所述鍍層進行蝕刻處理，形成訊號線及供電線，由此得到雙面芯板；準備第一單面覆金屬箔層壓板，該第一單面覆金屬箔層壓板具有第一絕緣基材和第三金屬箔，所述第一絕緣基材具有第三主平面以及與所述第三主平面相反側的第四主平面，所述第三金屬箔設置在所述第三主平面上；在所述第四主平面上層疊第一黏合劑層，並且在所述第一黏合劑層上層疊第一保護膜；通過對所述第一保護膜的規定部位照射雷射，去除與所述規定部位對應的所述第一保護膜、所述第一黏合劑層以及所述第一絕緣基材的部分，形成在底面上露出所述第三金屬箔的有底的第二導通孔；在所述第二導通孔內填充第一導電漿料，由此獲得第一單面基板；準備第二單面覆金屬箔層壓板，該第二單面覆金屬箔層壓板具有第二絕緣基材和第四金屬箔，所述第二絕緣基材具有第五主平面以及與所述第五主平面相反側的第六主平面，所述第四金屬箔設置在所述第六主平面上；在所述第五主平面上層疊第二黏合劑層，並且在所述第二黏合劑層上層疊第二保護膜；通過對所述第二保護膜的規定部位照射雷射，去除與所述規定部位對應的所述第二保護膜、所述第二黏合劑層以及所述第二絕緣基材的部分，形成在底面上露出所述第四金屬箔的有底的第三導通孔；在所述第三導通孔內填充第二導電漿料，由此獲得第二單面基板；從所述第一單面基板的所述第一黏合劑層剝離所述第一保護膜，並且從所述第二單面基板的所述第二黏合劑層剝離所述第二保護膜；通過使所述第一單面基板的所述第一黏合劑層與所述雙面芯板的一個主平面相對，以及使所述第二單面基板的所述第二黏合劑層與所述雙面芯板的另一個主平面相對，在所述第一單面基板、所述第二單面基板以及所述雙面芯板之間進行位置對準，然後，以由所述第一單面基板以及所述第二單面基板夾著所述雙面芯板的方式，通過層疊所述第一單面基板、所述第二單面基板以及所述雙面芯板，形成層壓體；通過加熱和加壓使所述層壓體一體化。
另外，在本佈線體的製造方法中，形成所述鍍層的工序可以包括避免在作為所述訊號線的部分形成鍍層的工序。
另外，在本佈線體的製造方法中，獲得所述雙面芯板的工序可以通過卷對卷方法進行。
按照本發明，能夠提供在可抑制佈線體的寬度增加的同時增加供電線的電流容量的佈線體及其製造方法。
在下面的詳細說明中，出於說明的目的，為了提供對所公開的實施方式的徹底的理解，提出了許多具體的細節。然而，顯然可以在沒有這些具體細節的前提下實施一個或更多的實施方式。在其他的情況下，為了簡化製圖，示意性地示出了公知的結構和裝置。
以下，邊參照附圖，邊對本發明的實施方式進行說明。在各圖中，具有同等功能的構成要素賦予相同的附圖標記。附圖是示意性地描繪。在各圖中，厚度與平面尺寸的關係（縱橫比）以及各層的厚度的比率等未必與現實的一致。
（佈線體1）
首先，參照圖1和圖2，對本實施方式的佈線體1的大致結構進行說明。圖1是佈線體1的平面示意圖，圖2是表示設置在佈線體1內部的多條佈線的一部分的平面圖。此外，在圖1中，X方向是佈線體1的長邊方向，Y方向是佈線體1的寬度方向。
佈線體1是用於傳輸訊號和電力的佈線體。佈線體1設置在智慧型手機以及平板終端等資訊處理終端的殼體內。例如，佈線件1用於電連接發送和接收無線訊號的RF模組以及安裝有訊號處理晶片等的主機板。
如圖1所示，在佈線體1的內部，沿佈線體1的長邊方向延伸地設置供電線LV、訊號線LS以及接地佈線LG。
供電線LV是用於傳輸電力的佈線。後面將詳細地進行說明，不過該供電線LV通過通孔等層間連接部，使分別形成於佈線體1的芯板（後述的絕緣基材11）的上表面和下表面的導電層相互電連接。因此，即使在限制佈線體1的寬度的條件下，也可以增加供電線的實際厚度。其結果，能夠確保所需的電流容量。
訊號線LS是用於傳輸高速訊號的佈線。稍後將詳細地進行說明，不過該訊號線LS形成為比供電線LV薄。此外，高精度地控制訊號線LS的線寬。因此，阻抗匹配性優異。
接地佈線LG是為了穩定訊號線LS的電位而設置的。如圖2所示，在本實施方式中，接地佈線LG設置在訊號線LS的兩側。
如圖1所示，在佈線體1的兩端部設置有用於安裝連接器等部件（未圖示）的多個焊盤P1～P6。焊盤P1和焊盤P2通過供電線LV電連接。焊盤P3和焊盤P4通過接地佈線LG電連接。焊盤P5和焊盤P6通過訊號線LS電連接。
此外，圖1示意性地簡化表示了本實施方式的佈線體1。各種佈線和焊盤的數量及配置不限於圖1所示的數量和配置。例如，可以在佈線體1上設置多條訊號線LS。另外，也可以在佈線體1上設置多條供電線LV。焊盤也可以設置為與多條訊號線LS對應的數量。
另外，如圖2所示，訊號線LS也可以配置為被接地佈線LG夾著。與訊號線LS同樣，供電線LV也可以配置為被接地佈線LG夾著。
另外，訊號線LS不限於單端的傳輸線，也可以設置為差動線路。此時，兩條訊號線設置為不夾著接地佈線LG地並行。另外，多組一對差動線路也可以隔著接地佈線LG設置。另外，也可以單端的傳輸線和差動線路混合設置。
另外，各佈線的平面形狀不限於圖2所示的直線狀。各佈線的平面形狀例如也可以是特開2019-106508號公報中記載的形狀。
下面，將參照圖3和圖4的斷面圖，對佈線體1的內部結構詳細地進行說明。圖3是佈線體1的端部的寬度方向的局部斷面圖。圖4是佈線體1的沿訊號線的長邊方向的局部斷面圖。
佈線體1具備絕緣基材（芯絕緣基材）11、設置在該絕緣基材11上的各種佈線（訊號線LS、供電線LV及接地佈線LG）、形成在絕緣基材11的上表面的黏合劑層23（第一黏合劑層）、層疊在該黏合劑層23上的絕緣基材21（第一絕緣基材）、設置在該絕緣基材21上的導體部（接地層22a、焊盤22b、22c）、層疊在絕緣基材11的下表面的黏合劑層33（第二黏合劑層）、層疊在該黏合劑層33上的絕緣基材31（第二絕緣基材）、設置在絕緣基材31上的導電部（接地層32a、焊盤32b）、層間連接部（通孔TH、填充過孔25c、35c）以及阻焊層26、36。以下，對各構成要素詳細地進行說明。
絕緣基材11是佈線體1的芯材，例如，包括具有柔性的絕緣樹脂膜。作為該絕緣基材11的材料，從降低高速訊號的傳輸損耗的角度出發，優選使用相對介電常數和介質損耗角正切（tanδ）小的絕緣材料。作為這樣的材料，例如可以是液晶聚合物（LCP）。此外，絕緣基材11的材料也可以是聚醯亞胺（PI）、改質聚醯亞胺（MPI）、聚萘二甲酸乙二醇酯（PEN）、聚乙醚酮（PEEK）以及氟樹脂（PFA、PTFE等）等。
此外，可以根據對佈線體所要求的傳輸特性和／或柔性來確定絕緣基材11的厚度。例如，絕緣基材11的厚度為25～100μm。
供電線LV具有供電線LVa（第一供電線）和供電線LVb（第二供電線）。供電線LVa設置在絕緣基材11的上表面（第一主平面），形成為沿佈線體1的長邊方向延伸。供電線LVb設置在絕緣基材11的下表面（第一主平面的相反側的第二主平面），形成為沿佈線體1的長邊方向延伸。供電線LVa和供電線LVb通過形成在絕緣基材11上的通孔TH電連接。
如圖3所示，供電線LVa包括兩層導體膜（金屬箔12和鍍層14）。因此，供電線LVa比包括一層導體膜的訊號線LS厚。同樣地，供電線LVb包括兩層導電膜（金屬箔13和鍍層14）。此外，供電線LVa和LVb包括兩層導體膜不是必需的。供電線LVa和LVb中的至少任意一個可以包括金屬箔而不包括鍍層14。
供電線LVa經由填充過孔25c與焊盤22b（第二焊盤）電連接。同樣地，供電線LVb通過填充過孔35c與焊盤32b電連接。焊盤22b與安裝在佈線體1上的部件的第二端子（未示出）焊接連接。該焊盤22b設置在絕緣基材21上（在第一介電質層上），並且經由填充過孔25c與供電線LV電連接。此外，在本實施例中，由於沒有使用焊盤32b，所以焊盤32b由阻焊層36覆蓋。
此外，供電線LVa和供電線LVb形成為從絕緣基材11的主平面的法線方向觀察時至少一部分相互重疊。在本實施例中，供電線LVa和供電線LVb形成為彼此完全重疊。
如上所述，訊號線LS形成在絕緣基材11的上表面。如圖4所示，訊號線LS通過填充過孔25c與設置在絕緣基材21上的焊盤22c（第一焊盤）電連接。焊盤22c與安裝在佈線體1上的部件的第一端子（未示出）焊接連接。該焊盤22c設置在絕緣基材21之上（第一介電質層之上），並且經由填充過孔25c與訊號線LS電連接。
如圖4所示，在訊號線LS的端部與填充過孔25c之間局部地設置鍍層14作為著陸處。由此，填充過孔25c的長度可以縮短正好鍍層14厚度的量。其結果，能夠提高相對於層間連接的可靠性。特別是在絕緣基材21包含熱膨脹係數大的材料（液晶聚合物等）時，設置著陸處很有效。
如圖3所示，在本實施方式中，接地佈線LG分別形成於絕緣基材11的上表面及下表面。各接地佈線LG與供電線LVa、LVb相同，包含兩層導體膜。因此，能夠使填充過孔25c的長度縮短相當於鍍層14的厚度的量。其結果，能夠提高相對於層間連接的可靠性。
此外，形成於絕緣基材11的上表面的接地佈線LG和形成於絕緣基材11的下表面的接地佈線LG可以如供電線LVa和供電線LVb那樣，通過通孔等層間連接部電連接。此外，有時也省略絕緣基材11的下表面側的接地佈線LG。
如圖3所示，黏合劑層23層疊在絕緣基材11的上表面，使其埋設訊號線LS、供電線LVa以及形成在絕緣基材11的上表面的接地佈線LG。
黏合劑層33層疊在絕緣基材11的下表面，使其埋設供電線LVb以及形成於絕緣基材11的下表面的接地佈線LG。
此外，作為黏合劑層23、33的材料，使用具有熱固性並能夠確保充分的黏接強度的材料。例如使用以聚烯烴、聚苯乙烯或聚醯亞胺等為主要成分的黏合劑作為該材料。
另外，作為黏合劑層23和33的材料，也可以使用具有與絕緣基材11的介電特性相同或更大的介電特性的黏合劑。由此，能夠提高佈線體1的傳輸特性。
如圖3所示，絕緣基材21層疊在黏合劑層23上。該絕緣基材21與黏合劑層23一起構成各佈線與接地層之間的介電質層（第一介電質層）。絕緣基材31層疊在黏合劑層33上。該絕緣基材31與黏合劑層33一起構成各佈線與接地層之間的介電質層（第二介電質層）。
從降低高速訊號的傳輸損耗的角度來看，絕緣基材21、31的材料優選使用相對介電常數和介質損耗角正切小的絕緣材料。作為這樣的材料，例如可以是液晶聚合物（LCP）。此外，絕緣基材21、31的材料也可以是聚醯亞胺（PI）、改質聚醯亞胺（MPI）、聚萘二甲酸乙二醇酯（PEN）、聚乙醚酮（PEEK）以及氟樹脂（PFA、PTFE等）等。
從傳輸損耗的角度來看，優選第一和第二介電質層的厚度較厚。另一方面，從組裝到設備中和層間連接的可靠性的角度來看，這些第一和第二介電質層的厚度優選較薄。考慮到這兩方面，關於第一以及第二介電質層的厚度，例如含有液晶聚合物的絕緣基材21、31的厚度分別在25～100μm的範圍內，並且黏合劑層23、33的厚度分別在25～75μm的範圍內。這裡，第一和第二介電質層具有用50μm厚的黏合劑黏合50μm厚的LCP樹脂層的結構。
此外，絕緣基材21和絕緣基材31的厚度不必彼此相同。也可以採用將訊號線LS配置在佈線體1的斷面中央附近的方式，使絕緣基材31比絕緣基材21薄（例如25μm厚）。
接地層22a（第一接地層）設置在絕緣基材21（第一介電質層）上。該接地層22a經由填充過孔25c與絕緣基材11的上側的接地佈線LG電連接。
接地層32a（第二接地層）設置在絕緣基材31（第二介電質層）上。該接地層32a經由填充過孔35c與絕緣基材11的下側的接地佈線LG電連接。
如圖3所示，接地層32a設置為與接地層22a一起夾住訊號線LS。由此，形成三層帶狀線結構。
此外，接地層22a和／或接地層32a可以構成為從絕緣基材11的主平面（上表面和下表面）的法線方向觀察時，實際上覆蓋供電線LVa和供電線LVb。這裡，「實際上覆蓋供電線LVa和供電線LVb」是指例如除了焊盤22b和32b周圍的開口部分之外，覆蓋供電線LVa和供電線LVb。這樣，通過將供電線LV配置在接地層22a的內側，能夠有效地屏蔽由供電線LV輻射的雜訊。其結果，可以降低從佈線體1洩漏的電磁波雜訊。
此外，從確保傳輸特性的角度出發，對於絕緣基材11、21、31以及黏合劑層23、33各層中的至少一個，優選10GHz的相對介電常數為2.0～3.5，並且介質損耗角正切為0.001～0.005。這些值是根據JISC 2138:2007中規定的方法測量的值。
另外，在本實施方式的佈線體1中，絕緣基材21和黏合劑層23構成第一介電質層，並且絕緣基材31和黏合劑層33構成第二介電質層。關於這點，第一和第二介電質層的構成並不限定於此。第一和第二介電質層也可以構成為包含兩層以上的絕緣基材和／或兩層以上的黏合劑層。也可以在第一和第二介電質層中設置佈線。例如，與填充過孔25c電連接的佈線（起到供電線作用）可以設置在第一和第二介電質層中。
另外，在本實施方式的佈線體1中，在絕緣基材11的上表面設置有訊號線LS。關於這點，也可以在絕緣基材11的下表面設置訊號線（未圖示）。此時，訊號線以當俯視佈線體1時不與絕緣基材11的上表面的訊號線LS重疊的方式，設置在絕緣基材11的下表面。
如上所述，在本實施方式的佈線體1中，供電線LV包括供電線LVa和供電線LVb兩條供電線。因此，即使在限制佈線體1的寬度的條件下，也可以增加供電線的實際厚度。其結果，能夠確保所需的電流容量。另外，供電線LVa和LVb包括兩層導體膜。因此，能夠確保更大的電流容量。
此外，在本實施方式的佈線體1中，供電線LVa、LVb包含兩層導體膜，而訊號線LS包含一層導體膜。因此，由於訊號線LS比供電線LV薄，所以能夠抑制線寬的偏差。從而能夠容易地實現特性阻抗匹配。
並且，在本實施方式的佈線體1中，接地層22a、32a設置為當俯視佈線體1時，實際上覆蓋供電線LV。因此，能夠有效地屏蔽由供電線LV輻射的雜訊。
如上所述，在本實施方式的佈線體中，為了以有限的外形尺寸確保所需的電流容量，在雙面芯板100上設置兩條供電線LVa及LVb。為了降低來自供電線的輻射雜訊，僅通過設置在雙面芯板100上的、由接地層22a和32a實際上覆蓋的供電線LVa、LVb構成電源線。
（佈線體1的製造方法）
邊參照圖5A～圖9的工序斷面圖，邊對上述佈線體1的製造方法進行說明。
首先，參照圖5A和5B對雙面芯板的製造方法進行說明。
如圖5A的（1）所示，準備雙面覆金屬箔層壓板10，其具有絕緣基材11、設置在絕緣基材11的上表面的金屬箔12（第一金屬箔）以及設置在絕緣基材11的下表面的金屬箔13（第二金屬箔）。在該雙面覆金屬箔層壓板10的規定位置上形成導通孔H1（第一導通孔）。
絕緣基材11例如是25μm厚的液晶聚合物膜。另外，絕緣基材11可以包括層疊的多個絕緣層。此時，也可以在絕緣基材11中設置其他佈線。
金屬箔12、13例如是18μm厚的銅箔。這樣，通過使用比較厚的金屬箔作為金屬箔12、13，能夠容易地確保供電線LV的電流容量。金屬箔12、13也可以是銅以外的金屬（銀、鋁等）箔。
在本實施方式中，導通孔H1通過雷射加工或NC鑽頭等機械加工形成為在厚度方向上貫通雙面覆金屬箔層壓板10的貫通孔。此外，導通孔H1不限定於通孔，也可以是底面上露出金屬箔12或金屬箔13的有底的導通孔。
接著，如圖5A的（2）所示，在雙面覆金屬箔層壓板10的規定位置上形成鍍層用的抗蝕劑R1。抗蝕劑R1以覆蓋在後續工序中形成訊號線LS的區域、而不覆蓋在後續工序中形成供電線LV的區域的方式形成。
接著，如圖5A的（3）所示，對已形成有抗蝕劑R1的雙面覆金屬箔層壓板10進行導電處理，並進行面板鍍層。在本工序中，例如進行電解鍍銅。由此，在未被抗蝕劑R1覆蓋的金屬箔12、13的部分上形成鍍層14。另外，在導通孔H1的內壁上也形成鍍層14。由此，金屬箔12和金屬箔13被電連接。鍍層14的厚度例如為15μm。
接著，如圖5A的（4）所示，去除抗蝕劑R1。在形成訊號線LS的區域不形成鍍層14，在形成供電線LVa、LVb以及接地佈線LG的區域形成鍍層14。即，至少在成為供電線LVa、LVb的部分的金屬箔12、13上以及導通孔H1的內壁上形成鍍層14。並且，在形成鍍層14的過程中，避免在成為訊號線LS的部分形成鍍層14。
接著，通過對金屬箔12、13及鍍層14進行蝕刻處理，形成訊號線LS及供電線LVa、LVb，由此得到雙面芯板100。即，首先，如圖5B的（1）所示，在雙面覆金屬箔層壓板10的規定位置形成蝕刻用的抗蝕劑R2。抗蝕劑R2以覆蓋形成供電線LVa、LVb、訊號線LS和接地佈線LG的部分的方式形成。
接著，如圖5B的（2）所示，蝕刻去除未被抗蝕劑R2覆蓋的金屬箔12、13和鍍層14的部分。當進行蝕刻處理時，成為訊號線LS的部分不形成鍍層14，僅包括金屬箔12。因此，能夠抑制側面蝕刻的影響，所以能夠以高尺寸加工精度形成訊號線。
另一方面，對於對線寬無高精度要求的供電線LV和接地佈線LG，通過蝕刻在金屬箔12、13上形成鍍層14的部分（2層構成的部分）而形成。由於填充過孔25c、35c的長度可以縮短相當於作為著陸處形成的鍍層14的厚度，因此能夠提高層間連接的可靠性。並且，對於供電線LV，能夠既抑制線路寬度又增加電流容量。
然後，如圖5B的（3）所示，去除抗蝕劑R2。通過到目前為止的工序，能夠得到雙面芯板100。在雙面芯板100上形成具有通孔TH的供電線LV、訊號線LS和接地佈線LG。
上述的雙面芯板100的製造工序可以通過所謂的卷對卷方法進行。此時，能夠以高生產效率製造雙面芯板100。
此外，在上述方法中，形成通孔TH作為層間連接部。關於這點，也可以形成填充過孔作為層間連接部。例如，通過在有底的導通孔中填充導電漿料形成該填充過孔。
接著，參照圖6A和圖6B，對單面基板（上側）的製造方法進行說明。
如圖6A的（1）所示，準備單面覆金屬箔層壓板20（第一單面覆金屬箔層壓板），其具有絕緣基材21和設置在絕緣基材21的上表面的金屬箔22（第三金屬箔）。絕緣基材21具有上表面（第三主平面）和下表面（與第三主平面相反側的第四主平面）。絕緣基材21例如是25μm厚的液晶聚合物膜。金屬箔22例如是12μm厚的銅箔。此外，金屬箔22也可以是銅以外的金屬（銀、鋁等）箔。
接著，如圖6A的（2）所示，通過公知的光刻法對單面覆金屬箔層壓板20的金屬箔22進行圖形化。由此，形成接地層22a和焊盤22b。此外，雖然未圖示，但是上述的訊號線用的焊盤22c也在本工序中形成。
接著，如圖6A的（3）所示，在絕緣基材21的下表面上形成（層疊）黏合劑層23。並且，在黏合劑層23上形成（層疊）保護膜24（第一保護膜）。黏合劑層23的厚度例如為50μm。保護膜24的厚度例如為15μm。
使用能夠確保與液晶聚合物膜等絕緣基材21的黏接強度的材料，作為黏合劑層23的材料。作為黏合劑層23的材料，也可以使用具有與絕緣基材21的介電特性同等或其以下的介電特性的黏合劑。
例如，使用包括聚對苯二甲酸乙二醇酯（PET）的膜作為保護膜24。
此外，保護膜24的厚度規定後述的導電漿料25的突出量。在保護膜24太厚時，有可能導電漿料25的突出量過大，從而在後述的層疊工序中，導致黏合劑層23無法完全吸收凹凸不平。另一方面，當保護膜24太薄時，有可能導電漿料25的突出量太小，從而難以充分確保導電漿料25和雙面芯板100的佈線之間的連接可靠性。考慮到這些方面，保護膜24的厚度可以選取為例如15±10μm的範圍內。
另外，也可以使用保護膜24以及包含塗覆在保護膜24的單面上的黏合劑層23的帶有黏合劑層的保護膜（未圖示）。此時，通過將帶有黏合劑層的保護膜黏貼在單面覆金屬箔層壓板20的絕緣基材21側，獲得圖6A的（3）所示的狀態。
接著，如圖6B的（1）所示，通過對保護膜24的規定位置照射雷射，去除與這些規定位置對應的保護膜24、黏合劑層23以及絕緣基材21的部分，形成在底面上露出金屬箔（接地層22a、焊盤22b、22c）的、有底的導通孔H2（第二導通孔）。導通孔H2的直徑例如為φ150μm～200μm。當使用二氧化碳氣體雷射器時，將光束直徑設為上述直徑進行雷射加工。
在本工序中，首先，通過照射雷射脈衝，對導通孔H2進行穿孔。例如，雷射加工使用三菱電機（株）生產的二氧化碳氣體雷射加工機（ML605GTXIII-5100U2）。通過規定的小孔（aperture）等，將雷射脈衝的光束直徑設為150μm。此外，雷射脈衝的脈衝寬度設為10μSec，並且每次脈衝的能量為5mJ。通過對每處照射5次脈衝，對導通孔H2進行穿孔。穿孔後，通過進行除膠渣處理，去除絕緣基材21與金屬箔之間的邊界處的樹脂殘渣以及金屬箔的背面處理膜（Ni／Cr膜等）。
接著，如圖6B的（2）所示，在導通孔H2內填充導電漿料25（第一導電漿料）。更具體地說，通過絲網印刷等印刷方法，將保護膜24作為印刷掩模，在導通孔H2內填充導電漿料25。這裡，通過將金屬粒子分散在糊狀熱固性樹脂即樹脂黏合劑中得到導電漿料25。
此外，在本工序中，為了抑制在導通孔H2內混入氣孔，優選在真空環境下進行導電漿料25的印刷。例如，優選使用絲網印刷用的真空印刷機。由此，即使在導電漿料的印刷過程中，在導通孔H2內產生空隙時，當解除真空狀態時，由於大氣壓，該空隙也被擠壓消失。
通過上述的工序，得到圖6B的（2）所示的單面基板200（第一單面基板）。
接著，參照圖7A和圖7B對單面基板（下側）的製造方法進行說明。
如圖7A的（1）所示，準備單面覆金屬箔層壓板30（第二單面覆金屬箔層壓板），該單面覆金屬箔層壓板30具有絕緣基材31和設置在絕緣基材31的下表面上的金屬箔32（第四金屬箔）。絕緣基材31具有上表面（第五主平面）和下表面（與第五主平面相反側的第六主平面）。絕緣基材31的材料和厚度與上述的絕緣基材21相同。另外，金屬箔32的材料和厚度與上述的金屬箔22相同。
接著，如圖7A的（2）所示，通過公知的光刻法對單面覆金屬箔層壓板30的金屬箔32進行圖形化。由此，形成接地層32a和焊盤32b。
接著，如圖7A的（3）所示，在絕緣基材31的上表面形成（層疊）黏合劑層33。並且，在黏合劑層33上形成（層疊）保護膜34（第二保護膜）。可以使用包括保護膜34和塗覆在保護膜34的單面上的黏合劑層33的、帶有黏合劑層的保護膜（未示出）。此時，通過將帶有黏合劑層的保護膜黏貼在單面覆金屬箔層壓板30的絕緣基材31側，獲得圖7A的（3）所示的狀態。
黏合劑層33的厚度例如為50μm。保護膜34的厚度例如為15μm。黏合劑層33的材料和厚度與上述黏合劑層23相同。另外，保護膜34的材料和厚度與上述保護膜24相同。
接著，如圖7B所示，通過對保護膜34的規定位置照射雷射，去除與這些規定位置對應的保護膜34、黏合劑層33以及絕緣基材31的部分，形成在底面上露出金屬箔（接地層32a、焊盤32b）的有底的導通孔H3（第三導通孔）。導通孔H3的直徑例如為φ150μm～200μm。本工序的詳細內容與形成所述導通孔H2的情況相同。
接著，如圖7B的（2）所示，在導通孔H3內填充導電漿料35（第二導電漿料）。本工序的詳細內容與上述的填充導電漿料25的情況相同。
通過上述的工序，得到如圖7B的（2）所示的單面基板300（第二單面基板）。
接著，將單面基板200和單面基板300與雙面芯板100的上下對準進行層疊，通過加熱和加壓使這些基板一體化。詳細的工序如下。
首先，如圖8所示，從單面基板200的黏合劑層23剝離保護膜24。由此，填充在導通孔H2中的導電漿料25只從黏合劑層23突出相當於保護膜24的厚度的量。同樣地，從單面基板300的黏合劑層33剝離保護膜34。由此，填充在導通孔H3中的導電漿料35只從黏合劑層33突出相當於保護膜34的厚度的量。
接著，如圖8所示，通過使單面基板200的黏合劑層23與雙面芯板100的上表面（一個主平面）相對以及使單面基板300的黏合劑層33與雙面芯板的下表面（另一個主平面）相對，進行雙面芯板100、單面基板200以及單面基板300之間的位置對準。
詳細地說，通過使從黏合劑層23突出的導電漿料25分別與供電線LV、訊號線LS和接地佈線LG抵接，使單面基板200相對於雙面芯板100位置對準。另外，通過使從黏合劑層33突出的導電漿料35分別與供電線LV和接地佈線LG抵接，使單面基板300相對於雙面芯板100位置對準。
在如上所述進行位置對準後，通過層疊雙面芯板100、單面基板200和單面基板300形成層壓體。即，以用單面基板200和單面基板300夾著雙面芯板100的方式，通過層疊雙面芯板100、單面基板200和單面基板300形成層壓體。
然後，使用真空壓力裝置或真空層壓裝置，通過加熱和加壓，使層壓體一體化（一體化工序）。在本工序中，同時進行導電漿料25、35的金屬結合和黏合劑層23、33的固化。
在一體化工序中，例如，將層壓體加熱到200℃左右，並且以數MPa左右的壓力進行加壓。在絕緣基材11、21、31由液晶聚合物構成時，加熱溫度優選設定為與液晶聚合物的軟化溫度相比足夠低（例如50℃以上）的溫度。
當使用真空壓力裝置時，例如，在上述的加熱、加壓條件下保持層壓體約30～60分鐘。由此，完成黏合劑層23、33的熱固化以及導電漿料25、35的黏合劑樹脂的熱固化。
當使用真空層壓裝置時，加熱和加壓時間約為幾分鐘。當加熱和加壓結束時，熱固化反應尚未完成。因此，將層壓體從真空層壓裝置移送到烤爐裝置中，對層壓體進行後固化處理。在後固化處理中，例如在200℃左右的溫度下加熱層壓體60分鐘左右。由此，完成黏合劑層23、33的熱固化以及導電漿料25、35的黏合劑樹脂的熱固化。
無論使用真空壓力裝置和真空層壓裝置中的哪一個，都是通過在規定溫度下加熱，使導電漿料25、35中包含的金屬粒子相互金屬結合，並且與鍍層14金屬結合。因此，如圖9所示，形成用於層間連接的填充過孔25c和35c。並且，通過該加熱，導電漿料25、35中包含的樹脂黏合劑的熱固化反應以及黏合劑層23、33的熱固化反應都實際上結束。
此外，在一體化工序中，由於通過在層壓加工溫度（例如200℃左右）下的加熱，導電漿料25、35中包含的金屬粒子之間進行金屬結合，所以優選金屬粒子的熔點在層壓加工溫度以下。作為這樣的低熔點金屬，能夠例舉In、SnIn以及SnBi。因此，優選使用包含由這些低熔點金屬中的任意一個構成的金屬粒子的材料，作為導電漿料25、35。
另外，當金屬箔22、32為銅箔，鍍層14為鍍銅層時，優選使用包含由Sn、Zn、Al、Ag、Ni、Cu或這些金屬的合金構成的金屬粒子的導電漿料作為導電漿料25、35。由此，通過以層壓加工溫度（例如200℃左右）加熱，導電漿料25、35中包含的金屬粒子與銅形成合金層，並金屬結合。
在一體化工序後，進行對露在外側的導電層的表面處理。然後，如圖9的（1）所示，形成阻焊層26、36作為表面保護膜。在阻焊層26中設置開口部，以使焊盤22ap、22b、22c露出。此外，在使用焊盤32b時，在阻焊層36中設置開口部，使焊盤32b露出。
然後，如圖9的（2）所示，將連接部件500安裝在佈線體1上。連接部件500包括端子501和端子502。此外，連接部件500可以具有與訊號線LS用的焊盤22c電連接的端子（未示出）。
端子501借助焊錫27電連接到供電線LV用的焊盤22b上。端子502借助焊錫27電連接到接地佈線LG用的焊盤22ap上。焊盤22ap是接地層22a的一部分，並且從阻焊層26的開口部露出。該焊盤22ap設置在絕緣基材21上，借助填充過孔25c與接地佈線LG電連接。
經過以上工序，可得到帶有連接器的佈線體1000。
此外，金屬箔22、32的圖形化（形成接地層22a、32a及焊盤22b、22c、32b）也可以在一體化工序之後進行。
另外，在上述的製造方法中，通過在成為供電線的部分等上形成電鍍層之後進行蝕刻處理，形成各種佈線。與此相反，也可以通過先進行蝕刻處理，並在形成各種佈線之後，僅對成為供電線的部分等所需的部分，通過部分施鍍形成鍍層。
另外，作為層間連接部，形成有填充過孔25c、35c。但是，層間連接部不限定於填充過孔。在絕緣基材21、31包含聚醯亞胺等熱膨脹係數相對較小的材料時，也可以形成通孔作為層間連接部。
另外，當不使用焊盤32b時，可以省略連接到供電線LV的填充過孔35c。
另外，安裝在佈線體1上的部件不限定於連接部件，也可以是其他部件（晶片等）。
（雙面芯板的變形例）
最後，參考圖10A和圖10B的工序斷面圖，對雙面芯板的變形例進行說明。在本變形例中，訊號線LS上也形成鍍層。
如圖10A的（1）所示，準備雙面覆金屬箔層壓板10，在該雙面覆金屬箔層壓板10的規定位置形成導通孔H1。
接著，如圖10A的（2）所示，對雙面覆金屬箔層壓板10實施鍍層處理（鍍板）。本工序例如通過電解鍍銅來進行。由此，在金屬箔12、13上及導通孔H1的內壁上形成鍍層15。
接著，如圖10A的（3）所示，在雙面覆金屬箔層壓板10的規定位置形成用於蝕刻的抗蝕劑R3。以覆蓋形成有供電線LVa、LVb、訊號線LS和接地佈線LG的部分的方式形成抗蝕劑R3。
接著，如圖10B的（1）所示，蝕刻去除未被抗蝕劑R3覆蓋的金屬箔12、13和鍍層15的部分。然後，如圖10B的（2）所示，去除抗蝕劑R3。通過到目前為止的工序，可以得到本變形例的雙面芯板100A。在該雙面芯板100A上形成有具有通孔TH的供電線LV、訊號線LS以及接地佈線LG。訊號線LS的厚度與供電線LV的厚度相同。
當對訊號線LS的線寬的要求相對寬鬆時，可以通過本變形例的方法製作雙面芯板。在本變形例中，正是由於工序數少，所以能提高生產效率。
基於上述的記載，本領域技術人員也許可以想到關於本發明技術的追加效果和各種變形。但是，本發明的方式並不限定於上述的實施方式。在不脫離從申請專利範圍規定的內容及其等同的內容導出的、本發明的技術的、概念性的思想以及主旨的範圍內，可以進行各種追加、變更及部分刪除。
出於示例和說明的目的已經給出了所述詳細的說明。根據上面的教導，許多變形和改變都是可能的。所述的詳細說明並非沒有遺漏或者旨在限制在這裡說明的主題。儘管已經通過文字以特有的結構特徵和／或方法過程對所述主題進行了說明，但應當理解的是，申請專利範圍中所限定的主題不是必須限於所述的具體特徵或者具體過程。更確切地說，將所述的具體特徵和具體過程作為實施申請專利範圍的示例進行了說明。
1:佈線體 10:雙面覆金屬箔層壓板 11:絕緣基材 12、13:金屬箔 14、15:鍍層 20、30:單面覆金屬箔層壓板 21、31:絕緣基材 22、32:金屬箔 22a、32a:接地層 22ap、22b、22c、32b:焊盤 23、33:黏合劑層 24、34:保護膜 25、35:導電漿料 25c、35c:填充過孔 26、36:阻焊層 27:焊錫 100、100A:雙面芯板 200、300:單面基板 500:連接部件 501、502:端子 1000:帶有連接器的佈線體 H1、H2、H3:導通孔 LG:接地佈線 LS:訊號線 LV:供電線 LVa、LVb:供電線 P1、P2、P3、P4、P5、P6:焊盤 R1、R2、R3:抗蝕劑
圖1是實施方式的佈線體的平面示意圖。 圖2是表示設置在實施方式的佈線體內部的多條佈線的一部分的俯視圖。 圖3是實施方式的佈線體的端部的寬度方向的局部斷面圖。 圖4是實施方式的佈線體的沿訊號線的長邊方向的局部斷面圖。 圖5A是用於說明實施方式的雙面芯板的製造方法的工序斷面圖。 圖5B是接著圖5A的用於說明實施方式的雙面芯板的製造方法的工序斷面圖。 圖6A是用於說明實施方式的上側積層用的單面基板的製造方法的工序斷面圖。 圖6B是接著圖6A的用於說明實施方式的上側積層用的單面基板的製造方法的工序斷面圖。 圖7A是用於說明實施方式的下側積層用的單面基板的製造方法的工序斷面圖。 圖7B是接著圖7A的用於說明實施方式的下側積層用的單面基板的製造方法的工序斷面圖。 圖8是用於說明實施方式的佈線體的層疊工序的工序斷面圖。 圖9的（1）是已形成阻焊層的實施方式的佈線體的局部斷面圖，圖9的（2）是已安裝連接部件的實施方式的佈線體的局部斷面圖。 圖10A是用於說明實施方式的變形例的雙面芯板的製造方法的工序斷面圖。 圖10B是接著圖10A的用於說明變形例的雙面芯板的製造方法的工序斷面圖。
11:絕緣基材
12、13:金屬箔
14:鍍層
21、31:絕緣基材
22a、32a:接地層
22ap、22b:焊盤
23、33:黏合劑層
25c、35c:填充過孔
26、36:阻焊層
TH:通孔
LG:接地佈線
LVa、LVb:供電線

Claims (15)

  1. 一種佈線體，其特徵在於，包括：芯材絕緣基材，具有第一主平面以及所述第一主平面的相反側的第二主平面；訊號線，設置在所述第一主平面上，沿所述佈線體的長邊方向延伸；第一供電線，設置在所述第一主平面上，沿所述佈線體的長邊方向延伸；第二供電線，設置在所述第二主平面上，沿所述佈線體的長邊方向延伸，通過設置在所述芯材絕緣基材上的層間連接部，與所述第一供電線電連接；第一介電質層，層疊在所述第一主平面上，埋設有所述訊號線和所述第一供電線；第一接地層，設置在所述第一介電質層上；第二介電質層，層疊在所述第二主平面上，埋設有所述第二供電線；以及第二接地層，設置在所述第二介電質層上，與所述第一接地層一起至少夾著所述訊號線。
  2. 如請求項1所述的佈線體，其中所述第一供電線比所述訊號線厚。
  3. 如請求項2所述的佈線體，其中所述第一供電線包括設置在所述第一主平面上的金屬箔和形成在所述金屬箔上的鍍層，所述訊號線包括設置在所述第一主平面上的金屬箔。
  4. 如請求項2所述的佈線體，其中所述第二供電線比所述訊號線厚。
  5. 如請求項1至4中任一項所述的佈線體，其中當從所述芯材絕緣基材的所述第一主平面的法線方向觀察時，所述第一接地層實際上覆蓋所述第一供電線和所述第二供電線。
  6. 如請求項5所述的佈線體，其中當從所述芯材絕緣基材的所述第二主平面的法線方向觀察時，所述第二接地層實際上覆蓋所述第一供電線和所述第二供電線。
  7. 如請求項1至6中任一項所述的佈線體，更具有在所述訊號線的端部上局部設置的著陸處，所述著陸處和設置在所述第一介電質層上的焊盤通過填充過孔電連接。
  8. 如請求項1至7中任一項所述的佈線體，其中所述芯材絕緣基材包括液晶聚合物。
  9. 如請求項1至8中任一項所述的佈線體，其中所述第一介電質層具有第一黏合劑層和第一絕緣基材，所述第一黏合劑層層疊在所述第一主平面上，埋設有所述訊號線和所述第一供電線，所述第一絕緣基材層疊在所述第一黏合劑層上，所述第二介電質層具有第二黏合劑層和第二絕緣基材，所述第二黏合劑層層疊在所述第二主平面上，埋設有所述第二供電線，所述第二絕緣基材層疊在所述第二黏合劑層上。
  10. 如請求項9所述的佈線體，其中所述第一絕緣基材和／或所述第二絕緣基材包括液晶聚合物。
  11. 如請求項1至10中任一項所述的佈線體，其中在所述芯材絕緣基材、所述第一介電質層以及所述第二介電質層之中的至少任意一個的10GHz的相對介電常數為2.0～3.5，其介質損耗角正切為0.001～0.005。
  12. 如請求項1至11中任一項所述的佈線體，更包括：第一焊盤，設置在所述第一介電質層上，並通過填充過孔與所述訊號線電連接，第二焊盤，設置在所述第一介電質層上，並通過填充過孔與所述第一供電線電連接；以及部件，具有焊錫連接到所述第一焊盤的第一端子和焊錫連接到所述第二焊盤的第二端子。
  13. 一種佈線體的製造方法，其特徵在於，包括如下工序：準備雙面覆金屬箔層壓板，所述雙面覆金屬箔層壓板具有：芯材絕緣基材，其具有第一主平面和所述第一主平面的相反側的第二主平面；第一金屬箔，設置在所述第一主平面上；以及第二金屬箔，設置在所述第二主平面上；在所述雙面覆金屬箔層壓板上形成第一導通孔；至少在成為供電線的部分的所述第一金屬箔和所述第二金屬箔上以及所述第一導通孔的內壁形成鍍層；通過對所述第一金屬箔、所述第二金屬箔以及所述鍍層進行蝕刻處理，形成訊號線及供電線，由此得到雙面芯板；準備第一單面覆金屬箔層壓板，該第一單面覆金屬箔層壓板具有第一絕緣基材和第三金屬箔，所述第一絕緣基材具有第三主平面以及與所述第三主平面相反側的第四主平面，所述第三金屬箔設置在所述第三主平面上；在所述第四主平面上層疊第一黏合劑層，並且在所述第一黏合劑層上層疊第一保護膜；通過對所述第一保護膜的規定部位照射雷射，去除與所述規定部位對應的所述第一保護膜、所述第一黏合劑層以及所述第一絕緣基材的部分，形成在底面上露出所述第三金屬箔的有底的第二導通孔；在所述第二導通孔內填充第一導電漿料，由此獲得第一單面基板；準備第二單面覆金屬箔層壓板，該第二單面覆金屬箔層壓板具有第二絕緣基材和第四金屬箔，所述第二絕緣基材具有第五主平面以及與所述第五主平面相反側的第六主平面，所述第四金屬箔設置在所述第六主平面上；在所述第五主平面上層疊第二黏合劑層，並且在所述第二黏合劑層上層疊第二保護膜；通過對所述第二保護膜的規定部位照射雷射，去除與所述規定部位對應的所述第二保護膜、所述第二黏合劑層以及所述第二絕緣基材的部分，形成在底面上露出所述第四金屬箔的有底的第三導通孔；在所述第三導通孔內填充第二導電漿料，由此獲得第二單面基板；從所述第一單面基板的所述第一黏合劑層剝離所述第一保護膜，並且從所述第二單面基板的所述第二黏合劑層剝離所述第二保護膜；通過使所述第一單面基板的所述第一黏合劑層與所述雙面芯板的一個主平面相對，以及使所述第二單面基板的所述第二黏合劑層與所述雙面芯板的另一個主平面相對，在所述第一單面基板、所述第二單面基板以及所述雙面芯板之間進行位置對準，然後，以由所述第一單面基板以及所述第二單面基板夾著所述雙面芯板的方式，通過層疊所述第一單面基板、所述第二單面基板以及所述雙面芯板，形成層壓體；通過加熱和加壓使所述層壓體一體化。
  14. 如請求項13所述的佈線體的製造方法，其中形成所述電鍍層的工序包括避免在作為所述訊號線的部分形成電鍍層的工序。
  15. 如請求項13或14所述的佈線體的製造方法，其中獲得所述雙面芯板的工序通過卷對卷方法進行。
TW110120046A 2020-08-11 2021-06-02 佈線體及其製造方法 TW202207404A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020135927A JP2022032293A (ja) 2020-08-11 2020-08-11 配線体およびその製造方法
JP2020-135927 2020-08-11

Publications (1)

Publication Number Publication Date
TW202207404A true TW202207404A (zh) 2022-02-16

Family

ID=80223687

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110120046A TW202207404A (zh) 2020-08-11 2021-06-02 佈線體及其製造方法

Country Status (4)

Country Link
US (1) US11564313B2 (zh)
JP (2) JP2022032293A (zh)
CN (1) CN114080091A (zh)
TW (1) TW202207404A (zh)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904968A (en) * 1989-04-07 1990-02-27 Tektronix, Inc. Circuit board configuration for reducing signal distortion
JPH11220263A (ja) * 1998-01-29 1999-08-10 Oki Electric Ind Co Ltd プリント配線板
JP4734723B2 (ja) * 2001-01-31 2011-07-27 凸版印刷株式会社 同軸ビアホールを用いた多層配線基板の製造方法
JP4133560B2 (ja) 2003-05-07 2008-08-13 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板の製造方法およびプリント配線基板
TW200733143A (en) * 2006-01-23 2007-09-01 Hitachi Metals Ltd Conductor paste, multilayer ceramic substrate and fabrication method of multilayer ceramic substrate
US20080093726A1 (en) * 2006-10-23 2008-04-24 Francesco Preda Continuously Referencing Signals over Multiple Layers in Laminate Packages
JP2009239184A (ja) * 2008-03-28 2009-10-15 Toppan Printing Co Ltd 多層印刷配線板
US20100006334A1 (en) * 2008-07-07 2010-01-14 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same
JP5990828B2 (ja) * 2010-03-09 2016-09-14 日立化成株式会社 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法
WO2014002785A1 (ja) 2012-06-29 2014-01-03 株式会社村田製作所 高周波信号線路
KR101472633B1 (ko) * 2012-10-16 2014-12-15 삼성전기주식회사 하이브리드 적층기판, 그 제조방법 및 패키지 기판
WO2014157031A1 (ja) 2013-03-26 2014-10-02 株式会社村田製作所 高周波伝送線路、および電子機器
CN204948494U (zh) 2013-03-26 2016-01-06 株式会社村田制作所 树脂多层基板及电子设备
JP6177639B2 (ja) * 2013-09-20 2017-08-09 日本メクトロン株式会社 多層プリント配線板の製造方法、および多層プリント配線板
JP5658399B1 (ja) * 2014-05-21 2015-01-21 株式会社フジクラ プリント配線板
JP2015226035A (ja) * 2014-05-30 2015-12-14 京セラサーキットソリューションズ株式会社 配線基板
JP6669547B2 (ja) * 2016-03-23 2020-03-18 京セラ株式会社 配線基板
JP6732723B2 (ja) 2017-12-14 2020-07-29 日本メクトロン株式会社 高周波伝送用プリント配線板
WO2020031875A1 (ja) * 2018-08-07 2020-02-13 株式会社村田製作所 アンテナモジュール、およびアンテナモジュールの製造方法
JP2020043172A (ja) * 2018-09-07 2020-03-19 キオクシア株式会社 電子機器
JP2020088318A (ja) * 2018-11-30 2020-06-04 イビデン株式会社 配線基板の検査方法及び配線基板の製造方法

Also Published As

Publication number Publication date
JP2023014202A (ja) 2023-01-26
CN114080091A (zh) 2022-02-22
US11564313B2 (en) 2023-01-24
US20220053636A1 (en) 2022-02-17
JP2022032293A (ja) 2022-02-25

Similar Documents

Publication Publication Date Title
TWI621388B (zh) Method for manufacturing multilayer printed wiring board and multilayer printed wiring board
US20090241332A1 (en) Circuitized substrate and method of making same
JPH11126978A (ja) 多層配線基板
JP4110170B2 (ja) 多層基板およびその製造方法
TWI714953B (zh) 印刷電路板
JP2005116811A (ja) 多層配線回路基板およびその作製方法
TW202207404A (zh) 佈線體及其製造方法
KR20100138209A (ko) 메탈 코어 기판 및 이를 포함하는 다층 인쇄회로 기판과 이들의 제조방법
JP2015185550A (ja) 多層高周波基板、アンテナ装置
JP4012022B2 (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP2004327482A (ja) 多層配線板、多層基板用基材およびその製造方法
JP2010080716A (ja) プリント配線板およびその製造方法
JP2009010004A (ja) 積層プリント基板とその製造方法
KR100704927B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
TWI759122B (zh) 印刷佈線板及其製造方法
JP2005079318A (ja) コネクタ内蔵モジュールとこれを用いた複合モジュール及び回路基板
JP5157583B2 (ja) ビルドアップ多層配線基板の製造方法
JP2000165045A (ja) プリント配線基板
JP2002319760A (ja) 配線基板の製造方法
KR20070119916A (ko) 인쇄회로기판 및 그 제조방법
JP2022083748A (ja) 配線基板
JP4302045B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
JP2004342686A (ja) 多層配線板、多層基板用基材およびその製造方法
TW202247714A (zh) 柔性電路板及其製造方法以及電子設備
JP2023519706A (ja) プリント基板の空洞からボンドフィルムを除去する方法