CN114080091A - 布线体及其制造方法 - Google Patents

布线体及其制造方法 Download PDF

Info

Publication number
CN114080091A
CN114080091A CN202110542092.6A CN202110542092A CN114080091A CN 114080091 A CN114080091 A CN 114080091A CN 202110542092 A CN202110542092 A CN 202110542092A CN 114080091 A CN114080091 A CN 114080091A
Authority
CN
China
Prior art keywords
wiring body
sided
principal plane
power supply
insulating base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110542092.6A
Other languages
English (en)
Inventor
松田文彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Publication of CN114080091A publication Critical patent/CN114080091A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09336Signal conductors in same plane as power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672Superposed layout, i.e. in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供布线体及其制造方法,所述布线体包括:芯材绝缘基材,具有第一主平面和第二主平面;信号线和第一供电线,设置在所述第一主平面上;第二供电线,设置在所述第二主平面上并且与所述第一供电线电连接;第一电介质层,层叠在所述第一主平面上,埋设有所述信号线和所述第一供电线;第一接地层,设置在所述第一电介质层上;第二电介质层,层叠在所述第二主平面上,埋设有所述第二供电线;以及第二接地层,设置在所述第二电介质层上,与所述第一接地层一起至少夹着所述信号线。

Description

布线体及其制造方法
相关申请的交叉参考
本申请基于2020年8月11日向日本特许厅提交的日本专利申请2020-135927号,因此将所述日本专利申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及布线体及其制造方法。
近年来,智能手机、笔记本电脑、数码相机或者游戏机等电子设备,随着向小型化和高速化发展,信息处理量急剧增加。因此,信号速度存在越来越高速化的倾向。智能手机等移动通信终端从2019年开始向下一代通信标准5G转移。在5G中,由通信终端发送和接收的信号的频率变为从数GHz到20~30GHz。并且,预计到2022年左右,信号频率将提高到50GHz左右。随信号频率的增加,信号的传输损耗增加。因此,要求设置信号线(传输线)的布线体要降低传输损耗。
另外,随着电子设备的小型化和高密度化,布线体上不仅可以设置信号线,还可以设置供电线(电源线)。该供电线用于将由电子设备的电源供给的电力提供给诸如处理器等电子部件。尤其是,在智能手机等便携终端的情况下,对布线体的宽度方向的尺寸加以严格限制。另一方面,由于随着电子设备的高速化,耗电增加,因此需要更大的电源容量。
另外,在国际公开公报2014-002785号和国际公开公报2014-157031号中记载了用于传输高频信号的高频信号线。
如上所述,要求布线体增加电流容量。但是,由于对布线体的宽度的限制,难以增加供电线的宽度。因此,难以确保所需的电流容量。
发明内容
本发明的目的之一是提供能够抑制布线体的宽度增加同时能够增加供电线的电流容量的布线体及其制造方法。
本发明提供一种布线体(本布线体),其包括:芯材绝缘基材,具有第一主平面以及所述第一主平面的相反侧的第二主平面;信号线,设置在所述第一主平面上,沿所述布线体的长边方向延伸;第一供电线,设置在所述第一主平面上,沿所述布线体的长边方向延伸;第二供电线,设置在所述第二主平面上,沿所述布线体的长边方向延伸,通过设置在所述芯材绝缘基材上的层间连接部,与所述第一供电线电连接;第一电介质层,层叠在所述第一主平面上,埋设有所述信号线和所述第一供电线;第一接地层,设置在所述第一电介质层上;第二电介质层,层叠在所述第二主平面上,埋设有所述第二供电线;以及第二接地层,设置在所述第二电介质层上,与所述第一接地层一起至少夹着所述信号线。
另外,在本布线体中,所述第一供电线可以比所述信号线厚。
另外,在本布线体中,所述第一供电线包括设置在所述第一主平面上的金属箔和形成在所述金属箔上的镀层,所述信号线也可以包括设置在所述第一主平面上的金属箔。
另外,在本布线体中,所述第二供电线可以比所述信号线厚。
另外,在本布线体中,当从所述芯材绝缘基材的所述第一主平面的法线方向观察时,所述第一接地层可以实际上覆盖所述第一供电线和所述第二供电线。
另外,在本布线体中,当从所述芯材绝缘基材的所述第二主平面的法线方向观察时,所述第二接地层可以实际上覆盖所述第一供电线和所述第二供电线。
另外,本布线体还具有在所述信号线的端部上局部设置的着陆处,所述着陆处和设置在所述第一电介质层上的焊盘可以通过填充过孔电连接。
另外,在本布线体中,所述芯材绝缘基材可以包括液晶聚合物。
另外,在本布线体中,所述第一电介质层具有第一粘合剂层和第一绝缘基材,所述第一粘合剂层层叠在所述第一主平面上,埋设有所述信号线和所述第一供电线,所述第一绝缘基材层叠在所述第一粘合剂层上,所述第二电介质层具有第二粘合剂层和第二绝缘基材,所述第二粘合剂层层叠在所述第二主平面上,埋设有所述第二供电线,所述第二绝缘基材层叠在所述第二粘合剂层上。
另外,在本布线体中,所述第一绝缘基材和/或所述第二绝缘基材可以包括液晶聚合物。
另外,在本布线体中,所述芯材绝缘基材、所述第一电介质层和所述第二电介质层中至少任意一个中的10GHz的相对介电常数是2.0~3.5,其介质损耗角正切可以是0.001~0.005。
另外,本布线体还包括:第一焊盘,设置在所述第一电介质层上,并通过填充过孔与所述信号线电连接,第二焊盘,设置在所述第一电介质层上,并通过填充过孔与所述第一供电线电连接;以及部件,所述部件具有焊锡连接到所述第一焊盘的第一端子和焊锡连接到所述第二焊盘的第二端子。
本发明提供一种布线体的制造方法(本布线体的制造方法),其包括如下工序:准备双面覆金属箔层压板,所述双面覆金属箔层压板具有:芯材绝缘基材,其具有第一主平面和所述第一主平面的相反侧的第二主平面;第一金属箔,设置在所述第一主平面上;以及第二金属箔,设置在所述第二主平面上;在所述双面覆金属箔层压板上形成第一导通孔;至少在成为供电线的部分的所述第一金属箔和所述第二金属箔上以及所述第一导通孔的内壁形成镀层;通过对所述第一金属箔、所述第二金属箔以及所述镀层进行蚀刻处理,形成信号线及供电线,由此得到双面芯板;准备第一单面覆金属箔层压板,该第一单面覆金属箔层压板具有第一绝缘基材和第三金属箔,所述第一绝缘基材具有第三主平面以及与所述第三主平面相反侧的第四主平面,所述第三金属箔设置在所述第三主平面上;在所述第四主平面上层叠第一粘合剂层,并且在所述第一粘合剂层上层叠第一保护膜;通过对所述第一保护膜的规定部位照射激光,去除与所述规定部位对应的所述第一保护膜、所述第一粘合剂层以及所述第一绝缘基材的部分,形成在底面上露出所述第三金属箔的有底的第二导通孔;在所述第二导通孔内填充第一导电浆料,由此获得第一单面基板;准备第二单面覆金属箔层压板,该第二单面覆金属箔层压板具有第二绝缘基材和第四金属箔,所述第二绝缘基材具有第五主平面以及与所述第五主平面相反侧的第六主平面,所述第四金属箔设置在所述第六主平面上;在所述第五主平面上层叠第二粘合剂层,并且在所述第二粘合剂层上层叠第二保护膜;通过对所述第二保护膜的规定部位照射激光,去除与所述规定部位对应的所述第二保护膜、所述第二粘合剂层以及所述第二绝缘基材的部分,形成在底面上露出所述第四金属箔的有底的第三导通孔;在所述第三导通孔内填充第二导电浆料,由此获得第二单面基板;从所述第一单面基板的所述第一粘合剂层剥离所述第一保护膜,并且从所述第二单面基板的所述第二粘合剂层剥离所述第二保护膜;通过使所述第一单面基板的所述第一粘合剂层与所述双面芯板的一个主平面相对,以及使所述第二单面基板的所述第二粘合剂层与所述双面芯板的另一个主平面相对,在所述第一单面基板、所述第二单面基板以及所述双面芯板之间进行位置对准,然后,以由所述第一单面基板以及所述第二单面基板夹着所述双面芯板的方式,通过层叠所述第一单面基板、所述第二单面基板以及所述双面芯板,形成层压体;通过加热和加压使所述层压体一体化。
另外,在本布线体的制造方法中,形成所述镀层的工序可以包括避免在作为所述信号线的部分形成镀层的工序。
另外,在本布线体的制造方法中,获得所述双面芯板的工序可以通过卷对卷方法进行。
按照本发明,能够提供在可抑制布线体的宽度增加的同时增加供电线的电流容量的布线体及其制造方法。
附图说明
图1是实施方式的布线体的平面示意图。
图2是表示设置在实施方式的布线体内部的多条布线的一部分的俯视图。
图3是实施方式的布线体的端部的宽度方向的局部断面图。
图4是实施方式的布线体的沿信号线的长边方向的局部断面图。
图5A是用于说明实施方式的双面芯板的制造方法的工序断面图。
图5B是接着图5A的用于说明实施方式的双面芯板的制造方法的工序断面图。
图6A是用于说明实施方式的上侧积层用的单面基板的制造方法的工序断面图。
图6B是接着图6A的用于说明实施方式的上侧积层用的单面基板的制造方法的工序断面图。
图7A是用于说明实施方式的下侧积层用的单面基板的制造方法的工序断面图。
图7B是接着图7A的用于说明实施方式的下侧积层用的单面基板的制造方法的工序断面图。
图8是用于说明实施方式的布线体的层叠工序的工序断面图。
图9的(1)是已形成阻焊层的实施方式的布线体的局部断面图,图9的(2)是已安装连接部件的实施方式的布线体的局部断面图。
图10A是用于说明实施方式的变形例的双面芯板的制造方法的工序断面图。
图10B是接着图10A的用于说明变形例的双面芯板的制造方法的工序断面图。
具体实施方式
在下面的详细说明中,出于说明的目的,为了提供对所公开的实施方式的彻底的理解,提出了许多具体的细节。然而,显然可以在没有这些具体细节的前提下实施一个或更多的实施方式。在其它的情况下,为了简化制图,示意性地示出了公知的结构和装置。
以下,边参照附图,边对本发明的实施方式进行说明。在各图中,具有同等功能的构成要素赋予相同的附图标记。附图是示意性地描绘。在各图中,厚度与平面尺寸的关系(纵横比)以及各层的厚度的比率等未必与现实的一致。
(布线体1)
首先,参照图1和图2,对本实施方式的布线体1的大致结构进行说明。图1是布线体1的平面示意图,图2是表示设置在布线体1内部的多条布线的一部分的平面图。此外,在图1中,X方向是布线体1的长边方向,Y方向是布线体1的宽度方向。
布线体1是用于传输信号和电力的布线体。布线体1设置在智能手机以及平板终端等信息处理终端的壳体内。例如,布线件1用于电连接发送和接收无线信号的RF模块以及安装有信号处理芯片等的主基板。
如图1所示,在布线体1的内部,沿布线体1的长边方向延伸地设置供电线LV、信号线LS以及接地布线LG。
供电线LV是用于传输电力的布线。后面将详细地进行说明,不过该供电线LV通过通孔等层间连接部,使分别形成于布线体1的芯板(后述的绝缘基材11)的上表面和下表面的导电层相互电连接。因此,即使在限制布线体1的宽度的条件下,也可以增加供电线的实际厚度。其结果,能够确保所需的电流容量。
信号线LS是用于传输高速信号的布线。稍后将详细地进行说明,不过该信号线LS形成为比供电线LV薄。此外,高精度地控制信号线LS的线宽。因此,阻抗匹配性优异。
接地布线LG是为了稳定信号线LS的电位而设置的。如图2所示,在本实施方式中,接地布线LG设置在信号线LS的两侧。
如图1所示,在布线体1的两端部设置有用于安装连接器等部件(未图示)的多个焊盘P1~P6。焊盘P1和焊盘P2通过供电线LV电连接。焊盘P3和焊盘P4通过接地布线LG电连接。焊盘P5和焊盘P6通过信号线LS电连接。
此外,图1示意性地简化表示了本实施方式的布线体1。各种布线和焊盘的数量及配置不限于图1所示的数量和配置。例如,可以在布线体1上设置多条信号线LS。另外,也可以在布线体1上设置多条供电线LV。焊盘也可以设置为与多条信号线LS对应的数量。
另外,如图2所示,信号线LS也可以配置为被接地布线LG夹着。与信号线LS同样,供电线LV也可以配置为被接地布线LG夹着。
另外,信号线LS不限于单端的传输线,也可以设置为差动线路。此时,两条信号线设置为不夹着接地布线LG地并行。另外,多组一对差动线路也可以隔着接地布线LG设置。另外,也可以单端的传输线和差动线路混合设置。
另外,各布线的平面形状不限于图2所示的直线状。各布线的平面形状例如也可以是特开2019-106508号公报中记载的形状。
下面,将参照图3和图4的断面图,对布线体1的内部结构详细地进行说明。图3是布线体1的端部的宽度方向的局部断面图。图4是布线体1的沿信号线的长边方向的局部断面图。
布线体1具备绝缘基材(芯绝缘基材)11、设置在该绝缘基材11上的各种布线(信号线LS、供电线LV及接地布线LG)、形成在绝缘基材11的上表面的粘合剂层23(第一粘合剂层)、层叠在该粘合剂层23上的绝缘基材21(第一绝缘基材)、设置在该绝缘基材21上的导体部(接地层22a、焊盘22b、22c)、层叠在绝缘基材11的下表面的粘合剂层33(第二粘合剂层)、层叠在该粘合剂层33上的绝缘基材31(第二绝缘基材)、设置在绝缘基材31上的导电部(接地层32a、焊盘32b)、层间连接部(通孔TH、填充过孔25c、35c)以及阻焊层26、36。以下,对各构成要素详细地进行说明。
绝缘基材11是布线体1的芯材,例如,包括具有柔性的绝缘树脂膜。作为该绝缘基材11的材料,从降低高速信号的传输损耗的角度出发,优选使用相对介电常数和介质损耗角正切(tanδ)小的绝缘材料。作为这样的材料,例如可以是液晶聚合物(LCP)。此外,绝缘基材11的材料也可以是聚酰亚胺(PI)、改性聚酰亚胺(MPI)、聚萘二甲酸乙二醇酯(PEN)、聚乙醚酮(PEEK)以及氟树脂(PFA、PTFE等)等。
此外,可以根据对布线体所要求的传输特性和/或柔性来确定绝缘基材11的厚度。例如,绝缘基材11的厚度为25~100μm。
供电线LV具有供电线LVa(第一供电线)和供电线LVb(第二供电线)。供电线LVa设置在绝缘基材11的上表面(第一主平面),形成为沿布线体1的长边方向延伸。供电线LVb设置在绝缘基材11的下表面(第一主平面的相反侧的第二主平面),形成为沿布线体1的长边方向延伸。供电线LVa和供电线LVb通过形成在绝缘基材11上的通孔TH电连接。
如图3所示,供电线LVa包括两层导体膜(金属箔12和镀层14)。因此,供电线LVa比包括一层导体膜的信号线LS厚。同样地,供电线LVb包括两层导电膜(金属箔13和镀层14)。此外,供电线LVa和LVb包括两层导体膜不是必需的。供电线LVa和LVb中的至少任意一个可以包括金属箔而不包括镀层14。
供电线LVa经由填充过孔25c与焊盘22b(第二焊盘)电连接。同样地,供电线LVb通过填充过孔35c与焊盘32b电连接。焊盘22b与安装在布线体1上的部件的第二端子(未示出)焊接连接。该焊盘22b设置在绝缘基材21上(在第一电介质层上),并且经由填充过孔25c与供电线LV电连接。此外,在本实施例中,由于没有使用焊盘32b,所以焊盘32b由阻焊层36覆盖。
此外,供电线LVa和供电线LVb形成为从绝缘基材11的主平面的法线方向观察时至少一部分相互重叠。在本实施例中,供电线LVa和供电线LVb形成为彼此完全重叠。
如上所述,信号线LS形成在绝缘基材11的上表面。如图4所示,信号线LS通过填充过孔25c与设置在绝缘基材21上的焊盘22c(第一焊盘)电连接。焊盘22c与安装在布线体1上的部件的第一端子(未示出)焊接连接。该焊盘22c设置在绝缘基材21之上(第一电介质层之上),并且经由填充过孔25c与信号线LS电连接。
如图4所示,在信号线LS的端部与填充过孔25c之间局部地设置镀层14作为着陆处。由此,填充过孔25c的长度可以缩短正好镀层14厚度的量。其结果,能够提高相对于层间连接的可靠性。特别是在绝缘基材21包含热膨胀系数大的材料(液晶聚合物等)时,设置着陆处很有效。
如图3所示,在本实施方式中,接地布线LG分别形成于绝缘基材11的上表面及下表面。各接地布线LG与供电线LVa、LVb相同,包含两层导体膜。因此,能够使填充过孔25c的长度缩短相当于镀层14的厚度的量。其结果,能够提高相对于层间连接的可靠性。
此外,形成于绝缘基材11的上表面的接地布线LG和形成于绝缘基材11的下表面的接地布线LG可以如供电线LVa和供电线LVb那样,通过通孔等层间连接部电连接。此外,有时也省略绝缘基材11的下表面侧的接地布线LG。
如图3所示,粘合剂层23层叠在绝缘基材11的上表面,使其埋设信号线LS、供电线LVa以及形成在绝缘基材11的上表面的接地布线LG。
粘合剂层33层叠在绝缘基材11的下表面,使其埋设供电线LVb以及形成于绝缘基材11的下表面的接地布线LG。
此外,作为粘合剂层23、33的材料,使用具有热固性并能够确保充分的粘接强度的材料。例如使用以聚烯烃、聚苯乙烯或聚酰亚胺等为主要成分的粘合剂作为该材料。
另外,作为粘合剂层23和33的材料,也可以使用具有与绝缘基材11的介电特性相同或更大的介电特性的粘合剂。由此,能够提高布线体1的传输特性。
如图3所示,绝缘基材21层叠在粘合剂层23上。该绝缘基材21与粘合剂层23一起构成各布线与接地层之间的电介质层(第一电介质层)。绝缘基材31层叠在粘合剂层33上。该绝缘基材31与粘合剂层33一起构成各布线与接地层之间的电介质层(第二电介质层)。
从降低高速信号的传输损耗的角度来看,绝缘基材21、31的材料优选使用相对介电常数和介质损耗角正切小的绝缘材料。作为这样的材料,例如可以是液晶聚合物(LCP)。此外,绝缘基材21、31的材料也可以是聚酰亚胺(PI)、改性聚酰亚胺(MPI)、聚萘二甲酸乙二醇酯(PEN)、聚乙醚酮(PEEK)以及氟树脂(PFA、PTFE等)等。
从传输损耗的角度来看,优选第一和第二电介质层的厚度较厚。另一方面,从组装到设备中和层间连接的可靠性的角度来看,这些第一和第二电介质层的厚度优选较薄。考虑到这两方面,关于第一以及第二电介质层的厚度,例如含有液晶聚合物的绝缘基材21、31的厚度分别在25~100μm的范围内,并且粘合剂层23、33的厚度分别在25~75μm的范围内。这里,第一和第二电介质层具有用50μm厚的粘合剂粘合50μm厚的LCP树脂层的结构。
此外,绝缘基材21和绝缘基材31的厚度不必彼此相同。也可以采用将信号线LS配置在布线体1的断面中央附近的方式,使绝缘基材31比绝缘基材21薄(例如25μm厚)。
接地层22a(第一接地层)设置在绝缘基材21(第一电介质层)上。该接地层22a经由填充过孔25c与绝缘基材11的上侧的接地布线LG电连接。
接地层32a(第二接地层)设置在绝缘基材31(第二电介质层)上。该接地层32a经由填充过孔35c与绝缘基材11的下侧的接地布线LG电连接。
如图3所示,接地层32a设置为与接地层22a一起夹住信号线LS。由此,形成三层带状线结构。
此外,接地层22a和/或接地层32a可以构成为从绝缘基材11的主平面(上表面和下表面)的法线方向观察时,实际上覆盖供电线LVa和供电线LVb。这里,“实际上覆盖供电线LVa和供电线LVb”是指例如除了焊盘22b和32b周围的开口部分之外,覆盖供电线LVa和供电线LVb。这样,通过将供电线LV配置在接地层22a的内侧,能够有效地屏蔽由供电线LV辐射的噪声。其结果,可以降低从布线体1泄漏的电磁波噪声。
此外,从确保传输特性的角度出发,对于绝缘基材11、21、31以及粘合剂层23、33各层中的至少一个,优选10GHz的相对介电常数为2.0~3.5,并且介质损耗角正切为0.001~0.005。这些值是根据JISC 2138:2007中规定的方法测量的值。
另外,在本实施方式的布线体1中,绝缘基材21和粘合剂层23构成第一电介质层,并且绝缘基材31和粘合剂层33构成第二电介质层。关于这点,第一和第二电介质层的构成并不限定于此。第一和第二电介质层也可以构成为包含两层以上的绝缘基材和/或两层以上的粘合剂层。也可以在第一和第二电介质层中设置布线。例如,与填充过孔25c电连接的布线(起到供电线作用)可以设置在第一和第二电介质层中。
另外,在本实施方式的布线体1中,在绝缘基材11的上表面设置有信号线LS。关于这点,也可以在绝缘基材11的下表面设置信号线(未图示)。此时,信号线以当俯视布线体1时不与绝缘基材11的上表面的信号线LS重叠的方式,设置在绝缘基材11的下表面。
如上所述,在本实施方式的布线体1中,供电线LV包括供电线LVa和供电线LVb两条供电线。因此,即使在限制布线体1的宽度的条件下,也可以增加供电线的实际厚度。其结果,能够确保所需的电流容量。另外,供电线LVa和LVb包括两层导体膜。因此,能够确保更大的电流容量。
此外,在本实施方式的布线体1中,供电线LVa、LVb包含两层导体膜,而信号线LS包含一层导体膜。因此,由于信号线LS比供电线LV薄,所以能够抑制线宽的偏差。从而能够容易地实现特性阻抗匹配。
并且,在本实施方式的布线体1中,接地层22a、32a设置为当俯视布线体1时,实际上覆盖供电线LV。因此,能够有效地屏蔽由供电线LV辐射的噪声。
如上所述,在本实施方式的布线体中,为了以有限的外形尺寸确保所需的电流容量,在双面芯板100上设置两条供电线LVa及LVb。为了降低来自供电线的辐射噪声,仅通过设置在双面芯板100上的、由接地层22a和32a实际上覆盖的供电线LVa、LVb构成电源线。
(布线体1的制造方法)
边参照图5A~图9的工序断面图,边对上述布线体1的制造方法进行说明。
首先,参照图5A和5B对双面芯板的制造方法进行说明。
如图5A的(1)所示,准备双面覆金属箔层压板10,其具有绝缘基材11、设置在绝缘基材11的上表面的金属箔12(第一金属箔)以及设置在绝缘基材11的下表面的金属箔13(第二金属箔)。在该双面覆金属箔层压板10的规定位置上形成导通孔H1(第一导通孔)。
绝缘基材11例如是25μm厚的液晶聚合物膜。另外,绝缘基材11可以包括层叠的多个绝缘层。此时,也可以在绝缘基材11中设置其他布线。
金属箔12、13例如是18μm厚的铜箔。这样,通过使用比较厚的金属箔作为金属箔12、13,能够容易地确保供电线LV的电流容量。金属箔12、13也可以是铜以外的金属(银、铝等)箔。
在本实施方式中,导通孔H1通过激光加工或NC钻头等机械加工形成为在厚度方向上贯通双面覆金属箔层压板10的贯通孔。此外,导通孔H1不限定于通孔,也可以是底面上露出金属箔12或金属箔13的有底的导通孔。
接着,如图5A的(2)所示,在双面覆金属箔层压板10的规定位置上形成镀层用的抗蚀剂R1。抗蚀剂R1以覆盖在后续工序中形成信号线LS的区域、而不覆盖在后续工序中形成供电线LV的区域的方式形成。
接着,如图5A的(3)所示,对已形成有抗蚀剂R1的双面覆金属箔层压板10进行导电处理,并进行面板镀层。在本工序中,例如进行电解镀铜。由此,在未被抗蚀剂R1覆盖的金属箔12、13的部分上形成镀层14。另外,在导通孔H1的内壁上也形成镀层14。由此,金属箔12和金属箔13被电连接。镀层14的厚度例如为15μm。
接着,如图5A的(4)所示,去除抗蚀剂R1。在形成信号线LS的区域不形成镀层14,在形成供电线LVa、LVb以及接地布线LG的区域形成镀层14。即,至少在成为供电线LVa、LVb的部分的金属箔12、13上以及导通孔H1的内壁上形成镀层14。并且,在形成镀层14的过程中,避免在成为信号线LS的部分形成镀层14。
接着,通过对金属箔12、13及镀层14进行蚀刻处理,形成信号线LS及供电线LVa、LVb,由此得到双面芯板100。即,首先,如图5B的(1)所示,在双面覆金属箔层压板10的规定位置形成蚀刻用的抗蚀剂R2。抗蚀剂R2以覆盖形成供电线LVa、LVb、信号线LS和接地布线LG的部分的方式形成。
接着,如图5B的(2)所示,蚀刻去除未被抗蚀剂R2覆盖的金属箔12、13和镀层14的部分。当进行蚀刻处理时,成为信号线LS的部分不形成镀层14,仅包括金属箔12。因此,能够抑制侧面蚀刻的影响,所以能够以高尺寸加工精度形成信号线。
另一方面,对于对线宽无高精度要求的供电线LV和接地布线LG,通过蚀刻在金属箔12、13上形成镀层14的部分(2层构成的部分)而形成。由于填充过孔25c、35c的长度可以缩短相当于作为着陆处形成的镀层14的厚度,因此能够提高层间连接的可靠性。并且,对于供电线LV,能够既抑制线路宽度又增加电流容量。
然后,如图5B的(3)所示,去除抗蚀剂R2。通过到目前为止的工序,能够得到双面芯板100。在双面芯板100上形成具有通孔TH的供电线LV、信号线LS和接地布线LG。
上述的双面芯板100的制造工序可以通过所谓的卷对卷方法进行。此时,能够以高生产效率制造双面芯板100。
此外,在上述方法中,形成通孔TH作为层间连接部。关于这点,也可以形成填充过孔作为层间连接部。例如,通过在有底的导通孔中填充导电浆料形成该填充过孔。
接着,参照图6A和图6B,对单面基板(上侧)的制造方法进行说明。
如图6A的(1)所示,准备单面覆金属箔层压板20(第一单面覆金属箔层压板),其具有绝缘基材21和设置在绝缘基材21的上表面的金属箔22(第三金属箔)。绝缘基材21具有上表面(第三主平面)和下表面(与第三主平面相反侧的第四主平面)。绝缘基材21例如是25μm厚的液晶聚合物膜。金属箔22例如是12μm厚的铜箔。此外,金属箔22也可以是铜以外的金属(银、铝等)箔。
接着,如图6A的(2)所示,通过公知的光刻法对单面覆金属箔层压板20的金属箔22进行图形化。由此,形成接地层22a和焊盘22b。此外,虽然未图示,但是上述的信号线用的焊盘22c也在本工序中形成。
接着,如图6A的(3)所示,在绝缘基材21的下表面上形成(层叠)粘合剂层23。并且,在粘合剂层23上形成(层叠)保护膜24(第一保护膜)。粘合剂层23的厚度例如为50μm。保护膜24的厚度例如为15μm。
使用能够确保与液晶聚合物膜等绝缘基材21的粘接强度的材料,作为粘合剂层23的材料。作为粘合剂层23的材料,也可以使用具有与绝缘基材21的介电特性同等或其以下的介电特性的粘合剂。
例如,使用包括聚对苯二甲酸乙二醇酯(PET)的膜作为保护膜24。
此外,保护膜24的厚度规定后述的导电浆料25的突出量。在保护膜24太厚时,有可能导电浆料25的突出量过大,从而在后述的层叠工序中,导致粘合剂层23无法完全吸收凹凸不平。另一方面,当保护膜24太薄时,有可能导电浆料25的突出量太小,从而难以充分确保导电浆料25和双面芯板100的布线之间的连接可靠性。考虑到这些方面,保护膜24的厚度可以选取为例如15±10μm的范围内。
另外,也可以使用保护膜24以及包含涂覆在保护膜24的单面上的粘合剂层23的带有粘合剂层的保护膜(未图示)。此时,通过将带有粘合剂层的保护膜粘贴在单面覆金属箔层压板20的绝缘基材21侧,获得图6A的(3)所示的状态。
接着,如图6B的(1)所示,通过对保护膜24的规定位置照射激光,去除与这些规定位置对应的保护膜24、粘合剂层23以及绝缘基材21的部分,形成在底面上露出金属箔(接地层22a、焊盘22b、22c)的、有底的导通孔H2(第二导通孔)。导通孔H2的直径例如为φ150μm~200μm。当使用二氧化碳气体激光器时,将光束直径设为上述直径进行激光加工。
在本工序中,首先,通过照射激光脉冲,对导通孔H2进行穿孔。例如,激光加工使用三菱电机(株)生产的二氧化碳气体激光加工机(ML605GTXIII-5100U2)。通过规定的小孔(aperture)等,将激光脉冲的光束直径设为150μm。此外,激光脉冲的脉冲宽度设为10μSec,并且每次脉冲的能量为5mJ。通过对每处照射5次脉冲,对导通孔H2进行穿孔。穿孔后,通过进行除胶渣处理,去除绝缘基材21与金属箔之间的边界处的树脂残渣以及金属箔的背面处理膜(Ni/Cr膜等)。
接着,如图6B的(2)所示,在导通孔H2内填充导电浆料25(第一导电浆料)。更具体地说,通过丝网印刷等印刷方法,将保护膜24作为印刷掩模,在导通孔H2内填充导电浆料25。这里,通过将金属粒子分散在糊状热固性树脂即树脂粘合剂中得到导电浆料25。
此外,在本工序中,为了抑制在导通孔H2内混入气孔,优选在真空环境下进行导电浆料25的印刷。例如,优选使用丝网印刷用的真空印刷机。由此,即使在导电浆料的印刷过程中,在导通孔H2内产生空隙时,当解除真空状态时,由于大气压,该空隙也被挤压消失。
通过上述的工序,得到图6B的(2)所示的单面基板200(第一单面基板)。
接着,参照图7A和图7B对单面基板(下侧)的制造方法进行说明。
如图7A的(1)所示,准备单面覆金属箔层压板30(第二单面覆金属箔层压板),该单面覆金属箔层压板30具有绝缘基材31和设置在绝缘基材31的下表面上的金属箔32(第四金属箔)。绝缘基材31具有上表面(第五主平面)和下表面(与第五主平面相反侧的第六主平面)。绝缘基材31的材料和厚度与上述的绝缘基材21相同。另外,金属箔32的材料和厚度与上述的金属箔22相同。
接着,如图7A的(2)所示,通过公知的光刻法对单面覆金属箔层压板30的金属箔32进行图形化。由此,形成接地层32a和焊盘32b。
接着,如图7A的(3)所示,在绝缘基材31的上表面形成(层叠)粘合剂层33。并且,在粘合剂层33上形成(层叠)保护膜34(第二保护膜)。可以使用包括保护膜34和涂覆在保护膜34的单面上的粘合剂层33的、带有粘合剂层的保护膜(未示出)。此时,通过将带有粘合剂层的保护膜粘贴在单面覆金属箔层压板30的绝缘基材31侧,获得图7A的(3)所示的状态。
粘合剂层33的厚度例如为50μm。保护膜34的厚度例如为15μm。粘合剂层33的材料和厚度与上述粘合剂层23相同。另外,保护膜34的材料和厚度与上述保护膜24相同。
接着,如图7B所示,通过对保护膜34的规定位置照射激光,去除与这些规定位置对应的保护膜34、粘合剂层33以及绝缘基材31的部分,形成在底面上露出金属箔(接地层32a、焊盘32b)的有底的导通孔H3(第三导通孔)。导通孔H3的直径例如为φ150μm~200μm。本工序的详细内容与形成所述导通孔H2的情况相同。
接着,如图7B的(2)所示,在导通孔H3内填充导电浆料35(第二导电浆料)。本工序的详细内容与上述的填充导电浆料25的情况相同。
通过上述的工序,得到如图7B的(2)所示的单面基板300(第二单面基板)。
接着,将单面基板200和单面基板300与双面芯板100的上下对准进行层叠,通过加热和加压使这些基板一体化。详细的工序如下。
首先,如图8所示,从单面基板200的粘合剂层23剥离保护膜24。由此,填充在导通孔H2中的导电浆料25只从粘合剂层23突出相当于保护膜24的厚度的量。同样地,从单面基板300的粘合剂层33剥离保护膜34。由此,填充在导通孔H3中的导电浆料35只从粘合剂层33突出相当于保护膜34的厚度的量。
接着,如图8所示,通过使单面基板200的粘合剂层23与双面芯板100的上表面(一个主平面)相对以及使单面基板300的粘合剂层33与双面芯板的下表面(另一个主平面)相对,进行双面芯板100、单面基板200以及单面基板300之间的位置对准。
详细地说,通过使从粘合剂层23突出的导电浆料25分别与供电线LV、信号线LS和接地布线LG抵接,使单面基板200相对于双面芯板100位置对准。另外,通过使从粘合剂层33突出的导电浆料35分别与供电线LV和接地布线LG抵接,使单面基板300相对于双面芯板100位置对准。
在如上所述进行位置对准后,通过层叠双面芯板100、单面基板200和单面基板300形成层压体。即,以用单面基板200和单面基板300夹着双面芯板100的方式,通过层叠双面芯板100、单面基板200和单面基板300形成层压体。
然后,使用真空压力装置或真空层压装置,通过加热和加压,使层压体一体化(一体化工序)。在本工序中,同时进行导电浆料25、35的金属结合和粘合剂层23、33的固化。
在一体化工序中,例如,将层压体加热到200℃左右,并且以数MPa左右的压力进行加压。在绝缘基材11、21、31由液晶聚合物构成时,加热温度优选设定为与液晶聚合物的软化温度相比足够低(例如50℃以上)的温度。
当使用真空压力装置时,例如,在上述的加热、加压条件下保持层压体约30~60分钟。由此,完成粘合剂层23、33的热固化以及导电浆料25、35的粘合剂树脂的热固化。
当使用真空层压装置时,加热和加压时间约为几分钟。当加热和加压结束时,热固化反应尚未完成。因此,将层压体从真空层压装置移送到烤炉装置中,对层压体进行后固化处理。在后固化处理中,例如在200℃左右的温度下加热层压体60分钟左右。由此,完成粘合剂层23、33的热固化以及导电浆料25、35的粘合剂树脂的热固化。
无论使用真空压力装置和真空层压装置中的哪一个,都是通过在规定温度下加热,使导电浆料25、35中包含的金属粒子相互金属结合,并且与镀层14金属结合。因此,如图9所示,形成用于层间连接的填充过孔25c和35c。并且,通过该加热,导电浆料25、35中包含的树脂粘合剂的热固化反应以及粘合剂层23、33的热固化反应都实际上结束。
此外,在一体化工序中,由于通过在层压加工温度(例如200℃左右)下的加热,导电浆料25、35中包含的金属粒子之间进行金属结合,所以优选金属粒子的熔点在层压加工温度以下。作为这样的低熔点金属,能够例举In、SnIn以及SnBi。因此,优选使用包含由这些低熔点金属中的任意一个构成的金属粒子的材料,作为导电浆料25、35。
另外,当金属箔22、32为铜箔,镀层14为镀铜层时,优选使用包含由Sn、Zn、Al、Ag、Ni、Cu或这些金属的合金构成的金属粒子的导电浆料作为导电浆料25、35。由此,通过以层压加工温度(例如200℃左右)加热,导电浆料25、35中包含的金属粒子与铜形成合金层,并金属结合。
在一体化工序后,进行对露在外侧的导电层的表面处理。然后,如图9的(1)所示,形成阻焊层26、36作为表面保护膜。在阻焊层26中设置开口部,以使焊盘22ap、22b、22c露出。此外,在使用焊盘32b时,在阻焊层36中设置开口部,使焊盘32b露出。
然后,如图9的(2)所示,将连接部件500安装在布线体1上。连接部件500包括端子501和端子502。此外,连接部件500可以具有与信号线LS用的焊盘22c电连接的端子(未示出)。
端子501借助焊锡27电连接到供电线LV用的焊盘22b上。端子502借助焊锡27电连接到接地布线LG用的焊盘22ap上。焊盘22ap是接地层22a的一部分,并且从阻焊层26的开口部露出。该焊盘22ap设置在绝缘基材21上,借助填充过孔25c与接地布线LG电连接。
经过以上工序,可得到带有连接器的布线体1000。
此外,金属箔22、32的图形化(形成接地层22a、32a及焊盘22b、22c、32b)也可以在一体化工序之后进行。
另外,在上述的制造方法中,通过在成为供电线的部分等上形成电镀层之后进行蚀刻处理,形成各种布线。与此相反,也可以通过先进行蚀刻处理,并在形成各种布线之后,仅对成为供电线的部分等所需的部分,通过部分施镀形成镀层。
另外,作为层间连接部,形成有填充过孔25c、35c。但是,层间连接部不限定于填充过孔。在绝缘基材21、31包含聚酰亚胺等热膨胀系数相对较小的材料时,也可以形成通孔作为层间连接部。
另外,当不使用焊盘32b时,可以省略连接到供电线LV的填充过孔35c。
另外,安装在布线体1上的部件不限定于连接部件,也可以是其他部件(芯片等)。
(双面芯板的变形例)
最后,参考图10A和图10B的工序断面图,对双面芯板的变形例进行说明。在本变形例中,信号线LS上也形成镀层。
如图10A的(1)所示,准备双面覆金属箔层压板10,在该双面覆金属箔层压板10的规定位置形成导通孔H1。
接着,如图10A的(2)所示,对双面覆金属箔层压板10实施镀层处理(镀板)。本工序例如通过电解镀铜来进行。由此,在金属箔12、13上及导通孔H1的内壁上形成镀层15。
接着,如图10A的(3)所示,在双面覆金属箔层压板10的规定位置形成用于蚀刻的抗蚀剂R3。以覆盖形成有供电线LVa、LVb、信号线LS和接地布线LG的部分的方式形成抗蚀剂R3。
接着,如图10B的(1)所示,蚀刻去除未被抗蚀剂R3覆盖的金属箔12、13和镀层15的部分。然后,如图10B的(2)所示,去除抗蚀剂R3。通过到目前为止的工序,可以得到本变形例的双面芯板100A。在该双面芯板100A上形成有具有通孔TH的供电线LV、信号线LS以及接地布线LG。信号线LS的厚度与供电线LV的厚度相同。
当对信号线LS的线宽的要求相对宽松时,可以通过本变形例的方法制作双面芯板。在本变形例中,正是由于工序数少,所以能提高生产效率。
基于上述的记载,本领域技术人员也许可以想到关于本发明技术的追加效果和各种变形。但是,本发明的方式并不限定于上述的实施方式。在不脱离从权利要求规定的内容及其等同的内容导出的、本发明的技术的、概念性的思想以及主旨的范围内,可以进行各种追加、变更及部分删除。
出于示例和说明的目的已经给出了所述详细的说明。根据上面的教导,许多变形和改变都是可能的。所述的详细说明并非没有遗漏或者旨在限制在这里说明的主题。尽管已经通过文字以特有的结构特征和/或方法过程对所述主题进行了说明,但应当理解的是,权利要求书中所限定的主题不是必须限于所述的具体特征或者具体过程。更确切地说,将所述的具体特征和具体过程作为实施权利要求书的示例进行了说明。

Claims (15)

1.一种布线体,其特征在于,包括:
芯材绝缘基材,具有第一主平面以及所述第一主平面的相反侧的第二主平面;
信号线,设置在所述第一主平面上,沿所述布线体的长边方向延伸;
第一供电线,设置在所述第一主平面上,沿所述布线体的长边方向延伸;
第二供电线,设置在所述第二主平面上,沿所述布线体的长边方向延伸,通过设置在所述芯材绝缘基材上的层间连接部,与所述第一供电线电连接;
第一电介质层,层叠在所述第一主平面上,埋设有所述信号线和所述第一供电线;
第一接地层,设置在所述第一电介质层上;
第二电介质层,层叠在所述第二主平面上,埋设有所述第二供电线;以及
第二接地层,设置在所述第二电介质层上,与所述第一接地层一起至少夹着所述信号线。
2.根据权利要求1所述的布线体,其特征在于,
所述第一供电线比所述信号线厚。
3.根据权利要求2所述的布线体,其特征在于,
所述第一供电线包括设置在所述第一主平面上的金属箔和形成在所述金属箔上的镀层,
所述信号线包括设置在所述第一主平面上的金属箔。
4.根据权利要求2所述的布线体,其特征在于,
所述第二供电线比所述信号线厚。
5.根据权利要求1~4中任意一项所述的布线体,其特征在于,
当从所述芯材绝缘基材的所述第一主平面的法线方向观察时,所述第一接地层实际上覆盖所述第一供电线和所述第二供电线。
6.根据权利要求5所述的布线体,其特征在于,
当从所述芯材绝缘基材的所述第二主平面的法线方向观察时,所述第二接地层实际上覆盖所述第一供电线和所述第二供电线。
7.根据权利要求1~6中任意一项所述的布线体,其特征在于,
还具有在所述信号线的端部上局部设置的着陆处,
所述着陆处和设置在所述第一电介质层上的焊盘通过填充过孔电连接。
8.根据权利要求1~7中任意一项所述的布线体,其特征在于,
所述芯材绝缘基材包括液晶聚合物。
9.根据权利要求1~8中任意一项所述的布线体,其特征在于,
所述第一电介质层具有第一粘合剂层和第一绝缘基材,所述第一粘合剂层层叠在所述第一主平面上,埋设有所述信号线和所述第一供电线,所述第一绝缘基材层叠在所述第一粘合剂层上,
所述第二电介质层具有第二粘合剂层和第二绝缘基材,所述第二粘合剂层层叠在所述第二主平面上,埋设有所述第二供电线,所述第二绝缘基材层叠在所述第二粘合剂层上,。
10.根据权利要求9所述的布线体,其特征在于,
所述第一绝缘基材和/或所述第二绝缘基材包括液晶聚合物。
11.根据权利要求1~10中任意一项所述的布线体,其特征在于,
在所述芯材绝缘基材、所述第一电介质层以及所述第二电介质层之中的至少任意一个的10GHz的相对介电常数为2.0~3.5,其介质损耗角正切为0.001~0.005。
12.根据权利要求1~11中任意一项所述的布线体,其特征在于,还包括:
第一焊盘,设置在所述第一电介质层上,并通过填充过孔与所述信号线电连接,
第二焊盘,设置在所述第一电介质层上,并通过填充过孔与所述第一供电线电连接;以及
部件,具有焊锡连接到所述第一焊盘的第一端子和焊锡连接到所述第二焊盘的第二端子。
13.一种布线体的制造方法,其特征在于,包括如下工序:
准备双面覆金属箔层压板,所述双面覆金属箔层压板具有:芯材绝缘基材,其具有第一主平面和所述第一主平面的相反侧的第二主平面;第一金属箔,设置在所述第一主平面上;以及第二金属箔,设置在所述第二主平面上;
在所述双面覆金属箔层压板上形成第一导通孔;
至少在成为供电线的部分的所述第一金属箔和所述第二金属箔上以及所述第一导通孔的内壁形成镀层;
通过对所述第一金属箔、所述第二金属箔以及所述镀层进行蚀刻处理,形成信号线及供电线,由此得到双面芯板;
准备第一单面覆金属箔层压板,该第一单面覆金属箔层压板具有第一绝缘基材和第三金属箔,所述第一绝缘基材具有第三主平面以及与所述第三主平面相反侧的第四主平面,所述第三金属箔设置在所述第三主平面上;
在所述第四主平面上层叠第一粘合剂层,并且在所述第一粘合剂层上层叠第一保护膜;
通过对所述第一保护膜的规定部位照射激光,去除与所述规定部位对应的所述第一保护膜、所述第一粘合剂层以及所述第一绝缘基材的部分,形成在底面上露出所述第三金属箔的有底的第二导通孔;
在所述第二导通孔内填充第一导电浆料,由此获得第一单面基板;
准备第二单面覆金属箔层压板,该第二单面覆金属箔层压板具有第二绝缘基材和第四金属箔,所述第二绝缘基材具有第五主平面以及与所述第五主平面相反侧的第六主平面,所述第四金属箔设置在所述第六主平面上;
在所述第五主平面上层叠第二粘合剂层,并且在所述第二粘合剂层上层叠第二保护膜;
通过对所述第二保护膜的规定部位照射激光,去除与所述规定部位对应的所述第二保护膜、所述第二粘合剂层以及所述第二绝缘基材的部分,形成在底面上露出所述第四金属箔的有底的第三导通孔;
在所述第三导通孔内填充第二导电浆料,由此获得第二单面基板;
从所述第一单面基板的所述第一粘合剂层剥离所述第一保护膜,并且从所述第二单面基板的所述第二粘合剂层剥离所述第二保护膜;
通过使所述第一单面基板的所述第一粘合剂层与所述双面芯板的一个主平面相对,以及使所述第二单面基板的所述第二粘合剂层与所述双面芯板的另一个主平面相对,在所述第一单面基板、所述第二单面基板以及所述双面芯板之间进行位置对准,然后,以由所述第一单面基板以及所述第二单面基板夹着所述双面芯板的方式,通过层叠所述第一单面基板、所述第二单面基板以及所述双面芯板,形成层压体;
通过加热和加压使所述层压体一体化。
14.根据权利要求13所述的布线体的制造方法,其特征在于,
形成所述电镀层的工序包括避免在作为所述信号线的部分形成电镀层的工序。
15.根据权利要求13或14所述的布线体的制造方法,其特征在于,
获得所述双面芯板的工序通过卷对卷方法进行。
CN202110542092.6A 2020-08-11 2021-05-18 布线体及其制造方法 Pending CN114080091A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020135927A JP2022032293A (ja) 2020-08-11 2020-08-11 配線体およびその製造方法
JP2020-135927 2020-08-11

Publications (1)

Publication Number Publication Date
CN114080091A true CN114080091A (zh) 2022-02-22

Family

ID=80223687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110542092.6A Pending CN114080091A (zh) 2020-08-11 2021-05-18 布线体及其制造方法

Country Status (4)

Country Link
US (1) US11564313B2 (zh)
JP (2) JP2022032293A (zh)
CN (1) CN114080091A (zh)
TW (1) TW202207404A (zh)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904968A (en) * 1989-04-07 1990-02-27 Tektronix, Inc. Circuit board configuration for reducing signal distortion
JPH11220263A (ja) * 1998-01-29 1999-08-10 Oki Electric Ind Co Ltd プリント配線板
JP4734723B2 (ja) * 2001-01-31 2011-07-27 凸版印刷株式会社 同軸ビアホールを用いた多層配線基板の製造方法
JP4133560B2 (ja) * 2003-05-07 2008-08-13 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板の製造方法およびプリント配線基板
US8501299B2 (en) 2006-01-23 2013-08-06 Hitachi Metals, Ltd. Conductive paste, multilayer ceramic substrate and its production method
US20080093726A1 (en) * 2006-10-23 2008-04-24 Francesco Preda Continuously Referencing Signals over Multiple Layers in Laminate Packages
JP2009239184A (ja) * 2008-03-28 2009-10-15 Toppan Printing Co Ltd 多層印刷配線板
US20100006334A1 (en) * 2008-07-07 2010-01-14 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same
JP5990828B2 (ja) * 2010-03-09 2016-09-14 日立化成株式会社 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法
WO2014002785A1 (ja) 2012-06-29 2014-01-03 株式会社村田製作所 高周波信号線路
KR101472633B1 (ko) * 2012-10-16 2014-12-15 삼성전기주식회사 하이브리드 적층기판, 그 제조방법 및 패키지 기판
WO2014157031A1 (ja) 2013-03-26 2014-10-02 株式会社村田製作所 高周波伝送線路、および電子機器
CN204948494U (zh) 2013-03-26 2016-01-06 株式会社村田制作所 树脂多层基板及电子设备
JP6177639B2 (ja) * 2013-09-20 2017-08-09 日本メクトロン株式会社 多層プリント配線板の製造方法、および多層プリント配線板
JP5658399B1 (ja) * 2014-05-21 2015-01-21 株式会社フジクラ プリント配線板
JP2015226035A (ja) * 2014-05-30 2015-12-14 京セラサーキットソリューションズ株式会社 配線基板
JP6669547B2 (ja) * 2016-03-23 2020-03-18 京セラ株式会社 配線基板
JP6732723B2 (ja) 2017-12-14 2020-07-29 日本メクトロン株式会社 高周波伝送用プリント配線板
JP6743995B2 (ja) * 2018-08-07 2020-08-19 株式会社村田製作所 アンテナモジュール、およびアンテナモジュールの製造方法
JP2020043172A (ja) * 2018-09-07 2020-03-19 キオクシア株式会社 電子機器
JP2020088318A (ja) * 2018-11-30 2020-06-04 イビデン株式会社 配線基板の検査方法及び配線基板の製造方法

Also Published As

Publication number Publication date
TW202207404A (zh) 2022-02-16
JP2023014202A (ja) 2023-01-26
JP2022032293A (ja) 2022-02-25
US20220053636A1 (en) 2022-02-17
US11564313B2 (en) 2023-01-24

Similar Documents

Publication Publication Date Title
US10004148B2 (en) Manufacturing method of multilayer printed wiring board
US9040837B2 (en) Wiring board and method for manufacturing the same
US8383948B2 (en) Flex-rigid wiring board and method for manufacturing the same
CN106332474B (zh) 刚性柔性基板及其制造方法
US20130194764A1 (en) Wiring board and method for manufacturing the same
CN110402615B (zh) 高频传输用印刷线路板
CN108966478B (zh) 柔性电路板及其制作方法
JP2005129884A (ja) 層間電気接続が向上された多層印刷回路基板及びその作製方法
JP2004311927A (ja) 多層印刷回路基板の製造方法
KR100920824B1 (ko) 인쇄회로기판 및 전자기 밴드갭 구조물의 제조방법
KR101854626B1 (ko) 인쇄회로기판의 제조방법 및 그에 따라서 제조된 인쇄회로기판
US11564313B2 (en) Wiring body and method for manufacturing same
JP2004327482A (ja) 多層配線板、多層基板用基材およびその製造方法
KR100516716B1 (ko) 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법
US11219123B2 (en) Printed circuit board and method for manufacturing same
JP2022176786A (ja) フレキシブル回路基板およびその製造方法、ならびに電子機器
KR101927479B1 (ko) 인쇄회로기판 제조방법 및 그에 따라서 제조된 인쇄회로기판
JP2021002538A (ja) 配線基板及び配線基板の製造方法
TW202329779A (zh) 配線基板及配線基板之製造方法
JP2023519706A (ja) プリント基板の空洞からボンドフィルムを除去する方法
JP2021002536A (ja) 配線基板及び配線基板の製造方法
KR20160014432A (ko) 절연 필름, 이를 이용한 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination