JP2020043172A - 電子機器 - Google Patents
電子機器 Download PDFInfo
- Publication number
- JP2020043172A JP2020043172A JP2018168058A JP2018168058A JP2020043172A JP 2020043172 A JP2020043172 A JP 2020043172A JP 2018168058 A JP2018168058 A JP 2018168058A JP 2018168058 A JP2018168058 A JP 2018168058A JP 2020043172 A JP2020043172 A JP 2020043172A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply pattern
- layer
- pattern
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0225—Single or multiple openings in a shielding, ground or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0227—Split or nearly split shielding or ground planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09336—Signal conductors in same plane as power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】信号品質が向上した電子機器を提供することである。【解決手段】実施形態の電子機器は、第1層および第2層を有する基板を備えている。前記第1層は、第1電源パターンを有する。前記第2層は、前記第1電源パターンと電気的に接続された第2電源パターンを有する。前記基板の厚さ方向に見た場合に、前記第1電源パターンの半分以上が前記第2電源パターンと重なるか、または前記第1電源パターンの少なくとも一部が前記第2層に設けられた信号ラインと重なる。【選択図】図3
Description
本発明の実施形態は、電子機器に関する。
電源パターンを有する基板を備える電子機器が知られている。ところで、電子機器は、信号品質の向上が期待されている。
本発明が解決しようとする課題は、信号品質が向上した電子機器を提供することである。
実施形態の電子機器は、第1層および第2層を有する基板を備えている。前記第1層は、第1電源パターンを有する。前記第2層は、前記第1電源パターンと電気的に接続された第2電源パターンを有する。前記基板の厚さ方向に見た場合に、前記第1電源パターンの半分以上が前記第2電源パターンと重なるか、または前記第1電源パターンの少なくとも一部が前記第2層に設けられた信号ラインと重なる。
以下、実施形態の電子機器を、図面を参照して説明する。なお以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は省略する場合がある。
(第1の実施形態)
図1から図6を参照して、第1の実施形態について説明する。図1は、第1の実施形態の電子機器1を示す斜視図である。
電子機器1は、筐体10と、筐体10の内部に収容された回路基板20と、を含む。電子機器1は、例えばソリッドステートドライブ(SSD)などであるが、これに限定されない。
図1から図6を参照して、第1の実施形態について説明する。図1は、第1の実施形態の電子機器1を示す斜視図である。
電子機器1は、筐体10と、筐体10の内部に収容された回路基板20と、を含む。電子機器1は、例えばソリッドステートドライブ(SSD)などであるが、これに限定されない。
筐体10は、回路基板20を収容する箱形の剛性部材である。筐体10は、例えば薄い直方体の形状である。筐体10は、例えばプラスチック製または金属製である。
回路基板20は、例えば複数の電子部品が実装されたプリント回路基板である。回路基板20は、リジッド基板であってもよく、フレキシブル基板であってもよい。回路基板20は、「基板」の一例である。
ここで、説明の便宜上、x方向、y方向、およびz方向について定義する。x方向およびy方向は、例えば、回路基板20の主面に沿う方向である。ここで、「主面」とは、回路基板20の表面の中で最も面積が広い面を意味する(例えば、回路基板20は、互いに反対側を向く2つの主面を有する。)。y方向は、x方向とは交差する(例えば略直交する)方向である。z方向は、x方向およびy方向とは交差する(例えば略直交する)方向であり、例えば回路基板20の主面の法線方向である。例えば、z方向は、回路基板20の厚さ方向である。なお、電子機器1、筐体10、および回路基板20の形状は、図1に示すような直方体に限定されない。
以下、図2および図3を参照して、回路基板20の構成について説明する。図2は、図1に示された回路基板20のF2−F2線に沿った断面図である。図3は、第1の実施形態の回路基板20を示す斜視図である。
回路基板20は、いわゆる多層基板である。回路基板20は、第1内層21、第2内層22、第3内層(グランド層)23、第1外層24、および第2外層25、ならびに第1絶縁層31、第2絶縁層32、第3絶縁層33、および第4絶縁層34を含む。これらの層は、回路基板20の一方の主面から他方の主面へ、第1外層24、第1絶縁層31、第1内層21、第2絶縁層32、第2内層22、第3絶縁層33、グランド層23、第4絶縁層34、および第2外層25の順番に積層されている。ただし、層の順番や数、種類は、上記例に限定されない。第1内層21は、「第1層」の一例である。第2内層22は、「第2層」の一例である。
なお、図3では、上記の各層のうち第1内層21、第2内層22、およびグランド層23のみが図示されている。
なお、図3では、上記の各層のうち第1内層21、第2内層22、およびグランド層23のみが図示されている。
第1内層21には、第1電源パターン41と、複数の第1信号ライン43aから成る第1信号パターン43とが形成されている。第2内層22には、第2電源パターン42と、複数の第2信号ライン44aから成る第2信号パターン44とが形成されている。第1電源パターン41および第2電源パターン42は、ビア51により互いに電気的に接続されている。なお、図3には2つのビア51のみが図示されているが、それ以外にも適宜ビアが形成される(図示せず)。また、第1電源パターン41および第2電源パターン42の少なくとも一方は、外部電源(図示せず)に接続され得る。
ここで、「電源パターン」とは、外部電源などから給電を受けて、回路基板の他の素子(電気部品)などに対して給電を行う導電性のパターンである。「信号パターン」とは、回路基板に設けられた各電気部品を互いに接続する複数の信号ラインから成る導電性のパターンである。
第1電源パターン41は、例えばx方向に長い矩形であり、長手方向(例えばx方向)に第1長手長さl1だけ延びており、短手方向(例えばy方向)に第1短手長さl1’だけ延びている(図3参照)。ここで、l1はl1’より大きい。ただし、第1電源パターン41の形状は上記例に限定されない。
なお、「長手方向」や「短手方向」との語は、電源パターンのある方向における長さが別の方向における長さよりも大きいことを含意する。「長手長さ」とは、電源パターンの最も離れた平行な2つの縁の間の距離を意味し、「長手方向」とは、「長手長さ」に沿った方向を意味する。また、「短手長さ」とは、電源パターンの最も近い平行な2つの縁の間の距離を意味し、「短手方向」とは、「短手長さ」に沿った方向を意味する。
なお、「長手方向」や「短手方向」との語は、電源パターンのある方向における長さが別の方向における長さよりも大きいことを含意する。「長手長さ」とは、電源パターンの最も離れた平行な2つの縁の間の距離を意味し、「長手方向」とは、「長手長さ」に沿った方向を意味する。また、「短手長さ」とは、電源パターンの最も近い平行な2つの縁の間の距離を意味し、「短手方向」とは、「短手長さ」に沿った方向を意味する。
第1電源パターン41と同様に、第2電源パターン42も、例えばx方向に長い矩形であり、長手方向(例えばx方向)に第2長手長さl2だけ延びており、短手方向(例えばy方向)に第2短手長さl2’だけ延びている。ここで、l2はl2’より大きい。ただし、第2電源パターン42の形状は上記例に限定されない。
第1電源パターン41のxy平面内の面積(l1×l1’)と第2電源パターン42のxy平面内の面積(l2×l2’)は、例えば、互いに略等しい。ただし、第1電源パターン41の面積は、第2電源パターン42の面積と異なっていてもよい。また、第1電源パターン41および第2電源パターン42は、z方向に見た場合に、互いに少なくとも部分的に重なるように形成されている。例えば、z方向に見た場合に、第1電源パターン41の半分以上が、第2電源パターン42と重なっていてもよい。ここで、「半分以上」とは、xy平面上で電源パターンが形成されている領域の面積を基準としている。例えば、z方向に見た場合に、第1電源パターン41の全体が、第2電源パターン42と重なっていてもよい。逆に、z方向に見た場合に、第2電源パターン42の全体が、第1電源パターン41と重なっていてもよい。
第1信号パターン43は、任意の形状の第1信号ライン43aから成る。第2信号パターン44は、任意の形状の第2信号ライン44aから成る。第1信号ライン43aおよび第2信号ライン44aの配置の一例が図3に示されている。
第3内層(グランド層)23は、層全体がグランドとして機能するプレーン層として設けられている。グランド層23は、ビアを介して第1外層24および第2外層25に配置された各電子部品(図示せず)と電気的に接続され得る。なお、本実施形態では、電源パターンが形成された第2内層22に隣接してグランド層23が設けられているが、第2内層22とグランド層23との間に別の内層がさらに形成されてもよい。
なお、本実施形態では、グランド層23はプレーン層として設けられているが、グランドパターンが層の一部のみに形成されていてもよい。この場合、当該グランドパターンは、例えば、z方向に見た場合に、第1電源パターン41および第2電源パターン42の少なくとも一方と重なるように配置されてもよく、z方向に見た場合に、第1電源パターン41および第2電源パターン42から離間して、任意の電源パターンと重ならないように配置されてもよい。
第1外層24は、回路基板20の主面の一方において外部に露出した表層である。第1外層24には、任意の形状の第3信号ライン45aから成る第3信号パターン45が形成される。第3信号ライン45aは、第1外層24に設けられた各電子部品(図示せず)を互いに接続する。第3信号ライン45aは、ビアを介して第1内層21の第1信号ライン43aなどと電気的に接続されてもよい。
第2外層25は、第1外層24の反対側の回路基板20の主面において外部に露出した表層である。第2外層25には、任意の形状の第4信号ライン46aから成る第4信号パターン46が形成される。第4信号ライン46aは、第2外層25に設けられた各電子部品(図示せず)を互いに接続する。第4信号ライン46aは、ビアを介して第2内層22の第2信号ライン44aなどと電気的に接続されてもよい。
第1絶縁層31、第2絶縁層32、第3絶縁層33、および第4絶縁層34は、上記の各層を物理的かつ電気的に分離する。第1絶縁層31は、第1外層24と第1内層21との間に位置する。第2絶縁層32は、第1内層21と第2内層22との間に位置する。第3絶縁層33は、第2内層22とグランド層23との間に位置する。第4絶縁層34は、グランド層23と第2外層25との間に位置する。これらの絶縁層は、例えばFR−4(Flame Retardant Type 4)グレードのガラス布基材エポキシ樹脂から成るものであってよいが、これに限定されない。
なお、図3には、第1外層24、第2外層25、第1絶縁層31、第2絶縁層32、第3絶縁層33、および第4絶縁層34は図示されていない。
次に、第1電源パターン41および第2電源パターン42の寸法について詳述する。
上記のとおり、第1電源パターン41は、第1長手長さl1および第1短手長さl1’を有する。また、第2電源パターン42は、第2長手長さl2および第2短手長さl2’を有する。
上記のとおり、第1電源パターン41は、第1長手長さl1および第1短手長さl1’を有する。また、第2電源パターン42は、第2長手長さl2および第2短手長さl2’を有する。
一般に、回路基板の電源パターンが短辺の長さがa、長辺の長さがbの長方形の形状を有する場合(a<b)、電源パターンに起因する共振現象によりシステムの信号周波数への干渉が起こり、回路基板の信号系に対して、下記の数式で表される共振周波数fmnを有するノイズがもたらされ得る。
ここで、μは回路基板の透磁率、εは回路基板の誘電率、c0は真空の光速、μrは回路基板の比透磁率、εrは回路基板の比誘電率、mおよびnは0以上の整数である。
fmnを小さい値から並べると、m=n=0の場合、fmn=f00=0である。次に、m=0、n=1の場合、fmnは次のようになる。
また、m=1、n=0の場合、fmnは次のようになる。
ここで、a<bより1/a>1/bであるので、f01<f10である。また、m≧1、n≧1の場合のfmnの値は、f01およびf10より大きい。従って、f00を除く最小のfmnはf01である(以下では、f00は考慮せず、f01を最小のfmnという。)。
本実施形態では、第1電源パターン41の第1長手長さl1および第1短手長さl1’が、それぞれ上記bおよびaに対応している。従って、第1電源パターン41の最小の共振周波数fmn=f01に相当する第1共振周波数f1は、第1長手長さl1を用いて下記のように表される。
また、第2電源パターン42の第2長手長さl2および第2短手長さl2’が、それぞれ上記bおよびaに対応している。従って、第2電源パターン42の最小の共振周波数fmn=f01に相当する第2共振周波数f2は、第2長手長さl2を用いて下記のように表される。
本実施形態では、第1電源パターン41の第1長手長さl1は、f1>1GHzとなるように選択される。また、第2電源パターン42の第2長手長さl2は、f2>1GHzとなるように選択される。従って、第1長手長さl1および第2長手長さl2は、それぞれ下記条件式を満たす。
このような条件を満たす電源パターンの寸法について、第1電源パターン41を例にとり、図4を参照して具体的に説明する。
図4は、第1電源パターン41の第1長手長さl1に対する第1共振周波数f1の関係の一例を示す。
ここでは、FR−4基板が用いられている例を考え、簡単に基板の比透磁率μr=1、基板の比誘電率εr=4.3として計算した。この場合、第1共振周波数f1と第1長手長さl1との関係は、以下のようになる。
図4は、第1電源パターン41の第1長手長さl1に対する第1共振周波数f1の関係の一例を示す。
ここでは、FR−4基板が用いられている例を考え、簡単に基板の比透磁率μr=1、基板の比誘電率εr=4.3として計算した。この場合、第1共振周波数f1と第1長手長さl1との関係は、以下のようになる。
上記より、l1=72mmの場合にf1=1GHz(=1×109/s)となる。従って、この例では、f1>1GHzを満たすためには、第1長手長さl1は、l1<72mmを満たさなければならない。逆に、l1<72mmであれば、第1電源パターン41の最小の共振周波数f1は1GHzより大きい。
同様に、f2>1GHzを満たすためには、第2長手長さl2は、l2<72mmを満たさなければならない。逆に、l2<72mmであれば、第2電源パターン42の最小の共振周波数f2は1GHzより大きい。
従って、この例では、第1電源パターン41の第1長手長さl1は、f1>1GHzとなるように、72mmより小さい長さが選択される。また、第2電源パターン42の第2長手長さl2は、f2>1GHzとなるように、72mmより小さい長さが選択される。
回路基板20を構成する材料が上記例と異なる場合には、回路基板20の透磁率および誘電率が異なるので、第1長手長さl1および第2長手長さl2の許容範囲も上記例とは異なる。そのような場合でも、第1長手長さl1および第2長手長さl2は、上記例と同様に、上記数式6および数式7を満たすように選択される。
次に、図5および図6を参照して、本実施形態の変形例について説明する。
図5は、第1の実施形態の回路基板の第1の変形例を示す斜視図である。
図5に示す第1の変形例は、第1電源パターン41がy方向に延びている点で、図1から図3を参照して説明した上記例と異なる。なお、以下に説明する以外の構成は、上記例と同様である。
図5に示す第1の変形例は、第1電源パターン41がy方向に延びている点で、図1から図3を参照して説明した上記例と異なる。なお、以下に説明する以外の構成は、上記例と同様である。
第1の変形例では、図5に示すように、第1電源パターン41は、y方向に延びた矩形であり、長手方向(y方向)に第1長手長さl1だけ延びており、短手方向(x方向)に第1短手長さl1’だけ延びている(l1>l1’)。第2電源パターン42は、例えばx方向に長い矩形であり、長手方向(x方向)に第2長手長さl2だけ延びており、短手方向(y方向)に第2短手長さl2’だけ延びている(l2>l2’)。すなわち、第1電源パターン41の長手方向(y方向)と第2電源パターン42の長手方向(x方向)とが互いに交差している(例えば、互いに略直交している)。
z方向に見た場合に、第1電源パターン41および第2電源パターン42は、それぞれの一端で部分的に重なっている。この重なり部分には、第1電源パターン41と第2電源パターン42とを電気的に接続するビア51が形成されている。また、第1電源パターン41のうち第2電源パターン42と重なっていない他端では、第1電源パターン41の一部が、第2内層22の第2信号パターン44の第2信号ライン44aと重なっている。
図6は、第1の実施形態の回路基板の第2の変形例を示す斜視図である。図6に示す第2の変形例は、z方向に見た場合に、第1電源パターン41の位置と第2電源パターン42の位置とがx方向にずれている点で、図1から図3を参照して説明した上記例と異なる。なお、以下に説明する以外の構成は、上記例と同様である。
第2の変形例では、図6に示すように、第1電源パターン41は、図3に示した第1電源パターン41と比較すると、第2電源パターン42に対してx方向にずれて配置されている。
z方向に見た場合に、第1電源パターン41および第2電源パターン42は、それぞれの一端で部分的に重なっている。この重なり部分には、第1電源パターン41と第2電源パターン42とを電気的に接続するビア51が形成されている。
第1電源パターン41のうち第2電源パターン42と重なっていない他端では、第1電源パターン41の一部が、第2内層22の第2信号パターン44の第2信号ライン44aと重なっている。同様に、第2電源パターン42のうち第1電源パターン41と重なっていない他端では、第2電源パターン42の一部が、第1内層21の第1信号パターン43の第1信号ライン43aと重なっている。
以上のような構成によれば、電源品質(パワーインテグリティ)および信号品質(シグナルインテグリティ)の少なくとも一方(例えば両方)が向上した電子機器を提供することができる。
例えば、本実施形態の電子機器1は、第1内層21および第2内層22を有する回路基板20を備え、回路基板20の電源パターンは、複数の電源パターン(ここでは、第1内層21の第1電源パターン41および第2内層22の第2電源パターン42)に分割されている。
一般に、電源パターンに起因する基板共振が発生すると、システムの信号周波数への干渉により、回路基板の信号系に対してノイズがもたらされ得る。しかしながら、本実施形態では、電源パターンが小さなサイズに分割されることにより、基板共振の共振周波数が大きくなる。このように共振周波数が大きい場合、基板共振に起因するノイズの減衰が早いので、信号に対する悪影響が小さくなることが多い。このため、電源パターンの分割により、信号品質が向上し得る。
一般に、電源パターンに起因する基板共振が発生すると、システムの信号周波数への干渉により、回路基板の信号系に対してノイズがもたらされ得る。しかしながら、本実施形態では、電源パターンが小さなサイズに分割されることにより、基板共振の共振周波数が大きくなる。このように共振周波数が大きい場合、基板共振に起因するノイズの減衰が早いので、信号に対する悪影響が小さくなることが多い。このため、電源パターンの分割により、信号品質が向上し得る。
一方、電源パターンの寸法を小さくすることにより電源パターンの面積が減少すると、インピーダンスが増加し、電源の電圧にノイズが生じるなど電源品質が劣化する場合がある。
しかしながら、本実施形態の電子機器1は、分割された複数の電源パターンを有する回路基板20を備えるので、電源パターンが分割されずに長く延びる回路基板と比較して、電源パターンの面積を全体として同程度に保ちながら、共振周波数を大きくするために電源パターンの長さを短くすることが可能である。電源パターンの面積の減少が抑制されることにより、インピーダンスの増加が抑制され得るので、電源品質が向上し得る。
しかしながら、本実施形態の電子機器1は、分割された複数の電源パターンを有する回路基板20を備えるので、電源パターンが分割されずに長く延びる回路基板と比較して、電源パターンの面積を全体として同程度に保ちながら、共振周波数を大きくするために電源パターンの長さを短くすることが可能である。電源パターンの面積の減少が抑制されることにより、インピーダンスの増加が抑制され得るので、電源品質が向上し得る。
このように、本実施形態では、電源パターンを複数に分割することにより、電子機器の回路基板において、電源品質および信号品質の少なくとも一方(例えば両方)の向上を図ることが可能である。
上記のような基板共振の影響を抑制するために、電源パターンと電気的に接続されたコンデンサ(バイパスコンデンサとも呼ばれる。)が回路基板の表層などに設けられることもある。しかしながら、その場合、別途のコンデンサおよび当該コンデンサを配置する領域が必要となる。本実施形態によれば、このようなコンデンサやコンデンサ用の領域を必要とすることなく、領域の増加を最小限に抑えながら電源品質および信号品質の向上を図ることができる。これにより、作業工数やコストを低減するとともにコンデンサなどの部品を調達する手間を軽減することができる。また、電子部品や信号ラインなどの配置の自由度が向上し得る。
本実施形態では、第1電源パターン41は、第1電源パターン41の第1長手方向に第1長さl1だけ延びており、第2電源パターン42は、第2電源パターン42の第2長手方向に第2長さl2だけ延びており、第1長さl1および第2長さl2は、下記条件式:
を満たす(μ:回路基板20の透磁率、ε:回路基板20の誘電率)。
このような構成によれば、回路基板20全体として、電源パターンの最小の共振周波数が1GHzより大きいので、1GHz以下の周波数において電源パターンに起因する共振現象を抑制することが可能である。
このような構成によれば、回路基板20全体として、電源パターンの最小の共振周波数が1GHzより大きいので、1GHz以下の周波数において電源パターンに起因する共振現象を抑制することが可能である。
共振周波数が1GHz以下の場合、共振周波数が1GHzより大きい場合に比べて、電源パターンの共振に起因する電源のノイズが信号系に対して大きな影響を及ぼすことが多い。逆に、共振周波数が1GHzより大きい場合、基板共振に起因する電源のノイズは特に減衰しやすいので、信号系に対する悪影響が小さいことが多い。本実施形態では、電源パターンの共振周波数が1GHzより大きくなるように電源パターンの寸法が選択されることにより、基板共振の信号系に対する影響が特に抑制され得るので、信号品質がさらに向上し得る。
上記の基板共振以外にも、電源パターンとグランド層との共振により、特定の共振周波数を有する電磁波が放射され得る。その結果、この電磁波が別の電子機器の動作に影響を及ぼすことがある。また逆に、回路基板の共振周波数と同じ周波数の外部電磁波が存在する場合に、この外部電磁波により回路基板が影響を受けることもある。
本実施形態によれば、このような干渉が生じやすい共振周波数を避けるように電源パターンの長さを選択することも可能である。例えば、無線通信用の周波数帯(例えば2.4GHz帯)との干渉を避けるために、基板の共振周波数が当該周波数帯に含まれないように電源パターンの長さを選択することが可能である。このように電磁放射の周波数を必要に応じて移動させることにより、電磁波の干渉による影響を抑制することができる。
上記例では電源パターンが2つに分割されているが、電源パターンが3つ以上に分割されてもよい。例えば、第1電源パターンが第1内層に形成され、第2電源パターンが第2内層に形成され、第3電源パターンが第3内層に形成され、これらがビアを介して互いに電気的に接続されてもよい。
上記例では、第1内層21および第2内層22は、第2絶縁層32を挟んで互いに隣り合うように配置されているが、第1内層21と第2内層22との間にさらに別の層が介在してもよい。例えば、第1内層21と第2内層22との間にグランド層23が配置されていてもよい。
(第2の実施形態)
次に、図7および図8を参照して、第2の実施形態について説明する。第2の実施形態では、電源パターンが複数の層に分かれておらず、代わりに電源パターンにスリットが形成されている点で、第1の実施形態とは異なる。なお、以下に説明する以外の構成は、第1の実施形態と同様である。
次に、図7および図8を参照して、第2の実施形態について説明する。第2の実施形態では、電源パターンが複数の層に分かれておらず、代わりに電源パターンにスリットが形成されている点で、第1の実施形態とは異なる。なお、以下に説明する以外の構成は、第1の実施形態と同様である。
図7は、第2の実施形態の回路基板20を示す斜視図である。
回路基板20は、第1の実施形態における第1内層21および第2内層22の代わりに、電源パターンが形成された1つの第1内層61を含む。図7では、第1内層61および第2内層(グランド層)62のみが図示されており、外層や絶縁層は省略されている。
回路基板20は、第1の実施形態における第1内層21および第2内層22の代わりに、電源パターンが形成された1つの第1内層61を含む。図7では、第1内層61および第2内層(グランド層)62のみが図示されており、外層や絶縁層は省略されている。
第1内層61には、電源パターン71と、信号ライン72aから成る信号パターン72とが形成されている。
電源パターン71は、例えばx方向に長い矩形である。ただし、電源パターン71の形状は上記例に限定されない。
電源パターン71は、外部電源(図示せず)に接続されている。
電源パターン71は、例えばx方向に長い矩形である。ただし、電源パターン71の形状は上記例に限定されない。
電源パターン71は、外部電源(図示せず)に接続されている。
電源パターン71には、第1スリット81および第2スリット82が形成されている。言い換えると、第1スリット81および第2スリット82の位置には、電源パターンが形成されていない。第1スリット81および第2スリット82は、電源パターン71の長手方向(例えばx方向)と交差する方向(例えば略直交する方向)に延びている。ただし、電源パターン71は、第1スリット81および第2スリット82によって完全には分断されない。すなわち、第1スリット81および第2スリット82のいずれも、電源パターン71の一端から他端まで電源パターン71を横断しない。第1スリット81は、電源パターン71の短手方向の一端から電源パターン71の短手方向の中央部を越えて延びている。第2スリット82は、電源パターン71の短手方向の他端から電源パターン71の短手方向の中央部を越えて延びている。ただし、第1スリット81および第2スリット82の一方は、短手方向の中央部を越えて延びていなくてもよい。
電源パターン71の長手方向(x方向)から電源パターン71を見た場合に、電源パターン71のどの位置にも第1スリット81および第2スリット82の少なくとも一方が配置されている。言い換えると、電源パターン71の長手方向の一端から他端まで長手方向に平行な直線を引いた場合、この直線は、第1スリット81および第2スリット82の少なくとも一方と交差する。
信号パターン72は、任意の形状の信号ライン72aから成る。信号ライン72aの配置の一例が図7に示されている。
次に、電源パターン71における第1スリット81および第2スリット82の配置について詳述する。
図7の長さlpsは、電源パターン71の長手方向における電源パターン71の外縁と第1スリット81または第2スリット82との間の最大長さを示す(以下、「パターン外縁−スリット間の最大長さlps」という。)。ここでは、電源パターン71の長手方向の一端(図7では左端)と第2スリット82との間の長手方向長さが、パターン外縁−スリット間の最大長さlpsである。
また、図7の長さlssは、電源パターン71の長手方向におけるスリット間の(ここでは、第1スリット81と第2スリット82との間の)最大長さを示す(以下、「スリット−スリット間の最大長さlss」という。)。ここでは、第1スリット81および第2スリット82は電源パターン71の長手方向に対して略直交しているので、第1スリット81と第2スリット82との間の長手方向長さはすべて一定であり、これがスリット−スリット間の最大長さlssである。
図7の長さlpsは、電源パターン71の長手方向における電源パターン71の外縁と第1スリット81または第2スリット82との間の最大長さを示す(以下、「パターン外縁−スリット間の最大長さlps」という。)。ここでは、電源パターン71の長手方向の一端(図7では左端)と第2スリット82との間の長手方向長さが、パターン外縁−スリット間の最大長さlpsである。
また、図7の長さlssは、電源パターン71の長手方向におけるスリット間の(ここでは、第1スリット81と第2スリット82との間の)最大長さを示す(以下、「スリット−スリット間の最大長さlss」という。)。ここでは、第1スリット81および第2スリット82は電源パターン71の長手方向に対して略直交しているので、第1スリット81と第2スリット82との間の長手方向長さはすべて一定であり、これがスリット−スリット間の最大長さlssである。
スリットを有する電源パターン71は、パターン外縁−スリット間の最大長さlpsおよびスリット−スリット間の最大長さlssに対応する共振周波数で共振を生じ得る。第1の実施形態に関して説明したように、これらの長さlpsおよびlssに対応する共振周波数fpsおよびfssは下記のように表され、かつ第1の実施形態と同様に下記条件式を満たす。
次に、図8を参照して、第2の実施形態の変形例について説明する。
図8は、第2の実施形態の回路基板20の変形例を示す斜視図である。
図8に示す変形例は、電源パターン71に形成されたスリットの数が3つである点で、図7を参照して説明した上記例と異なる。なお、以下に説明する以外の構成は、上記例と同様である。
図8に示す変形例は、電源パターン71に形成されたスリットの数が3つである点で、図7を参照して説明した上記例と異なる。なお、以下に説明する以外の構成は、上記例と同様である。
図8では、電源パターン71には、第1スリット81、第2スリット82、および第3スリット83が形成されている。第1スリット81は、電源パターン71の短手方向の一端から電源パターン71の短手方向の中央部に向かって延びている。第2スリット82は、電源パターン71の短手方向の他端から電源パターン71の短手方向の中央部に向かって延びている。第3スリット83は、長手方向において第1スリット81と第2スリット82との間に(例えば、電源パターン71の長手方向の中央部の近傍に)位置し、電源パターン71の外縁から離間して、電源パターン71の短手方向の中央部の近傍を中心として延びている。
ただし、これらのスリットの配置は上記例に限定されない。例えば、第3スリット83も電源パターン71の短手方向のいずれかの端から延びていてもよい。また、例えば、第3スリット83が電源パターン71の短手方向の一端から電源パターン71の短手方向の中央部に向かって延び、代わりに第1スリット81または第2スリット82が電源パターン71の外縁から離間して、短手方向の中央部の近傍を中心として延びていてもよい。
ただし、これらのスリットの配置は上記例に限定されない。例えば、第3スリット83も電源パターン71の短手方向のいずれかの端から延びていてもよい。また、例えば、第3スリット83が電源パターン71の短手方向の一端から電源パターン71の短手方向の中央部に向かって延び、代わりに第1スリット81または第2スリット82が電源パターン71の外縁から離間して、短手方向の中央部の近傍を中心として延びていてもよい。
図8では、パターン外縁−スリット間の最大長さlpsは、電源パターン71の長手方向の一端(図8では左端)と第2スリット82との間の長手方向長さである。スリット−スリット間の最大長さlssは、第3スリット83と第2スリット82との間の長手方向長さである。
図7の例と同様に、パターン外縁−スリット間の最大長さlpsおよびスリット−スリット間の最大長さlssは、数式12から数式14を満たす。
本実施形態では、回路基板20の電源パターン71が、電源パターン71の長手方向と交差する方向に延びる複数のスリットを有し、長手方向から電源パターン71を見た場合に、電源パターン71のすべての位置に複数のスリットの少なくともいずれかが配置されている。
このような構成によれば、電源パターンにスリットを形成することにより、電源パターンの共振周波数を大きくすることができる。これにより、第1の実施形態と同様に、信号品質が向上し得る。
このような構成によれば、電源パターンにスリットを形成することにより、電源パターンの共振周波数を大きくすることができる。これにより、第1の実施形態と同様に、信号品質が向上し得る。
また、本実施形態では、同じ大きさの電源パターンを有する回路基板と比較して、電源パターンの面積を全体として同程度に保ちながら、スリットの形成により共振周波数を大きくすることが可能である。電源パターンの面積の減少が抑制されることにより、インピーダンスの増加が抑制され得るので、電源品質が向上し得る。
このように、本実施形態では、電源パターンに複数のスリットを形成することにより、電子機器の回路基板において、電源品質および信号品質の少なくとも一方(例えば両方)の向上を図ることが可能である。また、第1の実施形態と比較すると、2層にわたって電源パターンを設ける必要がないので、電源パターンが形成される層が1層省略され得る。これにより、製造コストが軽減され得る。
本実施形態では、長手方向における電源パターン71の外縁と複数のスリットのうち任意のスリットとの間の最大長さlpsおよび長手方向における複数のスリットのうち任意の二つのスリットの間の最大長さlssは、下記条件式:
を満たす(μ:回路基板20の透磁率、ε:回路基板20の誘電率)。
このような構成によれば、電源パターンの共振周波数が1GHzより大きくなるように電源パターンの寸法が選択されることにより、基板共振の信号系に対する影響が特に抑制され得るので、信号品質がさらに向上し得る。
このような構成によれば、電源パターンの共振周波数が1GHzより大きくなるように電源パターンの寸法が選択されることにより、基板共振の信号系に対する影響が特に抑制され得るので、信号品質がさらに向上し得る。
本実施形態では、複数のスリットのうち少なくとも1つが、電源パターン71の外縁から離間して電源パターン71の内側に設けられている。
このような構成によれば、すべてのスリットが電源パターンの短手方向の一端から延びている場合に比べて、電源パターンを流れる電流がスリット位置において通過する部分を増やすことができる。これにより、スリット位置を電流が通過することにより電源パターンが損傷する可能性を低減し、ひいては、流すことのできる電流量を増加させることが可能である。
このような構成によれば、すべてのスリットが電源パターンの短手方向の一端から延びている場合に比べて、電源パターンを流れる電流がスリット位置において通過する部分を増やすことができる。これにより、スリット位置を電流が通過することにより電源パターンが損傷する可能性を低減し、ひいては、流すことのできる電流量を増加させることが可能である。
上記例では、電源パターン71に2つまたは3つのスリットが形成されているが、4つ以上のスリットが形成されてもよい。スリットの数が増加すると、スリットが少ない場合に比べて各スリットの長さを短くすることができるので、電源パターンのスリット位置におけるスリットが形成されていない部分の幅を相対的に増加させることができる。これにより、スリット位置を電流が通過することにより電源パターンが損傷する可能性を低減し、ひいては、流すことのできる電流量を増加させることが可能である。
上記例では、回路基板20は多層構造であるが、第1内層61のみを有する単層構造であってもよい。この場合、グランドパターンも第1内層61に形成され得る。
以下、第1の実施形態および第2の実施形態に共通する変形例について説明する。
上記例では、電源パターンの長手方向はx方向またはy方向に対して略平行であるが、x方向およびy方向に対して傾いた方向であってもよい。例えば、第1の実施形態において、第1電源パターン41の長手方向がx方向に対して略平行で、第2電源パターン42の長手方向がx方向に対して45度の角度をなす方向であってもよい。
上記例では、電源パターンが形成される層が回路基板20の内部の層として設けられているが、回路基板20の外部に露出する表層として設けられてもよい。
上記例では、第1外層24および第2外層25は、回路基板20の外部に露出する表層として形成されているが、第1外層24および第2外層25の少なくとも一部がシールド層やバリア層などでカバーされていてもよい。
上記例では、基板の全層を貫通しないビアを介して層間の電気的接続が行われているが、基板の全層を貫通するビアが利用されてもよい。
第1の実施形態および第2の実施形態を分けて説明したが、両実施形態が組み合わされてもよい。例えば、第1の実施形態における第2電源パターン42に第2の実施形態のようなスリットが形成されてもよい。この場合、第2電源パターン42は、第1の実施形態よりも電源パターン全体の長手方向長さが長くなってもよい。
以上説明した少なくとも1つの実施形態によれば、電源パターンの分割またはスリットの形成によって当該電源パターンにおける長手方向の寸法を調整することにより、信号品質が向上した電子機器を提供することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1…電子機器、20…回路基板(基板)、21…第1内層(第1層)、22…第2内層(第2層)、41…第1電源パターン、42…第2電源パターン、43…第1信号パターン、43a…第1信号ライン、44…第2信号パターン、44a…第2信号ライン、61…第1内層、71…電源パターン、72…信号パターン、72a…信号ライン、81…第1スリット、82…第2スリット、83…第3スリット。
Claims (7)
- 第1層および第2層を有する基板を備え、
前記第1層は、第1電源パターンを有し、
前記第2層は、前記第1電源パターンと電気的に接続された第2電源パターンを有し、
前記基板の厚さ方向に見た場合に、前記第1電源パターンの半分以上が前記第2電源パターンと重なるか、または前記第1電源パターンの少なくとも一部が前記第2層に設けられた信号ラインと重なる、電子機器。 - 前記基板の前記厚さ方向に見た場合に、前記第1電源パターンの全体が前記第2電源パターンと重なるか、または前記第2電源パターンの全体が前記第1電源パターンと重なる、請求項1または請求項2に記載の電子機器。
- 前記第1電源パターンは、第1長手方向に延びており、
前記第2電源パターンは、第2長手方向に延びており、
前記第1長手方向および前記第2長手方向は互いに交差する、請求項1または請求項2に記載の電子機器。 - 電源パターンを有する基板を備え、
前記電源パターンは、前記電源パターンの長手方向と交差する方向に延びる複数のスリットを有し、
前記長手方向から前記電源パターンを見た場合に、前記電源パターンのすべての位置に前記複数のスリットの少なくとも1つが配置されている、電子機器。 - 前記複数のスリットのうち少なくとも1つが、前記電源パターンの外縁から離間して前記電源パターンの内側に設けられている、請求項5または請求項6に記載の電子機器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018168058A JP2020043172A (ja) | 2018-09-07 | 2018-09-07 | 電子機器 |
TW108104013A TW202011794A (zh) | 2018-09-07 | 2019-02-01 | 電子機器 |
CN201910155333.4A CN110891362A (zh) | 2018-09-07 | 2019-03-01 | 电子设备 |
US16/298,511 US20200084879A1 (en) | 2018-09-07 | 2019-03-11 | Electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018168058A JP2020043172A (ja) | 2018-09-07 | 2018-09-07 | 電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020043172A true JP2020043172A (ja) | 2020-03-19 |
Family
ID=69719825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018168058A Pending JP2020043172A (ja) | 2018-09-07 | 2018-09-07 | 電子機器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20200084879A1 (ja) |
JP (1) | JP2020043172A (ja) |
CN (1) | CN110891362A (ja) |
TW (1) | TW202011794A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022055049A (ja) * | 2020-09-28 | 2022-04-07 | 矢崎総業株式会社 | 積層回路基板装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111586960B (zh) * | 2019-02-15 | 2021-09-14 | 华为技术有限公司 | 一种抗干扰电路板及终端 |
JP2022032293A (ja) * | 2020-08-11 | 2022-02-25 | 日本メクトロン株式会社 | 配線体およびその製造方法 |
-
2018
- 2018-09-07 JP JP2018168058A patent/JP2020043172A/ja active Pending
-
2019
- 2019-02-01 TW TW108104013A patent/TW202011794A/zh unknown
- 2019-03-01 CN CN201910155333.4A patent/CN110891362A/zh not_active Withdrawn
- 2019-03-11 US US16/298,511 patent/US20200084879A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022055049A (ja) * | 2020-09-28 | 2022-04-07 | 矢崎総業株式会社 | 積層回路基板装置 |
Also Published As
Publication number | Publication date |
---|---|
CN110891362A (zh) | 2020-03-17 |
TW202011794A (zh) | 2020-03-16 |
US20200084879A1 (en) | 2020-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8779874B2 (en) | Waveguide structure and printed-circuit board | |
WO2012147803A1 (ja) | ノイズ抑制構造を有する回路基板 | |
JP2020043172A (ja) | 電子機器 | |
KR101560476B1 (ko) | 전자 회로 및 전자 기기 | |
US20190191564A1 (en) | Printed circuit board | |
JP2020022079A (ja) | フィルタ | |
US9590288B2 (en) | Multilayer circuit substrate | |
JP2015041876A (ja) | 電磁バンドギャップ素子及び電子回路、導体構造 | |
WO2012039120A4 (en) | Printed circuit board | |
US10856405B2 (en) | 3D electromagnetic bandgap circuit | |
US20150222003A1 (en) | Microwave circuit | |
WO2013168377A1 (ja) | Ebg特性を有する導波路構造 | |
US20160014887A1 (en) | Structure, wiring board and electronic device | |
US10079415B2 (en) | Structure and wiring substrate | |
US9526165B2 (en) | Multilayer circuit substrate | |
JP2012038863A (ja) | 多層回路基板、多層回路基板が搭載された回路モジュール及び電子装置 | |
JP4471281B2 (ja) | 積層型高周波回路基板 | |
JP6399969B2 (ja) | プリント基板 | |
WO2017195739A1 (ja) | 構造体および配線基板 | |
TWI646659B (zh) | 電路板 | |
US20220312581A1 (en) | Electronic circuit and circuit board | |
US8520354B2 (en) | Multilayered board semiconductor device with BGA package | |
WO2018034193A1 (ja) | 電磁波低減構造 | |
JP2016171532A (ja) | カード装置及び通信装置 | |
JP2024084913A (ja) | 多層基板 |