WO2012147803A1 - ノイズ抑制構造を有する回路基板 - Google Patents

ノイズ抑制構造を有する回路基板 Download PDF

Info

Publication number
WO2012147803A1
WO2012147803A1 PCT/JP2012/061107 JP2012061107W WO2012147803A1 WO 2012147803 A1 WO2012147803 A1 WO 2012147803A1 JP 2012061107 W JP2012061107 W JP 2012061107W WO 2012147803 A1 WO2012147803 A1 WO 2012147803A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
conductor
line
ground plane
island electrode
Prior art date
Application number
PCT/JP2012/061107
Other languages
English (en)
French (fr)
Inventor
淳 堺
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2013512409A priority Critical patent/JP5931851B2/ja
Priority to US14/113,187 priority patent/US8994470B2/en
Publication of WO2012147803A1 publication Critical patent/WO2012147803A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20336—Comb or interdigital filters
    • H01P1/20345—Multilayer filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H01P7/082—Microstripline resonators
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Definitions

  • the present invention relates to a circuit board having a noise suppression structure applied to a wireless communication device and an electronic device.
  • circuit boards for example, printed circuit boards
  • electronic devices for example, mobile phones, personal computers with wireless functions, and portable information terminals
  • an electromagnetic wave generated by each component affects other components as electromagnetic noise and causes a malfunction.
  • the power distribution system may propagate noise and affect the electronic circuit, or noise may directly affect the signal wiring.
  • FIG. 12 is a perspective view of a circuit board 101 on which a plurality of integrated circuits (LSI circuits) 102 to 105 are mounted.
  • LSI circuits integrated circuits
  • signal lines 106 and 107 are wired between the integrated circuits 102 and 103 and between the integrated circuits 104 and 105.
  • a plurality of bypass capacitors 108 are mounted on the circuit board 101.
  • a ground plane GND is formed on the surface of the circuit board 101.
  • a power plane (not shown) is formed in the inner layer of the circuit board 101.
  • a power source 109 is mounted on the circuit board 101 and connected to the power plane and the ground plane GND.
  • FIG. 13 is an equivalent circuit diagram of the circuit board 101 on which the bypass capacitor 108 is not mounted.
  • a signal flows from the integrated circuit 102 to the integrated circuit 103
  • a charge / discharge current I flows from the power supply 109 to the power supply terminal or the ground plane GND in accordance with on / off switching of a transistor (not shown).
  • a voltage drop occurs between the integrated circuits 102 and 104 due to the inductance parasitic on the power plane or the ground plane GND, and the power supply voltage is lowered correspondingly, and the influence of the power supply noise N appears on the integrated circuit 104.
  • FIG. 14 is an equivalent circuit diagram of the circuit board 101 on which the bypass capacitor 108 is mounted.
  • capacitors 108 are connected between the power supply terminals and the ground terminals of the integrated circuits 102 to 105, respectively.
  • the charge / discharge current I is supplied to the bypass capacitor 108 in the vicinity of the integrated circuit 102 via a path indicated by a one-dot chain line. For this reason, no high frequency current flows outside the loop formed by the integrated circuit 102 and the bypass capacitor 108, so that the influence of the charge / discharge current I on the other integrated circuits 103 to 105 can be reduced.
  • FIG. 15 is a perspective view of the circuit board 101 on which a plurality of integrated circuits 102 to 105 are mounted.
  • signal lines 106 and 107 are wired between the integrated circuits 102 and 103 and between the integrated circuits 104 and 105.
  • An electromagnetic field may be generated in the signal line 106 that propagates the signal and may be electromagnetically coupled to the signal line 107 via the surrounding space or the circuit board 101. For this reason, the electromagnetic influence of the signal line 106 is superimposed on the signal S 1 output from the integrated circuit 104 as noise N, and the deteriorated signal S 2 is transmitted to the integrated circuit 105.
  • a filter is inserted into the signal wiring to remove noise N coupled to the signal wiring.
  • a plurality of chip inductors 109 are inserted in series with the signal wiring 107 and a chip capacitor 110 is inserted in parallel to form a T-type filter. Since this T-type filter functions as a low-pass filter (LPF), high-frequency noise can be removed.
  • LPF low-pass filter
  • FIGS. 16A to 16E show configuration examples of LPFs using inductors and capacitors.
  • FIG. 16A shows an LPF that connects the inductor 120 in series with the signal wiring.
  • FIG. 16B shows an LPF in which the capacitor 130 is inserted in parallel between the signal wiring and the ground.
  • FIG. 16C shows an L-type LPF in which the inductor 121 is connected in series to the signal wiring, and the capacitor 131 is inserted in parallel between the signal wiring and the ground.
  • FIG. 16D shows a T-type LPF composed of inductors 122 and 123 and a capacitor 132.
  • FIG. 16E shows a ⁇ -type LPF composed of an inductor 124 and capacitors 133 and 134. In such an equivalent circuit shown in FIG.
  • Patent Document 1 discloses a noise suppression structure for a multilayer printed circuit board.
  • the first conductor through which the high-frequency current flows and the noise suppression layer are electromagnetically coupled via the insulating layer, and further, the noise suppression layer is electromagnetically coupled via the second conductor and the insulating layer. ing.
  • Patent Document 2 discloses a method for reducing noise in a circuit board.
  • high frequency noise generated in the integrated circuit (IC) flows from the IC ground terminal through the IC ground pattern formed on the surface wiring layer into the first via hole, and from the first via hole to the first ground.
  • Flows into the pattern flows from the first ground pattern through the second via hole, flows into the third ground pattern formed in the bottom wiring layer, and passes through the third via hole from the third ground pattern. Furthermore, it is emitted to the outside via the second ground pattern.
  • Patent Document 3 discloses a noise radiation suppression memory module.
  • the multilayer printed board includes a plurality of signal wirings or power supply patterns and a surrounding ground pattern, and the surrounding ground patterns are connected by connection vias. Also, noise emission from the multilayer printed circuit board is suppressed by generating electric fields in opposite directions by the operation of the planar antenna constituted by the surrounding ground pattern.
  • the noise suppression structure disclosed in Patent Document 1 has a multilayer structure in which a single noise suppression layer is electromagnetically coupled between the first and second conductors via an insulating layer. In order to obtain a noise suppression effect, it is necessary to form a noise suppression layer having a certain area. In particular, in wireless communication devices that are becoming smaller and thinner, a noise suppression structure with a small mounting area on a circuit board is desired. However, since the noise suppression structure of Patent Document 1 includes a resonator on the same plane, the mounting area increases in order to suppress low-frequency noise.
  • the present invention has been made in consideration of the above-described circumstances, and its purpose is to eliminate power distribution system noise and noise propagating through signal lines without mounting additional circuit components, and to achieve a compact size. It is to provide a circuit board that can be realized.
  • a noise suppression structure is formed on a circuit board in which a transmission line is constituted by a first conductor (for example, a signal line) and a second conductor (for example, a ground plane) arranged opposite to each other in different wiring layers.
  • a circular slit is formed in the second conductor, and an island electrode separated from the second conductor is formed inside the slit.
  • a third conductor (for example, a resonance line) is formed in a wiring layer different from the second conductor, and the third conductor is connected to the second conductor and the island electrode by a plurality of interlayer connection vias.
  • the present invention it is possible to effectively remove the power distribution system noise and the noise propagating through the signal line with a simple and small configuration without mounting additional components on the circuit board.
  • FIG. 3 is an equivalent circuit diagram for explaining the function of the noise suppression structure according to the first embodiment.
  • 6 is a cross-sectional view and an exploded view of a circuit board according to a first modification of the first embodiment.
  • 6 is a cross-sectional view and an exploded view of a circuit board according to a second modification of the first embodiment.
  • 3 is a perspective view of a circuit board according to an application example of Example 1.
  • FIG. It is a graph which shows the result of having performed the electromagnetic field analysis on the transmission characteristic of the signal wire
  • FIG. 13 is a circuit diagram for explaining a power supply noise suppression operation by a bypass capacitor in the circuit board of FIG. 12. It is a perspective view of the circuit board which has arrange
  • FIG. 16 is a simplified circuit diagram showing an LPF applicable to the circuit board of FIG. 15.
  • FIG. 16 is a simplified circuit diagram showing a configuration in which LPFs are arranged between integrated circuits in the circuit board of FIG. 15. It is sectional drawing and the exploded view of the circuit board which concerns on the modification 3 of Example 1 which extended the right end side of the resonance line. It is sectional drawing and the exploded view of the circuit board which concerns on the modification 4 of Example 1 which expanded the width
  • FIG. 1 shows a circuit board 11 having a noise suppression structure 10 according to a first embodiment of the present invention.
  • 1A is a sectional view of the circuit board 11, and
  • FIG. 1B is an exploded view of the circuit board 11.
  • the circuit board 11 has first, second, and third wiring layers.
  • a signal line 12 is formed in the first wiring layer, and a resonance line 13 is formed in the third wiring layer.
  • a ground plane 14 and island electrodes 15 separated inward by a circular slit 18 are formed in the second wiring layer.
  • the left end of the resonance line 13 is connected to the island electrode 15 via the interlayer connection via 17, and the right end of the resonance line 13 is connected to the ground plane 14 via the interlayer connection via 16.
  • FIG. 2 is an equivalent circuit diagram for explaining the function of the noise suppression structure 10 according to the first embodiment.
  • the equivalent circuit diagram of the noise suppression structure shows the wiring system of the circuit board 11, and the cylindrical elements denoted by reference numerals 21 to 24 are transmission circuit models showing transmission paths in the circuit board 11.
  • signal lines are connected to both left and right ends, and a reference terminal is connected to the lower end.
  • the solid line connecting the transmission circuit models 21 to 24 means an electrical connection, and does not represent the electrical characteristics (such as wiring length).
  • the transmission circuit model 21 represents a microstrip line composed of the signal line 12 and the ground plane 14 or the island electrode 15 in the region on the left side of the right end of the slit 18 shown in FIG.
  • the transmission circuit model 22 represents a microstrip line composed of the signal line 12 and the ground plane 14 in a region on the right side of the right end of the slit 18.
  • the transmission circuit model 23 represents a parallel plate type transmission line composed of the resonance line 13 and the island electrode 15, and the two transmission circuit models 24 are formed by a slit 18 between the ground plane 14 and the island electrode 15. The slot line to be formed is shown.
  • the transmission circuit models 23 and 24 form a composite resonator 25 having a common input section.
  • the two transmission circuit models are connected in a circular manner, and the terminal 26 on the left side of the transmission circuit model 23 is short-circuited to the ground 27.
  • the reference terminal 28 of the transmission circuit model 21 and the 22 reference terminals 29 from which the transmission circuit also comes out are separated, and these reference terminals 28 and 29 are connected to the input portion of the composite resonator 25.
  • a general-purpose board can be used as the circuit board 11.
  • a substrate using an organic material epoxy, polyimide, fluororesin, PPE resin, phenol resin, or the like
  • a substrate using an insulating material ceramic, glass, silicon, composite material, or the like
  • etching, a lithography printing technique, or the like can be employed.
  • a method of forming the interlayer connection vias 16 and 17 of the circuit board holes are formed in the insulating material by laser irradiation or drilling, and conductive portions are formed by filling with metal paste or plating.
  • circuit board 11 according to the first embodiment has a three-layer structure, it need not be limited to this. You may produce the circuit board 11 which consists of multiple layers more than three layers. For example, a noise reduction effect may be obtained by fabricating a circuit board having four or more wiring layers and applying the structure of the first embodiment to three of the wiring layers.
  • the slit 18 and the island electrode 15 are formed in a rectangular shape, but it is not necessary to limit to this, and other shapes can be adopted.
  • the slit 18 and the island electrode 15 may be circular, elliptical, or polygonal. Whatever the shape, if there is no other electrode between the slit 18 and the island electrode 15 and a slot line can be formed by both, a noise suppressing effect can be obtained.
  • the interlayer connection vias 16 and 17 are arranged at a position in contact with the slit 18 separating the ground plane 14 and the island electrode 15, and most of the resonance line 13 is connected to the island electrode 15. Although it overlaps with planar view and hardly overlaps with the ground plane 14, it is not necessary to limit to this.
  • the resonance line 13 and the interlayer connection vias 16 and 17 are translated as shown in FIG. 3 so that the resonance line 13 overlaps the ground plane 14 in plan view. Can do.
  • the first modification includes three resonators: a loop-type slot line resonator, a short-circuited termination resonator of the transmission line of the resonance line 13 and the island electrode 15, and a short-circuited termination resonator of the transmission line of the resonance line 13 and the ground plane 14.
  • a composite resonator including
  • the signal line 12 is disposed so as to straddle the slit 18 twice as shown in FIG. 1, but it is not necessary to limit to this.
  • the signal line 12 may be rearranged so as to straddle the circular slit 18 once as shown in FIG. In FIG. 4, the signal line 12 is connected to the integrated circuit IC disposed above the island electrode 15 and terminated at that position.
  • the part where the signal line 12 straddles the slit 18 between the island electrode 15 and the ground plane 14 serves as an input part of the resonance line 13 so that the resonator functions and suppresses noise at the resonance frequency. Can do.
  • the left end of the resonance line 13 is connected to the island electrode 15 by the interlayer connection via 17, while the right end of the resonance line 13 is connected to the ground plane 14 by the interlayer connection via 16.
  • . 18 shows a circuit board according to a third modification of the first embodiment, in which the right end side of the resonance line 13 is extended as compared with the circuit board 11 shown in FIG.
  • the left end of the resonance line 13 is connected to the island electrode 15 by the interlayer connection via 17, while the predetermined position on the right end side of the resonance line 13 is connected to the ground plane 14 by the interlayer connection via 16.
  • the right end side of the resonance line 13 is extended, but the left end side of the resonance line 13 may be extended or both end sides of the resonance line 13 may be extended.
  • FIG. 19 shows a circuit board according to the fourth modification of the first embodiment.
  • the width of the resonance line 13 is expanded as compared with the circuit board 11 shown in FIG. 1, and the left end of the resonance line 13 has two layers.
  • the connection via 17 is connected to the island electrode 15, while the right end of the resonance line 13 is connected to the ground plane 14 by two interlayer connection vias 16.
  • FIG. 5 is a perspective view of a circuit board 31 as an application example of the first embodiment.
  • integrated circuits (LSI circuits) 32 to 35 are mounted on the circuit board 31.
  • a signal line 38 is formed between the integrated circuits 32 and 33, and a signal line 37 is formed between the integrated circuits 34 and 35.
  • a clock signal having a frequency of 1.2 GHz is transmitted between the integrated circuits 32 and 33 via the signal line 38, while a 500 Mbps digital signal is transmitted between the integrated circuits 34 and 35 via the signal line 37.
  • a part of the output signal of the integrated circuit 32 is coupled to the signal line 37 as noise N.
  • the noise suppression structure 10 shown in FIG. 1 is applied to a region B indicated by a dotted line on the circuit board 31.
  • the circuit board 31 having the noise suppression structure 10 has a three-layer structure with a relative dielectric constant ( ⁇ r ) of 4.4.
  • the substrate thickness a between the first and second wiring layers is 60 ⁇ m
  • the substrate thickness b between the second and third wiring layers is 150 ⁇ m
  • the thickness of the resonance line 13 is 20 ⁇ m
  • the width c of the resonance line 13 is
  • the length d between 1 mm and the interlayer connection vias 16 and 17 is 18 mm.
  • the entire length of the signal line 37 is 40 mm
  • the distance between the right end of the resonance line 13 and the integrated circuit 35 is 5 mm
  • the distance between the left end of the resonance line 13 and the integrated circuit 34 is 15 mm.
  • FIG. 6 is a graph showing the result of electromagnetic field analysis of the transmission characteristics of the signal line 37 using a three-dimensional electromagnetic field simulator.
  • This graph represents S21 indicating insertion loss among S parameters of the signal line 37, and this represents the ratio of the amplitude of the input signal of the integrated circuit 35 to the output signal of the integrated circuit 34.
  • S21 is remarkably small at the resonance frequency (1.2 GHz or the like) of the composite resonator, but at other frequencies, S21 is a value close to approximately 0 dB.
  • the graph of FIG. 6 shows that a signal with a specific frequency is significantly attenuated to prevent signal propagation, but signals with other frequencies are transmitted without being attenuated. That is, the signal line 37 behaves as a band elimination filter. Since the signal line 37 has the resonance structure shown in FIG. 1 in the middle region, the 500 Mbps digital signal output from the integrated circuit 34 reaches the integrated circuit 35, but the 1.2 GHz signal coming from the integrated circuit 32. Noise N is removed. Thereby, the signal line 37 can perform good signal transmission.
  • the resonance line 13 forms a transmission line connecting the ground plane 14 and the island electrode 15.
  • the part straddling the slot line becomes the input part, and the part connected by the interlayer connection vias 16 and 17 becomes the short-circuit termination, so the length from the input part to the short-circuit termination becomes 1/4 of the wavelength.
  • the impedance of the input part of the resonator becomes a very large value due to resonance at the frequency at which the two resonators described above are complexly resonated. Can be suppressed.
  • the frequency at which the two resonators are complexly resonated is lower than the single resonance frequency of each resonator, low frequency noise can be removed by using the two resonators together. If an attempt is made to lower the resonance frequency of a single resonator, the wavelength becomes longer and the line length increases at a lower frequency, so the shape of the resonator needs to be increased. Therefore, by using a plurality of resonators in combination, the size can be reduced as compared with a structure using a single resonator.
  • the noise suppression structure 10 according to the first embodiment can be accommodated in the wiring layer, a large mounting area on the circuit board is not required unlike the conventional noise suppression structure. Further, it is not necessary to mount an inductor or a capacitor on the circuit board as the noise suppression structure 10, thereby reducing component management cost, mounting work process, lead time, installation area on the circuit board, cost, design / manufacturing time, etc. be able to.
  • FIG. 7 shows a circuit board 21 having a noise suppression structure 20 according to the second embodiment of the present invention.
  • 7A is a sectional view of the circuit board 21, and
  • FIG. 7B is an exploded view of the circuit board 21.
  • the circuit board 21 has two wiring layers.
  • a signal line 22 and a resonance line 23 are formed in the first wiring layer, and a ground plane 24 having a circular slit 28 is formed in the second wiring layer. Is formed.
  • An island electrode 25 is formed inside the slit 28.
  • the left end of the resonance line 23 is connected to the island electrode 25 by the interlayer connection via 27, and the right end of the resonance line 23 is connected (short-circuited) to the ground plane 24 by the interlayer connection via 26.
  • Example 2 Compared with Example 1, the characteristic of Example 2 is that the signal line 22 and the resonance line 23 are formed in the same wiring layer. Similar to the noise suppression structure 10 according to the first embodiment, also in the noise suppression structure 20 according to the second embodiment, a resonator is formed by the resonance line 23 and the island electrode 25, and on the other hand, the island electrode 25 divided by the slit 28 The ground plane 24 forms a loop type slot line resonator. Accordingly, the second embodiment functions similarly to the first embodiment and can effectively suppress noise.
  • FIG. 8 shows a circuit board 41 having a noise suppression structure 40 according to the third embodiment.
  • 8A is a cross-sectional view of the circuit board 41
  • FIG. 8B is an exploded view of the circuit board 41.
  • the circuit board 41 has three wiring layers.
  • a power plane 42 is formed in the first wiring layer, and a ground plane 44 having a circumferential slit 48 is formed in the second wiring layer.
  • a resonance line 43 is formed in the wiring layer.
  • An island electrode 45 is formed inside the slit 48. The left end of the resonance line 43 is connected to the island electrode 45 by the interlayer connection via 47, and the right end of the resonance line 43 is connected to the ground plane 44 by the interlayer connection via 46.
  • the function of the noise suppression structure 40 according to the third embodiment will be described with reference to FIG. If the power plane 42 is regarded as a signal line, the power distribution system composed of the power plane 42 and the ground plane 44 can be considered as a kind of transmission line. If the signal propagation direction is the left-right direction of FIG. 8, the equivalent circuit of this power distribution system can be expressed by the equivalent circuit diagram of FIG.
  • the transmission circuit model 21 represents a parallel plate line composed of a power plane 42 and a ground plane 44 or an island electrode 45 in a region on the left side of the right end of the slit 48.
  • the transmission circuit model 22 represents a parallel plate line in a region on the right side of the right end of the slit 48.
  • the upper transmission circuit model 24 represents a parallel plate line composed of a resonance line 43 and a ground plane 44.
  • the transmission circuit model 23 represents a parallel plate type transmission line composed of a resonance line 43 and an island electrode 45.
  • the lower transmission circuit model 24 represents a slot line formed by a slit 48 between the ground plane 44 and the island electrode 45.
  • the feature of the third embodiment is that the two transmission circuit models 24 circulate, the terminal 26 on the left side of the transmission circuit model 23 is short-circuited to the ground 27, and the transmission circuit models 23 and 24 have an input section.
  • the common composite resonator 25 is formed.
  • the reference terminal 28 of the transmission circuit model 21 is separated from the reference terminal 29 of the transmission circuit model 22, and these reference terminals 28 and 29 are connected to the input portion of the composite resonator 25.
  • the input impedance of the composite resonator 25 becomes infinite at the resonance frequency, and the signal attenuation of the entire power distribution system increases. Therefore, the circuit board 41 according to the third embodiment behaves as a band elimination filter having the resonance frequency as the center frequency of the attenuation band, and can effectively remove noise in the attenuation band.
  • FIG. 9 shows a circuit board 51 having a noise suppression structure 50 according to the fourth embodiment.
  • 9A is a cross-sectional view of the circuit board 51
  • FIG. 9B is an exploded view of the circuit board 51.
  • the circuit board 51 has three wiring layers, a signal line 52 is formed in the first wiring layer, and a ground plane 54 having a circumferential slit 58 is formed in the second wiring layer.
  • a meandering resonance line 53 is formed.
  • An island electrode 55 is formed inside the slit 58. The left end of the resonance line 53 is connected to the island electrode 55 by the interlayer connection via 57, and the right end of the resonance line 53 is connected to the ground plane 54 by the interlayer connection via 56.
  • the resonance line 53 has a meandering shape, so that the line length of the resonator can be gained in a narrow range, so that the third wiring is maintained while maintaining a desired resonance frequency.
  • the area occupied by the resonator in the layer can be reduced.
  • FIG. 10 shows a circuit board 61 having a noise suppression structure 60 according to the fifth embodiment.
  • 10A is a sectional view of the circuit board 61
  • FIG. 10B is an exploded view of the circuit board 61.
  • the circuit board 61 has three wiring layers.
  • a signal line 62 is formed in the first wiring layer, and a ground plane 64 having a circumferential and uneven slit 68 is formed in the second wiring layer.
  • the resonance line 63 is formed in the third wiring layer.
  • An island electrode 65 is formed inside the slit 68. The left end of the resonance line 63 is connected to the island electrode 65 by the interlayer connection via 67, and the right end of the resonance line 63 is connected to the ground plane 64 by the interlayer connection via 66.
  • the slit 68 and the island electrode 65 are not a rectangle but an uneven shape, so that the slot line constituted by the ground plane 64 and the island electrode 65 has a meandering shape and is narrower than the slit 68
  • the line length of the one-wavelength loop resonator can be obtained. Therefore, the area occupied by the resonator in the second wiring layer can be reduced while maintaining a desired resonance frequency.
  • the noise suppression structure including the ground plane and the resonance line is disposed only in the adjacent wiring layer on the lower side when viewed from the signal line, but the noise is formed on both the upper and lower sides of the signal line. You may make it arrange
  • FIG. 11 shows a circuit board 71 having a noise suppression structure 70 according to the sixth embodiment.
  • 11A is a cross-sectional view of the circuit board 71
  • FIG. 11B is an exploded view of the circuit board 71.
  • the circuit board 71 includes five wiring layers. From the upper side, the first wiring layer, the second wiring layer, the third wiring layer (that is, the intermediate wiring layer), and the fourth wiring layer are formed. The wiring layer and the fifth wiring layer are laminated in this order.
  • a signal line 72 is formed in the third wiring layer of the circuit board 71, a ground plane 74 having a circumferential slit 78 is formed in the fourth wiring layer, and a resonance line 73 is formed in the fifth wiring layer. Yes.
  • An island electrode 75 is formed inside the slit 78.
  • the left end of the resonance line 73 is connected to the island electrode 75 by the interlayer connection via 77, and the right end of the resonance line 73 is connected to the ground plane 76 by the interlayer connection via 76.
  • a resonance line 81 is formed in the first wiring layer, and a ground plane 83 having a circumferential slit 84 is formed in the second wiring layer.
  • An island electrode 82 is formed inside the slit 84. The left end of the resonance line 81 is connected to the island electrode 82 by the interlayer connection via 79, and the right end of the resonance line 81 is connected to the ground plane 83 by the interlayer connection via 80.
  • resonators are formed in the upper wiring layer and the lower wiring layer of the signal line 72 of the third wiring layer, and each resonator functions as a filter independently.
  • Example 6 the slits 84 of the second wiring layer and the slits 78 of the fourth wiring layer are different in size, the circumferences of the respective slot lines are also different, and the one-wavelength resonance frequencies of the two are also different. Become. Further, since the resonance line 81 of the first wiring layer and the resonance line 73 of the fifth wiring layer are different in length, the resonance frequency of both is also different. Therefore, the composite resonance frequency is different between the upper resonator and the lower resonator of the signal line 72.
  • the entire noise suppression structure 70 functions as a noise suppression filter if one of the upper and lower fanatics resonates. Therefore, noise suppression mechanisms having different resonance frequencies are provided on the upper and lower wiring layers of the signal line 72, respectively. By providing, the band removal frequency can be doubled.
  • the bandwidth of the frequency to be removed is the same as when the resonator is formed only in one of the upper and lower wiring layers of the signal line 72, and the band is removed. Signal attenuation and bandwidth can be increased.
  • the resonator includes a first conductor (for example, a signal line), a second conductor (for example, a ground plane), and a third conductor (for example, a resonance line).
  • first conductor for example, a signal line
  • second conductor for example, a ground plane
  • third conductor for example, a resonance line
  • various structures can be employed for the resonator.
  • the first conductor may be linear
  • the second conductor may be planar.
  • both the first conductor and the second conductor may be planar.
  • the third conductor may be linear.
  • circuit board having the noise suppression structure according to the present invention can be reduced in size with a simple configuration, it can be designed with shapes and dimensions specialized for various electronic devices and communication devices.
  • the present invention is applied to a wide range of fields such as personal computers equipped with wireless functions and portable information terminals.

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

　回路基板は３つの配線層を有しており、第１配線層には信号線が形成され、第２配線層にはグランドプレーンが形成され、第３配線層には共振線が形成される。グランドプレーンには周回状のスリットが形成され、当該スリットの内側にグランドプレーンと分離された島電極が形成される。共振線の左端は層間接続ビアによって島電極と接続され、共振線の右端は層間接続ビアによってグランドプレーンと接続される。信号線とグランドプレーンにより伝送線路（又は、マイクロストリップライン）が形成され、当該伝送線路を包含するように複合共振器が構成される。マイクロストリップラインを伝搬する信号のうち、共振周波数の信号成分を帯域除去する。このように、回路基板上に追加部品を実装することなくノイズ抑制構造を形成することができ、小型かつ簡易な構成で電源分配系ノイズや信号線を伝搬するノイズを効果的に除去することができる。

Description

ノイズ抑制構造を有する回路基板
　本発明は、無線通信機器や電子機器に適用されるノイズ抑制構造を有する回路基板に関する。
　本願は、２０１１年４月２８日に日本国に出願された特願２０１１－１００９７１号に基づき優先権を主張し、その内容をここに援用する。
　従来より、種々の回路基板（例えば、プリント基板）が無線通信機器や電子機器（例えば、携帯電話、無線機能付きパーソナルコンピュータ、携帯型情報端末）に搭載されている。しかし、回路基板上に半導体素子や集積回路が実装される電子機器において、各部品が生じさせる電磁波が電磁ノイズとして他の部品に影響を及ぼし、誤動作を生じさせるという問題がある。ノイズ伝搬経路として、電源分配系がノイズを伝搬して電子回路に影響を及ぼしたり、或いは、ノイズが信号配線に直接影響を及ぼすことがある。
　電源分配系が原因となるノイズ発生構造について説明する。
　図１２は、複数の集積回路（ＬＳＩ回路）１０２～１０５が実装された回路基板１０１の斜視図である。高速信号伝送路として、信号線１０６、１０７が集積回路１０２、１０３間及び集積回路１０４、１０５間に配線されている。また、複数のバイパスコンデンサ１０８が回路基板１０１上に実装されている。これらの部品の周囲にはグランドプレーンＧＮＤが回路基板１０１の表面上に形成されている。また、電源プレーン（不図示）が回路基板１０１の内層に形成されている。また、電源１０９が回路基板１０１上に実装されており、電源プレーンとグランドプレーンＧＮＤに接続されている。
　次に、図１２に示す回路基板１０１の動作について説明する。
　図１３は、バイパスコンデンサ１０８が実装されていない回路基板１０１の等価回路図である。図１３において、集積回路１０２から集積回路１０３に信号が流れると、トランジスタ（不図示）のオン／オフスイッチングに伴い、電源１０９から電源端子又はグランドプレーンＧＮＤに対して充放電電流Ｉが流れる。このとき、電源プレーン又はグランドプレーンＧＮＤに寄生するインダクタンスにより、集積回路１０２、１０４間に電圧降下が発生し、その分、電源電圧が低下し、集積回路１０４には電源ノイズＮの影響が現れる。
　このような電圧降下を抑制するために、集積回路１０２～１０５の近傍にバイパスコンデンサ１０８を実装している。
　図１４は、バイパスコンデンサ１０８を実装した回路基板１０１の等価回路図である。ここで、集積回路１０２～１０５の電源端子とグランド端子との間にコンデンサ１０８がそれぞれ接続されている。このような回路構成において、例えば、集積回路１０２から集積回路１０３に信号が流れた場合、充放電電流Ｉは一点鎖線で示す経路を介して集積回路１０２の近傍のバイパスコンデンサ１０８に供給される。このため、集積回路１０２とバイパスコンデンサ１０８とで形成されるループの外側には高周波電流は流れないので、充放電電流Ｉによる他の集積回路１０３～１０５への影響を低減させることができる。
　次に、信号配線が直接ノイズの影響を受ける場合について説明する。
　図１５は、複数の集積回路１０２～１０５が実装された回路基板１０１の斜視図である。高速信号伝送路として、信号線１０６、１０７が集積回路１０２、１０３間及び集積回路１０４、１０５間に配線されている。信号を伝搬する信号線１０６に電磁界が発生して、周囲の空間や回路基板１０１を介して電磁的に信号線１０７に結合することがある。このため、信号線１０６の電磁的影響が集積回路１０４から出力された信号Ｓ１にノイズＮとして重畳され、劣化した信号Ｓ２が集積回路１０５に伝送されてしまう。
　このため、フィルタを信号配線に挿入して、信号配線に結合されるノイズＮを除去するようにしている。図１５では、信号配線１０７に直列に複数のチップインダクタ１０９を挿入するとともに、並列にチップコンデンサ１１０を挿入して、Ｔ型フィルタを形成している。このＴ型フィルタは、ローパスフィルタ（ＬＰＦ）として機能するので、高周波ノイズを除去することができる。
　図１６（ａ）～（ｅ）は、インダクタやコンデンサを用いたＬＰＦの構成例を示す。図１６（ａ）は、インダクタ１２０を信号配線に直列に接続するＬＰＦを示す。図１６（ｂ）は、コンデンサ１３０を信号配線とグランドとの間に並列に挿入したＬＰＦを示す。図１６（ｃ）は、インダクタ１２１を信号配線に直列に接続し、コンデンサ１３１を信号配線とグランドとの間に並列に挿入したＬ型のＬＰＦを示す。図１６（ｄ）は、インダクタ１２２、１２３とコンデンサ１３２からなるＴ型のＬＰＦを示す。図１６（ｅ）は、インダクタ１２４とコンデンサ１３３、１３４からなるπ型のＬＰＦを示す。このようなＬＰＦを図１７に示す等価回路（即ち、図１５に示す集積回路１０４、１０５の等価回路）において、集積回路１０４、１０５間の点線部分１４０に挿入することにより、信号配線に結合する高周波ノイズを除去することができる。
　上記のようなインダクタやコンデンサを回路基板１０１に実装してなるノイズ抑制構造以外にも種々のノイズ抑制構造が提案されている。例えば、特許文献１は多層プリント回路基板のノイズ抑制構造体を開示している。このノイズ抑制構造体では、高周波電流が流れる第１の導体とノイズ抑制層とが絶縁層を介して電磁結合し、更に、当該ノイズ抑制層が第２の導体と絶縁層を介して電磁結合している。
　特許文献２は、回路基板におけるノイズの低減方法を開示している。ここでは、集積回路（ＩＣ）で発生した高周波ノイズがＩＣ接地端子から表面配線層に形成されたＩＣ用グランドパターンを通って第１のビアホールに流入し、当該第１のビアホールから第１のグランドパターンに流入し、当該第１のグランドパターンから第２のビアホールを通って、底部配線層に形成された第３のグランドパターンに流入し、当該第３のグランドパターンから第３のビアホールを通って、更に、第２のグランドパターンを経由して外部に放出される。
　特許文献３は、ノイズ放射抑制メモリモジュールを開示している。ここで、多層プリント基板は複数の信号配線又は電源パターンと周囲グランドパターンを具備し、周囲グランドパターンを接続ビアで接続している。また、周囲グランドパターンより構成される平面アンテナの動作により相反する向きの電界を発生させることで多層プリント基板からのノイズ放射を抑制している。
特開２００７－２４３００７号公報 特開２００５－３２２８６１号公報 特開２００５－３４０７３３号公報
　図１４や図１５に示す回路を用いたノイズ除去構造では、インダクタやコンデンサを回路基板１０１上に実装する必要がある。このため、回路基板１０１上に回路部品を実装する領域を設ける必要があり、回路基板１０１の規模が拡大してしまう。また、回路部品自体のコストに加えて回路部品の管理コストが必要であり、回路部品を回路基板１０１上に実装するための作業工程やリードタイムが増加してしまう。更に、信号線にフィルタを挿入する場合、個々の配線に対してフィルタを割り当てる必要があり、設計工数が増大してしまう。電子装置の種類によっては、１つの回路基板上にコンデンサやインダクタを数十個～数百個も実装することもあるため、回路部品実装のための面積、コスト、設計・製造時間が増大してしまう。
　特許文献１に開示されたノイズ抑制構造体は、単一のノイズ抑制層が第１及び第２の導体間に絶縁層を介して電磁結合されるという多層構造を有しているため、所望のノイズ抑制効果を得るためには一定面積のノイズ抑制層を形成する必要がある。特に、小型・薄型化が進展している無線通信機器では、回路基板上の実装面積が小さいノイズ抑制構造が望まれている。しかし、特許文献１のノイズ抑制構造体では、同一平面上に共振器を具備しているため、低周波数ノイズを抑制するためには実装面積が増大してしまう。
　特許文献２及び特許文献３に開示されたノイズ抑制技術では、信号線を伝搬する信号の周波数特性を考慮することなく、単純にノイズを逃す経路を形成したり、プリント基板から放射される電磁ノイズを抑制するものであるため、電源分配系で発生するノイズや、信号線を伝搬するノイズを効率的に除去するものではない。
　本発明は、上述の事情を考慮してなされたものであり、その目的は追加の回路部品を実装することなく電源分配系ノイズや信号線を伝搬するノイズを除去することができ、かつ、小型化を図ることができる回路基板を提供することである。
　本発明は、異なる配線層において対抗配置された第１導体（例えば、信号線）と第２導体（例えば、グランドプレーン）によって伝送線路を構成した回路基板においてノイズ抑制構造を形成するものである。具体的には、第２導体に周回状のスリットが形成され、当該スリットの内側に第２導体から分離された島電極が形成される。また、第２導体とは異なる配線層に第３導体（例えば、共振線）が形成され、当該第３導体が複数の層間接続ビアによって第２導体と島電極に接続される。第１導体が部分的に平面視で前記島電極と重複するよう配設することによって、伝送線路を包含する複合共振器を構成する。この複合共振器は、共振周波数における帯域除去フィルタとして機能する。
　本発明によれば、回路基板上に追加部品を実装することなく、簡易かつ小型の構成により電源分配系ノイズや信号線を伝搬するノイズを効果的に除去することができる。
本発明の実施例１に係るノイズ抑制構造を有する回路基板の断面図及び分解組立図である。 実施例１に係るノイズ抑制構造の機能を説明するための等価回路図である。 実施例１の変形例１に係る回路基板の断面図及び分解組立図である。 実施例１の変形例２に係る回路基板の断面図及び分解組立図である。 実施例１の適用例に係る回路基板の斜視図である。 図５に示す回路基板上に配置される集積回路間の信号線の伝送特性を３次元電磁界シミュレータで電磁界解析を行なった結果を示すグラフである。 本発明の実施例２に係るノイズ抑制構造を有する回路基板の断面図及び分解組立図である。 本発明の実施例３に係るノイズ抑制構造を有する回路基板の断面図及び分解組立図である。 本発明の実施例４に係るノイズ抑制構造を有する回路基板の断面図及び分解組立図である。 本発明の実施例５に係るノイズ抑制構造を有する回路基板の断面図及び分解組立図である。 本発明の実施例６に係るノイズ抑制構造を有する回路基板の断面図及び分解組立図である。 集積回路近辺にバイパスコンデンサを実装した回路基板の斜視図である。 図１２の回路基板における電源ノイズ発生原理を説明するための回路図である。 図１２の回路基板においてバイパスコンデンサによる電源ノイズ抑制動作を説明するための回路図である。 インダクタやコンデンサからなるＬＰＦを集積回路間の信号線に配置した回路基板の斜視図である。 図１５の回路基板に適用可能なＬＰＦを示す簡易回路図である。 図１５の回路基板においてＬＰＦを集積回路間に配置した構成を示す簡易回路図である。 共振線の右端側を延長した実施例１の変形例３に係る回路基板の断面図及び分解組立図である。 共振線の幅を拡張した実施例１の変形例４に係る回路基板の断面図及び分解組立図である。
　本発明に係るノイズ抑制構造を有する回路基板について添付図面を参照して実施例とともに詳細に説明する。
　図１本発明の実施例１に係るノイズ抑制構造１０を有する回路基板１１を示す。図１において、（ａ）は回路基板１１の断面図を示し、（ｂ）は回路基板１１の分解組立図である。回路基板１１は、第１、第２、第３配線層を有する。第１配線層には信号線１２が形成され、第３配線層には共振線１３が形成されている。第２配線層には、グランドプレーン１４と、周回形状のスリット１８によって内側に分離された島電極１５とが形成されている。共振線１３の左端は層間接続ビア１７を介して島電極１５に接続され、共振線１３の右端は層間接続ビア１６を介してグランドプレーン１４に接続される。
　図２は、実施例１に係るノイズ抑制構造１０の機能を説明するための等価回路図である。ノイズ抑制構造の等価回路図は、回路基板１１の配線系統を示しており、符号２１～２４で示す円筒素子は回路基板１１内の伝送経路を示す伝送回路モデルである。伝送回路モデル２１～２４には、左右両端に信号線が接続され、下端には基準端子が接続されている。尚、伝送回路モデル２１～２４同士を接続する実線は電気的な接続を意味するものであり、その電気的特性（配線長など）を表すものではない。
　伝送回路モデル２１は、図１に示すスリット１８の右端より左側の領域における信号線１２とグランドプレーン１４又は島電極１５とで構成されるマイクロストリップラインを表している。伝送回路モデル２２は、スリット１８の右端より右側の領域で信号線１２とグランドプレーン１４とで構成されるマイクロストリップラインを表している。伝送回路モデル２３は、共振線１３と島電極１５とで構成される平行平板型の伝送線路を表しており、２つの伝送回路モデル２４はグランドプレーン１４と島電極１５との間のスリット１８によって形成されるスロット線路を表している。
　伝送回路モデル２３、２４は入力部が共通した複合共振器２５を形成している。ここで、２つの伝送回路モデルは周回状に接続されており、伝送回路モデル２３の左側の端子２６がグランド２７と短絡している。また、伝送回路モデル２１の基準端子２８と伝送回路も出る２２の基準端子２９とは分離されており、これらの基準端子２８、２９は複合共振器２５の入力部と接続されている。
　共振線１３の開放端Ａ－Ａから複合共振器２５を見た入力インピーダンスＺｉｎは、共振周波数で極大となり、マイクロストリップラインを伝搬してきた信号のうち、共振周波数に対応する帯域の信号成分を除去することができる。
　次に、回路基板１１の製造方法について説明する。
　この回路基板１１には汎用の基板を用いることができる。例えば、有機材料（エポキシ、ポリイミド、フッ素樹脂、ＰＰＥ樹脂、フェノール樹脂等）を用いた基板や、絶縁材料（セラミック、ガラス、シリコン、コンポジット材等）を用いた基板を採用することができる。基板の各層のパターンニング形成法として、エッチングやリソグラフィ印刷技術等を採用することができる。回路基板１１の層間接続ビア１６、１７の形成法として、絶縁材料にレーザ照射やドリル加工によって穴を形成し、金属ペーストの充填やメッキによって導通部を形成する。
　実施例１に係る回路基板１１は３層構造としたが、これに限定する必要はない。３層より多い複数層からなる回路基板１１を作製してもよい。例えば、４層以上の配線層を有する回路基板を作製し、その内、３つの配線層について実施例１の構造を適用することにより、ノイズ除去効果を得るようにしてもよい。
　実施例１に係る回路基板１１では、スリット１８と島電極１５が矩形に形成されているが、これに限定する必要はなく、他の形状を採用することができる。例えば、スリット１８と島電極１５を円形、楕円形、多角形としてもよい。どのような形状であろうと、スリット１８と島電極１５との間に他の電極が存在せず、両者によってスロット線路を形成することができれば、ノイズ抑制効果を得ることができる。
　次に、実施例１の変形例について説明する。
　実施例１では図１に示すように、層間接続ビア１６、１７がグランドプレーン１４と島電極１５とを隔てるスリット１８に接する位置に配置されており、共振線１３の大部分が島電極１５と平面視で重複し、グランドプレーン１４とは殆ど重複していないが、これに限定する必要はない。実施例１の変形例１として、図３に示すように共振線１３と層間接続ビア１６、１７とを平行移動して、共振線１３がグランドプレーン１４とも平面視で重複するように配置することができる。この変形例１は、ループ型スロット線路共振器、共振線１３と島電極１５の伝送路の短絡終端共振器、及び共振線１３とグランドプレーン１４の伝送路の短絡終端共振器の３つの共振器を包含する複合共振器である。
　実施例１では、図１に示すように信号線１２がスリット１８を２回跨ぐように配置されているが、これに限定する必要はない。実施例１の変形例２として、図４に示すように信号線１２が周回状のスリット１８を１回跨ぐように再配置してもよい。図４では、信号線１２は島電極１５の上側に配置された集積回路ＩＣと接続されて、その位置で終端されている。変形例２では、信号線１２が島電極１５とグランドプレーン１４との間のスリット１８を跨ぐ箇所が共振線１３の入力部となって共振器が機能し、その共振周波数のノイズを抑制することができる。
　実施例１では、図１に示すように共振線１３の左端が層間接続ビア１７によって島電極１５と接続され、一方、共振線１３の右端が層間接続ビア１６によってグランドプレーン１４と接続されている。図１８は実施例１の変形例３に係る回路基板を示しており、図１に示す回路基板１１に比べて共振線１３の右端側を延長したものである。この変形例３では、共振線１３の左端が層間接続ビア１７によって島電極１５と接続され、一方、共振線１３の右端側の所定位置が層間接続ビア１６によってグランドプレーン１４と接続される。図１８では、共振線１３の右端側を延長したが、共振線１３の左端側を延長したり、共振線１３の両端側を延長するようにしてもよい。
　図１９は、実施例１の変形例４に係る回路基板を示しており、図１に示す回路基板１１に比べて共振線１３の幅が拡張されており、共振線１３の左端は２つの層間接続ビア１７によって島電極１５と接続され、一方、共振線１３の右端は２つの層間接続ビア１６によってグランドプレーン１４と接続される。
　次に、実施例１の適用例について説明する。図５は、実施例１の適用例としての回路基板３１の斜視図である。この回路基板３１上には、集積回路（ＬＳＩ回路）３２～３５が実装されている。集積回路３２、３３間には信号線３８が形成されており、集積回路３４、３５間には信号線３７が形成されている。ここで、１．２ＧＨｚの周波数を有するクロック信号が信号線３８を介して集積回路３２、３３間に伝送され、一方、５００Ｍｂｐｓのデジタル信号が信号線３７を介して集積回路３４、３５間に伝送されている。集積回路３２の出力信号の一部が信号線３７にノイズＮとして結合している。
　図１に示すノイズ抑制構造１０が回路基板３１の点線で示した領域Ｂに適用されている。ノイズ抑制構造１０を有する回路基板３１は、比誘電率（εｒ）が４．４の３層構造となっている。図１に示すように、第１及び第２配線層間の基板厚みａは６０μｍ、第２及び第３配線層間の基板厚みｂは１５０μｍ、共振線１３の厚みは２０μｍ、共振線１３の幅ｃは１ｍｍ、層間接続ビア１６、１７間の長さｄは１８ｍｍである。また、信号線３７の全体の長さは４０ｍｍであり、共振線１３の右端と集積回路３５との距離が５ｍｍ、共振線１３の左端と集積回路３４との距離が１５ｍｍである。
　図６は、信号線３７の伝送特性を３次元電磁界シミュレータで電磁界解析を行なった結果を示すグラフである。このグラフは信号線３７のＳパラメータのうち挿入損失を示すＳ２１を表しており、これは集積回路３４の出力信号に対する集積回路３５の入力信号の振幅の割合を表すものである。このグラフに示すように、複合共振器の共振周波数（１．２ＧＨｚ等）ではＳ２１が著しく小さくなるが、その他の周波数ではＳ２１は略０ｄＢに近い値になっている。
　図６のグラフでは、特定の周波数の信号は著しく減衰して信号伝搬が阻まれるが、その他の周波数の信号は減衰することなく透過することを示している。即ち、信号線３７は帯域除去フィルタとして振舞うことを意味する。信号線３７は途中領域に図１に示す共振構造を具備しているため、集積回路３４より出力される５００Ｍｂｐｓのデジタル信号は集積回路３５に到達するが、集積回路３２から到来する１．２ＧＨｚのノイズＮは除去される。これにより、信号線３７は良好な信号伝送を行なうことができる。
　実施例１に係るノイズ抑制構造１０では、グランドプレーン１４が周回状のスリット１８の内側の島電極１５と完全に分離しているため、スロット線路がループ状となった共振器を形成している。この共振器は、周長が波長の整数倍となる周波数で共振する。一方、共振線１３はグランドプレーン１４と島電極１５とを接続する伝送線路を形成している。この伝送線路は、スロット線路を跨る部分が入力部となり、層間接続ビア１６、１７で接続される部分が短絡終端となるため、入力部から短絡終端までの長さが波長の１／４となる周波数において共振する。いずれの共振器においても、信号線１２と共振線１３とがグランドプレーン１４と島電極１５との間の間隙を跨る部分が励振源、即ち入力部、となる。
　信号線１２とグランドプレーン１４により伝送線路にノイズが伝搬された場合、上述の２つの共振器が複合共振する周波数において、共振器の入力部のインピーダンスが共振により非常に大きい値となり、ノイズ伝搬を抑制することができる。
　２つの共振器が複合共振する周波数は各共振器の単独の共振周波数より低いため、２つの共振器を併用することによって低周波数のノイズを除去することができる。単独の共振器の共振周波数を低くしようとすると、低周波数では波長が長くなり線路長が増大するため、共振器の形状を大きくする必要がある。従って、複数の共振器を併用することにより、単独の共振器を用いる構造に比べて小型化を図ることができる。
　実施例１に係るノイズ抑制構造１０は配線層内に納めることができるため、従来のノイズ抑制構造のように回路基板上の大きな実装面積を必要としない。また、ノイズ抑制構造１０としてインダクタやコンデンサを回路基板上に実装する必要もなく、部品の管理コスト、実装作業工程、リードタイム、回路基板上の設置面積、コスト、設計・製造時間などを削減することができる。
　次に、本発明の実施例２について説明する。図７は、本発明の実施例２に係るノイズ抑制構造２０を有する回路基板２１を示す。図７において、（ａ）は回路基板２１の断面図であり、（ｂ）は回路基板２１の分解組立図である。この回路基板２１は２つの配線層を有しており、第１配線層には信号線２２と共振線２３とが形成され、第２配線層には周回状のスリット２８を有するグランドプレーン２４が形成されている。また、島電極２５がスリット２８の内側に形成されている。共振線２３の左端は層間接続ビア２７によって島電極２５と接続されており、共振線２３の右端は層間接続ビア２６によってグランドプレーン２４と接続（短絡）されている。
　実施例１と比べて、実施例２の特徴は信号線２２と共振線２３とが同じ配線層に形成されていることである。実施例１に係るノイズ抑制構造１０と同様に、実施例２に係るノイズ抑制構造２０においても共振線２３と島電極２５により共振器が形成され、一方、スリット２８によって分断された島電極２５とグランドプレーン２４とはループ型のスロット線路共振器を形成している。従って、実施例２は実施例１と同様に機能して効果的にノイズを抑制することができる。
　次に、本発明の実施例３について説明する。図８は実施例３に係るノイズ抑制構造４０を有する回路基板４１を示す。図８において、（ａ）は回路基板４１の断面図であり、（ｂ）は回路基板４１の分解組立図である。この回路基板４１は３つの配線層を有しており、第１配線層には電源プレーン４２が形成され、第２配線層には周回状のスリット４８を有するグランドプレーン４４が形成され、第３配線層には共振線４３が形成される。また、島電極４５がスリット４８の内側に形成される。共振線４３の左端は層間接続ビア４７によって島電極４５と接続され、共振線４３の右端は層間接続ビア４６によってグランドプレーン４４と接続されている。
　次に、実施例３に係るノイズ抑制構造４０の機能について図８を参照して説明する。電源プレーン４２を信号線と見なすと、電源プレーン４２とグランドプレーン４４からなる電源分配系は一種の伝送線路と考えることができる。信号の伝搬方向が図８の左右方向であるとすると、この電源分配系の等価回路は実施例１と同様に図２の等価回路図で表現することができる。
　実施例３の場合、伝送回路モデル２１はスリット４８の右端より左側の領域において電源プレーン４２とグランドプレーン４４又は島電極４５より構成される平行平板線路を表す。伝送回路モデル２２は、スリット４８の右端より右側の領域の平行平板線路を表す。上側の伝送回路モデル２４は、共振線４３とグランドプレーン４４より構成される平行平板線路を表している。伝送回路モデル２３は、共振線４３と島電極４５より構成される平行平板型の伝送線路を表す。下側の伝送回路モデル２４は、グランドプレーン４４と島電極４５との間のスリット４８により形成されるスロット線路を表している。
　実施例３の特徴は、２つの伝送回路モデル２４が周回していること、伝送回路モデル２３の左側の端子２６がグランド２７と短絡していること、そして伝送回路モデル２３、２４が入力部を共通とした複合共振器２５を形成していることである。また、伝送回路モデル２１の基準端子２８が伝送回路モデル２２の基準端子２９が分離しており、これらの基準端子２８、２９が複合共振器２５の入力部と接続されている。
　実施例３によれば、複合共振器２５の入力インピーダンスは共振周波数において無限大となり、電源分配系全体の信号減衰が大きくなる。従って、実施例３に係る回路基板４１は共振周波数を減衰帯域の中心周波数とする帯域除去フィルタとして振舞い、当該減衰帯域におけるノイズを効果的に除去することができる。
　次に、本発明の実施例４について説明する。図９は、実施例４に係るノイズ抑制構造５０を有する回路基板５１を示す。図９において、（ａ）は回路基板５１の断面図であり、（ｂ）は回路基板５１の分解組立図である。この回路基板５１は３つの配線層を有し、第１配線層には信号線５２が形成され、第２配線層には周回状のスリット５８を有するグランドプレーン５４が形成され、第３配線層には蛇行形状の共振線５３が形成されている。スリット５８の内側には島電極５５が形成されている。共振線５３の左端は層間接続ビア５７によって島電極５５と接続され、共振線５３の右端は層間接続ビア５６によってグランドプレーン５４と接続されている。
　実施例４に係るノイズ抑制構造５０では、共振線５３が蛇行形状を有しているため、狭い範囲で共振器の線路長を稼ぐことができるので、所望の共振周波数を保持したまま第３配線層における共振器の占有面積を縮小することができる。
　次に、本発明の実施例５について説明する。図１０は、実施例５に係るノイズ抑制構造６０を有する回路基板６１を示す。図１０において、（ａ）は回路基板６１の断面図であり、（ｂ）は回路基板６１の分解組立図である。この回路基板６１は３つの配線層を有しており、第１配線層には信号線６２が形成され、第２配線層には周回状かつ凹凸形状のスリット６８を有するグランドプレーン６４が形成され、第３配線層には共振線６３が形成されている。スリット６８の内側には島電極６５が形成されている。共振線６３の左端は層間接続ビア６７によって島電極６５と接続され、共振線６３の右端は層間接続ビア６６によってグランドプレーン６４と接続されている。
　実施例５に係るノイズ抑制構造６０では、スリット６８と島電極６５が矩形ではなく凹凸形状であるため、グランドプレーン６４と島電極６５によって構成されるスロット線路が蛇行形状となり、スリット６８により狭い範囲で１波長ループ共振器の線路長を稼ぐことができる。従って、所望の共振周波数を保持したまま第２配線層における共振器の占有面積を縮小することができる。
　次に、本発明の実施例６について説明する。
　前述の実施例１乃至実施例５では、信号線から見て下側の隣接配線層のみにグランドプレーンと共振線からなるノイズ抑制構造を配置したが、信号線の上側と下側の両方にノイズ抑制構造を配置するようにしてもよい。
　図１１は、実施例６に係るノイズ抑制構造７０を有する回路基板７１を示す。図１１において、（ａ）は回路基板７１の断面図であり、（ｂ）は回路基板７１の分解組立図である。図１１（ｂ）に示すように、回路基板７１は５つの配線層より構成されており、上側から第１配線層、第２配線層、第３配線層（即ち、中間配線層）、第４配線層、第５配線層の順番で積層されている。回路基板７１の第３配線層には信号線７２が形成され、第４配線層には周回状のスリット７８を有するグランドプレーン７４が形成され、第５配線層には共振線７３が形成されている。スリット７８の内側には島電極７５が形成されている。共振線７３の左端は層間接続ビア７７によって島電極７５と接続され、共振線７３の右端は層間接続ビア７６によってグランドプレーン７６と接続されている。
　一方、第１配線層には共振線８１が形成され、第２配線層には周回状のスリット８４を有するグランドプレーン８３が形成されている。スリット８４の内側には島電極８２が形成されている。共振線８１の左端は層間接続ビア７９によって島電極８２と接続され、共振線８１の右端は層間接続ビア８０によってグランドプレーン８３と接続されている。
　このように、第３配線層の信号線７２の上側の配線層及び下側の配線層にそれぞれ共振器が形成され、各共振器が独立してフィルタとして機能する。
　実施例６において、第２配線層のスリット８４と第４配線層のスリット７８は大きさが異なっており、それぞれのスロット線路の周長も異なることとなり、両者の１波長共振周波数も異なることとなる。また、第１配線層の共振線８１と第５配線層の共振線７３とは長さが異なっているため、両者の共振周波数も異なることとなる。従って、信号線７２の上側の共振器と下側の共振器とでは複合共振周波数がことなることとなる。ノイズ抑制構造７０の全体では、上側と下側の狂信器のどちらか一方が共振すれば、ノイズ抑制フィルタとして機能するので、信号線７２の上下の配線層にそれぞれ異なる共振周波数のノイズ抑制機構を設けることにより、帯域除去周波数を２倍にすることができる。
　或いは、信号線７２の上下の共振器を同一の寸法とすれば、除去する周波数の帯域幅は信号線７２の上下の配線層のいずれかにのみ共振器を形成したときと同一となり、帯域除去する信号の減衰量や帯域幅を増加させることができる。
　追記事項として、共振器は第１導体（例えば、信号線）、第２導体（例えば、グランドプレーン）、及び第３導体（例えば、共振線）より構成される。ここで、共振器には種々の構造を採用することができる。例えば、第１導体は線状とし、第２導体は面状としてもよい。或いは、第１導体及び第２導体の両方を面状としてもよい。また、第３導体を線状としてもよい。
　最後に、本発明は上述の実施例に限定されるものではなく、添付する請求の範囲内における種々の変形例や設計変更をも包含するものである。
　本発明に係るノイズ抑制構造を有する回路基板は、簡易な構成で小型化することが可能であるため、種々の電子機器や通信機器に特化した形状及び寸法で設計することができ、携帯電話、無線機能搭載パーソナルコンピュータ、携帯型情報端末などの幅広い分野に適用されるものである。
　１１、２１、３１、４１、５１、６１、７１　回路基板
　１２、２２、３７、３８、５２、６２、７２　信号線
　１３、２３、４３、５３、６３、７３、８１　共振線
　１４、２４、４４、５４、６４、７４、８３　グランドプレーン
　１５、２５、４５、５５、６５、７５、８２　島電極
　１６、１７、２６、２７、４６、４７、５６、５７、６６、６７、７７、７９、８０　層間接続ビア
　１８、２８、４８、５８、６８、７８、８４　スリット
　３２、３３、３４、３５　集積回路
　４２　電源プレーン 

Claims (10)

  1. 　異なる配線層において対抗配置された第１導体と第２導体によって伝送線路を構成した回路基板であって、
    　前記第２導体に周回状のスリットが形成され、当該スリットの内側に前記第２導体から分離された島電極が形成され、
    　前記第２導体とは異なる配線層に第３導体が形成され、当該第３導体が複数の層間接続ビアによって前記第２導体と前記島電極に接続されており、
    　前記第１導体が部分的に平面視で前記島電極と重複するよう配設することによって、前記伝送線路を包含する複合共振器を構成するようにした回路基板。
  2. 　前記島電極と前記第２導体とは前記第３導体を介して接続するようにした請求項１記載の回路基板。
  3. 　前記第３導体は平面視で前記島電極と重複するように配設した請求項１記載の回路基板。
  4. 　前記第３導体は前記島電極と前記第２導体に平面視で重複するように配設した請求項１記載の回路基板。
  5. 　前記第１導体は前記スリットを少なくとも１回跨ぐように配設した請求項１記載の回路基板。
  6. 　前記第３導体は前記第１導体と同じ配線層に形成するようにした請求項１記載の回路基板。
  7. 　前記第３導体は線状かつ蛇行形状で形成するようにした請求項１記載の回路基板。
  8. 　前記スリットは周回状かつ蛇行形状で形成するようにした請求項１記載の回路基板。
  9. 　前記第２導体、前記スリット、及び前記島電極からなる構造体を前記第１導体の上下の配線層にそれぞれ形成するようにした請求項１記載の回路基板。
  10. 　前記第１導体は信号線であり、前記第２導体はグランドプレーンであり、前記第３導体は共振線である請求項１記載の回路基板。 
PCT/JP2012/061107 2011-04-28 2012-04-25 ノイズ抑制構造を有する回路基板 WO2012147803A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013512409A JP5931851B2 (ja) 2011-04-28 2012-04-25 ノイズ抑制構造を有する回路基板
US14/113,187 US8994470B2 (en) 2011-04-28 2012-04-25 Circuit substrate having noise suppression structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011100971 2011-04-28
JP2011-100971 2011-04-28

Publications (1)

Publication Number Publication Date
WO2012147803A1 true WO2012147803A1 (ja) 2012-11-01

Family

ID=47072320

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/061107 WO2012147803A1 (ja) 2011-04-28 2012-04-25 ノイズ抑制構造を有する回路基板

Country Status (3)

Country Link
US (1) US8994470B2 (ja)
JP (2) JP5931851B2 (ja)
WO (1) WO2012147803A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014020999A1 (ja) * 2012-07-30 2014-02-06 株式会社村田製作所 フラットケーブル
US20140141654A1 (en) * 2012-10-17 2014-05-22 Timothy Wig Card edge connector ground return
EP2775806A1 (en) * 2013-03-07 2014-09-10 Tyco Electronics Svenska Holdings AB Optical receiver and transceiver using the same
JP2014175513A (ja) * 2013-03-11 2014-09-22 Seiko Epson Corp 実装基板、センサーユニット、電子機器および運動体
US20140357105A1 (en) * 2013-05-28 2014-12-04 Timothy D. Wig Reduction of resonance in connectors
WO2014208763A1 (en) * 2013-06-28 2014-12-31 Canon Kabushiki Kaisha Printed circuit board
JPWO2013035888A1 (ja) * 2011-09-09 2015-03-23 日本電気株式会社 配線基板
JP7414147B2 (ja) 2020-07-29 2024-01-16 株式会社村田製作所 回路基板及び電子機器

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI552521B (zh) * 2014-09-19 2016-10-01 Univ Nat Taiwan Electromagnetic Noise Filter and Its Equivalent Filter Circuit
US9974161B2 (en) 2015-06-25 2018-05-15 Intel Corporation Sideband conductor resonance mitigation
CN106486736B (zh) * 2015-08-28 2019-10-18 爱思开海力士有限公司 立体式电磁干扰抑制结构及具有该立体式电磁干扰抑制结构的电子装置
US10244618B2 (en) 2015-10-29 2019-03-26 Western Digital Technologies, Inc. Patterned ground structure filter designs with improved performance
JP5935937B1 (ja) * 2015-11-02 2016-06-15 株式会社ｅＮＦＣ 伝送装置、伝送方法、および伝送システム
EP3220474B1 (en) * 2016-03-15 2019-01-02 Finisar Corporation A carrier layout for an electro-optical module, an electro-optical module using the same, and interconnect structure for coupling an electronic unit to an optical device
US9786331B1 (en) * 2016-07-26 2017-10-10 Western Digital Technologies, Inc. Shielded three-layer patterned ground structure
JP7223352B2 (ja) * 2017-02-03 2023-02-16 大日本印刷株式会社 導電基板およびその製造方法
JP7003412B2 (ja) * 2017-02-03 2022-01-20 大日本印刷株式会社 導電基板およびその製造方法
US10607777B2 (en) * 2017-02-06 2020-03-31 Avx Corporation Integrated capacitor filter and integrated capacitor filter with varistor function
TWI653828B (zh) 2017-04-27 2019-03-11 國立臺灣大學 雜訊抑制裝置及其等效電路
WO2018236443A1 (en) * 2017-06-23 2018-12-27 Western Digital Technologies, Inc. GEOMETRIC PATTERNED MASS STRUCTURE FILTER DESIGNS WITH ENHANCED PERFORMANCE
US10249991B1 (en) * 2017-06-29 2019-04-02 Amazon Technologies, Inc. Low noise high-speed data connectors
KR101883108B1 (ko) 2017-07-14 2018-07-27 삼성전기주식회사 팬-아웃 반도체 패키지
JP7084245B2 (ja) 2018-08-02 2022-06-14 日本ルメンタム株式会社 プリント回路基板、光モジュール、及び光伝送装置
JP7110073B2 (ja) 2018-11-26 2022-08-01 株式会社東芝 集積回路及びそれを備えた電子回路
US11160162B1 (en) * 2020-06-29 2021-10-26 Western Digital Technologies, Inc. Via-less patterned ground structure common-mode filter
US11259403B1 (en) * 2020-10-30 2022-02-22 SK Hynix Inc. Printed circuit board structure for solid state drives
US11659650B2 (en) 2020-12-18 2023-05-23 Western Digital Technologies, Inc. Dual-spiral common-mode filter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04307799A (ja) * 1991-01-07 1992-10-29 Philips Gloeilampenfab:Nv 特に高周波動作用の多層印刷回路板
JP2001308538A (ja) * 2000-04-26 2001-11-02 Matsushita Electric Ind Co Ltd インダクタ内蔵多層配線板
JP2002368355A (ja) * 2001-06-04 2002-12-20 Mitsubishi Electric Corp プリント配線板
JP2009224566A (ja) * 2008-03-17 2009-10-01 Nec Corp 回路、半導体回路
JP2010199109A (ja) * 2009-02-23 2010-09-09 Nec Corp モジュール基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3610225B2 (ja) * 1998-02-16 2005-01-12 キヤノン株式会社 プリント配線板
JP2005322861A (ja) 2004-05-11 2005-11-17 Seiko Epson Corp 回路基板及び該回路基板におけるノイズの低減方法
JP4433882B2 (ja) 2004-05-31 2010-03-17 日本電気株式会社 ノイズ放射抑制メモリモジュール
JP4274114B2 (ja) * 2004-12-07 2009-06-03 ソニー株式会社 低域フィルタおよび配線基板
JP5567243B2 (ja) 2006-03-10 2014-08-06 信越ポリマー株式会社 多層プリント回路基板およびその製造方法
US7471247B2 (en) * 2006-06-13 2008-12-30 Nokia Siemens Networks, Oy Antenna array and unit cell using an artificial magnetic layer
JP4992345B2 (ja) * 2006-08-31 2012-08-08 パナソニック株式会社 伝送線路型共振器と、これを用いた高周波フィルタ、高周波モジュールおよび無線機器
JP4957543B2 (ja) * 2007-12-28 2012-06-20 日本電気株式会社 プリント回路基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04307799A (ja) * 1991-01-07 1992-10-29 Philips Gloeilampenfab:Nv 特に高周波動作用の多層印刷回路板
JP2001308538A (ja) * 2000-04-26 2001-11-02 Matsushita Electric Ind Co Ltd インダクタ内蔵多層配線板
JP2002368355A (ja) * 2001-06-04 2002-12-20 Mitsubishi Electric Corp プリント配線板
JP2009224566A (ja) * 2008-03-17 2009-10-01 Nec Corp 回路、半導体回路
JP2010199109A (ja) * 2009-02-23 2010-09-09 Nec Corp モジュール基板

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013035888A1 (ja) * 2011-09-09 2015-03-23 日本電気株式会社 配線基板
JP5556972B1 (ja) * 2012-07-30 2014-07-23 株式会社村田製作所 フラットケーブル
WO2014020999A1 (ja) * 2012-07-30 2014-02-06 株式会社村田製作所 フラットケーブル
US9130251B2 (en) 2012-07-30 2015-09-08 Murata Manufacturing Co., Ltd. Flat cable
US20140141654A1 (en) * 2012-10-17 2014-05-22 Timothy Wig Card edge connector ground return
EP2775806A1 (en) * 2013-03-07 2014-09-10 Tyco Electronics Svenska Holdings AB Optical receiver and transceiver using the same
JP2014175513A (ja) * 2013-03-11 2014-09-22 Seiko Epson Corp 実装基板、センサーユニット、電子機器および運動体
US20140357105A1 (en) * 2013-05-28 2014-12-04 Timothy D. Wig Reduction of resonance in connectors
US9560760B2 (en) * 2013-05-28 2017-01-31 Intel Corporation Reduction of resonance in connectors
WO2014208763A1 (en) * 2013-06-28 2014-12-31 Canon Kabushiki Kaisha Printed circuit board
JP2015012169A (ja) * 2013-06-28 2015-01-19 キヤノン株式会社 プリント回路板
US20160135300A1 (en) * 2013-06-28 2016-05-12 Canon Kabushiki Kaisha Printed circuit board
US10251274B2 (en) 2013-06-28 2019-04-02 Canon Kabushiki Kaisha Printed circuit board
US10721821B2 (en) 2013-06-28 2020-07-21 Canon Kabushiki Kaisha Printed circuit board
JP7414147B2 (ja) 2020-07-29 2024-01-16 株式会社村田製作所 回路基板及び電子機器

Also Published As

Publication number Publication date
JP5931851B2 (ja) 2016-06-08
JP2016171329A (ja) 2016-09-23
US8994470B2 (en) 2015-03-31
US20140049343A1 (en) 2014-02-20
JPWO2012147803A1 (ja) 2014-07-28

Similar Documents

Publication Publication Date Title
JP5931851B2 (ja) ノイズ抑制構造を有する回路基板
JP5550100B2 (ja) 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ
JP6168943B2 (ja) Ｅｂｇ構造体、半導体デバイスおよび回路基板
US8330048B2 (en) Electromagnetic bandgap structure and printed circuit board having the same
US9456499B2 (en) Structural body and interconnect substrate
US8952266B2 (en) Structural body and interconnect substrate
WO2002091515A1 (en) Transmission line type components
JP6125274B2 (ja) 電子回路および電子機器
US10251274B2 (en) Printed circuit board
JP5674363B2 (ja) ノイズ抑制構造を有する回路基板
JP6176242B2 (ja) Ｅｂｇ特性を有する導波路構造
JP5556162B2 (ja) 電子装置及びノイズ抑制方法
US8399777B2 (en) Electromagnetic bandgap structure and printed circuit board having the same
JP2014241482A (ja) マイクロ波回路
JP2014003090A (ja) 回路基板
JP6565938B2 (ja) 構造体および配線基板
CN110710336A (zh) 印刷基板
WO2011105193A1 (ja) ノイズ抑制構造を有する回路基板
JP2006114623A (ja) 基板モジュール及び印刷配線板並びにこれを用いた電子装置
JP2011171900A (ja) 電磁バンドギャップ構造素子及び印刷回路基板
JP2015057865A (ja) ノイズ抑制構造を有する回路基板
WO2011114944A1 (ja) ノイズ抑制構造

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12776988

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013512409

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14113187

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12776988

Country of ref document: EP

Kind code of ref document: A1