CN106486736B - 立体式电磁干扰抑制结构及具有该立体式电磁干扰抑制结构的电子装置 - Google Patents

立体式电磁干扰抑制结构及具有该立体式电磁干扰抑制结构的电子装置 Download PDF

Info

Publication number
CN106486736B
CN106486736B CN201510543646.9A CN201510543646A CN106486736B CN 106486736 B CN106486736 B CN 106486736B CN 201510543646 A CN201510543646 A CN 201510543646A CN 106486736 B CN106486736 B CN 106486736B
Authority
CN
China
Prior art keywords
layer
base plate
conductor
electromagnetic interference
multilager base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510543646.9A
Other languages
English (en)
Other versions
CN106486736A (zh
Inventor
洪国瀛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Priority to CN201510543646.9A priority Critical patent/CN106486736B/zh
Priority to US15/213,305 priority patent/US9967968B2/en
Publication of CN106486736A publication Critical patent/CN106486736A/zh
Application granted granted Critical
Publication of CN106486736B publication Critical patent/CN106486736B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明公开一种电磁干扰抑制结构及具有该电磁干扰抑制结构的电子装置,通过共面波导结构、分隔层及谐振层的设置,而在该共面波导结构下进一步通过分隔层内的导电连接部连接下方的谐振层的导体部,这样的立体结构搭配下将可进一步将电磁干扰的抑制效果予以提升,获得更优越的电磁干扰抑制效果。

Description

立体式电磁干扰抑制结构及具有该立体式电磁干扰抑制结构 的电子装置
技术领域
本发明关于一种降低电磁干扰的结构及使用其的电子装置,更特别的是关于一种应用共面波导(Co-Planar Waveguide,CPW)的立体式电磁干扰抑制结构及具有该立体式电磁干扰抑制结构的电子装置。
背景技术
随着运作电子系统的各种计算机设备、计算机主机、手持式电子装置、行动通讯设备等电子设备与装置的日益普及与发展,电子运作下的系统皆无可避免地受到越来越多的外来或内部自身的电磁干扰(EMI),其干扰源可能由外部的其它电子设备所产生或由电子设备内部自身的其它电路所产生。EMI的抑制对象主要分为辐射性(Radiated)的电磁干扰与传导性(Conducted)的电磁干扰,辐射性EMI是直接经由开放空间传递,不须要经由传输介质,故一般以遮蔽(Shielding)、接地(Grounding)等方式来解决;而传导性EMI,它是经由电源或信号线路来传递噪声的,故就电子装置内的信号线路来说,该电子装置内部的其它线路以及与该电子装置做外部连接的线路,就会对该信号线路产生传导性EMI而互相干扰。
因此,电磁干扰是任何高速数字设计下的电子电路都无法回避的问题,尤其以高速数据传输的差动信号(differential signal)在信号传输上会遭遇的共模噪声甚为严重,该共模噪声产生的电磁干扰会进一步地影响装置或设备上的无线通讯系统。
举例来说,图1为电子装置内部线路的共模噪声的干扰示意图,该图示出:串音(crosstalk)1、弯折(bend)2、导线长度不匹配3(length mismatch)、受限于线路布局4(layout requirement)等的干扰现象。上述干扰皆会对无线传输系统产生影响,进而使无线通讯模块对无线信号的收发产生困难,因此,有必要对这些干扰进行抑制。
传统上,常在电路上设置共模扼流圈(common mode choke)的组件来进行共模噪声的抑制,然而,由于高磁导率的磁芯在高频段并无法有效维持高导磁率,反而呈现衰退的现象,这使得共模扼流圈并无法适用于高速数据传输下的共模噪声抑制。
发明内容
本发明的目的在于进一步降低信号传输过程中的共模噪声的产生。
为达上述目的及其它目的,本发明提出一种立体式电磁干扰抑制结构,设置于多层基板10中且堆栈于至少一差动对信号传输线的垂直轴向上,该至少一差动对信号传输线20设置于该多层基板的第一层110上,该立体式电磁干扰抑制结构包含:共面波导结构、分隔层及谐振层;该共面波导结构设置于该多层基板的第二层,具有导线带、分别位于该导线带两侧且与该导线带相间隔第一分隔槽的二接地部、及位于各该接地部内的缺陷槽,各缺陷槽透过延伸槽与相邻的该第一分隔槽耦接;该分隔层设置于该多层基板的第三层,具有贯通该分隔层且耦接该导线带的导电连接部;该谐振层,设置于该多层基板的第四层,具有导体部及分别位于该导体部两侧且与该导体部相间隔第二分隔槽的二接地导体部,该导体部耦接该分隔层中的该导电连接部。
在本发明的一实施例中,设置于该多层基板第二层中的该二缺陷槽对称于该导线带。
在本发明的一实施例中,该缺陷槽于该共面波导结构的俯视方向上呈矩形、多边形或S形。
在本发明的一实施例中,该导线带及该导体部的延伸方向与该至少一差动对信号传输线的走向呈平行,该第一分隔槽延伸至该导线带的两端而环绕该导线带,该第二分隔槽延伸至该导体部的两端而环绕该导体部。
在本发明的一实施例中,该导线带的宽度大于相邻的二差动对信号传输线于该多层基板的第一层上所占有的总宽度。
在本发明的一实施例中,该导体部的宽度大于该导线带的宽度。
在本发明的一实施例中,该缺陷槽的周长对应所需抑制的共模信号,该共模信号流经该至少一差动对信号传输线且具有特定频率范围。
为达上述目的及其它目的,本发明提出一种具有立体式电磁干扰抑制结构的电子装置,包含:多层基板;二信号接点,设于该多层基板的第一层上;差动对信号传输线,包含设于该多层基板的第一层上的第一及第二信号线,该第一及第二信号线连接于该信号接点之间,以作为该二信号接点间的传输通道;及前述的立体式电磁干扰抑制结构。
于本发明的一实施例中,该导线带具有50欧姆的阻抗。
由此,本发明通过在共面波导结构下进一步设置谐振层的方式,来进一步抑制差动对信号传输线所产生的共模干扰,且基于此架构,本发明的二接地凹槽结构无须横跨该差动对正下方的区域,进而不会对差动对产生额外的电磁干扰,而可提供更优越的电磁干扰抑制效果。
立体式对称地设于该差动对两侧的该多层基板的第二层上的二接地凹槽结构,与差动对的信号传输线形成一种共平面波导结构,可有效抑制差动对的共模干扰,且基于此架构,在电子装置的信号馈出端与电子装置内部组件的信号输出端间的传输线下方设置本发明的立体式电磁干扰抑制结构,可提供更优越的电磁干扰抑制效果,使得信号的传输质量能不受影响而更加稳定。
附图说明
图1为电子装置受外部连接装置的共模噪声的干扰示意图。
图2为本发明一实施例中的立体式电磁干扰抑制结构的俯视图。
图3为图2中的A-A剖面线下的剖面视图。
图4(a)为图2中的多层基板的第一层的俯视图。
图4(b)为图2中的多层基板的第二层的俯视图。
图4(c)为图2中的多层基板的第三层的俯视图。
图4(d)为图2中的多层基板的第四层的俯视图。
图5为本发明另一实施例中的立体式电磁干扰抑制结构的俯视图。
图6(a)为图5中的多层基板的第一层的俯视图。
图6(b)为图5中的多层基板的第二层的俯视图。
图6(c)为图5中的多层基板的第三层的俯视图。
图6(d)为图5中的多层基板的第四层的俯视图。
图7为设置本发明的立体式电磁干扰抑制结构下的等效电路图。
图8为本发明另一实施例中的电磁干扰抑制结构的俯视图。
图9为设置有本发明的立体式电磁干扰抑制结构下差动信号于传输时的噪声抑制示意图。
图10为设置有本发明的立体式电磁干扰抑制结构下固态硬盘(SSD)于运作时所辐射出的无线信号的频谱图。
附图标记说明
1 串音的干扰现象
2 弯折的干扰现象
3 导线长度不匹配的干扰现象
4 线路布局限制下的干扰现象
21 差动对信号传输线
22 差动对信号传输线
110 多层基板的第一层
120 共面波导结构(多层基板的第二层)
122 导线带
124 第一分隔槽
126 接地部
1261 接地部
1261a 缺陷槽
1263 接地部
1263a 缺陷槽
128 延伸槽
130 分隔层(多层基板的第三层)
132 导电连接部
140 谐振层(多层基板的第四层)
142 导体部
144 第二分隔槽
146 接地导体部
1461 接地导体部
1463 接地导体部
231 信号接点
232 信号接点
A 区域
A1 区域
A2 控制芯片
O 信号输出端子
S 差动信号对信号线
具体实施方式
为充分了解本发明的目的、特征及功效,通过下述具体的实施例,并配合附图,对本发明做详细说明,说明如下:
本发明所称的各层迭结构中,在描述层迭结构时,该层可为单一层或复数层的复合结构。举例来说,当提及第一层与迭合于该第一层下方的第二层时,该第一层可为单层结构或复数层复合结构下的统称,该第二层亦然。此外,本发明提及的第一层、第二层、第三层、第四层等的编号描述其顺序,但并未限制两层的中间就没有其它层迭结构,当然,如同前面所述,单一层亦可为复合式的层迭结构的总称。
首先请同时参阅图2及图3,图2为本发明一实施例中的立体式电磁干扰抑制结构的俯视图,图3为图2中的A-A剖面线下的剖面视图。此外,于图2中以不同的虚线来表示位于多层基板中的特殊结构。
如图2及图3所示,多层基板的第一层110上堆栈至少一差动对信号传输线21、22,且在该至少一差动对信号传输线21、22的垂直轴向上设置有本发明的立体式电磁干扰抑制结构,该立体式电磁干扰抑制结构包含:共面波导结构120、分隔层130及谐振层140。
该共面波导结构120设置于该多层基板的第二层。该共面波导结构120具有导线带122、接地部(1261、1263)、及缺陷槽(1261a、1263a)。二接地部(1261、1263)分别位于该导线带122两侧且与该导线带122相间隔第一分隔槽124。二缺陷槽(1261a、1263a)位于各该接地部(1261、1263)内。各该缺陷槽(1261a、1263a)透过延伸槽128与相邻的该第一分隔槽124耦接。于实施例中,该槽为凹槽且篓空。
该分隔层130设置于该多层基板的第三层。该分隔层130具有贯通该分隔层130且耦接该导线带122的导电连接部132。
该谐振层140设置于该多层基板的第四层。该谐振层140具有导体部142及分别位于该导体部142两侧且与该导体部142相间隔第二分隔槽144的二接地导体部(1461、1463),该导体部142耦接该分隔层130中的该导电连接部132。
所述的多层基板的第一层110及该分隔层130为介电层,为非导电材料;该共面波导结构120、导电连接部132、及该谐振层140则由包含金属的导电材料所制成,例如:氮化钛、氮化钽、硅化镍、硅化钴、银、铝、铜、钨、钛、钽、碳化钽(TaC)、氮硅化钽(TaSiN)、氮碳化钽(TaCN)、铝化钛(TiAl)、氮铝化钛(TiAlN)、金属合金、其它合适材料或前述的组合。差动对信号传输线(21、22)可包含使用与该共面波导结构120、导电连接部132、及该谐振层140相同或不同的材料。
如图2及图3所示,本发明优选地,设置于该多层基板第二层中的该二缺陷槽(1261a、1263a)对称于该导线带122,此外,该二缺陷槽(1261a、1263a)于该共面波导结构120的俯视方向上可呈矩形、多边形或S形,且当该二缺陷槽(1261a、1263a)为非矩形以外的形状时,映像对称于该导线带122。
接着请同时参阅图4a、图4b、图4c、及图4d,该附图分别为图2中的多层基板的第一、二、三、四层的俯视图。该俯视图可明确显示出各层迭的结构。应注意的是,图4a、图4b、图4c、及图4d中以该等槽结构为篓空的完全贯通的方式来显示(附图中空白处),该层结构基于半导体制程上的蚀刻程度或其它因素,也可能非完全贯通。
在图4b中,该二缺陷槽(1261a、1263a)的俯视图案即可根据需要而做变化,于各种实施方式下,可透过几何形状的控制来达到不同的电磁干扰(EMI)抑制效果,其根据所需抑制的流经该差动对信号传输线(21、22)的特定频率范围的共模信号来决定,通过该二缺陷槽(1261a、1263a)的周长来对应,即,透过该二缺陷槽(1261a、1263a)的形状大小即可决定其周长,进而可决定出一部分的噪声抑制能力。
在图4(c)中,该导电连接部132以圆柱状来作为示例,其它形状皆可适用本发明,并不局限于附图中的形状。此外,该导电连接部132的主要功用在于导通该导线带122与该导体部142,即,该导电连接部132只要能导通该导线带122与该导体部142即可,并不局限于附图中的位置。
请再参阅图3,在本发明的立体式电磁干扰抑制结构的设置下,将形成一种特殊的电气特性,随着该等层迭结构的搭配,使得在该差动对信号传输线(21、22)的下方形成电流向下流动所造成的电杆、电容效应,且该等结构更影响着电力线的疏密,其中,在一优选实施例中,在该导线带122的宽度大于相邻的二差动对信号传输线(21、22)于该多层基板的第一层110上所占有的总宽度(差动对信号传输线21、22本身的宽度加上二者间的间距所总和的宽度值),以及该导体部142的宽度大于该导线带122的宽度时,有更佳的电力线密度,达到更佳的抑制效果。
接着请同时参阅图5、图6a、图6b、图6c、及图6d,图5为本发明另一实施例中的立体式电磁干扰抑制结构的俯视图。图6a、图6b、图6c、及图6d分别为图5中的多层基板的第一、二、三、四层的俯视图。
如图所示,本发明优选地,该导线带122及该导体部142的延伸方向与该至少一差动对信号传输线(21、22)的走向呈平行,该第一分隔槽124延伸至该导线带122的两端而环绕该导线带122,该第二分隔槽144延伸至该导体部142的两端而环绕该导体部142。其中,于图5中,设于该多层基板的第一层110上且位于该差动对信号传输线(21、22)两端的二信号接点(231、232),以该差动对信号传输线(21、22)作为传输通道,因此,透过本发明的立体式电磁干扰抑制结构的设置,该二信号接点(231、232)就不亦向外辐射出电磁干扰,此结构尤其适用于电子产品的外接端口与内部电子组件间的信号线的垂直轴向上,即,无论设置于上方或下方皆可达到电磁干扰抑制效果。此外,值得一提的是,该导线带122优选地被设定为具有50欧姆的阻抗。
接着请参阅图7,为设置本发明的立体式电磁干扰抑制结构下的等效电路图。差动对的信号传输线(21、22)间会因互感及互容效应而生成电感及电容,导线带122与第一分隔槽124产生两个并联的电容效应,分隔层130在导电连接部132的作用下可形成电感及电容效应,谐振层140则提供了电容效应,接地部126则进一步形成电感及电容效应。其中,接地部126的图案的周长即可更进一步影响电感及电容值,以设定出更佳的电磁干扰抑制效果。
接着请参阅图8,为本发明另一实施例中的电磁干扰抑制结构的俯视图。该二缺陷槽(1261a、1263a)于该共面波导结构120的俯视方向上于本实施例中以S形来设置,以在有限面积内取得最大的周长,进而获得优选的电磁干扰抑制效果。此外,除了矩形、S形的设置外,其它各种变化的形状如:多边形、圆形、不规则条状形(即S形的更加曲折化,用以延伸出更多的周长)等皆可适用本发明。
接着请参阅图9,为设置有本发明的立体式电磁干扰抑制结构下差动信号于传输时的噪声抑制示意图。如图所示,在采用了本发明的架构下,使得5~6Ghz频率范围(如图中的箭头所指)左右的信号可被抑制到-10dB以下,且在靠近5Ghz频率范围的信号更可被抑制到-25dB以下,前述的频带的设计是以笔记电脑上的示例来举例,因笔记电脑中的无线通讯会使用6GHz附近的传输频带,故在使用本发明的架构后,举例来说,即可有效抑制笔记型计算机内部线路本来会产生的共模噪声,进而可让6GHz附近频带的无线传输不受干扰。
接着请参阅图10,为设置有本发明的立体式电磁干扰抑制结构下固态硬盘(SolidState Disk,SSD)于运作时所辐射出的无线信号的频谱图。图中区域A所显示的即为在固态硬盘(SSD)于运作时,采取方框的区域A内的无线信号频谱图,用以显示出该区域A内的无线信号干扰情况,且该区域A涵盖控制芯片(A2所指处,控制芯片A2右方的黑色区块即为FLASH内存模块)以及信号输出端子O。由控制芯片A2的位置上所生成的频谱图即可视得该芯片于高速运作下辐射出大量的电磁波,这样干扰信号往往会循着差动信号对信号线S(区域A1)而被传递至信号输出端子O,进而由该信号输出端子O处辐射而出对外造成干扰。然而,在差动信号对信号线S下设置有本发明的立体式电磁干扰抑制结构后,可明显视得信号输出端子O处的电磁波频谱密度低于控制芯片A2的位置上的电磁波频谱密度。
综合上述,透过共面波导结构120、分隔层130及谐振层140的共同搭配下,本发明可提供更优越的电磁干扰抑制效果,而有助于其它信号传输质量的改进。
本发明在上文中已以优选实施例公开,然熟习本项技术者应理解的是,该实施例仅用于描绘本发明,而不应解读为限制本发明的范围。应注意的是,举凡与该实施例等效的变化与置换,均应设为涵盖于本发明的范畴内。

Claims (13)

1.一种立体式电磁干扰抑制结构,设置于多层基板中且堆栈于至少一差动对信号传输线的垂直轴向上,所述至少一差动对信号传输线设置于所述多层基板的第一层上,所述立体式电磁干扰抑制结构包含:
共面波导结构,设置于所述多层基板的第二层,具有导线带、分别位于所述导线带两侧且与所述导线带相间隔第一分隔槽的二接地部,及位于各所述接地部内的缺陷槽,各所述缺陷槽透过延伸槽与相邻的所述第一分隔槽耦接;
分隔层,设置于所述多层基板的第三层,具有贯通所述分隔层且耦接所述导线带的导电连接部;及
谐振层,设置于所述多层基板的第四层,具有导体部及分别位于所述导体部两侧且与所述导体部相间隔第二分隔槽的二接地导体部,所述导体部耦接所述分隔层中的所述导电连接部,
其中所述导体部的宽度大于所述导线带的宽度。
2.根据权利要求1所述的立体式电磁干扰抑制结构,其中设置于所述多层基板第二层中的所述二缺陷槽对称于所述导线带。
3.根据权利要求2所述的立体式电磁干扰抑制结构,其中所述缺陷槽于所述共面波导结构的俯视方向上呈矩形、多边形或S形。
4.根据权利要求1至3中任一项所述的立体式电磁干扰抑制结构,其中所述导线带及所述导体部的延伸方向与所述至少一差动对信号传输线的走向呈平行,所述第一分隔槽延伸至所述导线带的两端而环绕所述导线带,所述第二分隔槽延伸至所述导体部的两端而环绕所述导体部。
5.根据权利要求4所述的立体式电磁干扰抑制结构,其中所述导线带的宽度大于相邻的二差动对信号传输线于所述多层基板的第一层上所占有的总宽度。
6.根据权利要求1所述的立体式电磁干扰抑制结构,其中所述缺陷槽的周长对应所需抑制的共模信号,所述共模信号流经所述至少一差动对信号传输线且具有特定频率范围。
7.一种具有立体式电磁干扰抑制结构的电子装置,包含:
多层基板;
二信号接点,设于所述多层基板的第一层上;
差动对信号传输线,包含设于所述多层基板的第一层上的第一及第二信号线,所述第一及第二信号线连接于所述信号接点之间,以作为所述二信号接点间的传输通道;及
立体式电磁干扰抑制结构,设置于所述差动对信号传输线下方的所述多层基板中,包含:
共面波导结构,设置于所述多层基板的第二层,具有导线带、分别位于所述导线带两侧且与所述导线带相间隔第一分隔槽的二接地部、及位于各所述接地部内的缺陷槽,各所述缺陷槽透过延伸槽与相邻的所述第一分隔槽耦接;
分隔层,设置于所述多层基板的第三层,具有贯通所述分隔层且耦接所述导线带的导电连接部;及
谐振层,设置于所述多层基板的第四层,具有导体部及分别位于所述导体部两侧且与所述导体部相间隔第二分隔槽的二接地导体部,所述导体部耦接所述分隔层中的所述导电连接部,
所述导体部的宽度大于所述导线带的宽度。
8.根据权利要求7所述的电子装置,其中所述导线带及所述导体部的延伸方向与至少一所述差动对信号传输线的走向呈平行,所述第一分隔槽延伸至所述导线带的两端而环绕所述导线带,所述第二分隔槽延伸至所述导体部的两端而环绕所述导体部。
9.根据权利要求8所述的电子装置,其中设置于所述多层基板第二层中的所述二缺陷槽对称于所述导线带。
10.根据权利要求9所述的电子装置,其中所述缺陷槽于所述共面波导结构的俯视方向上呈矩形、多边形或S形。
11.根据权利要求10所述的电子装置,其中所述导线带的宽度大于相邻的二差动对信号传输线于所述多层基板的第一层上所占有的总宽度。
12.根据权利要求11所述的电子装置,其中所述缺陷槽的周长对应所需抑制的共模信号,所述共模信号流经所述至少一差动对信号传输线且具有特定频率范围。
13.根据权利要求7至12中任一项所述的电子装置,其中所述导线带具有50欧姆的阻抗。
CN201510543646.9A 2015-08-28 2015-08-28 立体式电磁干扰抑制结构及具有该立体式电磁干扰抑制结构的电子装置 Active CN106486736B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510543646.9A CN106486736B (zh) 2015-08-28 2015-08-28 立体式电磁干扰抑制结构及具有该立体式电磁干扰抑制结构的电子装置
US15/213,305 US9967968B2 (en) 2015-08-28 2016-07-18 3D EMI suppression structure and electronic device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510543646.9A CN106486736B (zh) 2015-08-28 2015-08-28 立体式电磁干扰抑制结构及具有该立体式电磁干扰抑制结构的电子装置

Publications (2)

Publication Number Publication Date
CN106486736A CN106486736A (zh) 2017-03-08
CN106486736B true CN106486736B (zh) 2019-10-18

Family

ID=58236216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510543646.9A Active CN106486736B (zh) 2015-08-28 2015-08-28 立体式电磁干扰抑制结构及具有该立体式电磁干扰抑制结构的电子装置

Country Status (1)

Country Link
CN (1) CN106486736B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110710118B (zh) * 2017-06-02 2021-08-20 株式会社村田制作所 高频模块以及通信装置
CN109586017B (zh) * 2018-11-02 2019-12-03 南京航空航天大学 一种宽带mimo差分滤波缝隙天线
KR20200109028A (ko) * 2019-03-12 2020-09-22 에스케이하이닉스 주식회사 인쇄 회로 기판을 포함하는 반도체 모듈
CN111970814A (zh) * 2020-08-17 2020-11-20 苏州浪潮智能科技有限公司 一种降低高速线共模干扰的方法
CN113381201B (zh) * 2021-05-21 2022-07-15 宁波大学 一种具有频率选择性传输功能的宽带吸波结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1852635A (zh) * 2005-04-23 2006-10-25 鸿富锦精密工业(深圳)有限公司 高频信号电路板的改进结构
CN102378488A (zh) * 2010-08-23 2012-03-14 大唐移动通信设备有限公司 印刷电路板及其设计方法
TW201309108A (zh) * 2011-08-12 2013-02-16 Univ Nat Taiwan 傳輸線

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5931851B2 (ja) * 2011-04-28 2016-06-08 レノボ・イノベーションズ・リミテッド(香港) ノイズ抑制構造を有する回路基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1852635A (zh) * 2005-04-23 2006-10-25 鸿富锦精密工业(深圳)有限公司 高频信号电路板的改进结构
CN102378488A (zh) * 2010-08-23 2012-03-14 大唐移动通信设备有限公司 印刷电路板及其设计方法
TW201309108A (zh) * 2011-08-12 2013-02-16 Univ Nat Taiwan 傳輸線

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A Comprehensive Investigation of a Common-Mode Filter for Gigahertz Differential Signals Using Quarter-Wavelength Resonators;Guang-Hwa Shiue等;《IEEE TRANSACTIONS ON COMPONENTS,PACKAGING AND MUNUFACTURING TECHNOLOGY》;20130828;第4卷(第1期);全文 *

Also Published As

Publication number Publication date
CN106486736A (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
CN106486736B (zh) 立体式电磁干扰抑制结构及具有该立体式电磁干扰抑制结构的电子装置
CN103781275B (zh) 高频信号线路
US8047879B2 (en) Printed wiring boards and communication connectors having series inductor-capacitor crosstalk compensation circuits that share a common inductor
US10741303B2 (en) Transmission line, flat cable, and electronic device
CN105657964B (zh) 高频信号线路及包括该高频信号线路的电子设备
EP2701471B1 (en) High speed input/output connection interface element and interconnection system with reduced cross-talk
CN102986308A (zh) 高频信号线路
US20140133114A1 (en) Multilayer circuit substrate
US9967968B2 (en) 3D EMI suppression structure and electronic device having the same
CN106663899B (zh) 包括改进回波损耗的低阻抗传输线段的通信连接器及相关方法
JP2019103125A (ja) Rfデバイス
CN103580642B (zh) 用于去除噪声的滤波器
JP5855516B2 (ja) 導体パターン及びこれを含むコイル部品
JP2018195984A (ja) 単層薄膜コモンモードフィルタ
TWI672990B (zh) 立體式電磁干擾抑制結構及具有該立體式電磁干擾抑制結構之電子裝置
US9668390B2 (en) Electromagnetic interference suppressing structure and electronic device having the same
US9036364B1 (en) Circuit board with signal layers of different dimensions to communicate signals of different frequencies
US7817008B2 (en) Magnetic element
KR102318866B1 (ko) 접지된 고속 통신 잭
US9899776B2 (en) High speed communication jack
US7804167B2 (en) Wire bond integrated circuit package for high speed I/O
US20200352024A1 (en) Structure and wiring substrate
EP4227966A1 (en) Common-mode filter and terminal device
US20220159823A1 (en) Circuit board structure for increasing isolation
CN107404800A (zh) 配线电路基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant