TWI672990B - 立體式電磁干擾抑制結構及具有該立體式電磁干擾抑制結構之電子裝置 - Google Patents

Abstract

本案係揭露一種電磁干擾抑制結構及具有該電磁干擾抑制結構之電子裝置，藉由共面波導結構、分隔層及諧振層的配置，而於該共面波導結構下更藉由分隔層內的導電連接部連接下方之諧振層的導體部，這樣的立體結構搭配下將可進一步將電磁干擾的抑制效果予以提升，達到更優越的電磁干擾抑制效果。

Description

立體式電磁干擾抑制結構及具有該立體式電磁干擾抑制 結構之電子裝置

本發明係關於一種降低電磁干擾的結構及使用其之電子裝置，更特別的是關於一種應用共面波導(Co-Planar Waveguide,CPW)的立體式電磁干擾抑制結構及具有該立體式電磁干擾抑制結構之電子裝置。

隨著運作電子系統之各種電腦設備、電腦主機、手持式電子裝置、行動通訊設備等電子設備與裝置的日益普及與發展，電子運作下的系統皆無可避免地受到越來越多的外來或內部自身的電磁干擾(EMI)，其干擾源可能由外部之其他電子設備所產生或由電子設備內部自身之其他電路所產生。EMI的抑制對象主要分為輻射性(Radiated)的電磁干擾與傳導性(Conducted)的電磁干擾，輻射性EMI是直接經由開放空間傳遞，不須要經由傳輸介質，故一般係以遮蔽(Shielding)、接地(Grounding)等方式來解決；而傳導性EMI，它是經由電源或訊號線路來傳遞雜訊的，故就電子裝置內的一訊號線路來說，該電子裝置內部的其他線路以及與該電子裝置做外部連接的線路，就會對該訊號線路產生傳導性EMI而互相干擾。

因此，電磁干擾是任何高速數位設計下之電子電路都無法迴避的問題，尤其以高速資料傳輸的差動訊號(differential signal)在訊號傳輸上會遭遇的 共模雜訊甚為嚴重，該共模雜訊產生的電磁干擾會進一步地影響裝置或設備上之無線通訊系統。

舉例來說，圖1係電子裝置內部線路之共模雜訊的干擾示意圖，該圖係示例出：串音(crosstalk)1、彎折(bend)2、導線長度不匹配3(length mismatch)、受限於線路佈局4(layout requirement)等的干擾現象。上述此等干擾皆會對無線傳輸系統產生影響，進而使無線通訊模組對無線訊號的收發產生困難，因此，有必要對這些干擾進行抑制。

傳統上，常在電路上配置共模扼流圈(common mode choke)的元件來進行共模雜訊的抑制，然而，由於高磁導率的磁芯在高頻段並無法有效維持高導磁率，反而呈現衰退的現象，這使得共模扼流圈並無法適用於高速資料傳輸下的共模雜訊抑制。

本發明之一目的在於進一步降低訊號傳輸過程中之共模雜訊的產生。

為達上述目的及其他目的，本發明提出一種立體式電磁干擾抑制結構，係配置於一多層基板10中且堆疊於至少一差動對訊號傳輸線的垂直軸向上，該至少一差動對訊號傳輸線20係配置於該多層基板的第一層110上，該立體式電磁干擾抑制結構包含：一共面波導結構、一分隔層及一諧振層；該共面波導結構係配置於該多層基板的第二層，具有一導線帶、分別位於該導線帶兩側且與該導線帶相間隔一第一分隔槽的二接地部、及位於各該接地部內的一缺陷槽，各該缺陷槽係透過一延伸槽與相鄰之該第一分隔槽耦接；該分隔層係配 置於該多層基板的第三層，具有貫通該分隔層且耦接該導線帶的一導電連接部；該諧振層，係配置於該多層基板的第四層，具有一導體部及分別位於該導體部兩側且與該導體部相間隔一第二分隔槽的二接地導體部，該導體部係耦接該分隔層中的該導電連接部。

於本發明之一實施例中，配置於該多層基板第二層中的該二缺陷槽係對稱於該導線帶。

於本發明之一實施例中，該缺陷槽於該共面波導結構的俯視方向上係呈一矩形、一多邊形或一S形。

於本發明之一實施例中，該導線帶及該導體部的延伸方向與該至少一差動對訊號傳輸線的走向係呈平行，該第一分隔槽係延伸至該導線帶的兩端而環繞該導線帶，該第二分隔槽係延伸至該導體部的兩端而環繞該導體部。

於本發明之一實施例中，該導線帶的寬度係大於相鄰之二差動對訊號傳輸線於該多層基板之第一層上所佔有的總寬度。

於本發明之一實施例中，該導體部的寬度係大於該導線帶的寬度。

於本發明之一實施例中，該缺陷槽的周長係對應所需抑制的一共模訊號，該共模訊號係流經該至少一差動對訊號傳輸線且具有一特定頻率範圍。

為達上述目的及其他目的，本發明復提出一種具有立體式電磁干擾抑制結構之電子裝置，包含：一多層基板；二訊號接點，係設於該多層基板之第一層上；一差動對訊號傳輸線，係包含設於該多層基板之第一層上的第一及第二訊號線，該第一及第二訊號線係連接於該訊號接點之間，以作為該二訊號接點間的傳輸通道；及前述之立體式電磁干擾抑制結構。

於本發明之一實施例中，該導線帶係具有50歐姆的阻抗。

藉此，本發明藉由在共面波導結構下進一步配置諧振層的方式，來進一步抑制差動對訊號傳輸線所產生的共模干擾，且基於此架構，本發明之二接地凹槽結構無須橫跨該差動對正下方的區域，進而不會對差動對產生額外的電磁干擾，而可提供更優越的電磁干擾抑制效果

立體式對稱地設於該差動對兩側之該多層基板的第二層上的二接地凹槽結構，與差動對的訊號傳輸線形成一種共平面波導結構，可有效抑制差動對的共模干擾，且基於此架構，在電子裝置之訊號饋出端與電子裝置內部元件之訊號輸出端間的傳輸線下方配置本發明之立體式電磁干擾抑制結構，係可提供更優越的電磁干擾抑制效果，使得訊號的傳輸品質能不受影響而更加穩定。

1‧‧‧串音的干擾現象

2‧‧‧彎折的干擾現象

3‧‧‧導線長度不匹配的干擾現象

4‧‧‧線路佈局限制下的干擾現象

21‧‧‧差動對訊號傳輸線

22‧‧‧差動對訊號傳輸線

110‧‧‧多層基板的第一層

120‧‧‧共面波導結構(多層基板的第二層)

122‧‧‧導線帶

124‧‧‧第一分隔槽

126‧‧‧接地部

1261‧‧‧接地部

1261a‧‧‧缺陷槽

1263‧‧‧接地部

1263a‧‧‧缺陷槽

128‧‧‧延伸槽

130‧‧‧分隔層(多層基板的第三層)

132‧‧‧導電連接部

140‧‧‧諧振層(多層基板的第四層)

142‧‧‧導體部

144‧‧‧第二分隔槽

1461‧‧‧接地導體部

1463‧‧‧接地導體部

231‧‧‧訊號接點

232‧‧‧訊號接點

A‧‧‧區域

A1‧‧‧區域

A2‧‧‧控制晶片

O‧‧‧訊號輸出端子

S‧‧‧差動訊號對訊號線

〔圖1〕係為電子裝置受外部連接裝置之共模雜訊的干擾示意圖。

〔圖2〕係為本發明一實施例中之立體式電磁干擾抑制結構的俯視圖。

〔圖3〕係為圖2中之A-A剖面線下的剖面視圖。

〔圖4(a)〕係為圖2中之多層基板的第一層的俯視圖。

〔圖4(b)〕係為圖2中之多層基板的第二層的俯視圖。

〔圖4(c)〕係為圖2中之多層基板的第三層的俯視圖。

〔圖4(d)〕係為圖2中之多層基板的第四層的俯視圖。

〔圖5〕係為本發明另一實施例中之立體式電磁干擾抑制結構的俯視圖。

〔圖6(a)〕係為圖5中之多層基板的第一層的俯視圖。

〔圖6(b)〕係為圖5中之多層基板的第二層的俯視圖。

〔圖6(c)〕係為圖5中之多層基板的第三層的俯視圖。

〔圖6(d)〕係為圖5中之多層基板的第四層的俯視圖。

〔圖7〕係為配置本發明之立體式電磁干擾抑制結構下的等效電路圖。

〔圖8〕係為本發明再一實施例中之電磁干擾抑制結構的俯視圖。

〔圖9〕係為配置有本發明之立體式電磁干擾抑制結構下差動訊號於傳輸時的雜訊抑制示意圖。

〔圖10〕係為配置有本發明之立體式電磁干擾抑制結構下一固態硬碟(SSD)於運作時所輻射出之無線訊號的頻譜圖。

為充分瞭解本發明之目的、特徵及功效，茲藉由下述具體之實施例，並配合所附之圖式，對本發明做一詳細說明，說明如後：本發明所稱之各層疊結構中，於描述一層疊結構時，該層可為單一層或複數層的複合結構。舉例來說，當提及一第一層與一疊合於該第一層下方的第二層時，該第一層可為單層結構或複數層複合結構下的統稱，該第二層亦然。此外，本發明提及之第一層、第二層、第三層、第四層等的編號係描述其順序，但並未限制兩層的中間就沒有其他層疊結構，當然，如同前面所述，單一層亦可為複合式的層疊結構的總稱。

首先請同時參閱圖2及圖3，圖2係為本發明一實施例中之立體式電磁干擾抑制結構的俯視圖，圖3係為圖2中之A-A剖面線下的剖面視圖。此外，於圖2中係以不同的虛線來表示位於多層基板中的特殊結構。

如圖2及圖3所示，多層基板的第一層110上係堆疊至少一差動對訊號傳輸線21、22，且在該至少一差動對訊號傳輸線21、22的垂直軸向上係配置有本發明之立體式電磁干擾抑制結構，該立體式電磁干擾抑制結構包含：一共面波導結構120、一分隔層130及一諧振層140。

該共面波導結構120係配置於該多層基板的第二層。該共面波導結構120具有一導線帶122、接地部(1261、1263)、及缺陷槽(1261a、1263a)。二接地部(1261、1263)係分別位於該導線帶122兩側且與該導線帶122相間隔一第一分隔槽124。二缺陷槽(1261a、1263a)係位於各該接地部(1261、1263)內。各該缺陷槽(1261a、1263a)係透過一延伸槽128與相鄰之該第一分隔槽124耦接。於一實施例中，該等槽係為凹槽且簍空。

該分隔層130係配置於該多層基板的第三層。該分隔層130具有貫通該分隔層130且耦接該導線帶122的一導電連接部132。

該諧振層140係配置於該多層基板的第四層。該諧振層140具有一導體部142及分別位於該導體部142兩側且與該導體部142相間隔一第二分隔槽144的二接地導體部(1461、1463)，該導體部142係耦接該分隔層130中的該導電連接部132。

所述的多層基板的第一層110及該分隔層130係為介電層，為非導電材料；該共面波導結構120、導電連接部132、及該諧振層140則由包含金屬的導電材料所製成，例如：氮化鈦、氮化鉭、矽化鎳、矽化鈷、銀、鋁、銅、鎢、 鈦、鉭、碳化鉭(TaC)、氮矽化鉭(TaSiN)、氮碳化鉭(TaCN)、鋁化鈦(TiAl)、氮鋁化鈦(TiAlN)、金屬合金、其他合適材料或前述之組合。差動對訊號傳輸線(21、22)可包含使用與該共面波導結構120、導電連接部132、及該諧振層140相同或不同的材料。

如圖2及圖3所示，本發明較佳地，配置於該多層基板第二層中的該二缺陷槽(1261a、1263a)係對稱於該導線帶122，此外，該二缺陷槽(1261a、1263a)於該共面波導結構120的俯視方向上係可呈一矩形、一多邊形或一S形，且當該二缺陷槽(1261a、1263a)為非矩形以外的形狀時，係映射對稱於該導線帶122。

接著請同時參閱圖4(a)、圖4(b)、圖4(c)、及圖4(d)，該等圖式係分別為圖2中之多層基板的第一、二、三、四層的俯視圖。該等俯視圖係可明確顯示出各層疊的結構。應注意的是，圖4(a)、圖4(b)、圖4(c)、及圖4(d)中係以該等槽結構為簍空之完全貫通的方式來顯示(圖式中留白處)，該等層結構基於半導體製程上的蝕刻程度或其他因素，亦可能非完全貫通。

於圖4(b)中，該二缺陷槽(1261a、1263a)的俯視圖案即可根據需要而做變化，於各種實施態樣下，係可透過幾何形狀的控制來達到不同的電磁干擾(EMI)抑制效果，其係根據所需抑制之流經該差動對訊號傳輸線(21、22)的特定頻率範圍的共模訊號來決定，藉由該二缺陷槽(1261a、1263a)的周長來對應，亦即，透過該二缺陷槽(1261a、1263a)的形狀大小即可決定其周長，進而可決定出一部分的雜訊抑制能力。

於圖4(c)中，該導電連接部132係以圓柱狀來作為示例，其他形狀皆可適用本發明，並不侷限於圖式中的形狀。此外，該導電連接部132的主要 功用在於導通該導線帶122與該導體部142，亦即，該導電連接部132只要能導通該導線帶122與該導體部142即可，並不侷限於圖式中的位置。

請再參閱圖3，在本發明之立體式電磁干擾抑制結構的配置下，將形成一種特殊的電氣特性，隨著該等層疊結構的搭配，使得在該差動對訊號傳輸線(21、22)的下方形成電流向下流動所造成的電桿、電容效應，且該等結構更影響著電力線的疏密，其中，於一較佳實施例中，在該導線帶122的寬度大於相鄰之二差動對訊號傳輸線(21、22)於該多層基板之第一層110上所佔有的總寬度(差動對訊號傳輸線21、22本身之寬度加上二者間之間距所總和的寬度值)，以及該導體部142的寬度大於該導線帶122的寬度時，有更佳的電力線密度，達到更佳的抑制效果。

接著請同時參閱圖5、圖6(a)、圖6(b)、圖6(c)、及圖6(d)，圖5係為本發明另一實施例中之立體式電磁干擾抑制結構的俯視圖。圖6(a)、圖6(b)、圖6(c)、及圖6(d)係分別為圖5中之多層基板的第一、二、三、四層的俯視圖。

如圖所示，本發明較佳地，該導線帶122及該導體部142的延伸方向與該至少一差動對訊號傳輸線(21、22)的走向係呈平行，該第一分隔槽124係延伸至該導線帶122的兩端而環繞該導線帶122，該第二分隔槽144係延伸至該導體部142的兩端而環繞該導體部142。其中，於圖5中，設於該多層基板之第一層110上且位於該差動對訊號傳輸線(21、22)兩端的二訊號接點(231、232)，係以該差動對訊號傳輸線(21、22)作為傳輸通道，因此，透過本發明之立體式電磁干擾抑制結構的配置，該二訊號接點(231、232)就不亦向外輻射出電磁干擾，此等結構尤其適用於電子產品的外接埠與內部電子元件間的訊號線的垂直軸向上，亦 即，無論配置於上方或下方皆可達到電磁干擾抑制效果。此外，值得一提的是，該導線帶122較佳地係被設定為具有50歐姆的阻抗。

接著請參閱圖7，係為配置本發明之立體式電磁干擾抑制結構下的等效電路圖。差動對之訊號傳輸線(21、22)間會因互感及互容效應而生成電感及電容，導線帶122與第一分隔槽124產生兩個並聯的電容效應，分隔層130在導電連接部132的作用下可形成電感及電容效應，諧振層140則提供了電容效應，接地部126則進一步形成電感及電容效應。其中，接地部126之圖案的周長即可更進一步影響電感及電容值，以設定出更佳的電磁干擾抑制效果。

接著請參閱圖8，係為本發明再一實施例中之電磁干擾抑制結構的俯視圖。該二缺陷槽(1261a、1263a)於該共面波導結構120的俯視方向上於本實施例中係以S形來配置，以在有限面積內取得最大的周長，進而獲得較佳的電磁干擾抑制效果。此外，除了矩形、S形之配置外，其他各種變化的形狀如：多邊形、圓形、不規則條狀形(即S形的更加曲折化，用以延伸出更多的周長)等皆可適用本發明。

接著請參閱圖9，係為配置有本發明之立體式電磁干擾抑制結構下差動訊號於傳輸時的雜訊抑制示意圖。如圖所示，在採用了本發明的架構下，使得5~6Ghz頻率範圍(如圖中的箭頭所指)左右的訊號可被抑制到-10dB以下，且在靠近5Ghz頻率範圍的訊號更可被抑制到-25dB以下，前述之頻帶的設計是以筆記型電腦上的示例來舉例，因筆記型電腦中的無線通訊會使用6GHz附近的傳輸頻帶，故在使用本發明之架構後，舉例來說，即可有效抑制筆記型電腦內部線路本來會產生的共模雜訊，進而可讓6GHz附近頻帶的無線傳輸不受干擾。

接著請參閱圖10，係為配置有本發明之立體式電磁干擾抑制結構下一固態硬碟(Solid State Disk,SSD)於運作時所輻射出之無線訊號的頻譜圖。圖中區域A所顯示的即為在固態硬碟(SSD)於運作時，擷取方框之區域A內的無線訊號頻譜圖，用以顯示出該區域A內的無線訊號干擾情況，且該區域A係涵蓋控制晶片(A2所指處，控制晶片A2右方的黑色區塊即為FLASH記憶體模組)以及訊號輸出端子O。由控制晶片A2之位置上所生成的頻譜圖即可視得該晶片於高速運作下係輻射出大量的電磁波，這樣干擾訊號往往會循著差動訊號對訊號線S(區域A1)而被傳遞至訊號輸出端子O，進而由該訊號輸出端子O處輻射而出對外造成干擾。然而，在差動訊號對訊號線S下配置有本發明之立體式電磁干擾抑制結構後，可明顯視得訊號輸出端子O處的電磁波頻譜密度低於控制晶片A2之位置上的電磁波頻譜密度。

綜合上述，透過共面波導結構120、分隔層130及諧振層140的共同搭配下，本發明係可提供更優越的電磁干擾抑制效果，而有助於其他訊號傳輸品質的改進。

本發明在上文中已以較佳實施例揭露，然熟習本項技術者應理解的是，該實施例僅用於描繪本發明，而不應解讀為限制本發明之範圍。應注意的是，舉凡與該實施例等效之變化與置換，均應設為涵蓋於本發明之範疇內。因此，本發明之保護範圍當以申請專利範圍所界定者為準。

Claims (14)

1. 一種立體式電磁干擾抑制結構，係配置於一多層基板中且堆疊於至少一差動對訊號傳輸線的垂直軸向上，該至少一差動對訊號傳輸線係配置於該多層基板的第一層上，該立體式電磁干擾抑制結構包含：一共面波導結構，係配置於該多層基板的第二層，具有一導線帶、分別位於該導線帶兩側且與該導線帶相間隔一第一分隔槽的二接地部、及分別位於各該接地部內的二缺陷槽，各該缺陷槽係透過一延伸槽與相鄰之該第一分隔槽耦接；一分隔層，係配置於該多層基板的第三層，具有貫通該分隔層且耦接該導線帶的一導電連接部；及一諧振層，係配置於該多層基板的第四層，具有一導體部及分別位於該導體部兩側且與該導體部相間隔一第二分隔槽的二接地導體部，該導體部係耦接該分隔層中的該導電連接部。
2. 如請求項第1項所述之立體式電磁干擾抑制結構，其中配置於該多層基板第二層中的該二缺陷槽係對稱於該導線帶。
3. 如請求項第2項所述之立體式電磁干擾抑制結構，其中該缺陷槽於該共面波導結構的俯視方向上係呈一矩形、一多邊形或一S形。
4. 如請求項第1至3項中任一項所述之立體式電磁干擾抑制結構，其中該導線帶及該導體部的延伸方向與該至少一差動對訊號傳輸線的走向係呈平行，該第一分隔槽係延伸至該導線帶的兩端而環繞 該導線帶，該第二分隔槽係延伸至該導體部的兩端而環繞該導體部。
5. 如請求項第4項所述之立體式電磁干擾抑制結構，其中該導線帶的寬度係大於相鄰之二差動對訊號傳輸線於該多層基板之第一層上所佔有的總寬度。
6. 如請求項第5項所述之立體式電磁干擾抑制結構，其中該導體部的寬度係大於該導線帶的寬度。
7. 如請求項第6項所述之立體式電磁干擾抑制結構，其中該缺陷槽的周長係對應所需抑制的一共模訊號，該共模訊號係流經該至少一差動對訊號傳輸線且具有一特定頻率範圍。
8. 一種具有立體式電磁干擾抑制結構之電子裝置，包含：一多層基板；二訊號接點，係設於該多層基板之第一層上；二差動對訊號傳輸線，係包含設於該多層基板之第一層上的第一及第二訊號線，該第一及第二訊號線係連接於該訊號接點之間，以作為該二訊號接點間的傳輸通道；及一立體式電磁干擾抑制結構，係配置於該二差動對訊號傳輸線下方的該多層基板中，包含：一共面波導結構，係配置於該多層基板的第二層，具有一導線帶、分別位於該導線帶兩側且與該導線帶相間隔一第一分隔槽的二接地部、及分別位於各該接地部內的二缺陷槽，各該缺陷槽係透過一延伸槽與相鄰之該第一分隔槽耦接； 一分隔層，係配置於該多層基板的第三層，具有貫通該分隔層且耦接該導線帶的一導電連接部；及一諧振層，係配置於該多層基板的第四層，具有一導體部及分別位於該導體部兩側且與該導體部相間隔一第二分隔槽的二接地導體部，該導體部係耦接該分隔層中的該導電連接部。
9. 如請求項第8項所述之電子裝置，其中該導線帶及該導體部的延伸方向與該至少一差動對訊號傳輸線的走向係呈平行，該第一分隔槽係延伸至該導線帶的兩端而環繞該導線帶，該第二分隔槽係延伸至該導體部的兩端而環繞該導體部。
10. 如請求項第9項所述之電子裝置，其中配置於該多層基板第二層中的該二缺陷槽係對稱於該導線帶。
11. 如請求項第10項所述之電子裝置，其中該缺陷槽於該共面波導結構的俯視方向上係呈一矩形、一多邊形或一S形。
12. 如請求項第11項所述之電子裝置，其中該導線帶的寬度係大於相鄰之二差動對訊號傳輸線於該多層基板之第一層上所佔有的總寬度，該導體部的寬度係大於該導線帶的寬度。
13. 如請求項第12項所述之電子裝置，其中該缺陷槽的周長係對應所需抑制的一共模訊號，該共模訊號係流經該至少一差動對訊號傳輸線且具有一特定頻率範圍。
14. 如請求項第8至13項中任一項所述之電子裝置，其中該導線帶係具有50歐姆的阻抗。