CN203015271U - 印制电路板 - Google Patents

印制电路板 Download PDF

Info

Publication number
CN203015271U
CN203015271U CN 201220716814 CN201220716814U CN203015271U CN 203015271 U CN203015271 U CN 203015271U CN 201220716814 CN201220716814 CN 201220716814 CN 201220716814 U CN201220716814 U CN 201220716814U CN 203015271 U CN203015271 U CN 203015271U
Authority
CN
China
Prior art keywords
conductive layer
circuit board
printed circuit
layer
ground plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 201220716814
Other languages
English (en)
Inventor
童鸣凯
马丁·费舍尼德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S China Co Ltd
Original Assignee
AT&S China Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S China Co Ltd filed Critical AT&S China Co Ltd
Priority to CN 201220716814 priority Critical patent/CN203015271U/zh
Application granted granted Critical
Publication of CN203015271U publication Critical patent/CN203015271U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

包含导电层的印制电路板(9),该些导电层由以介质物料制成的绝缘层(14、16)分隔,至少一个第一导电层(11)被图案化并带有至少一条信号线(12、13),借此导电接地面包括与该至少一条信号线相关并沿其延伸的接地区。以导电物料制成的薄的接地层(18)被置于该绝缘层(14)内,其将该第一导电层(11)和该随后的第二导电层(15)分隔,该薄的接地层仅在该至少一条信号线的电磁有效区域中沿其延伸,而该以导电物料制成的薄的接地层(18)与带有至少一条信号线(12、13)的第一导电层(11)之间的距离(d1),较该随后的第二导电层(15)与该第一导电层(11)之间的距离(d)短。

Description

印制电路板
技术领域
本实用新型涉及印制电路板(PCB),特别是涉及包含导电层的印制电路板,该些导电层由以介质物料制成的绝缘层分隔,至少一个导电层被图案化并带有至少一条信号线,借此导电接地面包括与该至少一条线号线相关并沿其延伸的接地区。
背景技术
不断微型化和极高的电子组件密度,以及以高速传输大量数据的必要,可对PCB的信号完整性造成严重问题。在此的一具体问题是将信号线配置成具预定阻抗的需求。为免在与其他信号线的接口处因反射作用而丢失信号,必须在制造PCB期间已尽可能准确地调整好线路阻抗。漏电电流(其应减至最低)构成另一问题。分歧的返回电流路径会导致噪声场带来更大的影响。该些电流路径可被视为天线,接收和传送信号能量,进而产生电磁干扰。
EP1443811A2处理了当中的部分问题,并公开了带有信号线的多层PCB,该些信号线适用于在800MHz和以上操作的系统。
图1为带有三个导电层的PCB的截面图,而该些导电层由两个介质绝缘层分隔。在此常规PCB1的例子中,该底层2为以导电物料(主要为铜)结构化而成的层,带有两条信号线3、4。设置了另一导电层6作为接地面,由介质层5分隔。这导电层亦可为结构化的,然而与该些信号线在“电气上”临近的这层6被制成连续的。接着该导电层的是另一介质绝缘层7而在此的最上层为另一导电层8,其可以公知的方式结构化。电磁场线以虚线示意性地表示。
该信号传输线的阻抗为该些信号线3、4和地面之间的距离(还有其他)的函数,主要由该导电层6、该些线3、4的宽度和介质层5的相对介电常数εr来限定。在信号线的特定宽度下,可通过使用带有较低相对介电常数εr的介质层和/或通过增长该信号线和该导电层6之间的距离来达到较高阻抗。由于在多数情况下,相对介电常数是由市售物料而定的,主要为半固化片、FR4(用于玻璃增强环氧层压板的常用标号)、聚酰亚胺等,因此须增加该些信号线3、4和该导电层6之间的距离,其会相应地导致该PCB的厚度不必要地增加。对具单一介质层的带状线而言,要对HDI(高密度互连)PCB进行多层微导孔板叠构,以达到目前的标准阻抗要求90–110欧姆是几乎不可能的。这为设计者带来了压力,其有时只是为了达到所需的阻抗,便须在该叠构的某一些狭窄区域引入额外的层。须进一步提到,为了减低在高频应用中的电子信号丢失,该PCB必须展现出低介电常数和低介电损耗。
发明内容
本实用新型的一目的为提供带有信号线的PCB,其带有预定阻抗,可在制造该PCB期间已调整好其阻抗。
本实用新型的另一方面为提供带有信号线的PCB,其信号完整性经已改善,如明确的返回电流路径。
本实用新型的又另一方面为提供减少了因所产生的电磁干扰而造成的问题的PCB。
本实用新型的又一目的为提供带有信号线的PCB,尽管其厚度较薄但在高频区域中仍可减低信号丢失。
因此,本实用新型提供了包含导电层的印制电路板,该些导电层由以介质物料制成的绝缘层分隔,至少一个第一导电层被图案化并带有至少一条信号线,借此导电接地面包括与该至少一条信号线相关并沿其延伸的接地区。以导电物料制成的薄的接地层被置于将该第一导电层和随后的第二导电层分隔的绝缘层内,该薄的接地层仅在该至少一条信号线的电磁有效区域中沿其延伸,而该以导电物料制成的薄的接地层与带有至少一条信号线的导电层之间的距离,较随后的第二导电层与该第一导电层之间的距离短。
在优选实施例中,该至少一条信号线在本质上与该薄层区域相对应的区域中被绝缘介质膜覆盖,该以导电物料制成的薄层被置于此膜上。有利地,该绝缘介质膜为粘合膜,具有将该以导电物料制成的薄层粘至该或该些信号线的额外用途。而另一方面,该介质膜可为印制介质层。
该薄层可为金属膜,优选为银膜。
在优选实施例中,将带有至少一条信号线的导电层和随后的导电层分隔的绝缘层为半固化片。
该第一结构化的导电层包括有利地被设置在芯架上的该至少一条信号线。该芯架可由FR4和/或聚酰亚胺物料组成。
本实用新型的优选实施例可进一步包括至少一个底层、第一结构化的导电层,其包括设置在该芯架上的至少一条信号线、随后是第一半固化层,在其中带有薄导电层,以及第二导电层。在有利的修改方案中,该第二导电层随后的是第二半固化层和第三导电层。
根据本实用新型的印制电路板可进一步包含两条并联地设置的差分信号线,而该薄导电层与两条信号线均相关。
附图说明
图1为根据现有技术带有两条信号线的PCB的示意性截面图。
图2为根据本实用新型的PCB的示意性截面图,其带有以导电物料制成的薄层,被置于将该至少一条信号线和随后的导电层分隔的绝缘层内。
具体实施方式
下文将参照附图对根据本实用新型的PCB实施例进行更详细的说明。为了避免重复说明,对相同或相似的部件使用了相同的附图标记。
如图2所示,根据本实用新型的印制电路板9包含底层,即底层10,其以介质物料制成,例如FR4物料或聚酰亚胺,并可为芯架。依次一层为第一导电层11,其建于该底层10上,该导电层被图案化并在本例子中带有两条信号线12、13,以垂直于图2的平面的方向延伸。举例来说,该些信号线12、13可用作差分信号线,优选的平常阻抗为90-110欧姆,而单一信号线为50欧姆。随带有该结构化的导电层11的底层10后的是第一半固化层14。
接下来的是第二导电层15,其可被图案化并由第二半固化层16覆盖。该电路板9的顶层为第三导电层17,其可被图案化并带有导体路径(未在该些附图中显示)。
以导电物料制成的薄的接地层18被置于该第一半固化层14内,其将带有该些信号线12、13的第一导电层11和该随后的第二导电层15分隔。该薄的接地层18仅在该些信号线12、13的电磁有效区域中沿其延伸,而该以导电物料制成的薄的接地层18与带有信号线12、13的第一导电层11之间的距离d1,较该随后的第二导电层15与该第一导电层11之间的距离d短。
在优选实施例中,该些信号线12、13在与该薄的接地层18区域本质上相对应的区域中被绝缘介质膜19覆盖,该以导电物料制成的薄的接地层18被置于此膜上。已发现,若该绝缘介质膜19为粘合膜而该以导电物料制成的薄的接地层18为金属膜,有利为银膜,则可达到简单的生产。当然,可使用其他导电膜,如金膜。由于银膜与粘合膜同时使用是有可能的,故此将不会在该些PCB表面上发生有关的凸起,并因此在大部分情况下,无须在该第一半固化片14中的该些信号线12、13中设有凹槽或类似者,或者将所述层结构化。在这方面须强调的是,图2仅为本实用新型的示意性表述亦非按比例绘制。
该电路板9的顶层为第三导电层17,其可被图案化并带有导体路径(未在该些附图中显示)。根本上,须注意图2仅示出了PCB带有对本实用新型而言属必要的特征的一部分。整体而言,印制电路板9的大小将较大,而层数亦将不会被限制于某一特定数量。举例来说,可仅由层10至15组成,省去层16和17。此外,PCB将带有导孔或微导孔将不同层的导体路径互相连接起来。在此,电场线同样以虚线示意性地表示,而应提及的是与信号线12、13相邻的第一导电层11的部分亦部分用作接地面。PCB9亦可为软性PCB或软硬结合PCB,而在此情况下,至少该PCB的软性部分可使用其他物料的介质层和较薄的导电层。
全赖本发明,现可以较低的成本实现对信号线非常有效的屏蔽。然而应清楚的是,本实用新型并非仅限于差分信号线,并可只包括一条或两条以上的信号线。
虽然上述内容是针对本实用新型的各种优选实施例,但应注意的是不背离所附权利要求所限定的本实用新型范围的变化和修改对技术人员而言将是显而易见的。

Claims (13)

1.印制电路板(9),所述印制电路板(9)包含导电层,该些导电层由以介质物料制成的绝缘层(14、16)分隔,至少一个第一导电层(11)被图案化并带有至少一条信号线(12、13),借此导电接地面包括与该至少一条信号线相关并沿其延伸的接地区,
其特征在于
以导电物料制成的薄的接地层(18)被置于该绝缘层(14)内,其将该第一导电层(11)和该随后的第二导电层(15)分隔,该薄的接地层仅在该至少一条信号线的电磁有效区域中沿其延伸,而该以导电物料制成的薄的接地层(18)与带有至少一条信号线(12、13)的第一导电层(11)之间的距离(d1),较该随后的第二导电层(15)与该第一导电层(11)之间的距离(d)短。
2.如权利要求1所述的印制电路板(9),其特征在于该至少一条信号线(12、13)在与该薄的接地层(18)区域相对应的区域中被绝缘介质膜(19)覆盖,该以导电物料制成的薄的接地层(18)被置于此膜上。
3.如权利要求2所述的印制电路板(9),其特征在于该绝缘介质膜(19)为粘合膜。
4.如权利要求2所述的印制电路板(9),其特征在于该绝缘介质膜(19)为印制介质层。
5.如权利要求2所述的印制电路板(9),其特征在于该以导电物料制成的薄的接地层(18)为金属膜。
6.如权利要求5所述的印制电路板(9),其特征在于薄的接地层为银膜。
7.如权利要求2所述的印制电路板(9),其特征在于将带有至少一条信号线(12、13)的第一导电层(11)和该随后的第二导电层(15)分隔的绝缘层(14)为半固化片。
8.如权利要求1所述的印制电路板(9),其特征在于该被结构化的第一导电层(11)包括被设置在底层(10)上的该至少一条信号线(12、13)。
9.如权利要求8所述的印制电路板(9),其特征在于该底层(10)由玻璃增强环氧层压板组成。
10.如权利要求8所述的印制电路板(9),其特征在于该底层(10)由聚酰亚胺物料组成。
11.如权利要求1所述的印制电路板(9),其特征在于其包含至少一个底层(10)、被结构化的第一导电层(11),其包括设置在芯架上的至少一条信号线(12、13)、随后是第一半固化层(14),在其中带有该薄的接地层(18),以及第二导电层(15)。
12.如权利要求11所述的印制电路板(9),其特征在于该第二导电层(15)随后的是第二半固化层(16)和第三导电层(17)。
13.如权利要求1所述的印制电路板(9),其特征在于其包含两条并联地设置的差分信号线,而该薄的接地层(18)与两条信号线(12、13)均相关。
CN 201220716814 2012-12-21 2012-12-21 印制电路板 Expired - Lifetime CN203015271U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220716814 CN203015271U (zh) 2012-12-21 2012-12-21 印制电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220716814 CN203015271U (zh) 2012-12-21 2012-12-21 印制电路板

Publications (1)

Publication Number Publication Date
CN203015271U true CN203015271U (zh) 2013-06-19

Family

ID=48606822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220716814 Expired - Lifetime CN203015271U (zh) 2012-12-21 2012-12-21 印制电路板

Country Status (1)

Country Link
CN (1) CN203015271U (zh)

Similar Documents

Publication Publication Date Title
US7530167B2 (en) Method of making a printed circuit board with low cross-talk noise
CN203040005U (zh) 印制电路板
US7478472B2 (en) Method of making circuitized substrate with signal wire shielding
WO2008047852A1 (en) Multilayer substrate
JP2004235629A (ja) 高速性能を有する印刷回路基板とその製造方法
US20100200276A1 (en) Implementations of twisted differential pairs on a circuit board
CN102448244A (zh) 用于高速信号设计的印刷电路板
WO2007120184A2 (en) Printed circuit boards for high-speed communication
US20110079422A1 (en) Multilayer substrate
JP6732723B2 (ja) 高周波伝送用プリント配線板
US20030196832A1 (en) Reconfigurable multilayer printed circuit board
US9967968B2 (en) 3D EMI suppression structure and electronic device having the same
CN109803481B (zh) 多层印刷电路板及制作多层印刷电路板的方法
US8035036B2 (en) Complementary mirror image embedded planar resistor architecture
US7209368B2 (en) Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making
CN204810807U (zh) 一种电磁屏蔽覆铜板及其在高速fpc线路板中的应用
CN203015272U (zh) 印制电路板
CN203015271U (zh) 印制电路板
KR100573494B1 (ko) 동축 라인이 내장된 인쇄 회로 기판 제조 방법
JP2006080162A (ja) プリント配線基板
CN112312682B (zh) 具有厚铜线路的电路板及其制作方法
CN114762460B (zh) 电路板及其制作方法
US20230262893A1 (en) Circuit board, manufacturing method thereof, and electronic device
WO2018063684A1 (en) 3d high-inductive ground plane for crosstalk reduction
WO2007080529A1 (en) Shielded cross-tie coplanar waveguide structure

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20130619

CX01 Expiry of patent term