TWI462386B - 濾波裝置與濾波電路 - Google Patents

濾波裝置與濾波電路 Download PDF

Info

Publication number
TWI462386B
TWI462386B TW100126662A TW100126662A TWI462386B TW I462386 B TWI462386 B TW I462386B TW 100126662 A TW100126662 A TW 100126662A TW 100126662 A TW100126662 A TW 100126662A TW I462386 B TWI462386 B TW I462386B
Authority
TW
Taiwan
Prior art keywords
plane
pair
capacitor
lossy
signal transmission
Prior art date
Application number
TW100126662A
Other languages
English (en)
Other versions
TW201306376A (zh
Inventor
Tzong Lin Wu
Chung Hao Tsai
Chih Ying Hsiao
Original Assignee
Univ Nat Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Taiwan filed Critical Univ Nat Taiwan
Priority to TW100126662A priority Critical patent/TWI462386B/zh
Publication of TW201306376A publication Critical patent/TW201306376A/zh
Application granted granted Critical
Publication of TWI462386B publication Critical patent/TWI462386B/zh

Links

Landscapes

  • Filters And Equalizers (AREA)

Description

濾波裝置與濾波電路
本發明係有關於一種濾波裝置與濾波電路，尤有關於兼可抑制共模雜訊與維持高速差動傳輸之濾波裝置與濾波電路。
電子產品在製造、生產、組裝、測試、搬運等過程當中，常會因為人為因素或外在環境因素形成放電路徑，使得蓄積的靜電產生放電之突波電流流入電子產品中，使電子產品遭受過度的電性應力破壞而造成永久性的損傷。這類型的損傷程度大多會導致電子產品無法正常操作，因此靜電防護之功能實是在設計電子產品時首要考量的需求之一。
除此之外，隨著產業界對差動傳輸之速度需求愈趨快速，如何抑制共模(common mode)之雜訊傳播，藉此減少共模雜訊與連接導線或屏蔽金屬所產生的電磁相容或電磁干擾之程度，取得較佳品質的有效訊號，此為設計電子產品時首要考量的需求之二。
目前主要的解決方法乃是在訊號線上並聯連接具備電容特性之二極體，如此可在傳送訊號時形成一開路，並且在靜電放電發生之際形成一短路路徑，因而得以將突波電流分流至接地面，故可防止突波電流流入電子產品。然而，若將此種具有電容特性之二極體並聯於訊號線，由於無法消耗靜電突波之能 量，使得此能量仍存在於接地面上，因此當此能量在基板邊緣處或其它容易產生輻射的電路結構部分輻射出時，仍舊會成為另一電磁干擾源，而無法解決電磁干擾的問題。因此，吾人仍需致力研發可維持差動信號完整性以達到共模雜訊抑制並兼具靜電防護功能之解決之道。
本發明之一目的係在提供一種濾波裝置與濾波電路，藉由適當放置損耗性元件及選用適當的元件特性，提供靜電突波之一能量損耗路徑，避免損傷電子產品。
本發明之另一目的係在提供一種濾波裝置與濾波電路，透過在共模雜訊之回流路徑上所設置的損耗性元件，抑制特定頻寬之訊號，較佳地是抑制共模雜訊之強度，維持差模訊號之完整性。
依據本發明之一實施態樣，提供一種濾波電路，包括一參考電位結構、一差動傳輸結構、一接地層及一接地結構。差動傳輸結構與參考電位結構電磁耦合，包括一對傳輸導體以傳輸差動訊號，此對傳輸導體並個別與參考電位結構電磁耦合。接地層電性連接一大地電位，接地結構電性連接參考電位結構，並經由至少一損耗性元件電性連接接地層，接地結構本身形成之一電感電阻串聯結構與參考電位結構及差動傳輸結構之電磁耦合形成一損耗性的電感電容共振結構，以抑制共模雜訊。
依據本發明之另一實施態樣，提供一種濾波裝置，包括一第一基板、一接地面、至少一金屬墊片、一對訊號傳輸線及一接地結構。第一基板包括一第一平面、一第二平面及一第三平面，第一平面設置於第一基板之一底部，第三平面設置於第二平面上方。接地面形成於第一平面，金屬墊片形成於第二平面，訊號傳輸線形成於第三平面。接地結構電性連接金屬墊片與接地面，包括至少一損耗性元件電性連接於金屬墊片與接地面之間。此對訊號傳輸線分別與金屬墊片電磁耦合，接地結構本身形成之一電感電阻串聯結構與金屬墊片及該對訊號傳輸線之電磁耦合形成一損耗性的電感電容共振結構，以抑制共模雜訊。
依據本發明之再一實施態樣，提供一種濾波裝置，包括一第一基板、一接地面、至少一金屬墊片、一對訊號傳輸線及一接地結構。第一基板包括一第一平面及一第二平面，第二平面設置於第一平面之上。接地面形成於第一平面。金屬墊片形成於第一平面，包括一第一凹陷部及一連接部，第一凹陷部環繞金屬墊片使接地面與金屬墊片分隔。訊號傳輸線設置於第二平面。接地結構電性連接金屬墊片與接地面，包括至少一損耗性元件電性連接於金屬墊片與接地面之間。該對訊號傳輸線分別與金屬墊片電磁耦合，接地結構本身形成之一電感電阻串聯結構與金屬墊片及該對訊號傳輸線之電磁耦合形成一損耗性的電感電容共振結構，以抑制共模雜訊。
依據本發明之又一實施態樣，提供一種濾波電路，包括一對輸入埠、一對輸出埠、一第一電容、一第二電容、一第三電容、複數個第一電感、複數個第二電感、一第三電感及至少一損耗性元件。輸入埠分別具有一第一端耦接於一第一電子訊號，一第二端電性連接一第一電感之一第一端。輸出埠分別具有一第一端輸出一第二電子訊號，一第二端電性連接一第二電感之一第一端，此些第二電感之一第二端分別耦接於前述第一電感之一第二端。第一電容電性連接於此些第一電感之第二端之間，第二電容具有一第一端電性連接於此些第一電感之一之第二端，一第二端耦接第三電容，第三電容並電性連接於此些第一電感之另一之第二端。第三電感耦接第二電容之第二端。損耗性元件具有一第一端串聯於第三電感及一第二端耦接於一接地端。
前述之濾波電路可選擇性地包括一第四電容耦接第二電容之第二端，或者包括一對第四電感、一第五電容、一第六電容及一第七電容。此些第四電感分別耦接於此些第一電感及此些第二電感之間，使此些第二電感之第二端經由第五電容耦接於此些第一電感，第五電容電性連接於此些第二電感之第二端之間，第六電容具有一第一端電性連接於此些第二電感之一之第二端，一第二端耦接第二電容、第三電容及第七電容，第七電容並電性連接於此些第二電感之另一之第二端。
依據本發明之另一實施態樣，提供一種濾波裝置，包括至 少兩個如前所述之濾波電路，其中此些濾波電路之一係以輸出埠耦接另一濾波電路之輸入埠。
前述之接地端或接地面可為任意形式之結構耦接於大地電位，舉例來說：經由複數個導通件形成之立體導體路徑連接大地電位，然而並不限於此。在本發明之部分實施態樣中，當接地面與金屬墊片一同設置於基板之一底面，而金屬墊片是以一凹陷部與金屬墊片分隔時，如此將接地面與金屬墊片設置在同一平面之作法可減少所需之金屬層數，進而簡化整體結構之複雜度。
損耗性元件可以具有損耗電能性質之任意元件，如：電阻、損耗基板或其他類型之損耗性元件，其與金屬墊片與接地面之間的電性連接關係可藉由電磁性耦合、直接接觸、各種形式之導體或導電路徑形成。舉例來說：第一基板可選擇性地包括複數個導通件穿設於第一平面、第二平面及第三平面之間，使損耗性元件電性連接於金屬墊片與接地面之間。因此，透過此些導通件，可使得損耗性元件電性連接金屬墊片，然而並不限於此。
其次，前述損耗性元件之數量並無限制，其之類型亦無限制，其可為電阻或基板形式，如：單一電阻、多個電阻並聯或串聯、內埋式電阻器、貼片式電阻器、鐵磁性基板、導電性基板或其他形式所形成之具損耗性材料，較佳地其電阻值係介在1~40歐姆之間之任意值。當損耗性元件為電阻時，其可為內 埋式電阻器埋設於第一基板中，或者可為貼片式電阻器設置於第一基板之外。其次，損耗性元件之設置位置亦無限制，舉例來說，可以是設置於第一平面與第二平面之間或者是訊號傳輸線之共模雜訊的回流路徑上以消耗靜電突波之能量，如：設置於連接部處、連接部與接地面之間、對應於訊號傳輸線之對稱中線處、或其他介於金屬墊片與接地面之間之任意位置，藉此損耗性元件可抑制訊號傳輸線之共模雜訊並提供靜電突波之能量損耗路徑或電磁波能量損耗性質。
前述接地結構可為單一導體、多個彼此連接的導體或其他形式的接地結構使金屬墊片與接地面電性連接。其次，接地結構可選擇性地包括至少一第四平面設置於第一基板之第一平面與第二平面之間，使複數個金屬貫孔穿設於第四平面之間，用以電性連接第四平面與第一平面及第二平面，且第四平面上形成至少一金屬導線用以連接此些金屬貫孔。
前述之一對訊號傳輸線可為任何形式之訊號傳輸線對應延伸於金屬墊片之上，較佳地，兩訊號傳輸線是以此對訊號傳輸線之一對稱中線形成對稱，使訊號傳輸線沿著此對稱中心線對稱地彎折延伸，然而為了更加凸顯本發明之特色，其較佳為差動訊號傳輸線。其次，訊號傳輸線的彎折延伸方向並無限制，舉例來說，其彎折延伸方向可平行於第三平面或垂直於第三平面的方向。當訊號傳輸線以垂直於第三平面的方向彎折延伸時，濾波電路可選擇性地包括有一第二基板設置於對訊號傳 輸線上方，使訊號傳輸線之一彎曲部之各彎曲曲段是穿設於第二基板內，且是對應於金屬墊片之位置進行設置，並對稱於訊號傳輸線之間的一對稱中心線。
是故，從上述中可以得知，本發明之濾波裝置與濾波電路可在金屬墊片與接地面之間的任意處設置損耗性元件，藉此消耗靜電放電的突波能量並兼可抑制共模雜訊的強度，而可維持差模訊號的完整性。
為進一步說明各實施例，本發明乃提供有圖式。此些圖式乃為本發明揭露內容之一部分，其主要係用以說明實施例，並可配合說明書之相關描述來解釋實施例的運作原理。配合參考這些內容，本領域具有通常知識者應能理解其他可能的實施方式以及本發明之優點。圖中的元件並未按比例繪製，而類似的元件符號通常用來表示類似的元件。
首先請參考第1圖，其顯示依據本發明第一實施例之濾波電路之功能方塊圖。如圖中所示，濾波電路100包括一差動傳輸結構101、一參考電位結構102、一具損耗性的接地結構103及一接地層104。差動傳輸結構101較佳是包括一對傳輸導體(圖中未示)以傳輸差動訊號。由於差動傳輸結構101與參考電位結構102之間產生電磁耦合(Electromagnetic coupling,EMC)而在其間形成耦合電容及耦合電感，使得傳輸導體彼此之間會 產生互電感(mutual induction)及互電容(mutual capacitance)。比如來說，此對傳輸導體為彼此對稱且/或平行之導線時，此對傳輸導體會個別與參考電位結構102產生電磁耦合。
參考電位結構102可為任意形狀之金屬平面。舉例來說，參考電位結構102可為平坦、弧形或波浪形之一平面，與差動傳輸結構101產生電磁耦合。
具損耗性的接地結構103電性連接參考電位結構102及接地層104，然而其與接地層104之間的電性連接路徑是經由一損耗性元件(圖中未示)，因此具損耗性的接地結構103在參考電位結構102及接地層104之間形成電感電阻串聯結構。此電感電阻串聯結構與參考電位結構102及差動傳輸結構101之間產生電磁耦合後將會形成一電感電容共振結構(inductance-capacitance resonant structure)(圖中未示)。
接地層104可透過任意方式電性連接一大地電位。
前述之電感電容共振結構可在特定的頻率產生串聯共振，對共模雜訊來說，此時相當於是低阻抗的環境，因此共模雜訊被順利導入大地電位。其次，此電感電容共振結構在另一特定頻率時會產生並聯共振，而形成對於共模雜訊來說是高阻抗的環境，因此共模雜訊將會被反射至原來的路徑，而產生類似於低阻抗時的反應，故可有效抑制共模雜訊。然而，另一方面，由於具損耗性的接地結構103與接地層104之間的電性連接路徑是經由一損耗性元件，當靜電放電發生時，此損耗性元 件可消耗靜電放電的突波能量，而有效防止靜電突波的能量蓄積在接地層104上，變成另一電磁干擾源。
另請參考第2圖，其顯示本實施例之第二實施例之濾波電路之示意圖。如圖中所示，濾波電路200之輸入埠I1 、I2 具有一第一端耦接於一第一電子訊號，如：輸入源之差動訊號，一第二端則是分別電性連接一第一電感L11 、L21 。輸出埠O1 、O2 之一端為輸出端，俾供輸出一第二電子訊號，即經濾波之輸出訊號，而其另一端則是電性連接第二電感L12 、L22 之另一端，此些第二電感L12 、L22 分別串聯於前述第一電感L11 、L21 。第一電容C1 之兩端分別電性連接於第一電感L11 、L21 與第二電感L12 、L22 耦接點。第二電容C2 具有一第一端電性連接於第二電感L12 與第一電感L11 耦接之一端，一第二端耦接第三電容C3 ，第三電容C3 並電性連接於第二電感L22 與第一電感L21 耦接之一端。電阻R具有一第一端經由彼此並聯之第三電感L3 及第四電容C4 耦接第二電容C2 耦接第三電容C3 之第二端，及一第二端耦接於一接地端。需注意的是，第四電容C4 為選擇性增加的元件。當靜電放電發生時，濾波電路200之電阻R可消耗靜電放電的突波能量，而有效防止靜電突波的能量蓄積在接地端上，變成另一電磁干擾源。
請參考第3圖，其顯示依據本發明一第三實施例之濾波電路之示意圖。為了簡單明確說明本實施例的特色，在此僅說明本實施例與第2圖的差異之處。如圖中所示，本實施例之濾波 電路300為一二階濾波電路，與第2圖的濾波電路200相較，額外包括了一對第四電感L13 、L23 、一第五電容C5 、一第六電容C6 及一第七電容C7 。此些第四電感L13 、L23 分別耦接於此些第一電感L11 、L21 及此些第二電感L12 、L22 之間，使此些第二電感L12 、L22 經由第五電容C5 耦接於此些第一電感L11 、L21 ，第五電容C5 電性連接於此些第二電感L12 、L22 之間，第六電容C6 具有一第一端電性連接於此些第二電感L12 ，一第二端耦接第二電容C2 、第三電容C3 及第七電容C7 ，第七電容C7 並電性連接於此些第二電感L22 。與第2圖的濾波電路200類似地，當靜電放電發生時，電阻R可消耗靜電放電的突波能量，而有效防止靜電突波的能量蓄積在接地端上，變成另一電磁干擾源。
請參考第4圖，其顯示依據本發明一第四實施例之濾波電路之示意圖。為了簡單明確說明本實施例的特色，在此僅說明本實施例與第2圖的差異之處。如圖中所示，本實施例之濾波電路400包括三組串聯之濾波電路200，此三組濾波裝置200可分別對應至不同實體結構。與第2圖的濾波電路200類似地，當靜電放電發生時，每組濾波裝置200中的電阻R可消耗靜電放電的突波能量，而有效防止靜電突波的能量蓄積在接地端上，變成另一電磁干擾源。
首先請一併參考第5圖及第6圖，其中第5圖顯示依據本發明第一實施例之濾波裝置之立體結構透視圖，第6圖顯示依 據本發明第一實施例之濾波裝置在AA'線段處之剖面示意圖。如圖中所示，濾波裝置5包括一基板10、一接地面12、一金屬墊片13、一對訊號傳輸線20及一接地結構30。基板10包括一第一平面P1、一第二平面P2、一第三平面P3及一第四平面P4。在此舉例第一平面P1設置在基板10之一底部，第三平面P3設置於第二平面P2上方，第四平面P4設置於第一平面P1及第二平面P2之間。在此是示例性地以一第一板層10A、一第二板層10B及一第三板層10C定義出第一平面P1、第二平面P2、第三平面P3及第四平面P4。其次，在本實施例中，示例性地將第二板層10B設置於第一板層10A及第三板層10C之間。
基板10之第一平面P1係耦接於大地電位而形成一接地面12，在此示例性地以設置於第一平面P1上之一金屬層耦接大地電位而形成接地面12。
金屬墊片13形成於基板10之第二平面P2。在此，金屬墊片13之外形示例性地以將形成於第二平面P2之金屬層製作出一矩形之金屬墊片13為例，然而無須限制於此，亦可為其他幾何形狀及其他形成方式製作。金屬墊片13與接地面12可透過任意方式形成電性連接，舉例來說，本實施例乃是經由接地結構30電性連接金屬墊片13與接地面12而形成電性連接路徑或產生電磁波能量損耗性質。
訊號傳輸線20形成於基板10之第三平面P3。在本實施例 中，訊號傳輸線20在一端耦接一電子訊號作為輸入訊號，並在另一端輸出另一電子訊號，此輸入的電子訊號較佳是一對差動訊號，更佳為一對高速傳輸之差動訊號，使訊號傳輸線20分別與金屬墊片13之間形成電磁耦合。
接地結構30包括一第一導通件111、一第二導通件112、一第三導通件113及一損耗性元件115。第一導通件111穿設於第一板層10A中，即第四平面P4及接地面12之間，並電性連接損耗性元件115與第三導通件113，第二導通件112穿設於第二板層10B中，即第四平面P4及第二平面P2之間，並電性連接第三導通件113與金屬墊片13，第三導通件113設置於第一板層10A及第二板層10B之間，即第四平面P4，並分別電性連接第一導通件111及第二導通件112。接地結構30本身形成之一電感電阻串聯結構與金屬墊片13及訊號傳輸線20之電磁耦合形成一電感電容共振(inductance-capacitance resonant)結構，以抑制共模雜訊。
由於電性連接於金屬墊片13與接地面12之間之損耗性元件115係設置於金屬墊片13與接地面12之間，故可產生抑制共模雜訊之效，並且降低濾波裝置1的品質因子，而可兼具防護靜電放電之功能。需注意的是，在此的損耗性元件115是以貼片式電阻器貼附於基板10之底面為例，然而在其他實施例中，亦可選用其他類型之損耗性元件115或設置方式。其次，在其他實施例中，基板內的平面、板層及導通件亦可作數量變 化，並不限於此。舉例來說，第一板層10A、第二板層10B及第三板層10C可為介電層，然不限於此，其中任一亦可為一損耗性基板，如：鐵磁性基板、導電性基板或其他形式所形成之具損耗性材料。假設為第二板層10B，使得接地結構30不僅以損耗性元件115設置在靜電突波回流路徑上，形成電性連接路徑，亦可藉由第二板層10B產生電磁波能量損耗性質。
另請參考第7圖，其顯示依據本發明一第二實施例之濾波裝置之剖面示意圖。為了簡單明確說明本實施例的特色，在此僅說明本實施例與第一實施例的差異之處。本實施例與第一實施例相較，主要在於更改接地結構30之損耗性元件115的設置方式為設置於基板10之第四平面P4。基於此種設置位置，損耗性元件115可選用內埋式電阻器埋設於基板10，因此透過第二導通件112、損耗性元件115及第一導通件111形成的導電路徑，可使金屬墊片13與接地面12電性連接，然而無須限制於此。
另請參考第8圖，其顯示依據本發明一第三實施例之濾波裝置之剖面示意圖。為了簡單明確說明本實施例的特色，在此僅說明本實施例與前一實施例的差異之處。本實施例與前一實施例相較，主要在於更改基板10之結構，包括一第一平面P1、一第二平面P2、一第三平面P3、一第四平面P4及一第五平面P5，類似地，第一平面P1、第二平面P2、第三平面P3、第四平面P4及第五平面P5係由一第一板層10A、一第二板層 10B、一第三板層10C及一第四板層10D定義。在本實施例中，示例性地將第二板層10B設置於第一板層10A及第三板層10C之間，將第四板層10D設置於第三板層10C上方，且第一板層10A、第二板層10B、第三板層10C及第四板層10D較佳是介電層，然不限於此。第一導通件111穿設於第四平面P4及接地面12之間，並電性連接接地面12與第三導通件113，第二導通件112穿設於第五平面P5及第二平面P2之間，並電性連接損耗性元件115與金屬墊片13，第四導通件114穿設於第五平面P5及第四平面P4之間，並電性連接損耗性元件115與第三導通件113，第三導通件113設置於第四平面P4，並電性連接第一導通件111及第四導通件114，因此可達成金屬墊片13與接地面12之間的電性連接。
此外，為了抑制頻率大約是1GHz以下，如：數MHz之共模雜訊，在此選用電阻值約1~40歐姆之電阻器作為損耗性元件，然而損耗性元件之電阻值並不限於此，亦可依據需求彈性調整。另請參考第9圖，其顯示本發明一實施例之濾波裝置與未加上損耗性元件之濾波裝置在1GHz以下的共模雜訊輸出波形模擬結果示意圖。從圖中可知，對於1GHz以下的頻率而言，濾波裝置之輸出波形(以虛線標示)確實較未加入損耗性元件之濾波裝置之輸出波形來得有效降低共模雜訊。
另請一併參考第10圖及第11圖，其中第10圖顯示依據本發明一第四實施例之濾波裝置之立體結構透視圖，第11圖顯 示依據本發明一第四實施例之濾波裝置之立體結構剖面示意圖。如圖中所示，濾波裝置4之接地面12係與金屬墊片13一同設置於基板10之底面上，且接地面12是以一第一凹陷部15與金屬墊片13分隔，唯在連接部14之處是與金屬墊片13電性連接，接地結構包括一損耗性元件115貼附於連接部14與接地面12之間，使損耗性元件115電性連接連接部14與接地面12。如此將接地面12與金屬墊片13設置在同一平面之作法可減少所需之金屬層數，進而簡化整體結構之複雜度。
另請參考第12圖，其顯示依據本發明一第五實施例之濾波裝置之立體結構剖面示意圖。為了簡單明確說明本實施例的特色，在此僅說明本實施例與前一實施例的差異之處。本實施例與前一實施例相較，主要在於更改訊號傳輸線22之折彎方向係以垂直於第三平面的Y方向彎折延伸時，濾波電路可選擇性地包括有一間隔層17設置於基板10上方及一第二基板18設置於對訊號傳輸線上方，使訊號傳輸線22之一彎曲部22A之各彎曲曲段是穿設於第二基板18內，且是對應於金屬墊片之位置進行設置，並對稱於訊號傳輸線22之間的一對稱中心線。
另請參考第13圖，其顯示依據本發明一第六實施例之濾波裝置之立體結構剖面示意圖。為了簡單明確說明本實施例的特色，在此僅說明本實施例與第四實施例的差異之處。本實施例與第四實施例相較，主要在於更改損耗性元件116的結構為 垂直於接地面12的方式折彎。
另請一併參考第14圖及第15圖，其中第14圖顯示依據本發明一第七實施例之濾波裝置之立體結構透視圖，第15圖顯示本實施例之濾波裝置之基板底面之部分結構示意圖。為了簡單明確說明本實施例的特色，在此僅說明本實施例與第四實施例的差異之處。如圖中所示，本實施例之濾波裝置7在基板10上設置的一對訊號傳輸線21包括一第一延伸部211、一曲折部212及一第二延伸部213，曲折部212連接於第一延伸部211及第二延伸部213之間，並曲折蜿蜒於金屬墊片13之上。更詳細地說，曲折部212之曲折蜿蜒方式是：其中之一訊號傳輸線21之曲折部212係對應上半部之金屬墊片13而來回曲折於金屬墊片13之上，另一訊號傳輸線21之曲折部212係對應下半部之金屬墊片13而曲折於金屬墊片13之上，此二訊號傳輸線21係以一對稱中線BB'形成對稱。藉由如此幾何設計的訊號傳輸線21與金屬墊片13之間的對應位置，可使得兩訊號傳輸線21之第一延伸部211及第二延伸部213分別與一電感等效，而曲折部212則是與多個阻抗等效，藉此在電性上產生多零點且寬頻之抑制帶，達成濾除鏈波之效。從第15圖中可以得知，金屬墊片13旁設置有一第二凹陷部16，第二凹陷部16中並設置有一電感電路41。類似地，損耗性元件30亦設置於連接部14上。
是故，從上述中可以得知，本發明之濾波裝置與濾波電路 可在金屬墊片與接地面之間的任意處設置損耗性元件，藉此提供靜電放電突波之一能量損耗路徑，並兼可抑制共模雜訊的強度，而可維持差模訊號的完整性。
以上敍述依據本發明多個不同實施例，其中各項特徵可以單一或不同結合方式實施。因此，本發明實施方式之揭露為闡明本發明原則之具體實施例，應不拘限本發明於所揭示的實施例。進一步言之，先前敍述及其附圖僅為本發明示範之用，並不受其限囿。其他元件之變化或組合皆可能，且不悖于本發明之精神與範圍。
1、2、3、4、5、6‧‧‧濾波裝置
10‧‧‧基板
12‧‧‧接地面
13‧‧‧金屬墊片
14‧‧‧連接部
15‧‧‧第一凹陷部
16‧‧‧第二凹陷部
17‧‧‧間隔層
18‧‧‧第二基板
20、21、22‧‧‧訊號傳輸線
30‧‧‧接地結構
40、41‧‧‧電感電路
100、200、300、400‧‧‧濾波電路
101‧‧‧差動傳輸結構
102‧‧‧參考電位結構
103‧‧‧接地結構
104‧‧‧接地層
10A‧‧‧第一板層
10B‧‧‧第二板層
10C‧‧‧第三板層
22A‧‧‧彎曲部
111‧‧‧第一導通件
112‧‧‧第二導通件
113‧‧‧第三導通件
114‧‧‧第四導通件
115、116‧‧‧損耗性元件
211‧‧‧第一延伸部
212‧‧‧曲折部
213‧‧‧第二延伸部
I1 、I2 ‧‧‧輸入埠
O1 、O2 ‧‧‧輸出埠
L11 、L21 ‧‧‧第一電感
L12 、L22 ‧‧‧第二電感
L3 ‧‧‧第三電感
L13 、L23 ‧‧‧第四電感
C1 ‧‧‧第一電容
C2 ‧‧‧第二電容
C3 ‧‧‧第三電容
C4 ‧‧‧第四電容
C5 ‧‧‧第五電容
C6 ‧‧‧第六電容
C7 ‧‧‧第七電容
R‧‧‧電阻
Port 1、Port 2‧‧‧輸入埠
Port 3、Port 4‧‧‧輸出埠
Z0 ‧‧‧阻抗
Z1 ‧‧‧第一阻抗
Z2 、Z3 、Z4 ‧‧‧第二阻抗
L1 ‧‧‧第一電感
L2 ‧‧‧第二電感
L3 ‧‧‧第三電感
P1‧‧‧第一平面
P2‧‧‧第二平面
P3‧‧‧第三平面
P4‧‧‧第四平面
P5‧‧‧第五平面
P、M‧‧‧連接點
AA'、BB'‧‧‧對稱中線
第1圖顯示依據本發明第一實施例之濾波電路之功能方塊圖。
第2圖顯示依據本發明第二實施例之濾波電路之功能方塊圖。
第3圖顯示依據本發明第三實施例之濾波電路之功能方塊圖。
第4圖顯示依據本發明第四實施例之濾波電路之功能方塊圖。
第5圖顯示依據本發明第一實施例之濾波裝置之立體結構透視圖。
第6圖顯示依據本發明第一實施例之濾波裝置之剖面示意 圖。
第7圖顯示依據本發明一第二實施例之濾波裝置之剖面示意圖。
第8圖顯示依據本發明一第三實施例之濾波裝置之剖面示意圖。
第9圖顯示依據本發明一實施例之濾波裝置與未加上損耗性元件之濾波裝置在1GHz以下的共模雜訊輸出波形模擬結果示意圖。
第10圖顯示依據本發明一第四實施例之濾波裝置之立體結構透視圖。
第11圖顯示依據本發明一第四實施例之濾波裝置之立體結構剖面示意圖。
第12圖顯示依據本發明一第五實施例之濾波裝置之立體結構剖面示意圖。
第13圖顯示依據本發明一第六實施例之濾波裝置之立體結構剖面示意圖。
第14圖顯示依據本發明一第六實施例之濾波裝置之立體結構透視圖。
第15圖顯示依據本發明一第六實施例之濾波裝置之基板底面之部分結構示意圖。
101‧‧‧差動傳輸結構
102‧‧‧參考電位結構
103‧‧‧接地結構
104‧‧‧接地層

Claims (27)

  1. 一種濾波裝置，包括：一第一基板，包括一第一平面、一第二平面及一第三平面，該第一平面設置於該第一基板之一底部，該第三平面設置於該第二平面上方；一接地面，形成於該第一平面；至少一金屬墊片，形成於該第二平面；一對訊號傳輸線，形成於該第三平面；及一接地結構，電性連接該金屬墊片與該接地面，包括至少一損耗性元件電性連接於該金屬墊片與該接地面之間；其中，該對訊號傳輸線分別與該金屬墊片電磁耦合，該接地結構本身形成之一電感電阻串聯結構與該金屬墊片及該對訊號傳輸線之電磁耦合形成一損耗性的電感電容共振結構，以抑制共模雜訊。
  2. 如申請專利範圍第1項之濾波裝置，其中該接地結構包含至少一第四平面設置於該第一平面與該第二平面之間，複數個金屬貫孔穿設於該第四平面之間，用以電性連接該第四平面與該第一平面及該第二平面，且該第四平面上形成至少一金屬導線用以連接該些金屬貫孔。
  3. 如申請專利範圍第1項之濾波裝置，其中該對訊號傳輸線沿 著該對訊號傳輸線之間的一對稱中心線對稱地彎折延伸。
  4. 如申請專利範圍第3項之濾波裝置，其中該接地結構對稱於該對訊號傳輸線之間的該對稱中心線。
  5. 如申請專利範圍第1項之濾波裝置，其中該損耗性元件係為一內埋式電阻器埋設於該第一基板內。
  6. 如申請專利範圍第1項之濾波裝置，其中該損耗性元件係為一貼片式電阻器設置於該第一基板之外。
  7. 如申請專利範圍第1項之濾波裝置，其中該損耗性元件之電阻值係介在1~40歐姆之間。
  8. 如申請專利範圍第1項之濾波裝置，其中該損耗性元件係為一損耗性基板設置於該第一平面與該第二平面之間。
  9. 如申請專利範圍第8項之濾波裝置，其中該損耗性基板係為鐵磁性材料。
  10. 如申請專利範圍第8項之濾波裝置，其中該損耗性基板係為導電性材料。
  11. 如申請專利範圍第1項之濾波裝置，其中該濾波裝置尚包括有一第二基板設置於該對訊號傳輸線上方，該對訊號傳輸線包括有一彎曲部，該彎曲部之各彎曲曲段穿設於該第二基板內，且對應於該金屬墊片之位置進行設置，並對稱於該對訊號傳輸線間的一對稱中心線。
  12. 一種濾波裝置，包括：一第一基板，包括一第一平面及一第二平面，該第二平面設置於該第一平面之上方；一接地面，形成於該第一平面；至少一金屬墊片，形成於該第一平面，包括一第一凹陷部及一連接部，該第一凹陷部環繞該金屬墊片使該接地面與該金屬墊片分隔；一對訊號傳輸線，設置於該第二平面；及一接地結構，電性連接該金屬墊片與該接地面，包括至少一損耗性元件電性連接於該金屬墊片與該接地面之間；其中，該對訊號傳輸線分別與該金屬墊片電磁耦合，該接地結構本身形成之一電感電阻串聯結構與該金屬墊片及該對訊號傳輸線之電磁耦合形成一損耗性的電感電容共振結構，以抑制共模雜訊。
  13. 如申請專利範圍第12項之濾波裝置，其中該對訊號傳輸線 沿著該對訊號傳輸之間的一對稱中心線對稱地彎折延伸。
  14. 如申請專利範圍第12項之濾波裝置，其中該損耗性元件係為一損耗性基板設置於該第一平面之下方，而該接地結構包括至少一第三平面設置於該第二平面之下，複數個金屬貫孔穿設於該第三平面間，用以電性連接該第三平面與該第一平面，且於該第三平面上形成至少一金屬導線用以連接該些金屬貫孔。
  15. 如申請專利範圍第14項之濾波裝置，其中該損耗性基板係為鐵磁性材料。
  16. 如申請專利範圍第14項之濾波裝置，其中該損耗性基板係為導電性材料。
  17. 如申請專利範圍第12項之濾波裝置，其中該接地結構對稱於該對訊號傳輸線之間的一對稱中心線。
  18. 如申請專利範圍第12項之濾波裝置，其中該損耗性元件係為一內埋式電阻器埋設於該第一基板內。
  19. 如申請專利範圍第12項之濾波裝置，其中該損耗性元件係為一貼片式電阻器埋設於該第一基板之外。
  20. 如申請專利範圍第12項之濾波裝置，其中該損耗性元件之電阻值係介在1~40歐姆之間。
  21. 如申請專利範圍第12項之濾波裝置，其中該濾波裝置尚包括有一第二基板設置於該對訊號傳輸線上方，該對訊號傳輸線包括有一彎曲部，該彎曲部之各彎曲曲段穿設於該第二基板內，且對應於該金屬墊片之位置進行設置，並對稱於該對訊號傳輸線間的一對稱中心線。
  22. 一種濾波電路，包括：一對輸入埠，分別具有一第一端耦接於一第一電子訊號，一第二端電性連接一第一電感之一第一端；一對輸出埠，分別具有一第一端輸出一第二電子訊號，一第二端電性連接一第二電感之一第一端，該些第二電感之一第二端分別耦接於該些第一電感之一第二端；一第一電容，電性連接於該些第一電感之該第二端之間；一第二電容，具有一第一端電性連接於該些第一電感之一之該第二端，一第二端耦接一第三電容，該第三電容並電性連接於該些第一電感之另一之該第二端；一第三電感，耦接該第二電容之該第二端；及至少一損耗性元件，串聯該第三電感並耦接於該第二電 容之該第二端與該接地端。
  23. 如申請專利範圍第22項之濾波電路，其更包括一第四電容耦接該第二電容之該第二端。
  24. 如申請專利範圍第22項之濾波電路，其更包括一對第四電感、一第五電容、一第六電容及一第七電容，該些第四電感分別耦接於該些第一電感及該些第二電感之間，該第五電容電性連接於該些第二電感之該第二端之間，該第六電容具有一第一端電性連接於該些第二電感之一之該第二端，一第二端耦接該第二電容、該第三電容及該第七電容，該第七電容並電性連接於該些第二電感之另一之該第二端。
  25. 如申請專利範圍第22項或第24項之濾波電路，其中該損耗性元件之電阻值係介在1~40歐姆之間。
  26. 一種濾波裝置，包括至少兩個如申請專利範圍第22項或第24項所述之濾波電路，其中該些濾波電路之一係以該對輸出埠耦接另一濾波電路之該對輸入埠。
  27. 一種濾波電路，包括：一參考電位結構； 一差動傳輸結構，與該參考電位結構電磁耦合，包括一對傳輸導體以傳輸差動訊號，該對傳輸導體並個別與該參考電位結構電磁耦合；一接地層，電性連接一大地電位；及一接地結構，電性連接該參考電位結構，並經由至少一損耗性元件電性連接該接地層，該接地結構本身形成之一電感電阻串聯結構與該參考電位結構及該差動傳輸結構之電磁耦合形成一損耗性的電感電容共振結構，以抑制共模雜訊。
TW100126662A 2011-07-27 2011-07-27 濾波裝置與濾波電路 TWI462386B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100126662A TWI462386B (zh) 2011-07-27 2011-07-27 濾波裝置與濾波電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100126662A TWI462386B (zh) 2011-07-27 2011-07-27 濾波裝置與濾波電路

Publications (2)

Publication Number Publication Date
TW201306376A TW201306376A (zh) 2013-02-01
TWI462386B true TWI462386B (zh) 2014-11-21

Family

ID=48169323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100126662A TWI462386B (zh) 2011-07-27 2011-07-27 濾波裝置與濾波電路

Country Status (1)

Country Link
TW (1) TWI462386B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211496B2 (en) 2016-11-04 2019-02-19 National Taiwan University Common-mode signal absorber and equivalent circuit thereof
TWI672990B (zh) * 2015-08-28 2019-09-21 韓商愛思開海力士有限公司 立體式電磁干擾抑制結構及具有該立體式電磁干擾抑制結構之電子裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM312785U (en) * 2006-11-20 2007-05-21 Weng Min Hang Planar filter with the defected ground structure
TWM340568U (en) * 2008-01-18 2008-09-11 Walsin Technology Corp Laminated-layer common-mode filter
TW201010169A (en) * 2008-08-29 2010-03-01 Univ Nat Taiwan Common mode wave filter device and method applicable to defected ground structure
TWM385809U (en) * 2009-12-08 2010-08-01 hui-wen Wu A common-mode filter with defected ground structure
TW201106387A (en) * 2009-08-10 2011-02-16 Univ Nat Taiwan Common-mode noise filtering circuit, element and structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM312785U (en) * 2006-11-20 2007-05-21 Weng Min Hang Planar filter with the defected ground structure
TWM340568U (en) * 2008-01-18 2008-09-11 Walsin Technology Corp Laminated-layer common-mode filter
TW201010169A (en) * 2008-08-29 2010-03-01 Univ Nat Taiwan Common mode wave filter device and method applicable to defected ground structure
TW201106387A (en) * 2009-08-10 2011-02-16 Univ Nat Taiwan Common-mode noise filtering circuit, element and structure
TWM385809U (en) * 2009-12-08 2010-08-01 hui-wen Wu A common-mode filter with defected ground structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI672990B (zh) * 2015-08-28 2019-09-21 韓商愛思開海力士有限公司 立體式電磁干擾抑制結構及具有該立體式電磁干擾抑制結構之電子裝置
US10211496B2 (en) 2016-11-04 2019-02-19 National Taiwan University Common-mode signal absorber and equivalent circuit thereof

Also Published As

Publication number Publication date
TW201306376A (zh) 2013-02-01

Similar Documents

Publication Publication Date Title
US9000864B2 (en) Directional coupler
US7755447B2 (en) Multilayer balun, hybrid integrated circuit module, and multilayer substrate
WO2015087794A1 (ja) コモンモードフィルタおよびｅｓｄ保護回路付きコモンモードフィルタ
EP1387431A1 (en) Transmission line type components
JP2010532590A (ja) メタマテリアルを用いた伝送線路の設計方法
JP6125274B2 (ja) 電子回路および電子機器
JP6249648B2 (ja) プリント回路板及び電子機器
TWI517570B (zh) LC filter circuit and high frequency module
KR101422950B1 (ko) 하나의 권선으로 구현되는 직렬 인덕터 어레이 및 이를 포함하는 필터
TWI462386B (zh) 濾波裝置與濾波電路
JP6843312B1 (ja) 回路基板及び電子機器
Zhang et al. Power noise suppression using power-and-ground via pairs in multilayered printed circuit boards
TWI483453B (zh) 用以抑制電磁輻射（ｅｍｉ）之雜訊濾除電路
JP6202859B2 (ja) プリント回路板及び電子機器
WO2018229978A1 (ja) プリント配線板
JP5506719B2 (ja) フィルタ回路
TWM599507U (zh) 使用串列環形地平面結構之寬頻共模抑制濾波裝置
JP6452332B2 (ja) プリント回路板
Lin et al. A broadband filter design for common-mode noise suppression with multilayer mushroom structure in differential transmission line
CN106341097B (zh) 共模滤波器与电路结构
JP2014135674A (ja) コモンモードフィルタ
US20230047936A1 (en) Filter circuit
JP5131861B2 (ja) リードフレーム及びインターポーザ
Lin et al. Electrostatic discharge protection device and common mode suppression circuit on printed circuit board codesign
TWI442839B (zh) 軟性電路板